KR20120091655A - Multilayer ceramic electronic part and a manufacturing method thereof - Google Patents

Multilayer ceramic electronic part and a manufacturing method thereof Download PDF

Info

Publication number
KR20120091655A
KR20120091655A KR1020110011551A KR20110011551A KR20120091655A KR 20120091655 A KR20120091655 A KR 20120091655A KR 1020110011551 A KR1020110011551 A KR 1020110011551A KR 20110011551 A KR20110011551 A KR 20110011551A KR 20120091655 A KR20120091655 A KR 20120091655A
Authority
KR
South Korea
Prior art keywords
layer
active layer
oxide
multilayer ceramic
dielectric
Prior art date
Application number
KR1020110011551A
Other languages
Korean (ko)
Inventor
손성범
권상훈
홍민희
김휘영
허강헌
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110011551A priority Critical patent/KR20120091655A/en
Priority to JP2012025025A priority patent/JP2012169620A/en
Priority to CN2012100285539A priority patent/CN102637527A/en
Publication of KR20120091655A publication Critical patent/KR20120091655A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

PURPOSE: A multi-layered ceramic electronic part and a manufacturing method thereof are provided to obtain an electronic part with superior reliability, moisture-proof insulating resistance, and high-temperature insulating resistance by minimizing voids or cracks after plasticization. CONSTITUTION: A multi-layered ceramic capacitor(100) comprises an active layer, a cover layer, and outer electrodes(120a,120b). The active layer comprises a dielectric layer formed of a dielectric composition including ceramic powder with an average grain size of 100-300nm and an inner electrode layer. The cover layer is formed on the top and/or bottom surface of the active layer out of a dielectric composition including the same kind of ceramic powder as the active layer, having an average grain size of 50-250nm. The outer electrodes are electrically connected to the inner electrode layer.

Description

적층 세라믹 전자부품 및 이의 제조방법{Multilayer ceramic electronic part and a manufacturing method thereof}Multilayer ceramic electronic part and a manufacturing method thereof

본 발명은 소성 후 기공이나 크랙 등의 구조 결함 발생을 최소화하여 신뢰성이 향상되는 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same, which improve reliability by minimizing the occurrence of structural defects such as pores and cracks after firing.

최근 전기 전자 제품의 소형화, 경량화 및 다기능화가 급속히 진행되면서 이에 사용되는 적층 세라믹 전자부품, 특히 적층 세라믹 커패시터(Multilayer Ceramic Copacitor, MLCC)도 소형화 및 고용량화 되고 있다.
Recently, as miniaturization, light weight, and multifunctionalization of electric and electronic products are rapidly progressing, multilayer ceramic electronic components, especially multilayer ceramic capacitors (MLCC), which are used, have also been miniaturized and high in capacity.

이에 따라 적층 세라믹 커패시터에 사용되는 유전체층 또한 점차 박층 및 고적층화 되고 있다.
Accordingly, the dielectric layers used for the multilayer ceramic capacitors are also increasingly thin and highly stacked.

초고용량의 적층 세라믹 커패시터를 개발함에 있어 중요하게 고려해야 할 점에는 용량 구현 여부와 더불어 전압 인가에 따른 고신뢰성의 확보이다.
Important considerations in developing ultra-high capacity multilayer ceramic capacitors include the implementation of capacitance and the high reliability of voltage application.

일반적으로 적층 세라믹 커패시터의 신뢰성은 고온 절연저항 특성(Hot insulation resistance) 및 내습 절연저항 특성(Humid insulation resistance)의 평가 결과로부터 결정된다.
In general, the reliability of a multilayer ceramic capacitor is determined from evaluation results of hot insulation resistance and humidity insulation resistance.

고온 절연저항 특성은 주로 재료적 측면(예를 들면, 커패시터를 구성하는 유전체나 내부전극의 열화 특성 및 미세 구조 불량 등)에 의해 좌우된다.
The high temperature insulation resistance characteristic mainly depends on the material aspect (for example, the deterioration characteristic of the dielectric or internal electrode constituting the capacitor, and poor microstructure).

한편, 내습 절연저항 특성은 구조적 측면(예를 들면, 압착/절단시 발생하는 기공이나 층간 박리(delamination), 소성 후 내부전극 미도포 영역이나 층간에 발생하기 쉬운 크랙 등과 같은 구조 결함 및 외부전극 내의 기공 등)에 의존하여 나타난다.
On the other hand, moisture resistance insulation resistance characteristics of the structural aspects (for example, pores or delamination occurring during the compression / cutting, structural defects such as uncoated areas or cracks between the internal electrode after firing, etc. within the external electrode Pores, etc.).

이 중 내습 절연저항 특성이 직류 인가에 따른 적층 세라믹 커패시터의 절연저항 저하 발생(IR low)의 직접적인 원인으로 알려져 있으며, 특히 초박층의 유전체를 수백층 이상 적층하여 제조되는 소형 초고용량 적층 세라믹 커패시터에서 이러한 현상이 빈번하게 나타나 문제가 되었다.Among them, moisture resistance insulation resistance is known as a direct cause of the IR resistance of multilayer ceramic capacitors due to direct current application. Especially, in a small ultra high capacity multilayer ceramic capacitor manufactured by stacking hundreds of layers of ultra-thin dielectrics This phenomenon appeared frequently and became a problem.

본 발명은 소성 후 기공이나 크랙 등의 구조 결함 발생을 최소화하여 신뢰성이 향상되는 적층 세라믹 전자부품 및 이의 제조방법을 제공하는 것이다.The present invention provides a multilayer ceramic electronic component and a method for manufacturing the same, which improve reliability by minimizing the occurrence of structural defects such as pores and cracks after firing.

본 발명의 일 실시 형태는 평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층; 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되며, 평균입경이 50 내지 250 nm이며, 상기 액티브층과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층; 및 상기 내부전극층과 전기적으로 연결되는 외부전극;을 포함하는 적층 세라믹 전자부품을 제공한다.One embodiment of the present invention is an active layer of alternating dielectric layers and internal electrode layers formed of a dielectric composition comprising a ceramic powder having an average particle diameter of 100 to 300 nm; A cover layer formed on at least one surface of an upper surface and a lower surface of the active layer, the cover layer formed of a dielectric composition having an average particle diameter of 50 to 250 nm and comprising ceramic powder of the same kind as the active layer; And an external electrode electrically connected to the internal electrode layer.

상기 커버층을 형성하는 세라믹 분말의 평균입경이 액티브층을 형성하는 세라믹 분말보다 50 내지 100 nm 작을 수 있다.The average particle diameter of the ceramic powder forming the cover layer may be 50 to 100 nm smaller than the ceramic powder forming the active layer.

상기 세라믹 분말은 티탄산바륨(BaTiO3)계, 납 복합 페로브스카이트계 및 티탄산스트론튬(SrTiO3)계로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The ceramic powder may be at least one selected from barium titanate (BaTiO 3) based, lead complex perovskite teugye and strontium titanate (SrTiO 3) the group consisting of step.

상기 커버층의 두께는 상기 액티브층의 일 유전체층 보다 3 내지 10배 두꺼울 수 있다.The thickness of the cover layer may be 3 to 10 times thicker than one dielectric layer of the active layer.

상기 일 유전체층의 두께는 0.5 내지 1.5 μm 일 수 있다.The thickness of the one dielectric layer may be 0.5 to 1.5 μm.

상기 유전체 조성물은 마그네슘 산화물(MgO), 희토류 산화물, 망간 산화물(MnO) 및 붕규산염계 유리를 더 포함할 수 있다.The dielectric composition may further include magnesium oxide (MgO), rare earth oxide, manganese oxide (MnO), and borosilicate-based glass.

상기 희토류 산화물은 이트륨 산화물(Y2O3), 홀뮴 산화물(Ho2O3), 디스프로슘 산화물(Dy2O3) 및 이터븀 산화물(Yb2O3)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
The rare earth oxide may be at least one selected from the group consisting of yttrium oxide (Y 2 O 3 ), holmium oxide (Ho 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), and ytterbium oxide (Yb 2 O 3 ).

본 발명의 다른 실시형태는 평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층을 마련하는 단계; 평균입경이 50 내지 250 nm이며, 상기 액티브층과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층을 마련하는 단계; 상기 커버층을 상기 액티브층의 상면 및 하면 중 적어도 일면에 적층하여 적층체를 형성하는 단계; 상기 적층체를 절단하여 그린 칩을 제조하는 단계; 및 상기 그린 칩을 소성하여 세라믹 소체를 제조하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법을 제공한다.Another embodiment of the present invention comprises the steps of: providing an active layer in which a dielectric layer formed of a dielectric composition comprising a ceramic powder having an average particle diameter of 100 to 300 nm and an internal electrode layer are alternately stacked; Providing a cover layer formed of a dielectric composition having an average particle diameter of 50 to 250 nm and comprising ceramic powder of the same kind as the active layer; Stacking the cover layer on at least one surface of an upper surface and a lower surface of the active layer to form a laminate; Cutting the laminate to manufacture a green chip; And firing the green chip to manufacture a ceramic element.

본 발명에 따른 적층 세라믹 전자부품은 소성 후 기공이나 크랙 등의 구조 결함의 발생이 최소화되는 효과가 있다.The multilayer ceramic electronic component according to the present invention has an effect of minimizing the generation of structural defects such as pores and cracks after firing.

이로 인하여, 본 발명에 따른 적층 세라믹 전자부품은 우수한 신뢰성, 내습 절연 저항 및 고온 절연 저항을 가진다.For this reason, the multilayer ceramic electronic component according to the present invention has excellent reliability, moisture resistance insulation resistance, and high temperature insulation resistance.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터를 제조하는 제조 공정도이다.1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.
3 is a manufacturing process chart for manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
1 is a schematic perspective view illustrating a multilayer ceramic capacitor according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품, 특히 적층 세라믹 커패시터(100)는 평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층(111)과 내부전극층(112)이 교대로 적층된 액티브층(101); 상기 액티브층(101)의 상면 및 하면 중 적어도 일면에 형성되며, 평균입경이 50 내지 250 nm이며, 상기 액티브층(101)과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층(102); 및 상기 내부전극층과 전기적으로 연결되는 외부전극(120a, 120b);을 포함한다.
1 and 2, a multilayer ceramic electronic component, in particular, a multilayer ceramic capacitor 100 according to an exemplary embodiment of the present invention, may include a dielectric layer 111 formed of a dielectric composition including ceramic powder having an average particle diameter of 100 to 300 nm. ) And an active layer 101 in which the internal electrode layers 112 are alternately stacked; A cover layer 102 formed on at least one of the upper and lower surfaces of the active layer 101 and having an average particle diameter of 50 to 250 nm and formed of a dielectric composition containing the same kind of ceramic powder as the active layer 101. ; And external electrodes 120a and 120b electrically connected to the internal electrode layers.

이하, 적층 세라믹 전자부품 중 특히 적층 세라믹 커패시터를 본 발명의 일 실시형태로서 구체적으로 설명한다.Hereinafter, among the multilayer ceramic electronic components, a multilayer ceramic capacitor will be specifically described as an embodiment of the present invention.

통상적으로, 적층 세라믹 커패시터는 세라믹 유전체층과 금속 내부전극층을 교대로 적층하여 구성되며, 최상부 및 최하부층의 경우 내부 유전체층 보다 두꺼운 유전체층을 적층하여 제조된다.In general, a multilayer ceramic capacitor is formed by alternately stacking a ceramic dielectric layer and a metal internal electrode layer, and the top and bottom layers are manufactured by stacking a dielectric layer thicker than the internal dielectric layer.

이때, 금속 내부전극층과 인접한 내부 유전체층 영역을 액티브층(active layer), 내부전극층과 인접하지 않은 최외각의 유전체층 영역을 커버층(cover layer)으로 정의하도록 한다.In this case, the inner dielectric layer region adjacent to the metal inner electrode layer is defined as an active layer, and the outermost dielectric layer region not adjacent to the inner electrode layer is defined as a cover layer.

일반적으로, 상기 액티브층이 커버층에 비해 소결성이 좋은데, 이는 크게 두가지 원인에 의해 발생한다.In general, the active layer has better sinterability than the cover layer, which is largely caused by two causes.

첫째, 적층 세라믹 커패시터의 소결 과정 중 금속 내부전극 층으로부터 유전체 분말이나 세라믹 첨가제 분말 등이 유전체층으로 유입되어 액티브층의 소결을 촉진시키기 때문이다.First, during the sintering process of the multilayer ceramic capacitor, dielectric powder, ceramic additive powder, or the like flows into the dielectric layer from the metal internal electrode layer to promote sintering of the active layer.

둘째, 커버층의 경우 액티브층에 비해 소결 온도에서의 잔탄량이 상대적으로 많으며, 이러한 잔탄이 유전체 분말의 소결을 지연시키기 때문이다.Second, in the case of the cover layer, the amount of residual coal at the sintering temperature is relatively higher than that of the active layer, and the residual coal delays the sintering of the dielectric powder.

상기와 같은 커버층과 액티브층간 소결성의 차이로 인해 소결 수축 불일치(sintering shrinkage mismatch)가 발생하며, 이는 결국 커버층과 액티브층 사이의 미세한 크랙 발생의 원인이 된다.
The sintering shrinkage mismatch occurs due to the difference in sintering properties between the cover layer and the active layer, which in turn causes fine cracks between the cover layer and the active layer.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 입자 크기가 상이한 2종의 세라믹 분말로 액티브층(101) 및 커버층(102)의 유전체 조성물을 각각 제작하여 시트 성형 및 적층함으로써, 소결성의 차이를 최소화하도록 제작된다.In the multilayer ceramic capacitor according to the exemplary embodiment of the present invention, the dielectric compositions of the active layer 101 and the cover layer 102 are made of two kinds of ceramic powders having different particle sizes, respectively, and the sheet molding and lamination are performed to reduce the sinterability. Made to minimize

상기 세라믹 분말은 높은 유전율을 갖는 세라믹 재료로 이루어질 수 있고, 이에 제한되는 것은 아니며, 예를 들면, 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.The ceramic powder may be made of a ceramic material having a high dielectric constant, but is not limited thereto. For example, a barium titanate (BaTiO 3 ) -based material, a lead composite perovskite-based material, or a strontium titanate (SrTiO 3 ) -based material Etc. can be used.

구체적으로, 상기 액티브층(101) 형성을 위한 유전체 조성물에는 평균입경이 100 내지 300 nm인 세라믹 분말, 특히 티탄산바륨(BaTiO3)을 사용할 수 있다.Specifically, a ceramic powder having an average particle diameter of 100 to 300 nm, particularly barium titanate (BaTiO 3 ), may be used for the dielectric composition for forming the active layer 101.

그리고, 커버층(102) 형성을 위한 유전체 조성물에는 평균입경이 50 내지 250 nm인 세라믹 분말, 특히 티탄산바륨(BaTiO3)을 사용할 수 있다.In addition, a ceramic powder having an average particle diameter of 50 to 250 nm, particularly barium titanate (BaTiO 3 ), may be used for the dielectric composition for forming the cover layer 102.

또한, 상기 커버층(102) 형성을 위한 유전체 조성물은 동시에 균일하게 소성시켜 소성 수축 불일치를 최소화하기 위하여 상기 액티브층(101)과 동일 종류의 세라믹 분말을 사용할 수 있다.In addition, the dielectric composition for forming the cover layer 102 may use the same kind of ceramic powder as the active layer 101 in order to simultaneously and uniformly bake to minimize plastic shrinkage mismatch.

상기와 같이 본 발명의 일 실시형태에 따르면 액티브층과 커버층 형성에 사용되는 세라믹 분말의 입자 크기를 상이하게 적용함으로써, 소성 후 기공이나 크랙 등의 구조 결함의 발생이 최소화되는 효과가 있다.As described above, according to an embodiment of the present invention, by applying different particle sizes of the ceramic powder used for forming the active layer and the cover layer, there is an effect of minimizing the occurrence of structural defects such as pores and cracks after firing.

따라서, 상기 기공이나 크랙 등의 구조 결함 발생이 없어 본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터의 신뢰성이 향상되는 효과가 있다.
Therefore, there is no occurrence of structural defects such as pores and cracks, and according to an embodiment of the present invention, there is an effect of improving the reliability of the multilayer ceramic capacitor.

상기 커버층을 형성하는 세라믹 분말의 평균입경은 액티브층을 형성하는 세라믹 분말보다 50 내지 100 nm 작을 수 있다.The average particle diameter of the ceramic powder forming the cover layer may be 50 to 100 nm smaller than the ceramic powder forming the active layer.

상기 입자 크기의 차이가 50 nm 미만의 경우에는 소결성의 차이가 적어 동일 크기의 세라믹 분말을 적용한 경우와 대비하여 신뢰성 개선의 효과가 없다.When the difference in particle size is less than 50 nm, there is little difference in sinterability, and thus there is no effect of improving reliability compared to the case of applying the same size ceramic powder.

또한, 상기 입자 크기의 차이가 100 nm를 초과하는 경우에는 소결성의 차이가 심해 동일 크기의 세라믹 분말을 적용한 종래의 적층 세라믹 커패시터와 대비하여 신뢰성이 악화되는 문제가 있다.
In addition, when the difference in particle size exceeds 100 nm, there is a problem in that the sinterability is so severe that reliability deteriorates in comparison with a conventional multilayer ceramic capacitor to which ceramic powders of the same size are applied.

한편, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 우수한 신뢰성, 내습 절연 저항 및 고온 절연 저항을 가진다.On the other hand, the multilayer ceramic capacitor according to one embodiment of the present invention has excellent reliability, moisture resistance insulation resistance, and high temperature insulation resistance.

동일 크기의 세라믹 분말을 적용할 경우, 액티브층을 치밀하게 소결시키기 위한 온도 범위에서 소성을 수행하면, 소결성이 낮은 커버층은 상대적으로 미소성되어 기공이 다수 존재하게 된다.When applying the same size ceramic powder, when firing is carried out at a temperature range for densely sintering the active layer, the cover layer having a low sinterability is relatively unbaked so that a large number of pores exist.

이로 인해 동일 크기의 세라믹 분말을 적용한 종래의 적층 세라믹 커패시터는 내습 절연 저항이 악화되는 문제가 있었다.For this reason, the conventional multilayer ceramic capacitors to which ceramic powders of the same size are applied have a problem of deteriorating moisture resistance insulation resistance.

반대로, 커버층을 치밀하게 소결시키기 위한 온도 범위에서 소성을 수행하면, 소결성이 높은 액티브층은 상대적으로 과소성되어 불균일한 미세 구조가 초래된다.On the contrary, when firing is performed in a temperature range for densely sintering the cover layer, the active layer having high sinterability is relatively under-fired, resulting in uneven microstructure.

이와 더불어 금속 내부전극층이 심하게 뭉치게 되어, 고온 절연 저항 특성이 악화되는 문제가 있었다.In addition, there is a problem that the metal internal electrode layer is agglomerate heavily, deteriorating the high temperature insulation resistance characteristics.

본 실시형태를 따르면 액티브층(101)과 커버층(102)에 사용되는 세라믹 분말의 입자 크기를 서로 상이하게 적용함으로써 액티브층과 커버층을 동시에 균일한 소성이 가능하다.According to the present embodiment, uniform application of the active layer and the cover layer is possible by simultaneously applying different particle sizes of the ceramic powder used for the active layer 101 and the cover layer 102.

상기 균일한 소성으로 인해 소결 수축 불일치를 최소화함으로써, 기공 및 크랙 발생을 막아 우수한 신뢰성, 내습 절연 저항, 및 고온 절연 저항을 갖는 적층 세라믹 커패시터의 제조가 가능하다.
By minimizing the sintering shrinkage mismatch due to the uniform firing, it is possible to prevent the generation of pores and cracks to produce a multilayer ceramic capacitor having excellent reliability, moisture resistance insulation resistance, and high temperature insulation resistance.

상기 커버층(102)은 상기 액티브층(101)의 상면 및 하면 중 적어도 일면에 형성될 수 있으며, 상면 및 하면 모두에 형성되는 경우 크랙 발생율을 낮추는 효과가 우수하다.The cover layer 102 may be formed on at least one of the upper and lower surfaces of the active layer 101, and when the cover layer 102 is formed on both the upper and lower surfaces, the effect of lowering the crack generation rate is excellent.

상기 커버층의 두께는 상기 액티브층의 일 유전체층 보다 3 내지 10배 두꺼울 수 있으며, 상기 일 유전체층의 두께는 특별히 제한되지 않으나, 초박형의 고용량 커패시터를 구현하기 위해 1 층당 1.5 μm 일 수 있으며, 0.5 내지 1.5 μm 인 것이 바람직하다.
The thickness of the cover layer may be 3 to 10 times thicker than one dielectric layer of the active layer, and the thickness of the one dielectric layer is not particularly limited, but may be 1.5 μm per layer to implement an ultra-thin high capacity capacitor, and 0.5 to It is preferred that it is 1.5 μm.

본 발명의 일 실시형태에 따르면, 상기 액티브층(101) 및 커버층(102)의 형성을 위한 유전체 조성물 각각은 세라믹 유전체로서 티탄산바륨(BaTiO3)을 포함하고, 나머지 세라믹 첨가제 분말들은 두 조성물에 모두 동일하게 적용할 수 있다.According to one embodiment of the present invention, each of the dielectric compositions for forming the active layer 101 and the cover layer 102 includes barium titanate (BaTiO 3 ) as a ceramic dielectric, and the remaining ceramic additive powders are added to the two compositions. All can be applied equally.

상기 세라믹 첨가제 분말들의 조성 및 크기는 두 조성물에서 동일할 수 있다.The composition and size of the ceramic additive powders may be the same in both compositions.

상기 유전체 조성물은 세라믹 첨가제로서 마그네슘 산화물(MgO), 희토류 산화물, 망간 산화물(MnO) 및 붕규산염계 유리를 더 포함할 수 있다.The dielectric composition may further include magnesium oxide (MgO), rare earth oxide, manganese oxide (MnO), and borosilicate glass as ceramic additives.

상기 희토류 산화물은 특별히 제한되지 않으며, 예를 들어, 이트륨 산화물(Y2O3), 홀뮴 산화물(Ho2O3), 디스프로슘 산화물(Dy2O3) 및 이터븀 산화물(Yb2O3)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The rare earth oxide is not particularly limited, and for example, yttrium oxide (Y 2 O 3 ), holmium oxide (Ho 2 O 3 ), dysprosium oxide (Dy 2 O 3 ) and ytterbium oxide (Yb 2 O 3 ) It may be one or more selected from the group consisting of.

상기 유전체 조성물의 함량은 본 발명의 목적에 따라 다양할 수 있으며, 예를 들어, 상기 세라믹 분말 100 몰 중량부에 대하여 마그네슘 산화물(MgO)이 0.5 내지 2.0, 희토류 산화물이 0.1 내지 1.0, 망간 산화물(MnO)이 0.05 내지 1.0 및 붕규산염계 유리가 1.0 내지 3.0 몰 중량부일 수 있다.The content of the dielectric composition may vary according to the purpose of the present invention, for example, magnesium oxide (MgO) 0.5 to 2.0, rare earth oxide 0.1 to 1.0, manganese oxide ( MnO) may be 0.05 to 1.0 and borosilicate-based glass may be 1.0 to 3.0 molar parts.

상기와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 액티브층(101) 및 커버층(102)으로 이루어진 세라믹 소체(110)와 세라믹 소체(110)의 외부에 형성되며, 상기 내부전극층과 전기적으로 연결되는 외부전극(120a, 120b)을 포함한다.As described above, the multilayer ceramic capacitor according to the exemplary embodiment of the present invention is formed outside the ceramic body 110 and the ceramic body 110 including the active layer 101 and the cover layer 102, and the internal electrode layer and External electrodes 120a and 120b are electrically connected to each other.

상기 액티브층(101)은 유전체층(111)과 내부전극층(112)이 교대로 적층된 구조를 가지며, 커버층(102)은 액티브층(101)에 사용된 세라믹 분말과 상이한 입자 크기를 갖는 세라믹 분말을 사용하여 형성된다.The active layer 101 has a structure in which the dielectric layer 111 and the internal electrode layer 112 are alternately stacked, and the cover layer 102 is a ceramic powder having a different particle size from that of the ceramic powder used in the active layer 101. Is formed using.

따라서, 본 발명의 일 실시형태에 따르면, 상기 액티브층과 커버층에 사용된 세라믹 분말의 입자 크기가 상이하여 균일한 소성이 가능하고, 이로 인해 기공 이나 크랙 등의 구조 결함이 최소화되어 우수한 신뢰성을 갖는 적층 세라믹 커패시터를 제공한다.
Therefore, according to the exemplary embodiment of the present invention, the ceramic powders used in the active layer and the cover layer have different particle sizes, which enables uniform firing, thereby minimizing structural defects such as pores and cracks, thereby providing excellent reliability. It provides a multilayer ceramic capacitor having.

도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터를 제조하는 제조 공정도이다.
3 is a manufacturing process chart for manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.

도 3을 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품, 특히 적층 세라믹 커패시터의 제조방법은 평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층을 마련하는 단계; 평균입경이 50 내지 250 nm이며, 상기 액티브층과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층을 마련하는 단계; 상기 커버층을 상기 액티브층의 상면 및 하면 중 적어도 일면에 적층하여 적층체를 형성하는 단계; 상기 적층체를 절단하여 그린 칩을 제조하는 단계; 및 상기 그린 칩을 소성하여 세라믹 소체를 제조하는 단계;를 포함한다.
Referring to FIG. 3, according to another embodiment of the present invention, a method of manufacturing a multilayer ceramic electronic component, in particular, a multilayer ceramic capacitor, alternates between a dielectric layer and an internal electrode layer formed of a dielectric composition including ceramic powder having an average particle diameter of 100 to 300 nm. Providing a stacked active layer; Providing a cover layer formed of a dielectric composition having an average particle diameter of 50 to 250 nm and comprising ceramic powder of the same kind as the active layer; Stacking the cover layer on at least one of an upper surface and a lower surface of the active layer to form a laminate; Cutting the laminate to manufacture a green chip; And firing the green chip to produce a ceramic body.

우선, 평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층(101)을 마련할 수 있다.
First, an active layer 101 in which a dielectric layer formed of a dielectric composition containing ceramic powder having an average particle diameter of 100 to 300 nm and an internal electrode layer are alternately stacked may be provided.

구체적으로, 상기 액티브층(101)의 마련은 우선, 복수 개의 그린시트를 마련할 수 있다(a). Specifically, in the preparation of the active layer 101, first, a plurality of green sheets may be prepared (a).

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.The ceramic green sheet may be prepared by mixing a ceramic powder, a binder, and a solvent to prepare a slurry, and the slurry may be manufactured in a sheet shape having a thickness of several μm by a doctor blade method.

그리고, 그린시트 상에 상기 내부전극용 도전성 페이스트를 이용하여 내부전극 층(130a, 130b)을 형성할 수 있다(b). In addition, internal electrode layers 130a and 130b may be formed on the green sheet using the conductive paste for internal electrodes (b).

이와 같이 내부전극 층(130a, 130b)이 형성된 후 그린시트를 캐리어 필름으로부터 분리시킨 후 복수의 그린시트 각각을 서로 겹쳐서 액티브층(101)을 마련할 수 있다(c).After the internal electrode layers 130a and 130b are formed as described above, the green sheet may be separated from the carrier film, and then the active layers 101 may be prepared by overlapping each of the green sheets (c).

다음으로, 상기 액티브층(101)과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층(102)을 마련할 수 있다(d).Next, a cover layer 102 formed of a dielectric composition containing the same kind of ceramic powder as the active layer 101 may be provided (d).

이어 상기 커버층(102)을 상기 액티브층(101)의 상면 및 하면 중 적어도 일면에 적층하여 적층체를 형성하고 상기 적층체를 고온, 고압으로 압착시킨 후(e), 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여(f) 그린 칩(green chip)을 제조할 수 있다(g).Subsequently, the cover layer 102 is laminated on at least one of the upper and lower surfaces of the active layer 101 to form a laminate, and the laminate is compressed at high temperature and high pressure (e). The green chip may be manufactured by cutting to a predetermined size through a cutting process (f) (g).

이후 가소, 소성, 연마하여 세라믹 소체(110)를 제조하고, 외부전극(120a, 120b) 및 도금 공정 등을 거쳐 적층 세라믹 전자부품 특히, 적층 세라믹 커패시터(100)가 완성될 수 있다.
Thereafter, the ceramic element 110 may be manufactured by sintering, firing, and polishing, and the multilayer ceramic electronic component, in particular, the multilayer ceramic capacitor 100 may be completed through external electrodes 120a and 120b and a plating process.

따라서, 본 발명의 일 실시형태에 따르면 액티브층(101)과 커버층(102)에 사용되는 세라믹 분말의 입자 크기를 서로 상이하게 적용함으로써 액티브층과 커버층을 동시에 균일한 소성이 가능하다.Therefore, according to one embodiment of the present invention, by uniformly applying different particle sizes of the ceramic powder used for the active layer 101 and the cover layer 102, the active layer and the cover layer can be uniformly baked at the same time.

상기 균일한 소성으로 인해 소결 수축 불일치를 최소화함으로써, 기공 및 크랙 발생을 막아 우수한 신뢰성, 내습 절연 저항, 및 고온 절연 저항을 갖는 적층 세라믹 커패시터의 제조가 가능하다.
By minimizing the sintering shrinkage mismatch due to the uniform firing, it is possible to prevent the generation of pores and cracks to produce a multilayer ceramic capacitor having excellent reliability, moisture resistance insulation resistance, and high temperature insulation resistance.

이하, 실시예 및 비교예를 참조하여 본 발명을 보다 구체적으로 설명하지만, 본 발명의 범위가 이에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples, but the scope of the present invention is not limited thereto.

실시예Example 1 내지 20 1 to 20

본 발명의 일 실시형태에 따라 실시예 1 내지 20은 우선, 입자 크기가 상이한 티탄산바륨(BaTiO3)이 포함된 두 가지 유전체 조성물을 각각 유기 용매로 혼합 및 분산하였다. According to one embodiment of the present invention, Examples 1 to 20 first mixed and dispersed two organic compositions containing barium titanate (BaTiO 3 ) having different particle sizes, respectively, with an organic solvent.

다음으로, 유기 바인더를 추가하여 슬러리를 제조하고, 이를 필름 상에 약 2 μm 로 도포하여 액티브층용 및 커버층용 성형 시트를 각각 제조하였다. Next, a slurry was prepared by adding an organic binder, and applied to the film at about 2 μm to prepare molding sheets for the active layer and the cover layer, respectively.

이어 액티브층 유전체 시트에 니켈(Ni) 내부전극 페이스트를 인쇄하고, 내부전극이 인쇄된 각 유전체 시트를 100층 적층하였다. Subsequently, nickel (Ni) internal electrode paste was printed on the active layer dielectric sheet, and 100 dielectric layers on which the internal electrodes were printed were laminated.

그 후, 상기 적층체 상단 및 하단에 커버용 유전체 시트를 추가 적층하였다.Thereafter, a cover dielectric sheet was further laminated on the top and bottom of the laminate.

이후, 상기 적층체를 냉각 평형 가압(Cold Isotatic Press)한 후 절단하여 시편을 제조하였다.Thereafter, the laminate was cut by cooling equilibrium press (Cold Isotatic Press) to prepare a specimen.

상기 시편들은 300℃에서 4시간 이상 열처리하여 유기 바인더, 분산제 등을 제거하였고, 온도 및 분위기 제어가 가능한 소성로를 이용하여 1050 내지 1150℃ 범위에서 소결하였다.The specimens were heat-treated at 300 ° C. for at least 4 hours to remove organic binders, dispersants, and the like, and were sintered in a range of 1050 to 1150 ° C. using a firing furnace capable of temperature and atmosphere control.

이 때 소성 분위기 내 산소 분압은 10-9 내지 10-13 기압으로 제어하였다.At this time, the oxygen partial pressure in the firing atmosphere was controlled to 10 −9 to 10 −13 atmospheres.

소결이 끝난 시편들은 구리(Cu)로 외부전극을 도포하여 700 내지 900℃에서 전극 소성을 행하였고, 전극 소성이 완료된 후 도금 공정을 진행하여 시편 제작을 완료하였다.After the sintered specimens were coated with an external electrode with copper (Cu), electrode firing was performed at 700 to 900 ° C., and after the electrode firing was completed, a plating process was performed to complete the specimen preparation.

하기 [표 1]은 본 발명의 유전체 조성물의 종류를 나타낸 것이고, 이를 이용하여 제작한 실시예 1 내지 20의 적층 세라믹 커패시터 시편들의 전기적 특성 및 신뢰성 평가 결과를 [표 2]에 나타내었다.
Table 1 shows the types of dielectric compositions of the present invention, and the electrical properties and reliability evaluation results of the multilayer ceramic capacitor specimens of Examples 1 to 20 fabricated using the same are shown in [Table 2].

비교예Comparative example 1 내지 13 1 to 13

비교예 1 내지 13은 액티브층 및 커버층의 티탄산바륨(BaTiO3)의 입자 크기 및 두 입자 크기의 차이가 본 발명의 청구 범위를 벗어나도록 제작한 것을 제외하고는 상기 실시예 1 내지 20과 동일한 방법으로 제작하였다.Comparative Examples 1 to 13 are the same as in Examples 1 to 20 except that the difference between the particle size of the barium titanate (BaTiO 3 ) and the two particle sizes of the active layer and the cover layer is outside the claims of the present invention. It was produced by the method.

[표 2]에 상기 실시예 1 내지 20과 함께 비교예 1 내지 13에 따른 적층 세라믹 커패시터의 시편들의 전기적 특성 및 신뢰성 평가 결과를 비교하였다.
In Table 2, the electrical properties and the reliability evaluation results of the specimens of the multilayer ceramic capacitors according to Comparative Examples 1 to 13 were compared with Examples 1 to 20.

조성명Composition name 주성분chief ingredient 부성분 첨가제(주성분 100몰 중량부에 대한 몰 중량부)Subsidiary ingredient additive (mole parts by weight based on 100 mole parts by weight of main ingredient) 티탄산바륨
(BaTiO3)Barium titanate
(BaTiO 3 ) 마그네슘 산화물(MgO)Magnesium Oxide (MgO) 이트륨 산화물(Y2O3)Yttrium Oxide (Y 2 O 3 ) 망간 산화물(MnO)Manganese Oxide (MnO) 붕규산염계
유리(Li2O-B2O3-SiO2)Borosilicate
Glass (Li 2 OB 2 O 3 -SiO 2 ) AA 100100 1.51.5 1.01.0 0.30.3 1.51.5 BB 100100 1.51.5 1.01.0 0.30.3 1.01.0 CC 100100 1.01.0 0.50.5 0.10.1 2.02.0 DD 100100 1.01.0 0.50.5 0.10.1 1.51.5 EE 100100 1.01.0 0.50.5 0.10.1 1.01.0

　 BaTiO3 크기 (nm)BaTiO 3 Size (nm) 유전체
조성물dielectric
Composition 소성온도
(℃)Firing temperature
(℃) 유전율permittivity 고온절연저항(1Vr=6.3 V/㎛)High Temperature Insulation Resistance (1Vr = 6.3 V / ㎛) 내습절연저항Moisture resistance 액티브층Active layer 커버층Cover layer 실시예Example 1One 100100 5050 EE 10501050 30003000 ○○ ○○ 22 120120 5050 EE 10501050 29002900 ○○ △△ 33 150150 100100 EE 11001100 40004000 ○○ ○○ 44 150150 8080 DD 10801080 38003800 ○○ △△ 55 150150 8080 EE 11001100 41004100 ○○ ○○ 66 150150 5050 EE 11001100 39003900 ○○ ○○ 77 200200 150150 BB 11001100 43004300 ○○ ○○ 88 200200 150150 DD 10801080 40004000 △△ ○○ 99 200200 100100 BB 11001100 45004500 △△ ○○ 1010 200200 100100 BB 11001100 43004300 ○○ ○○ 1111 200200 100100 EE 11201120 45004500 △△ ○○ 1212 300300 200200 AA 11501150 40004000 ○○ △△ 1313 300300 250250 AA 11501150 42004200 △△ ○○ 1414 300300 250250 BB 11501150 45004500 ○○ ○○ 1515 300300 230230 AA 11501150 42004200 △△ ○○ 1616 300300 230230 BB 11501150 44004400 ○○ ○○ 1717 300300 200200 AA 11501150 43004300 ○○ ○○ 1818 300300 200200 BB 11501150 45004500 ○○ ○○ 1919 300300 200200 CC 11201120 40004000 △△ ○○ 2020 300300 200200 DD 11501150 41004100 △△ ○○ 비교예Comparative example 1One 100100 100100 EE 10501050 30003000 △△ ×× 22 100100 7070 EE 10501050 29002900 △△ ×× 33 100100 3030 EE 10501050 28002800 △△ ×× 44 150150 150150 DD 11001100 33003300 △△ ×× 55 150150 150150 EE 10801080 38003800 △△ ×× 66 150150 120120 EE 10801080 40004000 △△ ×× 77 150150 3030 EE 10801080 35003500 △△ △△ 88 200200 200200 BB 11001100 43004300 △△ ×× 99 200200 180180 BB 11001100 45004500 △△ △△ 1010 200200 8080 BB 11001100 43004300 ×× ×× 1111 300300 300300 AA 11501150 45004500 △△ ×× 1212 300300 270270 AA 11501150 43004300 △△ △△ 1313 300300 180180 AA 11501150 40004000 ×× ××

주1) 고온 절연저항 평가 수준Note 1) High temperature insulation resistance evaluation level

　　　　　× : 불량(임계 절연저항이 3Vr 이하) X: defective (critical insulation resistance is 3 Vr or less)

　　　　　△ : 보통 (3~7Vr) 　△: Normal (3 ~ 7Vr)

　　　　　○ : 우수 (7Vr 이상)○: Excellent (7Vr or more)

주2) 내습 절연저항 평가 수준Note 2) Moisture resistance rating level

　　　　　× : 불량(절연 파괴된 시료의 수가 10개 이상) ×: defective (number of samples with insulation breakdown)

　　　　　△ : 보통 (1~5개) 　△: Normal (1-5 pieces)

　　　　　○ : 우수(0개)
○: Excellent (0)

상기 [표 2]에서 알 수 있듯이, 본 발명에 따른 실시예의 시료들은 비교예의 시료들보다 신뢰성 측면에서 우수하였으며, 특히 내습 절연저항이 크게 개선되었다. As can be seen in Table 2, the samples of the embodiment according to the present invention were superior in terms of reliability than the samples of the comparative example, and in particular, the moisture resistance and the insulation resistance were greatly improved.

특히, 실시예 10, 12, 17의 경우, 고신뢰성 뿐만 아니라 유전율 또한 양호한 결과를 보이고 있음을 알 수 있다.
In particular, in the case of Examples 10, 12, 17, it can be seen that not only high reliability but also dielectric constant showed good results.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

100: 적층 세라믹 커패시터 101: 액티브층
102: 커버층 110: 세라믹 소체
111: 유전체층 112: 내부전극층
120a, 120b: 외부전극100: multilayer ceramic capacitor 101: active layer
102: cover layer 110: ceramic body
111: dielectric layer 112: internal electrode layer
120a, 120b: external electrode

Claims (14)

평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층;
상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되며, 평균입경이 50 내지 250 nm이며, 상기 액티브층과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층; 및
상기 내부전극층과 전기적으로 연결되는 외부전극;
을 포함하는 적층 세라믹 전자부품.
An active layer in which a dielectric layer formed of a dielectric composition containing ceramic powder having an average particle diameter of 100 to 300 nm and an internal electrode layer are alternately stacked;
A cover layer formed on at least one surface of an upper surface and a lower surface of the active layer, the cover layer formed of a dielectric composition having an average particle diameter of 50 to 250 nm and comprising ceramic powder of the same kind as the active layer; And
An external electrode electrically connected to the internal electrode layer;
Laminated ceramic electronic component comprising a.
제1항에 있어서,
상기 커버층을 형성하는 세라믹 분말의 평균입경이 액티브층을 형성하는 세라믹 분말보다 50 내지 100 nm 작은 적층 세라믹 전자부품.
The method of claim 1,
The multilayer ceramic electronic component having an average particle diameter of the ceramic powder forming the cover layer is 50 to 100 nm smaller than the ceramic powder forming the active layer.
제1항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3)계, 납 복합 페로브스카이트계 및 티탄산스트론튬(SrTiO3)계로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
The method of claim 1,
The ceramic powder is barium titanate (BaTiO 3) based, lead complex perovskite teugye and strontium titanate (SrTiO 3) one or more multilayer ceramic electronic device selected from the group consisting of step.
제1항에 있어서,
상기 커버층의 두께는 상기 액티브층의 일 유전체층 보다 3 내지 10배 두꺼운 적층 세라믹 전자부품.
The method of claim 1,
The cover layer has a thickness of 3 to 10 times thicker than one dielectric layer of the active layer.
제1항에 있어서,
상기 일 유전체층의 두께는 0.5 내지 1.5 μm 인 적층 세라믹 전자부품.
The method of claim 1,
The multilayer ceramic electronic component having a thickness of the one dielectric layer is 0.5 to 1.5 μm.
제1항에 있어서,
상기 유전체 조성물은 마그네슘 산화물(MgO), 희토류 산화물, 망간 산화물(MnO) 및 붕규산염계 유리를 더 포함하는 적층 세라믹 전자부품.
The method of claim 1,
The dielectric composition may further include magnesium oxide (MgO), rare earth oxide, manganese oxide (MnO), and borosilicate glass.
제6항에 있어서,
상기 희토류 산화물은 이트륨 산화물(Y2O3), 홀뮴 산화물(Ho2O3), 디스프로슘 산화물(Dy2O3) 및 이터븀 산화물(Yb2O3)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
The method of claim 6,
The rare earth oxide is at least one multilayer ceramic electron selected from the group consisting of yttrium oxide (Y 2 O 3 ), holmium oxide (Ho 2 O 3 ), dysprosium oxide (Dy 2 O 3 ) and ytterbium oxide (Yb 2 O 3 ) part.
평균입경이 100 내지 300 nm인 세라믹 분말을 포함하는 유전체 조성물로 형성된 유전체층과 내부전극층이 교대로 적층된 액티브층을 마련하는 단계;
평균입경이 50 내지 250 nm이며, 상기 액티브층과 동일 종류의 세라믹 분말을 포함하는 유전체 조성물로 형성된 커버층을 마련하는 단계;
상기 커버층을 상기 액티브층의 상면 및 하면 중 적어도 일면에 적층하여 적층체를 형성하는 단계;
상기 적층체를 절단하여 그린 칩을 제조하는 단계; 및
상기 그린 칩을 소성하여 세라믹 소체를 제조하는 단계;
를 포함하는 적층 세라믹 전자부품의 제조방법.
Providing an active layer in which a dielectric layer formed of a dielectric composition containing ceramic powder having an average particle diameter of 100 to 300 nm and an internal electrode layer are alternately stacked;
Providing a cover layer formed of a dielectric composition having an average particle diameter of 50 to 250 nm and comprising ceramic powder of the same kind as the active layer;
Stacking the cover layer on at least one of an upper surface and a lower surface of the active layer to form a laminate;
Cutting the laminate to manufacture a green chip; And
Firing the green chip to manufacture a ceramic body;
Method of manufacturing a multilayer ceramic electronic component comprising a.
제8항에 있어서,
상기 커버층을 형성하는 세라믹 분말의 평균입경이 액티브층을 형성하는 세라믹 분말보다 50 내지 100 nm 작은 적층 세라믹 전자부품의 제조방법.
The method of claim 8,
The method of manufacturing a multilayer ceramic electronic component having an average particle diameter of the ceramic powder forming the cover layer is 50 to 100 nm smaller than the ceramic powder forming the active layer.
제8항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3)계, 납 복합 페로브스카이트계 및 티탄산스트론튬(SrTiO3)계로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품의 제조방법.
The method of claim 8,
The ceramic powder is barium titanate (BaTiO 3) based, lead complex perovskite teugye and strontium titanate (SrTiO 3) method of manufacturing a multilayer ceramic electronic device is at least one selected from the group consisting of step.
제8항에 있어서,
상기 커버층의 두께는 상기 액티브층의 일 유전체층 보다 3 내지 10배 두꺼운 적층 세라믹 전자부품의 제조방법.
The method of claim 8,
The cover layer has a thickness of 3 to 10 times thicker than one dielectric layer of the active layer.
제8항에 있어서,
상기 일 유전체층의 두께는 0.5 내지 1.5 μm 인 적층 세라믹 전자부품의 제조방법.
The method of claim 8,
The thickness of the one dielectric layer is a method of manufacturing a multilayer ceramic electronic component is 0.5 to 1.5 μm.
제8항에 있어서,
상기 유전체 조성물은 마그네슘 산화물(MgO), 희토류 산화물, 망간 산화물(MnO) 및 붕규산염계 유리를 더 포함하는 적층 세라믹 전자부품의 제조방법.
The method of claim 8,
The dielectric composition further comprises a magnesium oxide (MgO), rare earth oxide, manganese oxide (MnO) and borosilicate-based glass manufacturing method of a multilayer ceramic electronic component.
제13항에 있어서,
상기 희토류 산화물은 이트륨 산화물(Y2O3), 홀뮴 산화물(Ho2O3), 디스프로슘 산화물(Dy2O3) 및 이터븀 산화물(Yb2O3)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품의 제조방법.The method of claim 13,
The rare earth oxide is at least one multilayer ceramic electron selected from the group consisting of yttrium oxide (Y 2 O 3 ), holmium oxide (Ho 2 O 3 ), dysprosium oxide (Dy 2 O 3 ) and ytterbium oxide (Yb 2 O 3 ) Method of manufacturing the part.
KR1020110011551A 2011-02-09 2011-02-09 Multilayer ceramic electronic part and a manufacturing method thereof KR20120091655A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110011551A KR20120091655A (en) 2011-02-09 2011-02-09 Multilayer ceramic electronic part and a manufacturing method thereof
JP2012025025A JP2012169620A (en) 2011-02-09 2012-02-08 Multilayer ceramic electronic component and method for manufacturing the same
CN2012100285539A CN102637527A (en) 2011-02-09 2012-02-09 A multilayer ceramic electronic part and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110011551A KR20120091655A (en) 2011-02-09 2011-02-09 Multilayer ceramic electronic part and a manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20120091655A true KR20120091655A (en) 2012-08-20

Family

ID=46621888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011551A KR20120091655A (en) 2011-02-09 2011-02-09 Multilayer ceramic electronic part and a manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP2012169620A (en)
KR (1) KR20120091655A (en)
CN (1) CN102637527A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180103550A (en) * 2017-03-10 2018-09-19 삼성전자주식회사 Dielectric material, metod of manufacturing thereof, and dielectric devices and electronic devices including the same
US11358904B2 (en) 2017-03-10 2022-06-14 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
KR20220131024A (en) * 2021-03-19 2022-09-27 동의대학교 산학협력단 A METHOD FOR PREPARING A NOVEL CsPbBr3/Glass COMPOSITE AND A CsPbBr3/Glass COMPOSITE PREPARED THEREBY
US11823838B2 (en) 2017-03-31 2023-11-21 Samsung Electronics Co., Ltd. Two-dimensional perovskite material, dielectric material and multi-layered capacitor including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792275B1 (en) * 2012-08-22 2017-11-01 삼성전기주식회사 Conductive paste for internal electrode, multilayer ceramic components using the same and manufacturing method of the same
KR101452079B1 (en) 2012-12-28 2014-10-16 삼성전기주식회사 Embedded multilayer capacitor and print circuit board having embedded multilayer capacitor
KR101659143B1 (en) * 2014-04-16 2016-09-22 삼성전기주식회사 Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
KR102191251B1 (en) * 2018-08-30 2020-12-15 삼성전기주식회사 Multi-layered ceramic electronic component
CN112992431B (en) * 2021-04-16 2021-08-03 西安宏星电子浆料科技股份有限公司 High-dispersion nickel inner electrode slurry for multilayer chip ceramic capacitor and preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756745B2 (en) * 1992-02-28 1998-05-25 太陽誘電株式会社 Manufacturing method of multilayer ceramic capacitor
JP4859593B2 (en) * 2005-09-27 2012-01-25 京セラ株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP4782598B2 (en) * 2006-03-28 2011-09-28 京セラ株式会社 Multilayer ceramic capacitor
JP4933968B2 (en) * 2007-07-04 2012-05-16 Ｔｄｋ株式会社 Ceramic electronic components
KR100983046B1 (en) * 2008-12-29 2010-09-17 삼성전기주식회사 Borosilicate glass compositions for sintering agent, dielectric compositions and multilayer ceramic capacitor using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180103550A (en) * 2017-03-10 2018-09-19 삼성전자주식회사 Dielectric material, metod of manufacturing thereof, and dielectric devices and electronic devices including the same
US10998133B2 (en) 2017-03-10 2021-05-04 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
US11358904B2 (en) 2017-03-10 2022-06-14 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
US11823838B2 (en) 2017-03-31 2023-11-21 Samsung Electronics Co., Ltd. Two-dimensional perovskite material, dielectric material and multi-layered capacitor including the same
KR20220131024A (en) * 2021-03-19 2022-09-27 동의대학교 산학협력단 A METHOD FOR PREPARING A NOVEL CsPbBr3/Glass COMPOSITE AND A CsPbBr3/Glass COMPOSITE PREPARED THEREBY

Also Published As

Publication number Publication date
JP2012169620A (en) 2012-09-06
CN102637527A (en) 2012-08-15

Similar Documents

Publication Publication Date Title
CN109671565B (en) Multilayer ceramic capacitor
KR101771728B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR100983046B1 (en) Borosilicate glass compositions for sintering agent, dielectric compositions and multilayer ceramic capacitor using the same
KR20120091655A (en) Multilayer ceramic electronic part and a manufacturing method thereof
KR100946016B1 (en) Dielectric Ceramic Compositions for Low Temperature Sintering and High HOT-IR, and Multilayer Ceramic Capacitor Using the Same
US9406441B2 (en) Multi-layer ceramic capacitor and method of manufacturing the same
KR102029468B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
CN107452504B (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
KR100586961B1 (en) Non-reducible dielectric ceramic composition, multilayered ceramic capacitor using the composition
CN105693236B (en) Low temperature sintered dielectric composition and multilayer ceramic capacitor formed therefrom
US11062847B2 (en) Capacitor component and method for manufacturing the same
KR101761940B1 (en) Multilayered electronic elements and method for preparing the same
KR20190121137A (en) Dielectric composition and electronic component using the same
JP5857116B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2002305125A (en) Capacitor array
KR101771715B1 (en) Multilayer ceramic electronic part and a manufacturing method thereof
KR102516762B1 (en) Dielectric composition and multilayered electronic component comprising the same
KR102561942B1 (en) Dielectric composition and multilayered electronic component comprising the same
KR20190012988A (en) Multi layer ceramic capacitor making method and multi layer ceramic capacitor made with the same method
KR102048173B1 (en) Multilayer ceramic electronic component
JP2003249416A (en) Manufacturing method of laminated ceramic capacitor and laminated ceramic capacitor
JP2004289087A (en) Method of manufacturing laminated ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application