KR20120087038A

KR20120087038A - 발광 소자

Info

Publication number: KR20120087038A
Application number: KR1020110008476A
Authority: KR
Inventors: 정환희
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-01-27
Filing date: 2011-01-27
Publication date: 2012-08-06
Also published as: KR101795026B1

Abstract

실시 예에 따른 발광소자는 지지부재; 상기 지지부재 위에 전도층; 상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층; 상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층; 상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및 상기 복수의 발광 구조층 위에 전극을 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}

실시 예는 발광 소자, 발광 소자 패키지 및 조명 시스템에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 전광판, 조명 장치, 표시장치 등 각종 제품의 광원으로 응용되고 있다.

실시 예는 전극과 지지 부재 사이에 복수의 활성층을 갖는 발광 소자를 제공한다.

실시 예는 전극과 지지 부재 사이에 복수의 발광 구조층을 갖는 발광 소자를 제공한다.

실시 예는 지지 부재 상에 적어도 2개의 발광 구조층이 적층된 발광 소자를 제공한다.

실시 예는 상기의 발광 소자를 구비한 발광 소자 패키지 및 조명 시스템을 제공한다.

실시 예에 따른 발광 소자는, 지지부재; 상기 지지부재 위에 전도층; 상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층; 상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층; 상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및 상기 복수의 발광 구조층 위에 전극을 포함한다.

실시 예에 따른 발광 소자 패키지는, 몸체; 몸체 위에 복수의 리드 전극; 상기 리드 전극 중 적어도 하나의 리드 전극 위에 탑재되고 다른 리드 전극과 전기적으로 연결된 발광 소자; 및 상기 발광 소자를 덮는 몰딩 부재를 포함하며, 상기 발광 소자는, 지지부재; 상기 지지부재 위에 전도층; 상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층; 상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층; 상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및 상기 복수의 발광 구조층 위에 전극을 포함한다.

실시 예는 광 효율이 개선된 발광 소자를 제공할 수 있다.

실시 예는 하나의 발광 소자로부터 방출된 단일 파장 대역의 광도를 개선시켜 줄 수 있다.

실시 예는 하나의 발광 소자로부터 적어도 2컬러 대역의 파장을 방출하는 효과가 있다.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 2는 실시 예에 있어서, 발광 구조층의 다른 예를 나타낸 도면이다.
도 3은 실시 예에 있어서, 발광 구조층의 다른 구조를 나타낸 도면이다.
도 4는 실시 예에 있어서, 발광 구조층의 광 추출 구조를 나타낸 도면이다.
도 5는 실시 예의 발광부에 있어서, 복수의 광 추출 구졸르 나타낸 도면이다.
도 6의 (A)~(D)는 실시 예에 있어서, 본딩층과 연결 전극의 다른 예들을 나타낸 도면이다.
도 7 내지 21은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 22는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 23은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 24은 실시 예에 따른 발광 소자 패키지를 나타낸 측 단면도이다.
도 25는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 26은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 27은 실시 예에 따른 조명 장치를 나타낸 도면이다.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

도 1은 제1실시 예에 따른 발광소자를 나타낸 단면도이다.

도 1을 참조하면, 발광소자(100)는 지지 부재(115), 전도층(110), 제1발광 구조층(120), 제2발광 구조층(130), 연결 전극(126,136), 본딩층(127,137), 전극층(138), 전극(139), 및 투광성 지지층(125,135)을 포함한다.

상기 발광 소자(100)는 적어도 2개의 발광부(A1,A2)를 포함하며, 각 발광부(A1,A2) 중 적어도 하나는 적어도 하나의 발광 구조층 예컨대, 활성층을 포함하는 구조층을 포함할 수 있다.

상기 발광 소자(100)는 적어도 2개의 발광 구조층(120,130)을 포함하며, 상기 적어도 2개의 발광 구조층(120,130)은 수직 방향으로 서로 대응되는 구조로 결합될 수 있다. 상기 적어도 2개의 발광 구조층(120,130)은 동일한 컬러의 파장 대역 또는 서로 다른 컬러의 파장 대역을 포함하며, 상기 파장 대역은 가시 광선 대역 및 자외선 대역 중 적어도 하나를 포함한다.

상기 적어도 2개의 발광 구조층(120,130)의 너비는 동일한 너비이거나 서로 다른 너비일 수 있으며, 바람직하게 제1발광 구조층(120)의 너비 보다는 제2발광 구조층(130)의 너비가 적어도 좁게 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1발광부(A1)는 지지부재(115)부터 제1본딩층(127)까지 포함하며, 상기 제2발광부(A2)는 제2본딩층(137)부터 전극(139)까지를 포함할 수 있다.

상기 지지부재(115)는 베이스측에 배치되며, 전도성 재질을 포함할 수 있다. 상기 지지 부재(115)는 예컨대, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중에서 선택적으로 형성될 수 있다.

상기 지지 부재(115)는 전해 도금 방식으로 형성되거나, 본딩 방식 또는 시트 형태로 접착될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지부재(115)는 전원을 공급해 주는 경로 및 방열 경로로 이용될 수 있다. 상기 지지부재(115)는 발광 소자의 전체를 지지하게 되며, 그 두께는 30~500㎛로 형성될 수 있다.

상기 지지부재(115)는 전도성 부재가 아닌, ZnO, Al₂O₃ 물질과 같은 절연성 지지 부재로 형성될 수 있다.

상기 지지부재(110) 위에는 적어도 하나의 전도층(110)이 배치될 수 있으며, 바람직하게 복수의 전도층(110)이 배치된다.

상기 복수의 전도층(110)은 제1전도층(111), 제2전도층(112), 제3전도층(113), 제4전도층(114)을 포함한다. 상기 제1전도층(111)은 상기 발광 구조층(120)의 하층에 오믹 접촉될 수 있다. 상기 제1전도층(111)은 오믹층으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1전도층(111)은 투광성 산화물 또는/및 질화물 계열을 포함할 수 있으며, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrO_x, RuOx 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1전도층(111)은 In, Zn, Sn, Pt, Ag, Ni, Au, Hf 및 이들의 선택적인 조합으로 구성된 금속 물질로 형성될 수 있다. 다른 예로서, 상기 제1전도층(111)은 상기 투광성 산화물과 상기 금속 물질을 이용하여 다층 구조로 형성될 수 있으며, 예컨대 RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 등과 같은 적층 구조로 형성될 수 있다. 상기 제1전도층(111)은 광 투과율이 50% 이상일 수 있으며, 바람직하게 80% 이상일 수 있다. 상기 제1전도층(111) 내에는 일부 영역에 쇼트키 물질 또는 절연 물질이 더 배치될 수 있으며, 상기 영역은 상기 제1연결 전극(126)과 수직 방향으로 대응되는 영역에 배치될 수 있다.

상기 제2전도층(112)은 상기 제1전도층(111) 아래에 배치되며, 상기 제1전도층(111)보다 적어도 두껍게 형성될 수 있다. 상기 제2전도층(112)은 상기 제1전도층(111)의 너비보다 좁거나 넓을 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2전도층(112)는 상기 지지 부재(115)와 상기 제1전도층(111) 사이에 배치될 수 있으며, 입사되는 광을 효율적으로 반사시켜 줄 수 있다. 상기 제2전도층(112)은 반사층을 포함하며, 바람직하게 적어도 하나의 고 반사 금속층을 포함할 수 있다. 상기 제2전도층(112)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 상기 제2전도층(112)은 50% 이상의 반사율을 갖는 금속을 포함할 수 있으며, 바람직하게 90% 이상의 반사율을 갖는 금속을 포함할 수 있다.

상기 제2전도층(112) 아래에는 제3전도층(113)이 배치되며, 상기 제3전도층(113)은 상기 제2전도층(112)와 지지 부재(115) 사이에 배치될 수 있다. 상기 제3전도층(113)은 상기 제2전도층(112)과 상기 지지 부재(115) 사이에 베리어층으로 사용될 수 있다. 상기 제3전도층(113)은 Ni, Pt, Ti, W, V, Fe, Mo 중에 하나 이상으로 이루어질 수 있으며, 단층 또는 다층으로 형성될 수 있다.

상기 제3전도층(113)의 외측은 보호층(117) 아래에 연장될 수 있다. 상기 상기 제2전도층(112)이 상기 보호층(117) 아래까지 연장될 수 있으며, 상기 제3전도층(113)의 외측은 상기 제2전도층(112)의 아래에 배치될 수 있다.

상기 제4전도층(114)은 본딩층 또는 씨드층으로 사용될 수 있다. 상기 제4전도층(114)은 In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.

상기 제4전도층(114)는 상기 제3전도층(113)과 상기 지지 부재(115) 사이에 배치되며 접착력을 강화시켜 줄 수 있다. 상기 제3전도층(113) 및 제4전도층(114) 중 적어도 한 층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.

상기 보호층(117)은 상기 발광 구조층(120)의 하면 둘레에 배치된다. 상기 보호층(117)은 발광 구조층의 둘레에 배치된 채널층으로 정의될 수 있으며, 이에 대해 한정하지는 않는다. 상기 보호층(117)은 투광성 물질을 포함하며, 바람직하게 전도성 물질 또는 절연성 물질로 형성될 수 있다. 상기 보호층(117)은 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 등에서 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 보호층(117)의 내측부는 상기 발광 구조층(120)의 아래에 배치되며, 외측부는 상기 발광 구조층(120)의 측면으로부터 외측 방향으로 더 연장된다.

상기 제1발광 구조층(120)은 복수의 화합물 반도체층을 포함하며, 예컨대 III족-V족 화합물 반도체를 포함한다. 상기 제1발광 구조층(120)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, 바람직하게 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.

상기 제1발광 구조층(120)은 제1도전형 도펀트가 도핑된 제1도전형 반도체층(121), 제1활성층(122) 및 제2도전형 도펀트가 도핑된 제2도전형 반도체층(123)을 포함한다. 각 층 사이에는 다른 층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

제1도전형 반도체층(121) 아래에는 제1활성층(122)이 배치되며, 상기 제1활성층(122) 아래에는 제2도전형 반도체층(123)이 배치될 수 있다. 여기서, 상기 제1도전형 반도체층(121)은 n형 반도체층이며, 상기 n형 반도체층은 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있으며, 상기 제2도전형 반도체층(122)은 p형 반도체층이며, 상기 p형 반도체층은 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1도전형 반도체층은 p형 반도체층, 상기 제2도전형 반도체층은 n형 반도체층일 수 있다.

상기 제1활성층(122)은 단일 양자 우물 구조, 다중 양자우물 구조, 양자선(Quantum wire)구조, 및 양자점(Quantum dot)구조 중 적어도 하나를 포함할 수 있다. 상기 제1활성층(122)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 포함하며, 상기 우물층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성되며, 상기 장벽층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성된다.

상기 제1활성층(122)은 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1활성층(122)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.

또한 제1발광 구조층(120)은 상기 제2도전형 반도체층(123) 아래에 상기 제2도전형과 반대 극성을 갖는 반도체층을 더 포함할 수 있으며, 상기 반체층은 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, N형 반도체층으로 형성될 수 있다. 이에 따라 상기 제1발광 구조층(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 어느 하나로 구현될 수 있다.

상기 제2도전형 반도체층(123)의 하면은 상기 제1전도층(111)과 오믹 접촉될 수 있다.

상기 발광 구조층(120)과 제1전극(127) 사이에는 제1투광성 지지층(125)이 배치되며, 상기 제1투광성 지지층(125)은 상기 제1도전형 반도체층(121) 위에 미리 설정된 두께로 형성될 수 있다.

상기 제1투광성 지지층(125)은 절연 물질 또는 전도성 물질을 포함하며, 적어도 70% 이상의 투과율을 가지는 물질로 형성될 수 있다.

상기 제1투광성 지지층(125)은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)은ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.

상기 제1투광성 지지층(125)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제1투광성 지지층(125)은 상기 제1활성층(122)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다.

상기 제1투광성 지지층(125)은 상기 제1발광 구조층(120)의 상면뿐만 아니라, 측면에 더 연장될 수 있다. 상기 제1투광성 지지층(125)은 절연 물질로 상기 제1발광 구조층(120)의 측면에 형성됨으로써, 상기 제1발광 구조층(120)의 층간 쇼트를 방지할 수 있다.

상기 제1본딩층(127)은 상기 제1투광성 지지층(125)의 일부 영역에 형성되며, 상기 제1투광성 지지층(125)은 상기 제1발광 구조층(120)의 상면 면적의 50% 이상, 바람직하게 85% 이상 형성될 수 있다.

상기 제1투광성 지지층(125) 위에는 제1본딩층(127)이 배치되며, 상기 제1본딩층(127)은 금속을 이용한 층 또는 패턴으로 형성될 수 있다. 상기 제1본딩층(127)은 씨드 금속일 수 있다.

상기 제1본딩층(127)은 상기 제1투광성 지지층(125) 위에 배치되며, 제1연결 전극(126)과 연결된다. 상기 제1연결 전극(126)은 상기 제1본딩층(127)의 아래에 배치될 수 있으며, 일부는 상기 제1도전형 반도체층(121) 내에 접촉된다.

상기 제1연결 전극(126)은 하나 또는 복수로 배치될 수 있으며, 복수의 제1연결 전극(126)은 서로 이격될 수 있다. 상기 제1연결 전극(126)은 쓰루 홀 또는 비아 구조를 통해 제1투광성 지지층(125) 내에 관통된다.

상기 제1연결 전극(126)의 하단은 상기 제1도전형 반도체층(121)의 상면보다 더 아래에 배치될 수 있으며, 상기 제1도전형 반도체층(121)과의 접촉 면적이 증대될 수 있다.

상기 제1연결 전극(126)은 오믹 전극을 포함하며, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제1연결 전극(126)은 오믹부, 연결부 및 본딩부를 포함하며, 상기 오믹부는 Cr, V, W, TI와 같은 물질로 상기 제1도전형 반도체층(121)에 접촉되며, 상기 연결부는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부과 본딩부 사이에 배치되며, 상기 본딩부는 Au와 같은 금속으로 상기 연결부와 상기 제1본딩층(127) 사이에 배치된다.

상기 제1본딩층(127)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제1본딩층(127)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2본딩층(137)은 상기 제1본딩층(127) 위에 접합되고 전기적으로 연결된다. 상기 제2본딩층(137)은 층 또는 패턴으로 형성될 수 있으며, 상기 제1본딩층(127)과 대면하게 된다. 상기 제2본딩층(137)과 상기 제1본딩층(127)은 접합을 위해 동일한 형상의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2본딩층(137)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제2본딩층(137)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2연결 전극(136)은 오믹 전극을 포함하며, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제2연결 전극(136)은 오믹부, 연결부 및 본딩부를 포함하며, 상기 오믹부는 Cr, V, W, TI와 같은 물질로 상기 제3도전형 반도체층(131)에 접촉되며, 상기 연결부는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부과 본딩부 사이에 배치되며, 상기 본딩부는 Au와 같은 금속으로 형성되며 상기 연결부와 제2본딩층(137) 사이에 배치된다.

상기 제2연결 전극(136)은 상기 제3도전형 반도체층(131)의 하면보다 더 위에 배치된다. 상기 제2연결 전극(136)은 하나 또는 복수로 배치될 수 있으며, 복수의 제2연결 전극(136)은 서로 이격될 수 있다. 상기 제2연결 전극(136)은 쓰루 홀 또는 비아 구조를 통해 제2투광성 지지층(135) 내에 관통된다.

상기 제2본딩층(137)과 제2발광 구조층(130) 사이에는 제2투광성 지지층(135)이 배치되며, 상기 제2투광성 지지층(135)은 절연 물질 또는 전도성 물질을 포함하며, 적어도 70% 이상의 투과율을 가지는 물질로 형성될 수 있다.

상기 제2투광성 지지층(135)은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제2투광성 지지층(135)은ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.

상기 제2투광성 지지층(135)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제2투광성 지지층(135)은 제2활성층(132)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다.

상기 제2투광성 지지층(135)은 상기 제2발광 구조층(130)의 상면뿐만 아니라, 측면에 더 연장될 수 있다. 상기 제2투광성 지지층(135)은 절연 물질로 상기 제2발광 구조층(130)의 측면에 형성됨으로써, 상기 제2발광 구조층(130)의 층간 쇼트를 방지할 수 있다.

상기 제1본딩층(137)은 상기 제2투광성 지지층(135)의 일부 영역에 형성되며, 상기 제2투광성 지지층(135)은 상기 제2발광 구조층(130)의 하면 면적의 적어도 50% 바람직하게, 85% 이상 형성될 수 있다.

상기 제1투광성 지지층(125)은 상기 제2투광성 지지층(135)으로부터 이격될 수 있으며, 그 간격은 상기 제1본딩층(127)과 상기 제2본딩층(137)의 두께 정도로 이격될 수 있다. 상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135) 사이의 영역(140)은 스페이서로서, 빈 영역 또는/및 절연 물질이 채워질 수 있다. 상기 제1투광성 지지층(125)와 상기 제2투광성 지지층(135) 중 어느 하나는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2투광성 지지층(135) 위에는 제2발광 구조층(130)이 배치되며, 상기 제2발광 구조층(130)은 복수의 화합물 반도체층을 포함하며, 예컨대 III족-V족 화합물 반도체를 포함한다. 상기 제2발광 구조층(130)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, 바람직하게 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.

상기 제2발광 구조층(130)은 제1도전형 도펀트가 도핑된 제3도전형 반도체층(131), 제2활성층(132) 및 제2도전형 도펀트가 도핑된 제3도전형 반도체층(133)을 포함한다. 상기 각 층 사이에는 다른 층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

제3도전형 반도체층(131) 위에는 제2활성층(132)이 배치되며, 상기 제2활성층(132) 위에는 제4도전형 반도체층(133)이 배치될 수 있다. 여기서, 상기 제3도전형 반도체층(131)은 n형 반도체층이며, 상기 n형 반도체층은 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있으며, 상기 제4도전형 반도체층(133)은 p형 반도체층이며, 상기 p형 반도체층은 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1도전형 반도체층은 p형 반도체층, 상기 제2도전형 반도체층은 n형 반도체층일 수 있다.

상기 제2활성층(132)은 단일 양자 우물 구조, 다중 양자우물 구조, 양자선(Quantum wire)구조, 및 양자점(Quantum dot)구조 중 적어도 하나를 포함할 수 있다. 상기 제2활성층(132)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 을 포함하며, 상기 우물층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성되며, 상기 장벽층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성된다.

상기 제2활성층(132)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2활성층(132)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.

또한 제2발광 구조층(130)은 상기 제4도전형 반도체층(133) 위에 상기 제4도전형과 반대의 극성을 갖는 반도체층을 더 포함할 수 있으며, 상기 반도체층은 예컨대, 상기 제4도전형 반도체층(133)이 p형 반도체층인 경우, N형 반도체층으로 형성될 수 있다. 이에 따라 상기 제2발광 구조층(130)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 어느 하나로 구현될 수 있다.

상기 제2활성층(132)은 상기 제1활성층(122)과 동일한 화합물 반도체이거나 서로 다른 화합물 반도체로 형성될 수 있다. 상기 제2활성층(132)은 제1피크 파장의 광을 방출하며, 상기 제1활성층(122)은 제2피크 파장의 광을 방출할 수 있다. 상기 제1피크 파장의 광과 상기 제2피크 파장의 광은 동일한 파장 대역이거나 서로 다른 파장대역일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제4도전형 반도체층(133) 위에 전극층(138)이 형성되며, 상기 전극층(138)은 투광성 전도층으로 형성될 수 있다. 상기 투광성 전도층은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrO_x, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전극층(138)은 오믹 접촉 물질을 포함할 수 있으며, In, Zn, Sn, Ni, Pt, Ag 중 하나이상을 포함할 수 있다.

상기 전극층(138)은 상기 제4도전형 반도체층(133)의 상면 면적의 적어도 50% 이상으로 형성될 수 있으며, 전류를 확산시켜 주게 된다. 또한 상기 전극층(138)은 상기 제2활성층(132)으로부터 방출된 제2광의 추출 효율을 개선시켜 줄 수 있다.

상기 전극층(138) 위에는 전극(139)이 형성되며, 상기 전극(139)은 패드이거나, 패드 및 이에 연결된 전극 패턴을 포함할 수 있다. 상기 전극(139)은 전류 확산 구조로서, 암(arm) 타입 패턴, 분기형 패턴, 핑거형 패턴과 같은 구조를 더 포함할 수 있다.

발광 소자(100)는 지지 부재(115) 위에 전도층(110)을 배치하며, 상기 전도층(110)과 제1본딩층(127) 사이에 제1발광 구조층(120)을 배치하고, 상기 제2본딩층(137)과 상기 전극(139) 사이 제2발광 구조층(130)이 배치된다.

상기 제1도전형 반도체층(121)은 제2도전형 반도체층(123) 또는 제1활성층(122)의 두께보다 적어도 두껍게 형성될 수 있으며, 상기 제3도전형 반도체층(131)은 제4도전형 반도체층(133) 또는 제2활성층(132)의 두께보다 적어도 두껍게 형성될 수 있다. 상기 각 투광성 지지층(125,135)는 상기 각 발광 구조층(120,130)의 반도체층 중에서 다른 층보다 두꺼운 반도체층 예컨대, 제1, 제3도전형 반도체층(121,131) 측에 배치될 수 있다.

또한 상기 제1도전형 반도체층(121)의 상면은 N-face이며, 상기 제1도전형 반도체층(131)의 하면은 N-face이며, 상기 제1 및 제3도전형 반도체층(121,131)의 N-face가 서로 대향되는 구조로 배치될 수 있다.

상기 투광성 지지층(125,135)은 각 발광 구조층(120,130) 위에 화합물 반도체 예컨대, GaN의 굴절률(예: 2.45) 보다는 적어도 낮은 굴절률을 가진다. 상기 투광성 지지층(125,135)의 굴절률은 1.3~2.3 범위를 포함한다.

상기 제1 발광 구조층(120) 및 상기 제2발광 구조층(130) 사이에는 제1 및 제2투광성 지지층(125,135) 중 적어도 하나가 배치될 수 있으며, 상기 투광성 지지층(125,135)은 광 추출 효율을 개선시켜 줄 수 있다.

도 2는 도 1의 각 발광 구조층의 다른 예를 나타낸 도면이다.

도 2를 참조하면, 제1발광 구조층의 제1도전형 반도체층(121)은 제1반도체층(L1)과 제2반도체층(L2)을 포함하며, 상기 제1반도체층(L1)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다. 상기 제1반도체층(L1)의 초격자 구조는 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제1층과, 상기 제1층과 다른 밴드 갭 에너지를 갖고 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제2층을 포함한다. 상기 초격자 구조는 제1층과 제2층이 교대로 배치된 구조로서, 예컨대 GaN/InGaN 구조, GaN/AlGaN 등의 구조를 포함한다. 상기 초격자 구조는 각 층이 수 Å이상이며, 2 페어 이상으로 적층될 수 있다.

상기 제2반도체층(L2)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다. 상기 제2반도체층(L2)의 초격자 구조는 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제1층과, 상기 제1층과 다른 밴드 갭 에너지를 갖고 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제2층을 포함한다. 상기 초격자 구조는 제1층과 제2층이 교대로 배치된 구조로서, 예컨대 InGaN/GaN 구조, AlGaN/GaN 등의 구조를 포함한다. 상기 초격자 구조는 각 층이 수 Å이상이며, 2 페어 이상으로 적층될 수 있다.

상기 제2도전형 반도체층(123)은 제3반도체층(L3)과 제4반도체층(L4)을 포함하며, 상기 제3반도체층(L3)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함한다. 상기 초격자 구조는 AlGaN/GaN의 적층 구조를 포함할 수 있다. 상기 제4반도체층(L4)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다.

상기 제3도전형 반도체층(131)은 적어도 2개의 층(L1, L2)을 포함하며, 적어도 2개의 층(L1,L2) 중에서 적어도 하나는 초격자 구조를 포함할 수 있다. 상기 제3도전형 반도체층(131)의 각 층은 상기 제1도전형 반도체층(121)의 층들과 동일한 반도체층이거나 다른 반도체층일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제4도전형 반도체층(133)은 적어도 2개의 층(L3,L4)을 포함하며, 적어도 2개의 층(L3,L4) 중에서 적어도 하나는 초격자 구조를 포함할 수 있다. 상기 제4도전형 반도체층(133)의 각 층은 상기 제2도전형 반도체층(123)의 층들과 동일한 반도체층이거나 다른 반도체층일 수 있으며, 이에 대해 한정하지는 않는다.

도 3을 참조하면, 제1발광 구조층의 다른 예이다.

상기 제1발광 구조층(120)은 제1도전형 반도체층(121), 활성층(122), 제2도전형 반도체층(123), 및 상기 제2도전형 반도체층(123) 위에 제1도전형의 반도체층(124)을 더 포함한 구성이다. 상기 제1도전형 반도체층(121)은 N형 반도체층이고 상기 제2도전형 반도체층(123)은 P형 반도체층이며, 이의 역 구조로 형성될 수 있다. 상기 제1발광 구조층(120)은 N-P-N 또는 P-N-P의 접합 구조를 포함할 수 있다.

또한 상기 제1발광 구조층(120)뿐만 아니라 제2발광 구조층도 상기 N-P-N 또는 P-N-P 접합 구조를 포함할 수 있다.

도 4는 실시 예에 있어서, 투광성 지지층과 발광 구조층의 광 추출 구조를 나타낸 도면이다.

도 4를 참조하면, 제1발광 구조층의 제1도전형 반도체층(121)은 광 추출 구조(121A)를 포함할 수 있으며, 상기 광 추출 구조(121A)는 상기 제1도전형 반도체층(121)의 상면에 요철 형상을 포함하며, 상기 요철 형상은 규칙적 또는 불규칙적인 크기를 갖는 텍스쳐 패턴, 러프니스와 같은 구조를 포함할 수 있다.

상기 광 추출 구조(121A)는 제1도전형 반도체층(121)의 상면 즉, N-face에 형성됨으로써, 입사되는 광의 임계각을 변화시켜 줄 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.

상기 제1도전형 반도체층(121)의 상면에 광 추출 구조(121A)가 형성됨으로써, 상기 제1도전형 반도체층(121)과 상기 제1투광성 지지층(125)의 계면은 광 추출 구조(121A)로 형성될 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)과 상기 제1도전형 반도체층(121) 사이에 광 추출 구조(121A)를 갖는 다른 반도체층 예컨대, 언도프드 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

또한 제2발광 구조층의 제3도전형 반도체층(131)은 요철 형상의 광 추출 구조(121A)를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.

또한 상기 제1투광성 지지층(125) 및 상기 제2투광성 지지층(135) 중 적어도 한 층의 표면 예컨대, 각 발광 구조층의 반대측 면에 광 추출 구조를 더 포함할 수 있다. 상기 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 증대시켜 줄 수 있다.

또한 상기 각 투광성 지지층(125,135)과 본딩층(127,137) 사이의 계면이 광 추출 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 5는 실시 예에 있어서, 복수의 광 추출 구조의 예를 나타낸 도면이다.

도 5를 참조하면, 제2발광 구조층(130), 제2투광성 지지층(135), 제2본딩층(137) 중 적어도 2 층의 표면은 광 추출 구조로 형성될 수 있다. 예를 들면, 상기 제3도전형 반도체층(131)의 하면은 제1광 추출 구조(131A)로 형성될 수 있으며, 제4도전형 반도체층(133)의 상면은 제2광 추출 구조(133A)로 형성될 수 있으며, 전극층(138)의 상면은 제3광 추출 구조(138A)로 형성될 수 있으며, 상기 제2투광성 지지층(135)의 하면은 제4광 추출 구조(135A)로 형성될 수 있다.

상기 전극층(138)과 상기 전극(139) 사이의 계면이 제3광 추출 구조(138A)에 의해 러프한 면으로 형성됨으로써, 상기 전극(139)으로 입사되는 광의 손실을 줄일 수 있다.

또한 상기 제2투광성 지지층(135)과 제2본딩층(137) 사이의 계면이 제4광 추출 구조(135A)에 의해 러프한 면으로 형성됨으로써, 상기 제2본딩층(137)으로 입사되는 광의 손실을 줄일 수 있다.

실시 예는 제2발광 구조층(130)과 이에 인접한 층(135,138)들에 광 추출 구조가 형성된 예를 설명하였으나, 전도층(도 1의 110)과 제1본딩층(127) 사이의 층들 중 적어도 한 층의 표면에 광 추출 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 6은 실시 예에 있어서, 본딩층과 연결 전극의 예를 나타낸 도면이다. 상기의 설명은 제1본딩층(127) 및 제1연결 전극(126)에 대해 설명하며, 제2본딩층 및 제2연결 전극은 아래에 설명된 제1본딩층(127) 및 제1연결 전극(126)의 구조를 선택적으로 적용할 수 있다.

도 6의 (A)를 참조하면, 제1본딩층(127)은 원판 형상이며, 상기 제1본딩층(127) 아래에 제1연결 전극(126)이 배치된다. 상기 제1연결 전극(126)은 제1본딩층(127)의 중심부 아래에 배치될 수 있다. 상기 제1연결 전극(126)의 너비는 적어도 상기 제1본딩층(127)의 너비보다는 좁게 형성될 수 있다. 상기 제1연결 전극(126)은 원형 또는 다각형 형상을 포함하며, 이에 대해 한정하지는 않는다.

도 6의(B)를 참조하면, 제1본딩층(127)은 센터측 제1부(C1)와, 상기 제1부(C1)의 적어도 일측으로부터 외측 방향으로 연장된 제2부(P1)를 포함한다. 상기 제2부(P1)는 상기 제1부(C1)를 기준으로 서로 반대측 또는 소정 각도로 어긋나게 연장될 수 있으며, 서로 동일한 길이 또는 서로 다른 길이로 형성될 수 있다.

상기 제1본딩층(127) 아래에는 복수의 제1연결 전극(126)이 배치되며, 상기 복수의 제1연결 전극(126)은 상기 제1본딩층(127)의 제1부(C1) 및 제2부(P1)에 각각 배치될 수 있다. 상기 복수의 제1연결 전극(126)은 상기 제1도전형 반도체층의 서로 다른 영역에 접촉되어 전류를 분산시켜 공급할 수 있다.

도 6의 (C)를 참조하면, 제1본딩층(127B)은 센터측 제1부(C2), 라인 형상의 제2부(P2)와, 상기 제2부(P2) 둘레에 루프 형상의 제3부(P3)를 포함하며, 상기 제1부(C2)의 영역은 다른 영역보다 더 넓은 형태로 형성되며, 제2부(P2)는 상기 제1부(C2)의 적어도 양측으로 분기되며, 상기 제3부(P3)는 제2부(P2)의 적어도 일부에 연결되며 원 형상 또는 다각형 형상으로 형성된다.

상기 제1본딩층(127B) 아래에는 제1연결 전극(126)이 배치되며, 상기 제1연결 전극(126)은 상기 제1본딩층(127)의 제1부(C2) 및 제2부(P2) 아래에 복수로 배치될 수 있다. 상기 제1연결 전극(126)은 제3부(P3) 아래에 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

도 6의 (D)를 참조하면, 제1본딩층(127C)은 제1부(C3) 및 제2부(P4)를 포함하며, 상기 제1부(C3)는 센터 측으로서 다른 영역보다 넓은 폭으로 형성되며, 제2부(P4)는 상기 제1부(C3)로부터 적어도 30~120°사이의 각도를 서로 어긋나게 배치될 수 있다. 상기 제2부(P4)는 예컨대, 핑거 형상을 갖고, 90° 간격으로 이격되며 서로 동일한 길이 또는 서로 다른 길이로 형성될 수 있다.

상기 제1본딩층(127)의 아래에는 복수의 제1연결 전극(126)이 배치되며, 상기 복수의 제1연결 전극(126)은 전류의 집중을 방지하기 위해 서로 이격되게 배치될 수 있다.

상기 제1본딩층(127) 및 제1연결 전극(126)의 구조뿐만 아니라, 제2본딩층 및 제2연결 전극의 구조도 상기의 구조 중에서 선택적으로 형성될 수 있다. 또한 상기 제1본딩층(127)과 상기 제2본딩층(137)은 서로 접합되므로, 바람직하게 동일한 형상으로 형성될 수 있다.

도 7내지 도 20은 도 1의 발광 소자 제조과정을 나타낸 도면이다.

도 7을 참조하면, 제1기판(101) 위에 제1발광 구조층(120)이 형성된다. 상기 제1기판(101)은 성장 장비에 로딩되고, 상기 제1기판(101) 위에는 복수의 화합물 반도체층이 형성될 수 있다. 상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.

상기 제1기판(101)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs, Ga₂O₃ 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 기판(101) 위에는 요철 구조가 형성될 수 있으며, 상기 요철 구조는 렌즈 형상, 또는 스트라이프 형상 등으로 형성될 수 있다.

상기 제1기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체(예: ZnO, GaN)를 이용하여 결정 구조나 광 추출 효율을 개선시켜 주기 위한 구조물(예: 패턴 형상, 기둥 형상 등)이 형성될 수 있다.

또한 상기 제1기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수 있으며, 상기 버퍼층은 상기 제1기판(101)과 화합물 반도체 사이의 격자 상수의 차이를 줄여주기 위해 형성될 수 있다. 상기 버퍼층, 예컨대 3족-5족 화합물 반도체를 이용한 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 언도프드 반도체층은 undoped 질화물계 반도체로서, 의도적으로 도전형 도펀트를 도핑하지 않은 반도체층이다. 상기 언도프드 반도체층은 상기 제1도전형 반도체층보다 현저히 낮은 전기 전도성을 갖는 반도체층으로서, 예를 들면 undoped GaN층일 수 있으며 제1도전형의 특성을 가질 수 있다. 상기 언도프드 반도체층은 1~3㎛의 두께로 형성될 수 있다. 이하 설명의 편의를 위해 상기 제1기판(101) 위에는 제1발광 구조층(120)이 성장되는 예로 설명하기로 한다.

상기 제1발광 구조층(120)은 제1도전형 반도체층(121), 제1활성층(122) 및 제2도전형 반도체층(123)을 포함하며, 상기 제 1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1활성층(122)은 상기 제1도전형 반도체층(121) 위에 형성되며, 3족-5족 원소의 화합물 반도체로 형성될 수 있다.

상기 제1활성층(122)는 단일 또는 다중 양자우물 구조로 형성될 수 있고 또한 양자선(Quantum wire)구조, 양자점(Quantum dot)구조로 형성될 수도 있다. 상기 제1활성층(122)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 포함한다. 상기 제1활성층(122)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1활성층(122)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.

상기 제 2도전형 반도체층(123)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.

상기 제1발광 구조층(120)는 제1도전형 반도체층(121)은 N형 반도체층이며, 제2도전형 반도체층(123)은 P형 반도체층으로 구현되거나, 이의 역 구조로 형성될 수 있다. 또한 상기 제1발광 구조층(120)은 상기 제2도전형 반도체층(123) 위에 제1도전형 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 제1발광 구조층(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.

도 8을 참조하면, 상기 제1발광 구조층(120) 위의 제1영역을 제외한 제2영역에는 보호층(117)이 형성되며, 상기 제2영역은 상기 제1영역의 둘레 영역 또는 에지 영역이 될 수 있으며, 루프 형태를 갖는 다각형, 또는 밴드 구조로 형성될 수 있다. 상기 보호층(117)은 단일 층 또는 멀티 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 보호층(117)은 투광성의 절연층 또는 전도층이 형성될 수 있으며, 제1영역에 마스크 패턴을 형성한 후 스퍼터 장비 또는 증착 장비로 형성될 수 있다.

상기 투광성의 절연층은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 등 중에서 선택적으로 형성될 수 있다. 상기 투광성의 전도층은 산화물 또는 질화물을 포함하며, ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다.

도 9를 참조하면, 제2도전형 반도체층(123) 위에 복수의 전도층(110) 및 지지부재(115)가 형성된다. 상기 복수의 전도층(110)은 상기 제2도전형 반도체층(123) 위에 제1전도층(111), 상기 제1전도층(111) 위에 제2전도층(112), 및 상기 제2전도층(112) 위에 제3전도층(113), 상기 제3전도층(113) 위에 제4전도층(114)을 포함한다. 상기 복수의 전도층(110)은 스퍼터, 도금, 및 증착 방법을 선택적으로 이용하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1전도층(111)은 제2영역을 마스크 패턴으로 배치하고 상기 제2도전형 반도체층(123) 상에 형성될 수 있다. 상기 제1전도층(111)은 투광성 산화물 또는/및 질화물 계열을 포함할 수 있으며, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrO_x, RuOx 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1전도층(111)은 In, Zn, Sn, Pt, Ag, Ni, Au, Hf 및 이들의 선택적인 조합으로 구성된 금속 물질로 형성될 수 있다. 다른 예로서, 상기 제1전도층(111)은 상기 투광성 산화물과 상기 금속 물질을 이용하여 다층 구조로 형성될 수 있으며, 예컨대 RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 등과 같은 적층 구조로 형성될 수 있다.

상기 제2전도층(112)은 상기 제1전도층(111) 상에 상기 제1전도층(111)과 다른 두께로 형성될 수 있다. 상기 제2전도층(112)은 상기 보호층(117) 상에도 연장되어 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전도층(112)는 입사되는 광을 효율적으로 반사시켜 줄 수 있는 금속을 포함한다. 상기 제2전도층(112)은 적어도 50% 이상의 반사율을 갖는 반사 물질을 포함하며, 바람직하게 90% 이상의 반사율을 갖는 금속층을 포함할 수 있다. 상기 제2전도층(112)은 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.

상기 제2전도층(112) 위에는 제3전도층(113)이 형성되며, 상기 제3전도층(113)은 Ni, Pt, Ti, W, V, Fe, Mo 중에 하나 이상으로 이루어질 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제3전도층(113)의 외측은 보호층(117) 위에 연장될 수 있다.

상기 제4전도층(114)은 상기 제3전도층(113) 위에 형성되며 본딩층 또는 씨드층으로 사용될 수 있다. 상기 제4전도층(114)은 In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.

상기 제3전도층(113) 및 제4전도층(114) 중 적어도 한 층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.

상기 제4전도층(114) 위에는 지지부재(115)가 배치되며, 상기 지지 부재(115)는 전도성 재질을 포함할 수 있다. 상기 지지 부재(115)는 예컨대, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중에서 선택적으로 형성될 수 있다.

상기 지지 부재(115)는 전해 도금 방식으로 형성되거나, 본딩 방식 또는 시트 형태로 접착될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지부재(115)는 전원을 공급해 주는 경로 및 방열 경로로 이용될 수 있다. 상기 지지부재(115)는 발광 소자의 전체를 지지하게 되며, 그 두께는 30~500㎛로 형성될 수 있다. 다른 예로서, 상기 지지부재(115)는 전도성 부재가 아닌, ZnO, Al₂O₃ 물질과 같은 절연성 지지 부재로 형성될 수 있다.

도 10은 도 9의 구조를 역 방향으로 회전시켜 배치한 구조이다.

도 9 및 도 10을 참조하면, 상기 제1기판(101)을 물리적 리프트 오프 방법으로 제거하게 된다. 상기 제1기판(101)에 소정 파장의 레이저를 조사하여 적어도 제1기판(101)을 상기 제1발광 구조층(120)으로부터 제거하게 된다. 이러한 방식은 레이저 리프트 오프(LLO: Laser lift off)로 정의할 수 있다. 상기 제1기판(101)은 화학적 리프트 오프 방법으로 제거할 수 있으며, 이는 제1기판(101)과 반도체층(예: 버퍼층) 사이를 습식 에칭함으로써, 제1기판(101)을 분리시켜 줄 수 있다.

상기 제1발광 구조층(120)의 제1도전형 반도체층(121)의 상면은 N-face이며, 연마 및 폴리싱과 같은 공정이 수행될 수 있다.

도 11을 참조하면, 제1발광 구조층(120)의 외측에 대해 에칭을 수행하게 된다. 상기 제1발광 구조층(120)의 에칭 과정에 의해 상기 보호층(117)의 외측부는 노출된다. 상기 에칭 과정은 건식 또는/및 습식 에칭을 포함할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1발광 구조층(120)의 외측은 상기 지지 부재(105)의 하면에 대해 수직한 면으로 처리되거나, 경사진 면으로 처리될 수 있다. 상기 제1발광 구조층(120)의 각 층은 상기 지지부재(115)로부터 멀어질수록 점차 좁아지는 폭으로 형성될 수 있다. 상기 에칭 과정은 제1투광성 지지층(125)을 형성하기 전에 형성하거나, 상기 제1투광성 지지층(125)을 형성한 후 형성될 수 있다.

상기 제1도전형 반도체층(121)의 상면은 건식 에칭 또는 습식 에칭에 의해 도 4와 같은 광 추출 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1발광 구조층(120)의 위에는 제1투광성 지지층(125)이 형성될 수 있다. 상기 제1투광성 지지층(125)은 상기 제1도전형 반도체층(121) 위에 상기 제1도전형 반도체층(121)의 폭과 동일하거나 더 좁은 폭으로 형성될 수 있다.

상기 제1투광성 지지층(125)은 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 그 물질은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질일 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)은ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.

상기 제1투광성 지지층(125)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제1투광성 지지층(125)은 적어도 70% 이상의 투과율을 가지는 물질을 포함하며, 상기 제1활성층(122)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다.

도 12를 참조하면, 제1투광성 지지층(125)부터 상기 제1도전형 반도체층(121)이 노출되는 깊이까지 홀(126A)을 형성한 후, 상기 홀(126A)에 제1연결 전극(126)을 형성해 준다. 상기 홀(126A)은 레이저 또는 드릴을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 홀(126A)은 상기 제1도전형 반도체층(121)의 상면보다 더 아래까지 형성됨으로써, 제1연결 전극(126)의 접촉 면적을 증대시켜 줄 수 있다.

상기 홀(126A)에는 제1연결 전극(126)이 형성되며, 상기 제1연결 전극(126)은 상기 제1도전형 반도체층(121)에 오믹 접촉된다. 상기 제1연결 전극(126)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제1연결 전극(126)은 스퍼터, 도금, 증착 장비를 선택적으로 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1연결 전극(126)은 오믹부(M1), 연결부(M2) 및 본딩부(M3)를 포함하며, 상기 오믹부(M1)는 Cr, V, W, TI와 같은 물질로 상기 제1도전형 반도체층(121)에 접촉되며, 상기 연결부(M2)는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부(M1)과 본딩부(M3) 사이에 배치되며, 상기 본딩부(M3)는 Au와 같은 금속으로 상기 연결부(M2)와 상기 제1본딩층(127) 사이에 연결된다.

도 12의 구조는 제1발광부(A1)로 정의할 수 있으며, 상기 제1발광부(A1)는 하나의 칩 구조체일 수 있으며, 이에 대해 한정하지는 않는다.

도 13을 참조하면, 제2기판(102) 위에 제2발광 구조층(130)이 형성된다. 상기 제2기판(102)은 성장 장비에 로딩되고, 상기 제2기판(102) 위에는 복수의 화합물 반도체층이 형성될 수 있다. 상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.

상기 제2기판(102)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs, Ga₂O₃ 등으로 이루어진 군에서 선택될 수 있다. 상기 제2 기판(102) 위에는 요철 구조가 형성될 수 있으며, 상기 요철 구조는 렌즈 형상, 또는 스트라이프 형상 등으로 형성될 수 있다.

상기 제2기판(102) 위에는 2족 내지 6족 원소의 화합물 반도체(예: ZnO, GaN)를 이용하여 결정 구조나 광 추출 효율을 개선시켜 주기 위한 구조물(예: 패턴 형상, 기둥 형상 등)이 형성될 수 있다.

또한 상기 제2기판(102) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수 있으며, 상기 버퍼층은 상기 제2기판(102)과 화합물 반도체 사이의 격자 상수의 차이를 줄여주기 위해 형성될 수 있다. 상기 버퍼층, 예컨대 3족-5족 화합물 반도체를 이용한 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 언도프드 반도체층은 GaN계 반도체층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2기판(102)과 상기 제2발광 구조층(130) 사이에는 제2투광성 지지층이 형성될 수 있으며, 상기 제2투광성 지지층은 반도체층이 성장될 수 있는 물질 예컨대, 사파이어와 같은 물질로 형성될 수 있다. 이하 설명의 편의를 위해 상기 제2기판(102) 위에는 제2발광 구조층(130)이 성장되는 예로 설명하기로 한다.

상기 제2발광 구조층(130)은 제3도전형 반도체층(131), 제2활성층(132) 및 제4도전형 반도체층(133)을 포함하며, 상기 제 3도전형 반도체층(131)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2활성층(132)은 상기 제3도전형 반도체층(131) 위에 형성되며, 3족-5족 원소의 화합물 반도체로 형성될 수 있다.

상기 제2활성층(132)는 단일 또는 다중 양자우물 구조로 형성될 수 있고 또한 양자선(Quantum wire)구조, 양자점(Quantum dot)구조로 형성될 수도 있다. 상기 제2활성층(132)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 포함한다. 상기 제2활성층(132)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2활성층(132)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.

상기 제 4도전형 반도체층(133)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.

상기 제2발광 구조층(130)는 제3도전형 반도체층(131)은 N형 반도체층, 제4도전형 반도체층(133)은 P형 반도체층으로 구현되거나, 이의 역 구조로 형성될 수 있다. 또한 상기 제2발광 구조층(130)은 상기 제4도전형 반도체층(133) 위에 제3도전형 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 제2발광 구조층(130)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.

도 14를 참조하면, 상기 제2발광 구조층(130) 위에는 전극층(138)이 형성되며, 상기 전극층(138)은 스퍼터 또는/및 증착 방식으로 형성될 수 있다. 상기 전극층(138)은 전류 확산층으로서, 투광성 물질을 포함한다. 상기 전극층(138)은 투광성 전도층으로서, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrO_x, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전극층(138)은 오믹 접촉층으로 형성될 수 있으며, 그 물질은 In, Zn, Sn, Ni, Pt, Ag 중 하나이상을 포함할 수 있다. 상기 전극층(138)은 수 Å 이상의 두께에서 광이 투과될 수 있으며, 광 추출에 방해를 주지 않을 수 있다.

상기 전극층(138)은 제4도전형 반도체층(133)의 상면 면적의 50% 이상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 15를 참조하면, 상기 전극층(138) 위에는 임시기판(150)가 형성되며, 상기 임시기판(150)는 적어도 한 층 이상으로 형성될 수 있다. 상기 임시기판(150)는 스퍼터 또는 증착 방법과 같은 방식으로 형성되거나, 별도의 시트로 부착될 수 있으며, 이에 대해 한정하지는 않는다.

상기 임시기판(150)는 제1보호층(151), 제2보호층(152), 희생층(153), 확산층(154), 지지층(155)을 포함한다. 상기 제1보호층(151)은 절연 물질 또는 금속 물질로 형성되며, SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂와 같은 절연 물질이거나 Ti, Cr 등을 이용하여 형성될 수 있다. 상기 제1보호층(151)은 외부 충격으로부터 상기 제2발광 구조층(130)을 보호하게 된다.

상기 제1보호층(151) 위에는 제2보호층(152)이 형성되며, 상기 제2보호층(152)은 상기 제1보호층(151)과 상기 희생층(153) 사이에 배치되며, 레이저에 의해 발생될 수 있는 충격과 손해를 보호할 수 있다. 상기 제2보호층(152)은 In, Sn, Ag, Nb, Ni, Au, Cu 물질 중 적어도 하나를 포함한다. 상기 제2보호층(152)은 적어도 하나의 금속층을 포함하며, 스퍼터, 증착, 도금 장비 등을 이용하여 형성될 수 있다.

상기 제2보호층(152) 위에는 희생층(153)이 형성되며, 상기 희생층(153)은 상기 확산층(154)의 밴드갭 에너지보다는 적어도 높은 밴드 갭 에너지를 가지는 물질을 포함할 수 있다. 상기 희생층(153)은 절연 물질을 포함하며, 상기 절연 물질은 상기 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃ 중 적어도 하나를 포함하며, 상기 SiO₂의 밴드 갭 에너지는 8.9eV 정도이며, 상기 Al₂O₃ 의 밴드 갭 에너지는 8eV 정도이다.

상기 확산층(154)은 상기 희생층(153)의 밴드 갭 에너지 및 레이저 에너지보다 낮은 물질로 형성될 수 있다. 상기 확산층(154)은 예컨대, ITO, ZnO, IZO, TiN 등의 물질을 포함하며, 그 밴드 갭 에너지는 2.0~7.0Ev 정도이다.

상기 희생층(154) 위에는 지지층(155)이 형성되며, 상기 지지층(155)은 절연 물질 예컨대, SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃ 중에서 적어도 하나를 포함할 수 있다. 상기 지지층(155)은 상기 레이저의 밴드 갭 에너지 및 상기 확산층(154)의 밴드 갭 에너지보다는 큰 물질로 형성될 수 있다.

상기 지지층(155)은 적어도 30㎛ 이상의 두께로 형성되며, 제2기판(102)의 제거시 지지하는 역할을 수행한다.

상기 희생층(153), 확산층(154) 및 지지층(155) 각각은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 15 및 도 16을 참조하면, 상기 임시기판(150)는 베이스에 배치시키고, 상기 제2기판(102)를 물리적 리프트 오프 또는 화학적 리프트 오프 방법으로 제거하게 된다. 상기 물리적 리프트 오프 방법은 상기 제2기판(102)에 레이저를 조사하는 방법으로 반도체층으로부터 분리시켜 줄 수 있다. 화학적 리프트 오프 방법은 반도체층과 기판 사이 또는 반도체층 사이를 습식 에칭 액을 이용하여 에칭함으로써, 상기 제2기판(102)을 분리시켜 줄 수 있다.

상기 제2기판(102)이 제거되면, 버퍼층, 언도프드 반도체층, 제3도전형 반도체층(131) 중 적어도 한 층이 노출될 수 있다. 상기 버퍼층 및 언도프드 반도체층은 제거될 수 있으며, 그 제거 방식은 습식 에칭을 이용할 수 있다.

도 17을 참조하면, 상기 제3도전형 반도체층(131) 위에 제2투광성 지지층(135)을 형성하며, 상기 제2투광성 지지층(135)은 광의 방출을 위해 소정 두께로 형성된다. 상기 두께는 1~200㎛ 정도로 형성될 수 있다. 상기 제2투광성 지지층(135)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2투광성 지지층(135)은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제2투광성 지지층(135)은ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다. 상기 제2투광성 지지층(135)은 3족-5족 화합물 반도체로 형성될 수 있으며, 예를 들면 상기 언도프드 반도체층을 제거하지 않고 지지층으로 사용할 수 있다.

상기 제2투광성 지지층(135) 내에는 홀(137A)이 형성되며, 상기 홀(137A)은 상기 제3도전형 반도체층(131)의 상면보다 더 아래까지 연장된다. 상기 홀(137A) 내에는 제2연결 전극(136)이 형성되며, 상기 제2연결 전극(136)은 오믹 금속 및 본딩 금속을 포함할 수 있다. 상기 제2연결 전극은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 금속층으로 형성될 수 있다. 상기 제2연결 전극(136)은 오믹부(M1), 연결부(M2) 및 본딩부(M3)를 포함하며, 상기 오믹부(M1)는 Cr, V, W, TI와 같은 물질로 상기 제3도전형 반도체층(131)에 접촉되며, 상기 연결부(M2)는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부(M1)과 본딩부(M3) 사이에 배치되며, 상기 본딩부(M3)는 Au와 같은 금속으로 형성되며 상기 연결부(M2)와 제2본딩층(137) 사이에 배치된다.

상기 제2연결 전극(136)은 하나 또는 복수로 형성될 수 있으며, 이러한 개수는 전류를 원활하게 공급할 수 있다.

상기 제2연결 전극(136) 위에는 제2본딩층(137)이 형성되며, 상기 제2본딩층(137)은 본딩 물질로 형성될 수 있다. 상기 제2본딩층(137)은 제2연결 전극(136) 위에 접촉되며, 원형, 다각형, 랜덤한 형상, 라인 및 곡선 형상 중에서 선택적으로 형성될 수 있으며, 상기 제1본딩층과 대응하는 형상으로 형성될 수 있다.

상기 제2본딩층(137)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제2본딩층(137)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2본딩층(137)은 상기 제2발광 구조층(130)을 기준으로 상기 전극층(138)과 반대측에 배치되며, 광 추출을 방해하지 않는 크기로 형성될 수 있다. 상기 제2본딩층(137)은 상기 제2발광 구조층(130)의 표면에 적어도 70% 이하의 면적으로 형성될 수 있으며, 바람직하게 30% 이하의 면적으로 형성될 수 있다.

상기 도 17은 제2발광부(A2)로 정의될 수 있으며, 제2발광부(A2)는 적어도 하나의 칩 구조체로 설명될 수 있다.

도 18을 참조하면, 도 12의 제1발광부(A1)와 도 17의 제2발광부(A2)를 서로 마주보게 배치한다. 상기 제1발광부(A1)의 제1본딩층(127) 위에 제2발광부(A2)의 제2본딩층(137)이 대응되도록 얼라인시켜 준다.

도 19를 참조하면, 제1본딩층(127)과 제2본딩층(137)을 본딩시켜 준다. 상기 제1본딩층(127)과 제2본딩층(137) 사이에 별도의 본딩 물질을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135)은 서로 이격되며, 그 사이의 영역은 비어있는 영역(140)으로 형성될 수 있다.

상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135) 사이의 영역(140)은 절연 물질이나 다른 투광성 물질로 채워질 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1발광부(A1) 위에 제2발광부(A2)가 수직 방향으로 대응되게 결합된다.

도 19 및 도 20을 참조하면, 상기 임시기판(150)을 제거하게 된다. 상기 임시기판(150)의 층들(151-155) 중 적어도 지지층(155)은 물리적 리프트 오프 방법 또는/및 화학적 리프트 오프 방법으로 제거하게 된다.

상기 물리적 리프트 오프 방법은 상기 지지층(155)을 통해 레이저를 조사하게 되며, 상기 지지층(155)과 상기 희생층(153) 사이의 확산층(154)은 상기 레이저 에너지보다 작은 재질이며, 상기 지지층(155)과 상기 희생층(153)의 밴드 갭 에너지보다 낮은 재질로 형성되기 때문에 상기 레이저에 의해 열 에너지로 흡수하며, 상기 열 에너지에 의해 분해됨으로써, 상기 지지층(155)을 분리시켜 준다. 이때 상기 확산층(154)의 일부 또는 전체가 상기 지지층(155)과 함께 제거될 수 있다.

다른 예로서, 소정 파장의 레이저를 상기 제2보호층(152)과 상기 확산층(154) 사이의 희생층(153) 영역에 집광시켜 주어, 상기 제2보호층(152)으로부터 상기 희생층(153)이 분리되도록 할 수 있다. 이에 따라 상기 지지층(155)은 다른 층과 함께 분리될 수 있다.

상기 제1보호층(151) 및 제2보호층(152)은 상기 레이저 리프트 오프 과정에 의해 상기 제2발광 구조층(130)이 손상되는 것을 방지할 수 있다.

상기 지지층(155)이 분리되면, 상기 전극층(138) 위의 층들(151,152,153,154)에 대해 선택적으로 에칭 과정을 거쳐 제거하게 된다. 예컨대, 상기 확산층(154), 희생층(153), 제2보호층(152), 제1보호층(151)에 대해 습식 에칭으로 제거할 수 있으며, 필요시 건식 에칭으로 제거할 수도 있다.

도 21을 참조하면, 상기 임시기판이 제거되면 상기 전극층(138) 위에 전극(139)을 형성하게 된다. 상기 전극(139)은 상기 전극층(138)의 너비보다는 작은 너비를 갖고 형성되며, 패드이거나 패드 및 이에 연결된 전극 패턴을 포함한다. 상기 전극 패턴은 상기 패드로부터 적어도 한 방향으로 외측 또는/및 내측으로 분기된 형상의 패턴을 포함하며, 전류를 확산시켜 줄 수 있다. 상기 전극(139)은 증착, 스퍼터 및 도금 방식을 선택적으로 이용하여 형성할 수 있다.

상기 지지 부재(115)를 통해 제1극성의 전원을 공급하고, 전극(139)를 통해 제2극성의 전원을 공급할 수 있다. 상기 제1극성의 전원은 복수의 전도층(110)을 통해 제1발광 구조층(120), 제1연결 전극(126), 제1본딩층(127), 제2본딩층(137), 제2연결 전극(136), 제2발광 구조층(130), 전극층(138), 전극(139)으로 흐르게 된다. 이에 따라 제1발광 구조층(120)과 제2발광 구조층(130)은 제1광과 제2광을 방출하게 된다. 상기 제1광 및 제2광 각각은 가시광선 대역의 피크 파장 또는 자외선 대역의 피크 파장의 광일 수 있다. 상기 제1광과 상기 제2광은 동일한 대역의 피크 파장의 광이거나 서로 다른 대역의 피크 파장의 광일 수 있다. 상기 제1광과 상기 제2광이 동일한 대역의 피크 파장의 광인 경우, 광의 강도를 증대시켜 줄 수 있다. 상기 제1광과 상기 제2광이 서로 다른 대역의 피크 파장인 경우, 혼합된 광은 백색 광 또는 다른 제3광이 될 수 있다. 상기 제1 및 제2광은 청색, 녹색, 적색 파장 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 대역은 단일 피크 파장이 아닌 각 컬러 스펙트럼 예컨대, 청색 파장, 적색 파장, 녹색 파장의 스펙트럼을 포함할 수 있다.

도 22는 제2실시 예이다. 도 1의 다른 발광 소자(100A)의 예로서, 도 1의 구조에서 제2투광성 지지층이 제거한 구조이다. 상기 제2투광성 지지층이 제거함으로써, 상기 발광 소자(100)의 두께를 줄여줄 수 있다.

또한 상기 제2투광성 지지층 및 상기 제2연결 전극이 제거되어, 상기 제2본딩층(137)이 제3도전형 반도체층(131)의 아래에 직접 접촉될 수 있다. 상기 제2본딩층(137)은 상기 제2발광 구조층(130)의 일부 영역 예컨대, 상기 제3도전형 반도체층(131)의 하면 면적의 50% 이하, 바람직하게 10% 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

또한 상기 제1연결 전극(126)과 대응되는 영역에 전류 블록킹층(118)을 배치할 수 있다. 이러한 전류 블록킹층(118)은 도1에도 동일하게 적용될 수 있으며, 이에 대해 한정하지는 않는다.

상기 전류 블록킹층(118)은 상기 제2도전형 반도체층(123)의 아래에 배치되며, 상기 제1연결 전극(126)과 수직 방향으로 대응되게 배치된다. 상기 전류 블록킹층(118)은 상기 제1전도층(111)보다 저 전도성 물질 또는 쇼트키 접촉 물질 중에서 선택될 수 있으며, 바람직하게 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질 중에서 선택될 수 있다.

이에 따라 상기 제1연결 전극(126)으로 공급되는 전류는 상기 전류 블록킹층(118)에 의해 최단 경로로 흐르지 않고 우회 경로로 흐를 수 있어, 전류 확산 효과를 줄 수 있다.

도 23은 제3실시 예로서, 도 1의 다른 발광 소자(100B)의 예이다.

도 23을 참조하면, 제1 및 제2발광 구조층(120,130)의 외측에 절연층(119)을 배치할 수 있다. 상기 절연층(119)은 제1 및 제2발광 구조층(120,130)의 외측을 보호하게 되며, 층간 쇼트 및 습기 침투를 방지할 수 있다.

상기 절연층(119)은 제3도전형 반도체층(121)의 상면 둘레에 더 연장될 수 있다.

또한 상기 절연층(119)의 일부는 상기 제1투광성 지지층(125)와 상기 제2투광성 지지층(135) 사이에 연장될 수 있다. 상기 절연층(119)의 굴절률은 화합물 반도체층의 굴절률보다 낮아 광 추출 효율을 개선시켜 줄 수 있다.

상기 절연층(119)은 SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, TiO₂ 와 같은 절연 물질 중에서 선택될 수 있다.

상기 제1본딩층(127)과 상기 제2본딩층(137) 사이에 제3연결 전극(127A)을 배치하고, 상기 제3연결 전극(127A)은 일측(S3)이 상기 제1 및 제2본딩층(137) 중 적어도 한 층에 접촉되며, 타측(S4)이 상기 절연층(119)의 제1측면을 따라 상기 보호층(117) 위에 배치될 수 있다. 상기 제3연결 전극(127A)의 타측(S4)은 패드로 사용될 수 있다.

상기 전극층(138) 위에는 제4연결 전극(139A)이 배치되며, 상기 제4연결 전극(139A)은 일측(S1)이 상기 전극층(138)에 접촉되고, 타측(S2)이 상기 절연층(119)의 제2측면을 따라 상기 전도층(110)의 외측 위에 배치될 수 있다. 상기 제1측면과 상기 제2측면은 서로 다른 측면 바람직하게, 서로 반대측일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제4연결 전극(139A)의 타측(S2)은 패드로 사용될 수 있다.

상기 제4연결 전극(139A)의 타측(S2)은 제2전도층(112) 내지 제4전도층(114) 중 적어도 한 층에 연결될 수 있다. 예컨대, 상기 제4연결 전극(139A)은 상기 제2전도층(112)에 연결되며, 상기 제2전도층(112)은 상기 보호층(117) 아래로 연장되며, 상기 제2전도층(112)의 일측(112A)은 상기 보호층(117)의 외 측면까지 더 연장될 수 있다. 이에 따라 상기 제2전도층(112)은 상기 보호층(117)의 외측에 배치되며, 상기 제4연결 전극(139A)과 물리적으로 접촉될 수 있다. 다른 예로서 제3전도층(113) 또는 제4전도층(114)이 상기 제4연결 전극(139A)에 연결될 수 있다.

상기 제2전도층(112) 및 상기 제3전도층(113)은 굴곡지게 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 24는 실시 예에 따른 발광 소자 패키지의 단면도이다.

도 24를 참조하면, 발광 소자 패키지(30)는 몸체(20)와, 상기 몸체(10)에 설치된 제1 리드 전극(32) 및 제2리드 전극(33)과, 상기 몸체(20)에 설치되어 상기 제1리드 전극(32) 및 제2리드 전극(33)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 덮는 몰딩 부재(40)를 포함한다.

상기 몸체(20)는 실리콘과 같은 도전성 기판, PPA 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB)을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다. 상기 몸체(20)는 쓰루 홀 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.

상기 몸체(20) 상부에는 소정 깊이의 캐비티(22)가 형성될 수 있으며, 상기 캐비티(22) 내에는 리드 전극(32,33) 및 상기 발광 소자(100)이 배치된다. 상기 발광 소자(100)는 다른 실시 예의 발광 소자를 사용할 수 있으며, 이에 대해 한정하지는 않는다.

상기 몸체(20)의 상면은 플랫하게 형성될 수 있으며, 이 경우 상기 캐비티(22)는 형성되지 않는다.

상기 제1리드 전극(32) 및 제2리드 전극(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(32) 및 제2 리드 전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 리드 전극(32) 또는 제2리드 전극(33) 상에 설치될 수 있다.

상기 발광 소자(100)는 상기의 실시 에(들)에 개시된 소자로서, 상기 제1 리드 전극(31) 위에 다이 본딩되고, 상기 제2리드 전극(32)에 와이어(25)로 본딩될 수 있다.

상기 몰딩 부재(40)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩 부재(40) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재와 접촉되거나 비 접촉되는 형태로 구현될 수 있다.

상기 발광소자(100)는 청색 컬러를 방출하고, 상기 몰딩 부재(40)에는 적어도 한 종류의 형광체가 배치될 수 있으며, 이 경우는 광도가 다른 동일 크기의 다른 칩보다 1.5배 이상이 될 수 있다. 또한 상기의 발광 소자(100)로부터 복수의 컬러가 방출된 경우, 패키지 상에서 복수의 컬러를 통해 타켓 광(예: 백색)을 구현할 수 있으며, 몰드 부재(40)에 별도의 형광체를 첨가하지 않거나, 형광체 종류를 줄여줄 수 있다.

상기 발광 소자 패키지(30)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나가 탑재될 수 있으며, 이에 대해 한정하지는 않는다.

실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다.

또한 상기 발광 소자(100)는 도 25과 같이 패키징되는 형태로 설명하였으나, 보드 위에 직접 탑재(COB: Chip on board)되어, 몰딩 부재나 렌즈로 상기 발광 소자를 커버할 수 있다. 이러한 보드 위에 복수의 발광 소자가 어레이될 수 있다.

<라이트 유닛>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 25 및 도 26에 도시된 표시 장치, 도 27에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.

도 25는 실시 예에 따른 표시 장치의 분해 사시도이다.

도 25를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.

상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.

그리고, 상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.

도 26은 실시 예에 따른 표시 장치를 나타낸 도면이다.

도 26을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.

상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.

도 27은 실시 예에 따른 조명 장치의 사시도이다.

도 27을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.

상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100,100A,100B:발광 소자, 115:지지부재, 110: 전도층, 120,130:발광 구조층, 125,135:투광성 지지층, 126,136: 연결 전극, 127,137: 본딩층, 138:전극층, 139: 전극, 117:보호층, 119: 절연층

Claims

지지부재;
상기 지지부재 위에 전도층;
상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층;
상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층;
상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및
상기 복수의 발광 구조층 위에 전극을 포함하는 발광 소자.
제1항에 있어서, 상기 복수의 발광 구조층은 상기 전도층 위에 제1발광 구조층; 및 상기 제1발광 구조층 위에 제2발광 구조층을 포함하며,
상기 본딩층은 제1발광 구조층과 상기 제2발광 구조층에 서로 연결되는 발광 소자.
제1항에 있어서, 상기 지지 부재는 전도성 지지부재 및 절연성 지지부재 중 어느 하나를 포함하며,
상기 전도층은 상기 제1발광 구조층 아래에 오믹층; 및 상기 오믹층 아래에 반사층을 포함하는 발광 소자.
제2항에 있어서, 상기 제1발광 구조층과 상기 전도층 사이의 외측 둘레에 보호층을 포함하며,
상기 보호층의 외측부는 상기 제1발광 구조층의 측면으로부터 외측으로 연장되는 발광 소자.
제2항에 있어서, 상기 제1발광 구조층은 상기 본딩층 아래에 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제1활성층; 및 상기 제1활성층과 상기 전도층 사이에 제2도전형 반도체층을 포함하며,
상기 제2발광 구조층은 상기 본딩층 위에 제3도전형 반도체층; 및 상기 제3도전형 반도체층 위에 제2활성층; 및 상기 제2활성층 위에 제4도전형 반도체층을 포함하는 발광 소자.
제5항에 있어서, 상기 제1도전형 반도체층과 상기 제3도전형 반도층은 N형 반도체층이며, 상기 제2도전형 반도체층과 상기 제4도전형 반도체층은 P형 반도체층인 발광 소자.
제5항 또는 제6항에 있어서, 상기 제1활성층과 상기 제2활성층은 가시광선 대역의 광과 자외선 대역의 광 중 적어도 하나를 방출하는 발광 소자.
제5항 또는 제6항에 있어서,
상기 제1활성층과 상기 제2활성층은 서로 동일한 피크 파장 또는 서로 다른 피크 파장의 광을 방출하는 발광 소자.
제5항에 있어서, 상기 투광성 지지층은 상기 본딩층과 상기 제1발광 구조층 사이에 제1투광성 지지층; 및 상기 본딩층과 상기 제2발광 구조층 사이에 제2투광성 지지층을 포함하는 발광 소자.
제9항에 있어서, 상기 본딩층은 상기 제1투광성 지지층 위에 제1본딩층; 및 상기 제2투광성 지지층 아래에 제2본딩층을 포함하는 발광 소자.
제1항에 있어서, 상기 투광성 지지층 내에 배치되며 상기 본딩층과 상기 복수의 발광 구조층 중 적어도 하나와 연결된 연결 전극을 포함하는 발광 소자.
제9항에 있어서,
상기 본딩층과 상기 제1도전형 반도체층 사이에 연결되며 상기 제1투광성 지지층 내에 배치된 제1연결 전극; 및 상기 본딩층과 상기 제3도전형 반도체층 사이에 연결되며 상기 제2투광성 지지층 내에 배치된 제2연결 전극을 포함하는 발광 소자.
제1항에 있어서, 상기 복수의 발광 구조층과 상기 전극 사이에 상기 전극층을 포함하는 발광 소자.
제9항에 있어서, 상기 제1투광성 지지층은 상기 제2투광성 지지층으로부터 이격되는 발광 소자.
제4항에 있어서, 상기 제1 및 제2발광 구조층 중 적어도 하나의 둘레에 절연층을 포함하는 발광 소자.
제15항에 있어서, 상기 본딩층으로부터 상기 보호층 위로 연장된 제3연결 전극을 포함하는 발광 소자.
제15항에 있어서, 상기 전극으로부터 상기 전도층에 접촉되도록 연장된 제4연결 전극을 포함하는 발광 소자.
제1항에 있어서, 상기 투광성 지지층은 절연 물질 및 전도성 물질 중 적어도 하나를 포함하는 발광 소자.
제12항에 있어서, 상기 제2도전형 반도체층의 아래에 배치되며 상기 제1연결 전극과 수직 방향으로 대응되는 전류 블록킹층을 포함하는 발광 소자.
제9항에 있어서, 상기 본딩층은 다층으로 형성되는 발광 소자.
제1항에 있어서, 상기 본딩층은 상기 투광성 지지층의 상면 및 하면 중 적어도 한 면의 면적보다 더 좁은 영역에 형성되며,
상기 투광성 지지층은 상기 적어도 하나의 발광 구조층의 적어도 50% 영역에 형성되는 발광 소자.
제1항에 있어서, 상기 복수의 발광 구조층 및 투광성 지지층 중 적어도 하나에 광 추출 구조를 더 포함하는 발광 소자.