KR20120079670A - 질화물 반도체 발광소자 제조방법 - Google Patents

질화물 반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20120079670A
KR20120079670A KR1020110000989A KR20110000989A KR20120079670A KR 20120079670 A KR20120079670 A KR 20120079670A KR 1020110000989 A KR1020110000989 A KR 1020110000989A KR 20110000989 A KR20110000989 A KR 20110000989A KR 20120079670 A KR20120079670 A KR 20120079670A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
light emitting
silicon substrate
nitride
Prior art date
Application number
KR1020110000989A
Other languages
English (en)
Inventor
차남구
이성숙
김민호
손철수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020110000989A priority Critical patent/KR20120079670A/ko
Publication of KR20120079670A publication Critical patent/KR20120079670A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물 버퍼구조가 형성된 실리콘 기판을 마련하는 단계와, 상기 질화물 버퍼구조 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계와, 상기 발광 적층체 상에 지지 기판을 제공하는 단계와, 상기 발광 적층체로부터 상기 실리콘 기판을 제거하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.
상기 실리콘 기판을 제거하는 단계는, 상기 실리콘 기판을 연삭하는 단계를 포함할 수 있다. 이와 달리, 상기 실리콘 기판을 제거하는 단계는, 일부가 잔류하도록 상기 실리콘 기판을 연삭하는 단계와, 상기 실리콘 기판의 잔류한 일부를 식각하는 단계를 포함할 수 있다.

Description

질화물 반도체 발광소자 제조방법{FABRICATION METHOD OF NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자 제조방법에 관한 것이며, 특히 실리콘 기판을 성장용 기판으로 이용하는 질화물 반도체 발광 소자 제조방법에 관한 것이다.
최근에 질화물 반도체 발광소자는 설계 및 제조기술이 비약적으로 발전하여 고효율, 고출력 청색, 녹색, 그리고, UV 단파장 LED 뿐 아니라, 백색 LED의 효율이 크게 향상되고 있다. 이러한 발전의 결과로, 질화물 반도체 발광소자는 자동차 헤드램프 및 일반조명으로 그 응용범위를 확대하고 있다.
하지만, 이러한 발전에도 불구하고, 형광등과 같은 기존 광원을 대체하기 위해서는 제조비용에 관련된 효율이 크게 향상되어야 할 필요가 있다. 이를 위한 대표적인 방안으로는 기판의 대구경화가 고려될 수 있다. 현재 보편적으로 사용되는 기판인 사파이어(α-Al2O3) 기판은 비교적 사이즈(주로 2"와 3")가 작으므로, 양산성이 낮다는 문제가 있다.
이러한 문제를 해결하기 위해서, 사파이어 기판을 실리콘(Si) 기판과 같은 저가이면서 대구경화가 가능한 다른 웨이퍼로 대체하는 방안이 연구되고 있다.
예를 들어, 실리콘(Si) 기판은 높은 수준(예, 12")으로 대구경화가 가능하므로, 양산성에서 매우 유리한 장점이 있으나, Si 기판 상에 성장되는 질화물 단결정은 높은 결정성을 얻기 어려울 뿐만 아니라, 크랙이 발생되는 문제로 인해, 실용화하는데 어려움이 있다.
이러한 실리콘 기판 상에 고품위의 질화물 반도체 단결정을 성장시키더라도, 활성층에서 생성된 포톤(photon)이 기저의 실리콘 기판에 의해 흡수가 될 수 있으므로, 높은 효율을 기대하기 어렵다. 예를 들어, 청색광의 질화물 반도체 발광소자의 경우에, 활성층에서 생성된 청색의 포톤 에너지(~2.7 eV)가 모든 방향으로 방사될 수 있다. 여기서, 실리콘 기판으로 향한 포톤들은 실리콘 기판에 의해 모두 흡수되므로 (Si의 에너지 밴드갭: 1.1eV), 그 상당량(약 50%)이 상실할 수 있으며 이로 인해 광효율이 저하되는 문제가 있다.
발광 다이오드를 구성하는 질화물 반도체 단결정을 다른 기판으로 전사시킴으로써 이를 해결할 수 있으나, 이 과정에서도 성장용 기판 제거공정과 같은 전사 공정뿐만 아니라 후속 공정의 웨이퍼 취급과정에서 열응력 등과 같은 기계적 충격으로 인해 웨이퍼가 파손되거나 변형되는 문제가 야기될 수 있다.
본 발명은 기판 제거 및 질화물 에피택셜층의 전사공정의 효율적인 수행을 보장하면서 후속공정의 열충격 등으로 인한 충격을 최소화할 수 있는 질화물 반도체 발광소자의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명은
질화물 버퍼구조가 형성된 실리콘 기판을 마련하는 단계와, 상기 질화물 버퍼구조 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계와, 상기 발광 적층체 상에 지지 기판을 제공하는 단계와, 상기 발광 적층체로부터 상기 실리콘 기판을 제거하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.
상기 실리콘 기판을 제거하는 단계는, 상기 실리콘 기판을 연삭하는 단계를 포함할 수 있다.
이와 달리, 상기 실리콘 기판을 제거하는 단계는, 일부가 잔류하도록 상기 실리콘 기판을 연삭하는 단계와, 상기 실리콘 기판의 잔류한 일부를 식각하는 단계를 포함할 수 있다.
필요에 따라, 상기 실리콘 기판이 제거된 면에 요철을 형성하는 단계를 더 포함할 수 있다.
특정 실시형태에서, 상기 발광 적층체를 형성하는 단계와 상기 지지 기판을 제공하는 단계 사이에, 상기 발광 적층체 상면에 상기 제1 도전형 질화물 반도체층이 노출되도록 홀을 형성하는 단계와, 상기 발광 적층체 상에 상기 홀을 통해서 상기 제1 도전형 질화물 반도체층에 접속된 제1 전극층을 형성하는 단계와, 상기 발광 적층체 상에 상기 제2 도전형 질화물 반도체층에 접속된 제2 전극층을 형성하는 단계와,상기 제1 전극층 및 상기 제2 전극층이 서로 절연되도록 전기적 절연층을 형성하는 단계를 더 포함할 수 있다.
이 경우에, 상기 전기적 절연층을 형성하는 단계는, 상기 제1 및 제2 전극층을 형성하는 단계 전에, 상기 발광 적층체 상면과 상기 홀의 내부면에 제1 절연막을 형성하는 단계와, 상기 제1 및 제2 도전형 질화물 반도체층의 접속영역이 개방되도록 상기 제1 절연막을 선택적으로 제거하는 단계와, 상기 제2 전극층을 형성하는 단계 후에, 상기 제2 전극층 상에 제2 절연막을 형성하는 단계를 포함할 수 있다.
상기 지지 기판과 상기 발광 적층체 사이에는 반사금속층이 형성될 수 있다.
또한, 상기 지지 기판은 단결정 기판일 수 있다. 바람직하게, 상기 지지 기판은 추가적인 실리콘 기판일 수 있다. 필요에 따라, 상기 추가적인 실리콘 기판은 전기적 전도성을 갖도록 불순물이 도프된 실리콘 기판일 수 있다.
본 발명에서 채용가능한 질화물 버퍼구조는, 상기 제1 실리콘 기판 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과,상기 핵생성층 상에 형성되며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함할 수 있다.
상기 응력 보상층은 상기 핵형성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있다. 상기 응력 보상층은 GaN을 포함할 수 있으며, 특히 언도프된 GaN일 수 있다.
상기 응력보상층은 두께 방향으로 상부층 및 하부층으로 구분되며, 상기 질화물 버퍼구조는, 상기 상부층 및 상기 하부층 사이에 배치된 다공성 마스크층을 더 포함할 수 있다. 이와 달리, 다공성 마스크층은 상기 핵생성층 및 상기 응력보상층 사이에 배치될 수도 있다.
이러한 다공성 마스크층으로는 실리콘 질화물이 사용될 수 있다.
상기 핵생성층은, 상기 제1 실리콘 기판 상에 형성된 제1 질화물 반도체층과, 상기 제1 질화물 반도체층보다 격자 상수가 크고 상기 응력 보상층보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층을 포함할 수 있다.
이 경우에, 상기 제1 질화물 반도체층은 AlN을 포함하며, 상기 제2 질화물 반도체층은 AlxGa(1-x)N (0<x<1)을 포함할 수 있다. 바람직하게, 상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소될 수 있다.
상기 질화물 버퍼구조는, 상기 응력 보상층 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층과, 상기 중간층 상에 형성되며, 상기 중간층의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층을 더 포함할 수 있다.
이 경우에, 상기 중간층은 AlxGa(1-x)N (0<x≤1)이며, 상기 추가적인 질화물 반도체층은 GaN일 수 있다. 상기 추가적인 질화물 반도체층은, 제1 도전형 GaN층을 포함할 수 있다.
질화물 성장용 기판으로서 실리콘 기판을 사용함으로써 질화물 단결정에 대한 손상을 최소화하면서 효과적이면서도 정밀한 성장용 기판 제거공정을 실현할 수 있다. 또한, 예를 들어, 종래의 Si-Al 기판에서 실리콘 기판으로 대체함으로써 제조비용을 절감시킬 뿐만 아니라, Si-Al 기판에 비해 상대적으로 높은 표면조도를 가지므로, 표면 접합시 낮은 압력에서도 우수한 접합강도를 기대할 수 있다.
도1a 내지 도1d는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자 제조방법을 설명하기 위한 각 공정별 단면도이다.
도2 내지 도4는 본 발명에서 채용될 수 있는 다양한 질화물 버퍼구조를 갖는 실리콘 기판을 나타내는 단면도이다.
도5a 내지 도5g는 본 발명의 특정 실시형태에 따른 질화물 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명하기로 한다.
도1a 내지 도1d는 본 발명의 일 예에 따른 질화물 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도1a에 도시된 바와 같이, 본 예에 따른 제조방법은 질화물 버퍼구조(20)가 형성된 제1 실리콘 기판(11)을 마련하는 공정으로 시작된다.
본 실시형태에서, 상기 제1 실리콘 기판(11)은 질화물 단결정 성장용 기판으로 채용된다. 상기 질화물 버퍼구조(20)는 상기 기판인 실리콘 단결정과 성장될 질화물 에피택셜층의 격자상수 차이를 완화하기 위해서 채용되며, 다층 구조로 형성될 수 있다.
상기 질화물 버퍼구조(20)로는, 이에 한정되지는 않으나, 상기 제1 실리콘 기판(11) 상에 형성된 핵성장층과 상기 핵성장층 상에 형성된 응력 보상층을 포함할 수 있다. 여기서, 상기 핵성장층은 Al 함유 질화물 반도체로 이루어지며, 상기 응력 보상층은 상기 핵생성층보다 격자 상수가 큰 물질인 질화물 반도체로 이루어질 수 있다. 예를 들어, 상기 응력 보상층은 상기 핵형성층보다 Al함유량이 낮거나 GaN과 같이 Al을 함유하지 않은 질화물 반도체일 수 있다.
이와 같이, 상기 질화물 버퍼구조(20)는 상기 제1 실리콘 기판(11) 상에 형성될 에피택셜에 강한 압축응력을 안가시키는 구조로서 제공된다. 이러한 압축응력은 냉각시 발생되는 인장응력을 보상시킴으로써 에피택셜에 야기될 수 있는 크랙 발생을 효과적으로 억제시킬 수 있다. 이와 관련하여, 본 발명에 채용될 수 있는 다양한 형태의 질화물 버퍼 구조(20)는 도2 내지 도4을 참조하여 설명하기로 한다.
이어, 도1b에 도시된 바와 같이, 상기 질화물 버퍼구조(20) 상에 발광 구조물(15)을 형성한다.
상기 발광 구조물(15)은 제1 도전형 질화물 반도체층(15a), 활성층(15b) 및 제2 도전형 질화물 반도체층(15c)을 순차적으로 성장시켜 얻어질 수 있다. 상기 발광 구조물(15)을 구성하는 질화물 반도체 단결정은 상술된 질화물 버퍼구조(20)를 이용하여 형성하므로, 상기 제1 실리콘 기판(11) 상에서도 고품위 결정으로 성장될 수 있다.
다음으로, 도1c에 도시된 바와 같이, 상기 발광 구조물(15) 상에 지지 기판으로서 제2 실리콘 기판(31)을 제공하고, 이어 상기 발광 구조물(15)로부터 상기 제1 실리콘 기판(11)을 제거한다.
본 실시형태와 같이, 동일한 재질의 실리콘 단결정인 지지 기판을 채용함으로써 후속 공정에서의 열충격 등에 대한 문제를 완화시킬 수 있다. 본 공정에서 제2 실리콘 기판을 제공하는 과정은, 웨이퍼 본딩공정을 이용하여 접합될 수 있다.
예를 들어, 일정한 온도에서 가압하는 방식으로 웨이퍼를 접합시킬 수 있다. 필요에 따라, 접합용 금속층을 사용할 수 있다. 본 실시형태에서 지지 기판으로 채용되는 제2 실리콘 기판은 Si-Al 기판에 비해 상대적으로 높은 표면조도를 가지므로, 표면 접합시 낮은 압력에서도 우수한 접합강도를 갖는 장점이 있다.
또한, 도1c에 도시된 바와 같이, 상기 제2 실리콘 기판(31)에 의한 광흡수 문제를 완화하기 위해서 제2 실리콘 기판(31)과 발광 구조물(15) 사이에 Al 또는 Ag와 같은 고반사성 금속을 포함하는 반사층(17)을 포함할 수 있다.
본 예에서는 지지 기판으로서 실리콘 기판을 예시하였으나, 필요에 따라 다른 종류의 기판도 유익하게 채용될 수 있다. 예를 들어, 열충격을 완화할 수 있으며 제품에 따라 요구되는 특성(예, 전기적 전도성)을 만족하는 다른 단결정 기판이 사용될 수 있다.
본 실시형태에서 질화물 성장용 기판으로 제1 실리콘 기판(11)은 비교적 경도가 낮은 재질이므로, 상기 발광 구조물(15)의 에피택셜층에 손상을 줄 수 있는 레이저 빔을 이용한 리프트 오프 공정보다는, 기계적, 화학적 또는 기계적 화학적 제거공정을 이용하여 효과적으로 제거할 수 있다. 도1c에 도시된 바와 같이, 그라인드 장치(G)를 이용한 연삭공정을 유익하게 사용될 수 있다.
이와 달리, 상기 제1 실리콘 기판(11)을 제거하는 공정에서, 1차 및 2차 제거공정으로 분리하여 제1 실리콘 기판(11)에 대한 정밀하면서 효과적인 제거공정을 실현할 수 있다.
즉, 1차 제거공정에서는 일부가 잔류할 때까지 상기 제1 실리콘 기판(11)에 대한 연삭공정으로 수행하고, 이어 2차 제거공정에서, 제1 실리콘 기판(11)의 잔류한 일부에 대해서는 높은 선택성을 보장할 수 있는 식각 공정을 적용할 수 있다. 상기 2차 제거공정으로는 RIE(reactive ion etching)와 같은 건식식각 또는 습식식각이 이용될 수 있다. 물론, 화학적 식각이 수반되는 CMP 공정도 이용될 수 있다.
여기서, 2차 제거공정에서 언급되는 "높은 선택성"은 실리콘과 GaN의 화학적 식각특성에 따른 식각률의 차이 뿐만 아니라, 물리적 경도에 따른 연마률 차이에 기반한 선택성도 포함될 수 있다. 예를 들어, 2차 제거공정으로 RIE를 채용할 경우에, 식각가스로서 SF6이나 CF4를 이용함으로써 질화물 단결정에 손상 없이 실리콘만을 높은 선택성으로 쉽게 제거할 수 있다.
이어, 도1d에 도시된 바와 같이, 제1 실리콘 기판(11)이 제거된 면에 상기 제1 도전형 질화물 반도체층과 접속되도록 콘택 전극(18)을 형성할 수 있다.
상기한 바와 같이, 상기 제2 실리콘 기판(31)은 높은 도전성을 갖도록 불순물(예, 제2 도전형 불순물)로 고농도 도프된 기판을 채용함으로써 도1d에 도시된 질화물 반도체 발광소자(30)는 반도체층의 적층방향에 따라 전류가 도통하는 구조를 가질 수 있다.
본 실시형태에서는 상기 제1 실리콘 기판(31)을 제거하는 과정에서 질화물 버퍼구조(20)가 함께 제거된 형태를 예시하였으나, 필요에 따라 질화물 버퍼구조(20)의 일부 또는 전부를 잔류시킬 수 있다.
앞서 설명한 바와 같이, 실리콘 기판 상에 질화물 에피택셜층을 성장시킬 때에, 실리콘 기판 상에는 다양한 형태의 다층 버퍼구조가 채용될 수 있다. 도2 내지 도4에는 본 발명에 채용될 수 있는 다양한 다층의 질화물 버퍼 구조가 예시되어 있다.
우선, 도2를 참조하면, 실리콘 기판(11) 상에 형성된 다층 버퍼 구조물(20-1)은, 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상기 핵생성층(21)보다 격자 상수가 큰 물질로 이루어진 응력 보상층(26)을 포함할 수 있다.
이러한 구조에서는, 상기 응력 보상층(26)은 격자상수가 큰 실리콘 기판(11)에 형성된 상대적으로 작은 격자상수의 질화물 에피택셜에 인가되는 인장응력을 완화하기 위한 압축응력을 제공할 수 있다.
상기 핵생성층(21)은 질화물 반도체 중 상대적으로 작은 격자 상수를 갖는 Al 함유 질화물 반도체로 이루어질 수 있다. 또한, 상기 응력 보상층(26)은 상기 핵형성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있으며, 예를 들어 GaN을 포함할 수 있다.
도3에 도시된 바와 같이, 상기 다층 버퍼 구조물(20-1)은, 상기 핵생성층(21) 및 상기 응력 보상층(26) 사이에 배치된 다공성 마스크층(25)을 더 포함할 수 있다.
상기 다공성 마스크층(25)은 측방향 성장과 유사한 작용을 통해 응력 보상층(26)인 질화물 반도체층을 비교적 우수한 결정성을 갖도록 성장시킬 수 있다. 이러한 다공성 마스크층(25)은 실리콘 질화물로 이루어질 수 있다.
이와 달리, 도3에 도시된 다층 버퍼 구조물(20-2)은, 앞선 실시형태와 유사하게, 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상기 핵생성층(21)보다 격자 상수가 큰 물질로 이루어진 응력 보상층(26)을 포함하지만, 다공성 마스크층(25)의 위치가 상이하다.
보다 구체적으로, 도4에 도시된 바와 같이, 상기 응력 보상층(26)이 두께 방향으로 상부층 및 하부층(26b,26a)으로 구분되며, 상기 다공성 마스크층(25)은 상기 상부층 및 하부층(26b,26a) 사이에 형성될 수 있다. 이러한 다공성 마스크층(25)의 위치에 의해 응력 보상층의 하부층(26a)은 다른 상부층(26b)과 다른 기능을 담당한다.
즉, 상기 응력 보상층의 상부층(26b)은 도3에 도시된 응력 보상층(26)과 유사하게 다공성 마스크층(25) 상에 형성되므로, 측방향 성장원리에 따라 합체(coalescenced)되는 질화물 반도체층이지만, 하부층(26a)은 다공성 마스크층(25)의 하부에 위치하여 마스크층(25)의 공극에 의해 노출된 기저부분으로 제공되므로, 도3에 도시된 형태보다 마스크층(25) 상에 형성되는 응력 보상층 부분인 상부층(26b)은 보다 우수한 결정성을 가질 수 있다.
도4에 도시된 다층 버퍼 구조물(20-3)은 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상하부층(26b,26a)으로 구분되는 응력 보상층(26)과 상기 응력 보상층의 상하부층(26b,26a) 사이에 형성된 다공성 마스크층(25)을 포함한다.
본 실시형태에 채용된 핵생성층(21)은, 상기 실리콘 기판(11) 상에 형성된 제1 질화물 반도체층(21a)과, 상기 제1 질화물 반도체층(21a)보다 격자 상수가 크고 상기 응력 보상층(26)보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층(21b)을 포함할 수 있다.
본 실시형태에서, 상기 제1 질화물 반도체층(21a)은 AlN일 수 있으며, 상기 제2 질화물 반도체층(21b)은 AlxGa(1-x)N (0<x<1)일 수 있다. 바람직하게, 상기 제2 질화물 반도체층(21b)의 Al 함량(x)은 상기 제1 질화물 반도체층(21a)에 인접한 영역에서 상기 응력 보상층(26)에 인접한 영역으로 갈수록 감소될 수 있다. 이 경우에, 상기 응력 보상층(26)은 GaN을 포함할 수 있으며, 특히 언도프된 GaN일 수 있다.
도4에 도시된 다층 버퍼 구조물(20-3)은, 상기 응력 보상층(26) 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층(27)과, 상기 중간층(27) 상에 형성되며, 상기 중간층(27)의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층(28)을 더 포함할 수 있다.
상기 중간층(27)은 AlxGa(1-x)N (0<x≤1)이며, 상기 추가적인 질화물 반도체층(28)은 GaN일 수 있다. 이 경우에, 상기 추가적인 질화물 반도체층(28)은, 제1 도전형 GaN층을 포함할 수 있다.
도4를 참조하여 본 발명에 채용가능한 다층 버퍼 구조를 다른 접근 방법으로 상세히 설명하면, 상기 실리콘 기판(11) 상에 AlN/AlGaN 핵성장층(21a/21b)을 성장하고, 연속적으로 언도프 GaN인 응력 보상층(26)과 n형 GaN인 추가적인 질화물 반도체층(28)을 성장하고, 상기 응력 보상층(26)과 추가적인 질화물 반도체층(28) 각각의 내부에 전위밀도 감소를 위한 SiNx 다공성 마스크층(25)과 AlGaN 중간층(27)이 추가로 개재된 구조로 이해될 수 있다.
구체적인 예에서, AlN/AlGaN 핵성장층(약 2㎛ 이하)을 성장하고, 연속적으로 언도프 GaN층(약 2㎛ 이하)과 n-형 GaN층(3?4㎛)을 성장하고, 상기 두 층의 내부에 SiNx층과 AlGaN 중간층을 서브마이크로 수준으로 추가로 사용할 경우에, 그 다층 버퍼 구조를 기반하여 성장된 발광 적층체 중 GaN의 결정성이 (002) FWHM의 경우에, <300 arcsec, (102) FWHM의 경우에 < 400 arcsec 이하로 나타났다. 또한, 웨이퍼에 크랙이 형성되지 않으며, 열응력에 의한 보우잉(bowing)도 <20 ㎛으로 낮은 수준으로 유지할 수 있다.
도5a 내지 도5g는 본 발명의 특정 실시형태에 따른 질화물 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도5a에 도시된 바와 같이, 제1 실리콘 기판(61) 상에 성장된 발광 적층체(65) 상면에 제1 도전형 질화물 반도체층(65a)이 노출되도록 홀(H)을 형성한다.
상기 제1 실리콘 기판(61)은 앞서 설명된 질화물 버퍼 구조(20)가 형성된 상면을 갖는다. 상기 질화물 버퍼 구조(20)는 도1a 및 도2 내지 도4에 예시된 다층 버퍼 구조일 수 있다. 상기 발광 적층체(65)는 제1 도전형 질화물 반도체층(65a), 활성층(65b) 및 제2 도전형 질화물 반도체층(65c)을 순차적으로 성장시킨 구조를 가지며, 상기 질화물 버퍼 구조(20)를 이용하여 제1 실리콘 기판(61) 상에 고품질 결정으로 성장될 수 있다.
상기 발광 적층체(65)에 형성된 홀(H)은 상기 발광 적층체(65)의 상면에 상기 활성층(65a)을 통과하도록 형성된다. 본 공정에서 형성된 홀(H)을 이용하여 상기 제1 도전형 반도체층(65a)과 접속되는 전극구조를 형성함으로써 발광 적층체(65) 상에 인출시킬 수 있다.
이와 같이, 본 실시형태에서는 상기 발광 적층체(65) 상에 상기 홀을 통해서 상기 제1 도전형 질화물 반도체층(65a)에 접속된 제1 전극층을 형성하고, 상기 제2 도전형 질화물 반도체층(65c)에 접속된 제2 전극층도 상기 발광 적층체(65) 상에 형성하는 구조를 갖는다. 본 실시형태에서, 상기 제1 전극층 및 상기 제2 전극층은 상기 발광 적층체(65)를 기준으로 동일한 면 상에 제공되므로, 서로 전기적으로 절연될 수 있도록 전기적 절연층(67)을 형성한다.
이러한 전극층 및 절연층의 형성공정의 일 예는 도5b 내지 도5d를 참조하여 설명될 수 있다.
우선, 도5b에 도시된 바와 같이, 상기 제1 도전형 질화물 반도체층(65a)과 제2 도전형 질화물 반도체층(65c) 중 상기 제1 및 제2 전극층(도5b의 67,도5d의 68)에 각각 접속할 영역을 제외하고, 상기 발광 적층체(65) 상면과 상기 홀(H)의 내부면에 제1 절연막(69a)을 형성할 수 있다. 상기 제1 절연막(69a)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
이어, 상기 제1 도전형 질화물 반도체층(65a)과 제2 도전형 질화물 반도체층(65c)중 노출된 접속영역에는 각 전극층을 형성한다. 본 실시형태에서, 각 전극층(67,68)은, 각 반도체층(65c,65a) 각각에 직접 접촉하여 오믹콘택을 형성하는 콘택층(67a,68a)과 그 위에 형성되어 전극의 기본 배열을 형성하는 도전층(67b,68b)을 포함하는 형태로 예시되어 있다.
도5b에 도시된 바와 같이, 상기 제1 전극층의 콘택층(68a)과 함께 상기 제2 전극층의 콘택층(67a)을 각각 형성하고, 상기 제2 전극층의 콘택층(67a) 상에는 상기 제2 전극층의 도전층(67b)을 추가로 형성하여 제2 전극층(67)을 완성시킨다. 필요에 따라, 각각 콘택층(67a,68a) 형성 및 도전층(67b)의 형성공정은 별도의 포토레지스트 공정을 통해서 실행될 수 있다.
이어, 도5c에 도시된 바와 같이, 상기 제1 전극층(67)을 도포하면서 제1 전극층을 위한 콘택층(67)이 노출되도록 제2 절연막(66b)을 형성할 수 있다. 상기 제2 절연막(66b)을 통해서 상기 제1 전극층(68)과 상기 제2 전극층(69)을 서로 전기적으로 절연시킬 수 있다.
이와 같이, 본 실시형태에 채용되는 절연층(66)은 그 공정순서와 형성영역을 달리 하는 제1 절연막과 제2 절연막을 포함할 수 있다. 상기 제1 절연막(66a)은 발광 적층체(65)와 전극층(67,68)의 원하지 않는 접속을 방지하면서 제1 및 제2 전극층(67,68)의 접속영역을 정의하며, 상기 제2 절연막(66a)은 상기 제1 및 제2 전극층(67,68)을 전기적으로 절연시킬 수 있다.
다음으로, 도5d에 도시된 바와 같이, 상기 발광 적층체(65) 상면에 상기 콘택층(68a)과 접속되는 도전층(68b)을 형성함으로써 제2 전극층을 형성한다. 이로써, 상기 제1 전극층(68)은 상기 발광 적층체 상(제1 실리콘 기판(11)과 반대면)에 형성되면서도 상기 홀(H)을 통해서 제1 도전형 질화물 반도체층(65a)과 전기적으로 접속되는 구조를 가질 수 있다.
상기 제1 전극층(68)은 추후 지지 기판으로 제공되는 제2 실리콘 기판으로 광흡수를 방지하기 위해서 고반사성 금속물질을 포함하여 형성되거나, 고반사성 금속으로 이루어진 별도의 반사층을 추가로 형성할 수도 있다.
이어, 도5e와 도5f에 도시된 바와 같이, 제2 실리콘 기판의 접합공정과 함께, 제1 실리콘 기판의 제공공정을 실행한다.
도5e에 도시된 바와 같이, 상기 제2 실리콘 기판(71)은, 공지된 웨이퍼 본딩공정을 이용하여 접합될 수 있다. 예를 들어, 일정한 온도에서 가압하는 방식으로 웨이퍼를 접합시킬 수 있다. 필요에 따라, 접합용 금속층을 사용할 수 있다. 본 실시형태에서 사용되는 제2 실리콘 기판(71)은 종래에 지지기판으로 주로 사용되는 Si-Al 기판에 비해 상대적으로 높은 표면조도를 가지므로, 표면 접합시 낮은 압력에서도 우수한 접합강도를 가질 수 있다.
본 실시형태에서 채용되는 제2 실리콘 기판(71)은 전기적 전도성을 갖도록 불순물로 고농도 도핑된 실리콘 기판일 수 있다. 따라서, 상기 제2 실리콘 기판(71)은 일 측의 전극구조로 편입될 수 있다.
이어, 상기 제1 실리콘 기판(61)을 제거하는 공정으로서 1차적으로 일부가 잔류할 때까지 상기 제1 실리콘 기판(61)에 대한 연삭공정으로 수행한다. 실리콘은 상대적으로 낮은 경도를 가지므로, 상기한 연삭공정을 이용할 경우에 제1 실리콘 기판(61)의 제거공정은 효과적으로 수행될 수 있다. 특히, 종래의 기판 분리공정인 레이저 리프트 오프공정에서 발생될 수 있는 에피택셜층의 손상을 방지할 수 있다.
본 실시형태에서는, 실리콘 기판을 정밀하게 제거하기 위해서, 연삭공정으로 실리콘 기판을 완전히 제거하지 않고, 도5e에 도시된 바와 같이, 제1 실리콘 기판의 일부 영역(61')이 잔류시킨다.
이어, 도5f에 도시된 바와 같이, 상기 제1 실리콘 기판의 잔류한 일부영역(61')에 대해서는 높은 선택성을 보장할 수 있는 식각 공정을 이용하여 제거할 수 있다.
이러한 2차 제거공정은 RIE와 같은 건식식각 또는 습식식각이 이용될 수 있다. 물론, 화학적 식각이 수반되는 CMP 공정도 이용될 수 있다. 예를 들어, 2차 제거공정으로 RIE를 채용할 경우에, 식각가스로서 SF6이나 CF4를 이용할 수 있으며, CMP 공정을 수행할 경우에, 사용되는 슬러리를 실리콘에 대한 높은 선택성을 갖는 재료를 채용함으로써 정밀한 제1 실리콘 기판의 제거공정을 수행할 수 있다.
다음으로, 도5g에 도시된 바와 같이, 상기 제1 실리콘 기판이 제거된 면에 광추출효율을 개선하기 위해서, 요철을 형성할 수 있다. 이어, 상기 발광 적층체(65)를 각 소자 단위로 분리하고, 상기 발광 적층체(65)의 노출된 측면에 페시베이션층(76)을 형성할 수 있다.
또한, 상기 제2 전극층(67)을 노출시키고 제2 전극구조를 위한 본딩메탈(77)을 형성하고, 상기 제2 실리콘 기판(71)의 배면에 메탈층(78)을 형성할 수 있다.
최종적으로 도5g에 도시된 형태와 같이, 제2 실리콘 기판(71)을 다이싱함으로써 원하는 질화물 반도체 발광소자(70)를 제공할 수 있다.
최종 지지 기판을 성장용 기판과 동일한 실리콘 기판을 채용함으로써 제조비용을 절감시킬 뿐만 아니라, 상대적으로 높은 표면조도를 가지므로, 표면 접합시 낮은 압력에서도 우수한 접합강도를 기대할 수 있다. 또한, 성장용 기판으로서 실리콘 기판은 낮은 경도와 질화물 단결정과는 높은 선택성을 가지므로, 성장용 기판을 질화물 단결정에 대한 손상을 최소화하면서 효과적으로 제거할 수 있다.
상술한 실시형태 및 첨부된 도면은 바람직한 실시형태의 예시에 불과하며, 본 발명은 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

Claims (23)

  1. 질화물 버퍼구조가 형성된 실리콘 기판을 마련하는 단계;
    상기 질화물 버퍼구조 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계;
    상기 발광 적층체 상에 지지 기판을 제공하는 단계; 및
    상기 발광 적층체로부터 상기 실리콘 기판을 제거하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  2. 제1항에 있어서,
    상기 실리콘 기판을 제거하는 단계는, 상기 실리콘 기판을 연삭하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  3. 제1항에 있어서,
    상기 실리콘 기판을 제거하는 단계는,
    일부가 잔류하도록 상기 실리콘 기판을 연삭하는 단계와, 상기 실리콘 기판의 잔류한 일부를 식각하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  4. 제1항에 있어서,
    상기 실리콘 기판이 제거된 면에 요철을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  5. 제1항에 있어서,
    상기 발광 적층체를 형성하는 단계와 상기 지지 기판을 제공하는 단계 사이에,
    상기 발광 적층체 상면에 상기 제1 도전형 질화물 반도체층이 노출되도록 홀을 형성하는 단계와,
    상기 발광 적층체 상에 상기 홀을 통해서 상기 제1 도전형 질화물 반도체층에 접속된 제1 전극층을 형성하는 단계와,
    상기 발광 적층체 상에 상기 제2 도전형 질화물 반도체층에 접속된 제2 전극층을 형성하는 단계와,
    상기 제1 전극층 및 상기 제2 전극층이 서로 절연되도록 전기적 절연층을 형성하는 단계를 더 포함하는 질화물 반도체 발광소자 제조방법.
  6. 제5항에 있어서,
    상기 전기적 절연층을 형성하는 단계는,
    상기 제1 및 제2 전극층을 형성하는 단계 전에, 상기 발광 적층체 상면과 상기 홀의 내부면에 제1 절연막을 형성하는 단계와,
    상기 제1 및 제2 도전형 질화물 반도체층의 접속영역이 개방되도록 상기 제1 절연막을 선택적으로 제거하는 단계와,
    상기 제2 전극층을 형성하는 단계 후에, 상기 제2 전극층 상에 제2 절연막을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  7. 제1항에 있어서,
    상기 지지 기판과 상기 발광 적층체 사이에는 반사금속층이 형성된 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  8. 제1항에 있어서,
    상기 지지 기판은 도전성을 갖는 단결정 기판인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 지지 기판은 추가적인 실리콘 기판인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  10. 제9항에 있어서,
    상기 추가적인 실리콘 기판은 전기적 전도성을 갖도록 불순물이 도프된 실리콘 기판인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  11. 제9항에 있어서, 상기 질화물 버퍼구조는,
    상기 제1 실리콘 기판 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과,
    상기 핵생성층 상에 형성되며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  12. 제11항에 있어서,
    상기 응력 보상층은 상기 핵형성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  13. 제12항에 있어서,
    상기 응력 보상층은 GaN을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  14. 제13항에 있어서,
    상기 응력 보상층은 언도프된 GaN인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  15. 제11항에 있어서,
    상기 응력보상층은 두께 방향으로 상부층 및 하부층으로 구분되며,
    상기 질화물 버퍼구조는, 상기 상부층 및 상기 하부층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  16. 제15항에 있어서,
    상기 다공성 마스크층은 실리콘 질화물로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  17. 제11항에 있어서, 상기 핵생성층은,
    상기 제1 실리콘 기판 상에 형성된 제1 질화물 반도체층과,
    상기 제1 질화물 반도체층보다 격자 상수가 크고 상기 응력 보상층보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  18. 제17항에 있어서,
    상기 제1 질화물 반도체층은 AlN을 포함하며, 상기 제2 질화물 반도체층은 AlxGa(1-x)N (0<x<1)을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  19. 제18항에 있어서,
    상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  20. 제11항에 있어서,
    상기 질화물 버퍼구조는,
    상기 응력 보상층 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층과,
    상기 중간층 상에 형성되며, 상기 중간층의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  21. 제20항에 있어서,
    상기 중간층은 AlxGa(1-x)N (0<x≤1)이며, 상기 추가적인 질화물 반도체층은 GaN인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  22. 제21항에 있어서,
    상기 추가적인 질화물 반도체층은, 제1 도전형 GaN층을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  23. 제11항에 있어서,
    상기 질화물 버퍼구조는, 상기 핵생성층 및 상기 응력보상층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR1020110000989A 2011-01-05 2011-01-05 질화물 반도체 발광소자 제조방법 KR20120079670A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000989A KR20120079670A (ko) 2011-01-05 2011-01-05 질화물 반도체 발광소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000989A KR20120079670A (ko) 2011-01-05 2011-01-05 질화물 반도체 발광소자 제조방법

Publications (1)

Publication Number Publication Date
KR20120079670A true KR20120079670A (ko) 2012-07-13

Family

ID=46712542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000989A KR20120079670A (ko) 2011-01-05 2011-01-05 질화물 반도체 발광소자 제조방법

Country Status (1)

Country Link
KR (1) KR20120079670A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429811B1 (ko) * 2012-07-26 2014-08-19 주식회사 엘지실트론 반도체 소자 및 그 제조 방법
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel
CN112382711A (zh) * 2020-10-19 2021-02-19 厦门三安光电有限公司 发光二极管器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429811B1 (ko) * 2012-07-26 2014-08-19 주식회사 엘지실트론 반도체 소자 및 그 제조 방법
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel
CN112382711A (zh) * 2020-10-19 2021-02-19 厦门三安光电有限公司 发光二极管器件及其制备方法

Similar Documents

Publication Publication Date Title
US8278125B2 (en) Group-III nitride epitaxial layer on silicon substrate
JP5670700B2 (ja) 集積半導体基板構造およびその製造方法
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US7361521B2 (en) Method of manufacturing vertical GaN-based light emitting diode
US9520533B2 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
US9373496B2 (en) Substrate recycling method and recycled substrate
US8912551B2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
KR20120010437A (ko) 발광소자 및 그 제조방법
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
CN103038901A (zh) 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
JP4995053B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR20120065606A (ko) 발광 소자용 질화물 에피택셜 웨이퍼 및 그 제조방법, 이를 이용한 질화물 발광소자 제조방법
KR20120084119A (ko) 질화물 반도체 발광소자
KR20120079670A (ko) 질화물 반도체 발광소자 제조방법
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR20160117012A (ko) 자외선 발광 소자
KR20120065610A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101652791B1 (ko) 반도체 소자 제조 방법
KR102601702B1 (ko) 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
KR102684977B1 (ko) 반도체 발광소자 제조방법
US11264532B2 (en) Manufacturing method of semiconductor light emitting device
US20140030837A1 (en) Method of fabricating gallium nitride-based semiconductor device
KR20240067808A (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal