KR20120079393A - 반도체 발광소자의 제조방법 - Google Patents

반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR20120079393A
KR20120079393A KR1020110000643A KR20110000643A KR20120079393A KR 20120079393 A KR20120079393 A KR 20120079393A KR 1020110000643 A KR1020110000643 A KR 1020110000643A KR 20110000643 A KR20110000643 A KR 20110000643A KR 20120079393 A KR20120079393 A KR 20120079393A
Authority
KR
South Korea
Prior art keywords
nitride layer
nitride
layer
voids
etching
Prior art date
Application number
KR1020110000643A
Other languages
English (en)
Inventor
오충석
장성환
정호일
박치권
박건
Original Assignee
(주)세미머티리얼즈
박건
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미머티리얼즈, 박건 filed Critical (주)세미머티리얼즈
Priority to KR1020110000643A priority Critical patent/KR20120079393A/ko
Priority to EP11167417.2A priority patent/EP2472566A3/en
Priority to PCT/KR2011/004063 priority patent/WO2012093758A1/ko
Priority to CN2011101610129A priority patent/CN102593293A/zh
Priority to JP2011138929A priority patent/JP2012142545A/ja
Priority to TW100125704A priority patent/TW201234645A/zh
Priority to US13/189,530 priority patent/US20120187444A1/en
Publication of KR20120079393A publication Critical patent/KR20120079393A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 템플레이트 제조 방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것으로, 기판상에 제1 질화물층을 성장시키는 단계, 클로라이드 계열의 식각 가스를 공급하여 상기 제1 질화물층의 상면을 식각하는 단계, 상기 제1 질화물층의 상면으로 제2 질화물층을 성장시켜 다수개의 제1 공극을 형성하는 단계, 상기 식각 가스를 공급하여 상기 제2 질화물층의 상면을 식각하는 단계 그리고, 상기 제2 질화물층의 상면으로 제3 질화물층을 성장시켜 다수개의 제2 공극을 형성하는 단계를 포함하는 템플레이트 제조 방법 및 이를 이용하여 질화물 반도체 발광소자의 제조방법을 제공한다.
본 발명에 의할 경우, 버퍼층에 형성되는 다수개의 공극에 의해 격자간 응력이 완화되고, 전위 결함이 감소하여 템플레이트에 성장되는 질화물층의 품질을 개선시킬 수 있고, 이러한 템플레이트를 이용하여 발광소자를 제조하는 경우, 제조 공정의 작업성이 개선되고, 발광 소자의 발광효율을 개선할 수 있다.

Description

반도체 발광소자의 제조방법 {A method for manufacturing semiconductor light emitting device}
본 발명은 템플레이트 제조 방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것으로, 보다 상세하게는 다공성 구조를 포함하는 템플레이트의 제조방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것이다.
질화물 반도체 발광소자는 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성 및 높은 진동 저항 등 다양한 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다.
일반적으로 질화물 반도체 발광소자는 기판상에 성장되는 n형 질화물층, 활성층, p형 질화물층을 포함하는 다수개의 질화물층으로 구성된다. 여기서, n형 질화물층과 p형 질화물층은 각각 전자와 정공을 캐리어로써 활성층으로 제공하며, 이들이 활성층에서 재결합되면서 발광이 일어난다.
그런데, 일반적으로 사파이어(Al2O3) 등의 재질로 형성되는 기판은 질화물층과 격자상수가 다르기 때문에, 기판상에 질화물층을 직접 성장시키게 되면 격자 왜곡이 심하게 발생한다. 따라서, 일본 특허 공개 (평)2-81484호에서는 기판 상에 언도핑 질화물층이 증착된 템플레이트를 이용함으로써 질화물층 성장시 격자 왜곡을 완화시키는 방법을 개시하고 있다. 그러나 이 방법에 의할 경우에도 109 내지 1010 /㎠의 전위밀도가 나타나는 바, 질화물층의 결정 품질을 개선하는데 한계가 있다.
최근, 이러한 전위밀도를 저감시키는 방법으로서 언도핑 질화물층이 증착된 템플레이트 상에 SiO2등으로 패턴을 구비하는 마스크를 형성하고, 마스크의 개구된 부분으로부터 질화물층을 성장시켜 마스크 위로 측면 성장을 유도하는 ELO(epitaxial lateral overgrowth) 방식 등의 성장기술이 제안되고 있다. 그러나, 이러한 성장기술은 CVD법 등에 의한 SiO2막 증착 공정, 레지스트의 도포공정, 포토리소그래피 공정, 에칭 및 세정 공정 등을 수반하므로, 공정이 복잡하고 많은 시간이 소요되는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 다공성 구조의 질화물 완충층을 구비하여 기판의 격자 상수 차이로 발생되는 응력을 저감하고 전위를 해소할 수 있는 템플레이트 제조방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법을 제공하기 위함이다.
상기한 본 발명은 기판상에 제1 질화물층을 성장시키는 단계, 클로라이드 계열의 식각 가스를 공급하여 상기 제1 질화물층의 상면을 식각하는 단계, 상기 제1 질화물층의 상면으로 제2 질화물층을 성장시켜 다수개의 제1 공극을 형성하는 단계, 상기 식각 가스를 공급하여 상기 제2 질화물층의 상면을 식각하는 단계 그리고, 상기 제2 질화물층의 상면으로 제3 질화물층을 성장시켜 다수개의 제2 공극을 형성하는 단계를 포함하는 템플레이트 제조 방법에 의해 달성될 수 있다.
여기서, 상기 제1 질화물층 및 상기 제3 질화물층은 MOCVD(metal organic chemical vapor deposition) 장치에서 성장되고, 상기 제2 질화물층은 HVPE(hyride vapor phase epitaxy) 장치에서 성장된다.
이때, 상기 다수개의 제2 공극은 상기 다수개의 제1 공극의 상측에 적층된 형태로 형성될 수 있다. 즉, 상기 제2 질화물층을 식각하는 단계는 상기 제2 질화물층의 두께보다 얕은 깊이로 식각하여, 상기 다수개의 제1 공극은 상기 제1 질화물층 및 상기 제2 질화물층의 사이에 형성되고, 상기 다수개의 제2 공극은 상기 제2 질화물층 및 상기 제3 질화물층의 사이에 형성될 수 있다.
또는, 상기 제2 질화물층을 식각하는 단계는 상기 제2 질화물층의 상면으로부터 상기 제1 공극과 연통하도록 상기 제2 질화물층을 식각할 수 있다. 따라서, 상기 제2 공극은 상기 제1 공극보다 크게 형성될 수 있다.
한편, 상기한 본 발명의 목적은 성장 기판 상에 질화물층 성장 공정 및 식각 공정을 회 이상 반복하여 다수개의 공극이 구비된 질화물 버퍼층을 성장시키는 단계, 상기 질화물 버퍼층 상측으로 n형 질화물층, 활성층 및 p형 질화물층을 성장시켜 내부에 다수개의 공극이 형성된 질화물 다중층을 형성하는 단계, 상기 질화물 다중층 상측으로 도전성 기판을 설치하는 단계, 상기 다수개의 공극이 형성된 부분을 절단면으로 하여 상기 성장 기판을 제거하는 단계 그리고, 상기 절단면을 가공하여 전극패드를 형성하는 단계를 포함하는 수직형 질화물 반도체 발광소자의 제조방법에 의해서도 달성될 수 있다.
여기서, 상기 질화물 버퍼층을 성장시키는 단계는, 상기 성장 기판상에 제1 질화물층을 성장시키는 단계, 식각 가스를 공급하여 상기 제1 질화물층의 상면을 식각하는 단계, 상기 제1 질화물층의 상면으로 제2 질화물층을 성장시켜 다수개의 제1 공극을 형성하는 단계, 상기 식각 가스를 공급하여 상기 제2 질화물층의 상면을 식각하는 단계 그리고, 상기 제2 질화물층의 상면으로 제3 질화물층을 성장시켜 다수개의 제2 공극을 형성하는 단계로 이루어질 수 있다.
그리고, 상기 제1 질화물층 및 상기 제3 질화물층은 MOCVD 장치에서 성장되고, 상기 제2 질화물층은 HVPE 장치에서 성장될 수 있다.
이때, 상기 버퍼층은 상기 다수개의 공극이 적어도 2개 이상의 열을 형성하며 적층된 형태로 배열되도록 형성될 수 있다.
한편, 상기 성장 기판을 제거하는 단계는 상기 다수개의 공극이 형성된 부분으로 레이저를 조사하여 상기 성장 기판을 제거하는 것도 가능하고, 상기 성장 기판을 제거하는 단계는 상기 질화물 다중층을 냉각하여 상기 다수개의 공극이 형성된 부분의 균열을 유도하는 것도 가능하다.
본 발명에 의할 경우, 언도핑 질화물층에 형성되는 다수개의 공극에 의해 격자간 응력이 완화되고, 전위 결함이 감소하여 템플레이트 상에 추가적으로 성장되는 질화물층의 품질을 개선시킬 수 있다.
나아가, 본 발명의 템플레이트를 이용하여 발광소자를 제조하는 경우, 종래의 나노 구조를 이용한 제조 공정 대비 작업성이 개선되고, 발광 소자의 발광효율을 개선할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 템플레이트의 단면을 도시한 단면도,
도 2는 도 1의 템플레이트를 제조하는 단계를 도시한 순서도,
도 3은 도 2의 템플레이트를 제조하는 단계를 개략적으로 도시한 단계도,
도 4는 도 3에서 1차 식각 공정을 진행한 제1 질화물층의 상면을 SEM 촬영한 사진,
도 5는 도 1의 템플레이트의 단면을 SEM 촬영한 사진,
도 6은 본 발명에 따른 템플레이트를 이용하여 제조된 수평형 질화물 반도체 발광소자의 단면을 도시한 단면도이고,
도 7은 본 발명에 따른 템플레이트를 이용하여 수직형 질화물 반도체 발광소자의 단면을 도시한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하도록 한다. 다만, 아래의 실시예에서는 발광 소자의 제조에 이용되는 템플레이트를 중심으로 설명하나, 본 발명이 이에 한정되는 것은 아니며, 이 이외에도 질화물 성장에 이용되는 다양한 기판을 대체하여 적용될 수 있음을 앞서 밝혀둔다.
도 1은 본 발명의 바람직한 실시예에 따른 템플레이트(10)의 단면을 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 실시예에서 따른 템플레이트(10)는 기판(100) 및 기판(100) 상에 성장되는 질화물 완충층(200)을 포함하여 구성된다. 그리고, 질화물 완충층(200)은 다수개의 공극(213, 223)이 형성된 다공성 구조로 구성되며, 질화물 완충층(200) 상측으로 다른 질화물층이 적층 성장될 수 있다.
기판(100)은 질화물층 성장이 시작되는 기초면을 형성하며, 질화물층의 격자 성장에 적합한 재질로 이루어진다. 본 실시예에서는 고온에서 안정한 특성을 갖고 육방 정계 격자 구조를 이루는 사파이어(Al2O3) 기판을 이용한다. 다만, 이 이외에도 스피넬(MgAlO4), 실리콘 카바이드(SiC), 실리콘(Si), 산화아연(ZnO), 비화갈륨(AsGa), 질화갈륨(GaN) 등의 재질로 구성된 기판을 이용할 수 있다.
그리고, 사파이어 기판(100) 상면에는 질화물 완충층(200)이 형성된다. 본 실시예에서는 사파이어 기판(100)과 같이 육방정계 격자 구조를 갖는 질화갈륨(GaN : gallium nitride)층을 이용하여 질화물 완충층(200)을 구성하며, 이 이외의 Ⅲ족 질화물층을 이용하여 질화물 완충층(200)을 구성하는 것도 가능하다.
한편, 질화물 완충층(200)은 GaN 재질로 구성된 다수개의 질화물층이 적층된 구조를 형성한다. 이때, 질화물 완충층(200)은 어느 하나의 질화물층을 성장시킨 상태에서 상면을 식각하는 공정을 진행하고, 다른 질화물층을 성장하는 방식으로 형성된다. 따라서, 질화물 완충층(200)은 각각의 질화물층의 경계면과 인접한 부위에 형성되는 다수개의 공극(213,223)을 구비한다.
본 실시예의 질화물 완충층(200)은 제1 질화물층(210), 제2 질화물층(220) 및 제3 질화물층(230)으로 구성된다. 그리고, 제1 질화물층(210)과 제2 질화물층(220)의 경계면과 인접한 부분에는 다수개의 제1 공극(213)이 형성되고, 제2 질화물층(220)과 제3 질화물층(230)의 경계면과 인접한 부분에서는 다수개의 제2 공극(223)이 형성된다.
따라서, 도 1에 도시된 바와 같이 제1 공극(213)의 상측으로 제2 공극(223)이 형성되어 2층 구조로 다수개의 공극이 배열된 구조를 형성할 수 있다. 또한 일부 위치에서는 제2 공극(223) 형성시 기존에 형성된 제1 공극(213)과 포합(抱合)하여 대규모의 공극 구조를 형성하는 것도 가능하다.
도 2는 도 1의 템플레이트를 제조하는 단계를 도시한 순서도이고, 도 3은 도 2의 템플레이트를 제조하는 단계를 개략적으로 도시한 것이다. 이하에서는, 도 2 및 도 3을 참조하여 질화물 완충층(200)을 성장시키는 방법에 대해 구체적으로 설명하도록 한다.
우선 도 3의 a 에 도시된 바와 같이, 사파이어 기판(100)상에 0.2~10㎛의 두께로 제1 질화물층(210)을 성장시킨다(S10). 본 공정은 MOCVD(metal organic chemical vapor deposition) 장치, HVPE(hydride vapor phase epitaxy) 장치 또는 MBE(molecular beam epitaxy) 장치에서 진행될 수 있으며, 본 실시예에서는 질화물층 격자의 양호한 성장을 위해 MOCVD 장치를 이용한다.
본 실시예에서는, MOCVD 장치 내부에 사파이어 기판(100)을 안착시키고, 수소(H2) 캐리어 가스와 함께 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 u-GaN(undopped-GaN) 재질의 제1 질화물층(210)을 성장시킨다. 이때, 성장 공정 초기에는 500~700℃의 저온에서 2분 내지 15분 가량 20nm의 u-GaN층을 성장시켜 버퍼를 형성한 후, 온도를 900~1200℃까지 상승시켜 대략 2㎛ 두께로 추가적으로 u-GaN층을 성장시켜 제1 질화물층(210)을 형성한다.
제1 질화물층(210)이 성장되면, 기판(100)을 MOCVD 장치로부터 HVPE 장치로 이동시키고, HVPE 장치의 내부 온도를 800℃ 이상으로 상승시킨다. 그리고, 클로라이드(chloride) 계열의 가스와 암모니아(NH3)가스를 공급하여 1차 식각 공정을 진행한다(S20). 본 실시예에서는 클로라이드(chloride) 계열 가스의 일 예로서 염화수소(HCl)를 이용한다. 여기서, 염화수소(HCl)만을 공급하거나, 암모니아(NH3) 가스만을 공급하는 경우에도 제1 질화물층(210)을 식각하는 효과를 볼 수 있으나, 이 경우 식각이 진행되지 않는 부분의 질화물층 구조까지 불안정해질 우려가 있다. 따라서, 염화수소(HCl) 가스 및 암모니아(NH3) 가스를 각각 50~1000sccm 와 100~2000sccm의 범위에서 조합하여 공급하는 것이 바람직하며, 본 실시예에서는 각각 300sccm 및 1000sccm으로 공급하여 식각 공정을 진행한다.
도 4는 전술한 공정 조건 하에서 15분 동안 1차 식각 공정을 진행한 후, 제1 질화물층의 단면을 SEM으로 촬영한 모습이다. 도 4에 도시된 바와 같이, 1차 식각 공정을 통해 제1 질화물층(210)의 상면은 하향으로 이방성 식각이 진행됨에 따라 식각이 많이 이루어진 위치에서는 하측으로 움푹 패인 형상의 다수개의 제1 밸리 구조(212)가 형성되고, 식각이 많이 진행되지 않은 위치에서는 기둥 형상을 갖는 다수개의 제1 나노 구조물(nano structure)(211)이 형성된다.
이때, 식각 공정시 형성되는 나노 구조물 및 밸리 구조의 크기 및 패턴은 염화수소(HCl) 가스 및 암모니아(NH3) 가스의 배합비, 공급량 및 식각 공정을 진행하는 시간을 조절하여 제어할 수 있으며, 이러한 식각 공정은 5~30분 동안 진행할 수 있다.
전술한 1차 식각 공정을 통해, 제1 질화물층(210) 상면에 다수개의 제1 나노 구조물(211) 및 제1 밸리 구조(212)가 형성되면, 제1 질화물층(210) 상측으로 제2 질화물층(220)을 성장시킨다(S30). 이때, 제2 질화물층(220)의 성장은 MOCVD(metal organic chemical vapor deposition) 장치, HVPE(hydride vapor phase epitaxy) 장치 또는 MBE(molecular beam epitaxy) 장치 등을 이용하여 진행할 수 있으며, 본 실시예에서는 장비간의 이동 횟수를 줄이기 위해 동일한 HVPE 장치를 이용하여 제2 질화물층(220)을 성장시킨다. 이 경우, 제2 질화물층(220) 성장 공정을 전술한 1차 식각 공정 및 후술할 2차 식각 공정과 함께 HVPE 장치에서 인시츄(in-situ) 방식으로 진행하여 공정을 단순화시킬 수 있다.
따라서, 1차 식각 공정이 종료되면 MOCVD 장치 내부 공간의 온도를 800~1200℃로 상승시킨 후, 염화갈륨(GaCl) 가스와 암모니아(NH3)를 공정 공간으로 공급한다. 이때, 염화갈륨(GaCl) 가스는 염화수소(HCl) 가스를 갈륨(gallium) 소스가 수용된 갈륨 보트(gallium boat) 상측으로 통과시켜 염화수소(HCl) 가스와 갈륨(gallium)의 반응에 의해 생성될 수 있다.
본 공정에서는 염화갈륨(GaCl) 가스와 암모니아(NH3) 가스가 제1 질화물층(210)의 상측에서 반응하여 GaN 재질의 제2 질화물층(220)을 형성한다. 이때, 도 3의 c에 도시된 바와 같이 제2 질화물층(220)은 제1 나노 구조물(211)의 상측에 루프(roof) 구조를 형성하면서 성장이 진행되고, 제1 밸리 구조(212) 및 제1 나노 구조물(211)과 함께 다수개의 제1 공극(213)을 형성한다.
한편, 제2 질화물층(220)의 성장이 종료되면, 제2 질화물층(220) 상측으로 2차 식각 공정을 진행한다(S40). 전술한 바와 같이, 2차 식각 공정은 HVPE 장치에서 인시츄(in-situ)방식으로 진행되며, 1차 식각 공정과 마찬가지로 800℃ 이상의 온도를 유지한 상태에서, 클로라이드 계열의 가스(본 실시예에서는 염화수소를 이용)와 암모니아(NH3) 가스를 공급한다. 이에 의해, 이방성 식각이 진행됨에 따라 제2 질화물층(220)의 상면으로 하측으로 움푹 패인 형상을 갖는 다수개의 제2 밸리 구조(222)가 형성되고, 식각이 덜 진행된 부분에서는 다수개의 제2 나노 구조물(221)이 형성된다.
도 3의 d에 도시된 바와 같이, 2차 식각 공정이 상대적으로 약하게 진행된 위치(C 영역 참조)에서는 이방성 식각이 제1 공극 상측에서 루프를 형성하는 제2 질화물층의 두께보다 얕은 깊이로 진행되어, 제2 밸리 구조(222) 및 제2 나노 구조물(221)이 제1 공극(213)의 상층에 형성될 수 있다.
또한, 2차 식각 공정이 상대적으로 많이 진행된 위치(B 영역 참조)에서는, 제1 공극(213) 상측에서 루프를 형성하던 제2 질화물층(220)이 식각됨에 따라 기 형성된 제1 공극(213)이 상향으로 개구된다. 따라서, 이러한 위치에서는 2차 식각 공정시 형성되는 제2 밸리 구조(222)가 기존의 제1 공극(213)의 영역을 포함하면서 상대적으로 넓은 폭과 깊이를 갖도록 형성될 수 있다.
이와 같이, 2차 식각 공정은 제1 공극(213)이 형성된 상태에서 진행되기 때문에, 식각이 얼마나 이루어지느냐에 따라 상이한 구조를 형성할 수 있다. 따라서, 제2 질화물층(220)의 성장 두께, 2차 식각 공정의 진행 시간 또는 2차 식각 공정시 식각 가스의 유량 등을 제어함으로써 다양한 형상의 구조를 형성하는 것이 가능하다.
2차 식각 공정이 완료되면, 기판(100)을 소정 시간 동안 냉각시키는 단계를 진행한다. 냉각 단계는 HVPE 장치에서 자연 냉각 또는 언로딩(Un-loading) 냉각 방식으로 진행되며, 본 공정을 통해 기판상에 성장된 질화물층을 안정화시킬 수 있다. 본 냉각 단계는 5 ~ 480분 동안 진행될 수 있으며, 본 실시예에서는 30분 동안 자연 냉각을 진행한다.
이후, 제3 질화물층(230)을 성장시키기 위해 기판(100)을 HVPE 장치로부터 MOCVD 장치로 이동시킨다. 이때, MOCVD 장치 이외의 다른 장치에서 제3 질화물층(230)을 성장시키는 것도 가능하나, 본 실시예에서는 제3 질화물층(230)이 질화물 완충층(200)의 상부 구조를 형성하는 바, 양호한 격자 성장을 유도할 수 있도록 MOCVD 장치를 이용한다.
우선, 기판(100)을 MOCVD 장치의 내부로 반입하고, 제3 질화물층(230)의 성장 환경을 조성하기 위해 히터를 구동하여 공정 공간의 온도를 상승시킨다. 공정 공간의 온도를 상승시키는 동안에는 지속적으로 암모니아(NH3) 가스를 공급할 수 있다. 이처럼 암모니아(NH3) 가스를 공급함으로써, 온도 상승 중 기 성장된 제1 질화물층(210) 및 제2 질화물층(220)에 암모니아(NH3) 베이컨시(vacancy)가 발생하는 것을 방지할 수 있고, 기판(100)을 이동시키는 과정에서 제2 질화물층(220) 상에 형성될 수 있는 산화막을 제거할 수 있다.
그리고, MOCVD 장치의 온도가 충분히 상승하면 수소(H2) 캐리어 가스와 함께 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 GaN 재질의 제3 질화물층(230)을 성장시킨다.
여기서, 본 공정의 초반에는 제2 질화물층(220)의 제2 나노 구조물(221) 상측에서 수평 성장이 진행될 수 있도록, 일반적인 GaN 성장 환경에 비해 저압 고온의 환경을 조성하는 것이 바람직하다. 따라서, 우선 MOCVD 장치 내부 환경을 1050~1300℃의 고온과 200mb 이하의 저압 환경으로 조성한 상태에서, 제3 질화물층(230)을 제2 나노 구조물(221)의 상측으로부터 수평 방향으로 성장시켜 루프 구조를 형성한다. 그리고, 공정 환경을 각각 900~1200℃의 온도 및 200mb 이상의 압력으로 조절하여 GaN층을 수직 방향으로 1~5㎛ 정도 성장시킴으로써, 질화물 완충층(200)의 상층 구조를 형성한다.
도 3의 e에 도시된 바와 같이, 본 공정에 의해 제3 질화물층(230)은 제2 나노 구조물(221) 및 제2 밸리 구조(222)와 함께 다수개의 제2 공극(223)을 형성한다. 이때, 2차 식각 공정에서 생성된 제2 밸리 구조(222)에 따라 제2 공극(223)은 상이한 형상으로 형성될 수 있다.
우선, 제2 밸리 구조가 제1 공극(213)의 상층부에 형성되는 위치(C 영역 참조)에서는 제2 공극(223)이 제1 공극(213)의 상측에 형성된다. 즉, 제1 공극(213)은 제1 질화물층(210)과 제2 질화물층(220)의 경계면에 인접하여 형성되고, 제2 공극(223)은 제2 질화물층(220)과 제3 질화물층(230)의 경계면에 인접하여 형성됨으로써, 이층으로 배열된 공극 구조를 형성한다.
이에 비해, 제2 밸리 구조(222)가 기존의 제1 공극(213)이 형성되었던 공간까지 확장되는 위치(B 영역 참조)에서는 제2 공극(223)이 기존의 제1 공극(213)의 영역을 포합(抱合)하도록 형성된다. 따라서, 도 3의 e에 도시된 바와 같이 이러한 방식으로 형성된 제2 공극(223)은 포합되지 않은 나머지 제1 공극(213)에 비해 큰 규모로 형성된다.
도 5는 도 2의 방법에 의해 제작된 질화물 완충층의 단면을 SEM 촬영한 모습이다. 도 5에 도시된 바와 같이, 본 발명에 따른 질화물 완충층(200)은 질화물층 성장 공정 및 질화물층 식각 공정을 복수회에 걸쳐 진행함으로써 내부에 다양한 형태의 공극 구조(213, 223)를 형성할 수 있다.
이러한 공극 구조는 질화물층과 사파이어 기판 사이의 격자 상수 및 열팽창 계수 차이로 인해 발생하는 응력(stress)을 완화시킬 수 있다. 그리고, 기판(100)과 인접한 질화물층에서 발생하는 전위(dislocation)들이 공극 구조에 의해 해소되면서, 질화물층 상측으로 진행하는 것을 차단시킬 수 있다. 특히, 다수개의 공극이 적층된 형태로 배열된 구조의 경우, 일부의 전위가 하측의 공극을 통과하더라도 상측의 공극에서 이를 해소함으로써 이중으로 전위를 차단할 수 있는 효과가 있다.
실제로, 본 실시예에 따라 성장된 질화물 완층층의 전위밀도를 측정한 결과, 질화물 완충층의 두께가 2~8㎛인 경우에도 106/㎠ 이하의 전위밀도가 측정되었으며, 이는 종래에 비해 전위 밀도가 1% 이하로 감소된 수치이다.
따라서, 본 발명에 따른 템플레이트(10)는 응력이 완화되고 전위밀도가 감소된 질화물 완충층(200)을 구비하는 바, 질화물 완충층(200)의 상면으로 양호한 결정 품질을 갖는 발광소자의 질화물층을 성장시킬 있으며, 실험 결과 종래 대비 발광효율이 30~40% 정도 개선되는 발광소자를 제조하는 것이 가능하다.
한편, 전술한 실시예에서는 하나의 질화물 완충층이 적층 배열되는 공극 구조 및 대형 공극 구조를 동시에 포함하는 구성을 설명하였다. 다만, 이는 설명의 편의를 위한 일 예로서, 본 발명이 이에 한정되는 것은 아니다. 이 이외에도 제2 질화물층의 성장 두께, 2차 식각 공정의 공정 시간 또는 식각 가스 유량 등을 제어함으로써 다양한 형태의 공극 구조를 형성하는 것이 가능하다. 또한, 본 실시예에서는 식각 공정을 2회에 걸쳐 진행하였으나, 3회 이상에 걸쳐 식각 공정 및 질화물층 성장 공정을 반복하여 진행하는 것도 가능하다.
본 발명에 따른 템플레이트는 전술한 바와 같이 질화물 완충층 상측으로 발광소자의 질화물층을 성장시킬 수 있으며, 도 6은 이러한 방식으로 제조된 수평형 질화물 반도체의 단면을 도시한 것이다.
도 6에 도시된 바와 같이, 수평형 질화물 반도체 발광소자(20)는 템플레이트(10)의 상측으로 n형 질화물층(310), 활성층(320) 및 p형 질화물층(330)이 순차적으로 적층되는 구조이다. 따라서, MOCVD 장치에서 질화물 완충층(200)의 제3 질화물층(230)을 성장시킨 후, 연속 공정으로서 발광소자의 질화물층을 성장시킬 수 있다.
본 실시예와 같이 템플레이트(10)의 제1, 제2, 제3 질화물층(210, 220, 230)을 언도핑 GaN 재질로 성장시키는 경우에는, 제3 질화물층(230)을 성장시킨 후 온도와 공정가스를 제어하면서 n형 질화물층(310), 활성층(320) 및 p형 질화물층(330)을 순차적으로 성장시킨다.
다만, 이 이외에도 2차 식각 공정을 진행한 후 제3 질화물층(230)으로써 n형 질화물층을 성장시키고, n형 질화물층 상에 추가적으로 활성층 및 p형 질화물층을 성장시키는 것도 가능하다.
이처럼, 본 발명에 의한 수평형 질화물 반도체 발광소자(20)는 기판(100)과 인접한 질화물층에 다수개의 공극이 형성되는 바, 질화물층의 응력 및 전위 밀도가 감소하여 내부 양자 효율이 개선되고 분극 현상을 개선할 수 있다.
또한, 이러한 공극은 인접한 질화물층과 상이한 굴절률을 갖는다. 따라서, 기판 방향으로 진행하는 빛이 다수개의 공극을 거치면서 산란 또는 굴절되어 경로가 전환되는 바, 발광소자의 광추출 효율을 개선할 수 있다.
한편, 본 발명은 수직형 질화물 반도체 발광소자를 제조하는 공정에도 이용할 수 있으며, 도 7에서는 본 발명을 이용한 수직형 질화물 반도체 발광소자의 제조 방법을 개략적으로 도시하고 있다.
우선, 앞서 설명한 템플레이트를 제조하는 방법과 마찬가지로, 질화물층 성장 기판(100)에 질화물층 성장 공정과 식각 공정을 반복 수행하여 다공성 구조를 갖는 질화물 완충층(200)을 성장시킨다. 그리고, 식각 공정에 의해 형성되는 나노 구조물의 상측으로 직접 n형 질화물층(410), 활성층(420) 및 p형 질화물층(430)을 순차적으로 성장시킨다. 이때, 질화물 완충층은 3차 질화물층으로서 n형 질화물층을 성장시킬 수 있고, 이 경우, 언도핑 질화물층과 n형 질화물층의 경계부에 다수개의 공극이 배치된다(도 7의 a 참조).
질화물층 성장이 완료되면, p형 질화물층 상측에 도전성 접착층(440)을 형성한 후 도전성 기판(450)을 부착한다. 여기서, 도전성 기판(450)은 외부 회로와 전기적으로 연결되어 p측 전극을 형성한다.
그리고, 질화물층으로부터 성장 기판(100)을 제거하는 단계를 진행한다(도 7의 b 참조). 여기서, 성장 기판(100)에 성장된 질화물층 중 다수개의 공극(213, 223)이 형성된 위치는 질화물층이 나노 구조물(nano structure)형태로 존재하기 때문에, 다른 위치의 질화물층에 비해 상대적으로 약한 구조를 갖는다. 따라서, 본 발명에서는 다수개의 공극(213, 223)이 형성된 위치를 제거면으로 하여 성장 기판(100)을 용이하게 분리시킬 수 있다. 특히, 앞서 템플레이트 제조 방법에서 설명한 바와 같이, 복수회의 식각 공정을 통해 큰 규모의 공극들이 형성되는 경우, 제거면의 구조가 더욱 취약해지기 때문에 성장 기판의 분리가 더욱 용이할 수 있다.
이때, 성장 기판(100)과 인접한 위치의 질화물층으로 레이저를 조사하여 기판을 제거하는 레이저 리프트 오프(LLO : laser lift off) 방식을 이용할 수 있다. 다만, 종래의 경우에는 질화물층이 견고한 격자구조를 형성하고 있어 레이저 조사시 질화물층이 심하게 훼손되어 수율이 저조한 문제가 있었으나, 본 발명에 의할 경우 다수개의 공극(213, 223)에 의해 상대적으로 약한 구조를 갖는 위치로 레이저를 조사함으로써 질화물층의 훼손을 최소화시킬 수 있다.
전술한 LLO 방식 이외에도 질화물층과 성장 기판(100)의 온도를 제어하여 성장 기판을 분리시키는 것도 가능하다. 일반적으로 사파이어 재질의 성장 기판과 질화물층은 열 팽창 계수의 차이가 크기 때문에, 성장 기판상에 질화물층이 성장된 고온의 환경으로부터 상온으로 급속하게 냉각이 진행되면 열변형에 의해 질화물층에 큰 응력이 발생하게 된다. 실험 결과, 성장 기판을 냉각함에 따라 다수개의 공극이 형성되는 부분을 따라 균열이 발생하였으며, 이 부분으로 소량의 에너지를 추가로 제공함으로써 성장 기판을 분리시킬 수 있다.
이처럼, 본 발명은 다수개의 공극이 형성된 위치를 기준으로 성장 기판을 용이하게 분리된다. 그리고, 성장 기판 분리시 질화물층에 가해지는 응력의 변화 또한 상대적으로 적게 발생하는 바, 종래와 비교하여 양호한 품질의 자립막(freestanding layer)을 형성할 수 있다.
한편, 성장 기판(100)이 분리되면, 전극 패드(360)를 설치하기 위해, n형 질화물층(410)이 노출되도록 제거면을 가공하는 단계를 진행한다. 종래의 경우 제거면 가공시에는 n형 질화물층(410)이 노출되었는지 여부를 가늠하면서 본 단계를 진행해야하는 어려움이 있었으나, 본 발명에 의할 경우 언도핑 질화물층(120)과 n형 질화물층(410)의 경계에서 제거면이 형성되기 때문에 본 단계를 보다 용이하게 진행할 수 있다.
이와 같이, 본 발명은 양호한 품질의 질화물층을 형성하는 데 기여할 뿐 아니라, 발광소자 제조시 작업성이 개선되고 발광 효율 및 내구성이 우수한 발광소자를 제공할 수 있다.
100 : 기판200 : 질화물 완충층
210 : 제1 질화물층220 : 제2 질화물층
230 : 제3 질화물층213 : 제1 공극
223 : 제2 공극

Claims (15)

  1. 기판상에 제1 질화물층을 성장시키는 단계;
    클로라이드 계열의 식각 가스를 공급하여 상기 제1 질화물층의 상면을 식각하는 단계;
    상기 제1 질화물층의 상면으로 제2 질화물층을 성장시켜 다수개의 제1 공극을 형성하는 단계;
    상기 식각 가스를 공급하여 상기 제2 질화물층의 상면을 식각하는 단계; 그리고,
    상기 제2 질화물층의 상면으로 제3 질화물층을 성장시켜 다수개의 제2 공극을 형성하는 단계;를 포함하는 템플레이트 제조 방법.
  2. 제1항에 있어서,
    상기 제1 질화물층 및 상기 제3 질화물층은 MOCVD(metal organic chemical vapor deposition) 장치에서 성장되는 것을 특징으로 하는 템플레이트 제조방법.
  3. 제2항에 있어서,
    상기 제2 질화물층은 HVPE(hyride vapor phase epitaxy) 장치에서 성장되는 것을 특징으로 하는 템플레이트 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다수개의 제2 공극은 상기 다수개의 제1 공극의 상측에 적층된 형태로 형성되는 것을 특징으로 하는 템플레이트 제조방법.
  5. 제4항에 있어서,
    상기 제2 질화물층을 식각하는 단계는 상기 제2 질화물층의 두께보다 얕은 깊이로 식각하는 것을 특징으로 하는 템플레이트 제조방법.
  6. 제4항에 있어서,
    상기 다수개의 제1 공극은 상기 제1 질화물층 및 상기 제2 질화물층의 경계면에 인접하여 형성되고, 상기 다수개의 제2 공극은 상기 제2 질화물층 및 상기 제3 질화물층의 경계면에 인접하여 형성되는 것을 특징으로 하는 템플레이트 제조방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 질화물층을 식각하는 단계는 상기 제2 질화물층의 상면으로부터 상기 제1 공극과 연통하도록 상기 제2 질화물층을 식각하는 것을 특징으로 하는 템플레이트 제조방법.
  8. 제7항에 있어서,
    상기 제2 공극은 상기 제1 공극보다 크게 형성되는 것을 특징으로 하는 템플레이트 제조방법.
  9. 기판; 그리고,
    상기 기판 상측에 형성되고, 복수개의 열로 적층 배치되는 다수개의 공극을 포함하는 질화물 완충층;을 포함하는 템플레이트.
  10. 성장 기판 상에 질화물층 성장 공정 및 식각 공정을 2회 이상 반복하여 다수개의 공극이 구비된 질화물 완충층을 성장시키는 단계;
    상기 질화물 완충층 상측으로 n형 질화물층, 활성층 및 p형 질화물층을 성장시키는 단계;
    상기 p형 질화물층 상측으로 도전성 기판을 설치하는 단계;
    상기 다수개의 공극이 형성된 부분을 절단면으로 하여 상기 성장 기판을 제거하는 단계; 그리고,
    상기 절단면을 가공하여 전극패드를 형성하는 단계;를 포함하는 수직형 질화물 반도체 발광소자의 제조방법.
  11. 제10항에 있어서, 상기 질화물 완충층을 성장시키는 단계는,
    상기 성장 기판상에 제1 질화물층을 성장시키는 단계;
    식각 가스를 공급하여 상기 제1 질화물층의 상면을 식각하는 단계;
    상기 제1 질화물층의 상면으로 제2 질화물층을 성장시켜 다수개의 제1 공극을 형성하는 단계;
    상기 식각 가스를 공급하여 상기 제2 질화물층의 상면을 식각하는 단계; 그리고,
    상기 제2 질화물층의 상면으로 제3 질화물층을 성장시켜 다수개의 제2 공극을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  12. 제11항에 있어서,
    상기 제1 질화물층 및 상기 제3 질화물층은 MOCVD 장치에서 성장되고, 상기 제2 질화물층은 HVPE 장치에서 성장되는 것을 특징으로 하는 템플레이트 제조방법.
  13. 제10항에 있어서,
    상기 질화물 완충층은 상기 다수개의 공극이 적어도 2개 이상의 열을 형성하여 적층된 형태로 배열되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  14. 제10항에 있어서,
    상기 성장 기판을 제거하는 단계는 상기 다수개의 공극이 형성된 부분으로 레이저를 조사하여 상기 성장 기판을 제거하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
  15. 제10항에 있어서,
    상기 성장 기판을 제거하는 단계는 상기 질화물 완충층을 냉각하여 상기 다수개의 공극이 형성된 부분의 균열을 유도하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
KR1020110000643A 2011-01-04 2011-01-04 반도체 발광소자의 제조방법 KR20120079393A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020110000643A KR20120079393A (ko) 2011-01-04 2011-01-04 반도체 발광소자의 제조방법
EP11167417.2A EP2472566A3 (en) 2011-01-04 2011-05-25 Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
PCT/KR2011/004063 WO2012093758A1 (ko) 2011-01-04 2011-06-03 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
CN2011101610129A CN102593293A (zh) 2011-01-04 2011-06-15 模板、其制造方法以及制造半导体发光器件的方法
JP2011138929A JP2012142545A (ja) 2011-01-04 2011-06-22 テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
TW100125704A TW201234645A (en) 2011-01-04 2011-07-20 Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
US13/189,530 US20120187444A1 (en) 2011-01-04 2011-07-24 Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000643A KR20120079393A (ko) 2011-01-04 2011-01-04 반도체 발광소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20120079393A true KR20120079393A (ko) 2012-07-12

Family

ID=45420536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000643A KR20120079393A (ko) 2011-01-04 2011-01-04 반도체 발광소자의 제조방법

Country Status (7)

Country Link
US (1) US20120187444A1 (ko)
EP (1) EP2472566A3 (ko)
JP (1) JP2012142545A (ko)
KR (1) KR20120079393A (ko)
CN (1) CN102593293A (ko)
TW (1) TW201234645A (ko)
WO (1) WO2012093758A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140095390A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 반도체 발광소자
US9334582B2 (en) 2014-02-17 2016-05-10 Samsung Electronics Co., Ltd. Apparatus for evaluating quality of crystal, and method and apparatus for manufacturing semiconductor light-emitting device including the apparatus
WO2016159614A1 (en) * 2015-03-31 2016-10-06 Seoul Viosys Co., Ltd. Uv light emitting device

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US9653313B2 (en) 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9330906B2 (en) * 2013-05-01 2016-05-03 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9520281B2 (en) * 2013-03-18 2016-12-13 Epistar Corporation Method of fabricating an optoelectronic device with a hollow component in epitaxial layer
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US10460952B2 (en) 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
KR102369933B1 (ko) 2015-08-03 2022-03-04 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
CN105762065B (zh) * 2016-02-06 2019-12-13 上海新傲科技股份有限公司 一种高晶体质量的氮化物外延生长的方法
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
JP2018113386A (ja) * 2017-01-13 2018-07-19 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
KR102110871B1 (ko) * 2018-07-04 2020-05-14 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN114203535B (zh) * 2021-12-09 2023-01-31 北京镓纳光电科技有限公司 高质量氮化铝模板及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085851A (ja) * 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP5187610B2 (ja) * 2006-03-29 2013-04-24 スタンレー電気株式会社 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
KR101004310B1 (ko) * 2008-07-25 2010-12-28 고려대학교 산학협력단 광추출 효율이 향상된 발광 소자 및 그 제조 방법
EP2364504B1 (en) * 2008-11-14 2019-08-28 Soitec Methods for improving the quality of structures comprising semiconductor materials
JP5313651B2 (ja) * 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140095390A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 반도체 발광소자
US9334582B2 (en) 2014-02-17 2016-05-10 Samsung Electronics Co., Ltd. Apparatus for evaluating quality of crystal, and method and apparatus for manufacturing semiconductor light-emitting device including the apparatus
WO2016159614A1 (en) * 2015-03-31 2016-10-06 Seoul Viosys Co., Ltd. Uv light emitting device
US10374123B2 (en) 2015-03-31 2019-08-06 Seoul Viosys Co., Ltd. UV light emitting device

Also Published As

Publication number Publication date
CN102593293A (zh) 2012-07-18
WO2012093758A1 (ko) 2012-07-12
EP2472566A2 (en) 2012-07-04
JP2012142545A (ja) 2012-07-26
EP2472566A3 (en) 2013-04-17
TW201234645A (en) 2012-08-16
US20120187444A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
KR20120079393A (ko) 반도체 발광소자의 제조방법
KR20120079392A (ko) 반도체 발광소자의 제조방법
JP5199057B2 (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20130092950A1 (en) Nitride semiconductor growth substrate and manufacturing method of the same, nitride semiconductor epitaxial substrate and nitride semiconductor element
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
TWI440073B (zh) 電路結構的製造方法
KR102071034B1 (ko) 질화물 기판 제조 방법
JP5519347B2 (ja) 半導体素子の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2007317752A (ja) テンプレート基板
JP7260089B2 (ja) 窒化物半導体
KR20140106590A (ko) 반도체 기판 및 형성 방법
JP2007314360A (ja) テンプレート基板
JP2012009483A (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP4665286B2 (ja) 半導体基材及びその製造方法
CN111509095A (zh) 复合式基板及其制造方法
JP2015095585A (ja) 半導体デバイスの製造方法
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP2008273792A (ja) 金属窒化物層の製造方法、ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
KR101173985B1 (ko) 기판 제조 방법
KR101112118B1 (ko) 자립형 ｉｉｉ족 질화물 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application