KR20120077756A - 표시 기판의 제조 방법 - Google Patents

표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20120077756A
KR20120077756A KR1020100139830A KR20100139830A KR20120077756A KR 20120077756 A KR20120077756 A KR 20120077756A KR 1020100139830 A KR1020100139830 A KR 1020100139830A KR 20100139830 A KR20100139830 A KR 20100139830A KR 20120077756 A KR20120077756 A KR 20120077756A
Authority
KR
South Korea
Prior art keywords
layer
switching element
photoresist pattern
photoresist
forming
Prior art date
Application number
KR1020100139830A
Other languages
English (en)
Inventor
이정수
박정민
김지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100139830A priority Critical patent/KR20120077756A/ko
Priority to US13/166,706 priority patent/US8476093B2/en
Publication of KR20120077756A publication Critical patent/KR20120077756A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 기판의 제조 방법은 절연 기판 상에 공통 전극 라인, 게이트 라인, 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자를 형성한다. 상기 스위칭 소자가 형성된 상기 절연 기판 상에 제1 화소 전극 및 절연층을 순차적으로 형성한다. 상기 절연층이 형성된 절연 기판 상에, 상기 공통 전극 라인 상에 형성된 제1 홀 및 상기 제1 화소 전극 상에 형성된 제2 홀을 포함하는 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴이 형성된 상기 절연 기판 상에 제1 투명 전극층을 도포한다. 상기 제1 투명 전극 층이 형성된 상기 절연 기판 상에 제2 포토레지스트 층을 형성한다. 상기 제2 포토레지스트 패턴을 이용하여 상기 제1 투명 금속층을 패터닝하여 상기 공통 전극 라인과 접촉하고 복수의 개구부를 포함하는 제2 화소 전극을 형성한다. 공정 트랙 이동간 손실 및 공정 시간을 줄일 수 있으며, 미세 패턴 형성이 가능하다.

Description

표시 기판의 제조 방법{METHOD OF MANUFACTURING DISPAY APPARATUS}
본 발명은 표시 기판의 제조 방법에 관한 것으로, 구체적으로는 공정 시간을 줄여 수득율 향상을 위한 표시 기판의 제조 방법에 에 관한 것이다.
일반적으로 액정 표시 패널은 표시 기판, 표시 기판과 마주하는 상부 기판, 및 표시 기판과 상부 기판 사이에 개재된 액정층으로 이루어진다. 표시 기판은 복수의 라인들과 상기 라인들에 연결된복수의 트랜지스터들이 형성된 표시 영역과, 상기 라인들에 전기신호를 인가하는 패드들이 형성된 주변 영역을 포함한다.
종래에는 TN(twisted nematic) 모드를 사용하는 액정 표시 패널의 표시 패널을 이용하였으나, 최근에는 광 시야각 확보를 위해 PLS (plane to line switching) 모드를 사용하는 액정 표시 패널을 많이 이용하고 있다.
PLS 모드의 액정 표시 패널은 상기 표시 기판 상에 위치한 공통 전극과 화소 전극 간에 유기된 프린지 필드(fringe field)에 의해 수평 배향된 액정 입자들에 의해 계조가 구현된다.
이러한 상기 PLS 모드의 액정 표시 패널의 상기 표시 기판은 게이트 라인과 데이터 라인이 형성되어 있고, 게이트 라인 및 데이터 라인과 연결되어 있는 박막 트랜지스터(thin film transistor:TFT) 및 상기 TFT와 연결되어 있는 화소 전극 등을 포함하고 있다.
상기 TFT는 게이트 라인에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 상기 데이터 라인에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극 등으로 이루어 진다. 상기 TFT는 게이트 라인을 통하여 전달되는 게이트 신호에 따라 데이터 라인을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자 이다.
그러나, 상기 표시 기판을 제조하기 위해서는 여러 번의 사진 식각 공정이 소요된다. 각 사진 식각 공정은 다수의 복잡한 세부 공정들을 포함하고 있어서 사진 식각 공정이 상기 표시 기판의 제조 공정의 소요 시간과 비용을 좌우한다. 제조 공정은 반도체 공정을 포함하며, 다수의 마스크 공정을 필요로 한다. 따라서, 제조 공정 중 사진 식각 공정의 횟수를 줄이고 단순화 하여 제작 소요 시간을 더욱 줄일 수 있는 상기 표시 기판의 제조 방법이 요구된다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 제조 공정을 단순화 하고 제작 소요 시간을 줄일 수 있는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 절연 기판 상에 공통 전극 라인, 게이트 라인, 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자를 형성한다. 상기 스위칭 소자가 형성된 상기 절연 기판 상에 제1 화소 전극 및 절연층을 순차적으로 형성한다. 상기 절연층이 형성된 절연 기판 상에, 상기 공통 전극 라인 상에 형성된 제1 홀 및 상기 제1 화소 전극 상에 형성된 제2 홀을 포함하는 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴이 형성된 상기 절연 기판 상에 제1 투명 전극층을 도포한다. 상기 제1 투명 전극 층이 형성된 상기 절연 기판 상에 제2 포토레지스트 층을 형성한다. 상기 제2 포토레지스트 패턴을 이용하여 상기 제1 투명 금속층을 패터닝하여 상기 공통 전극 라인과 접촉하고 복수의 개구부를 포함하는 제2 화소 전극을 형성한다.
본 발명의 실시예에서, 상기 제1 포토레지스트 패턴의 상기 제1 및 2 홀들에대응하는 제1 투명 금속층 부분이 상기 제2 화소 전극을 형성할 수 있다.
본 발명의 실시예에서, 상기 제1 마스크는 상기 스위칭 소자에 대응되는 영역에 배치되는 차광부, 상기 공통 전극 라인에 대응되는 영역에 배치되는 투광부 및 상기 제1 화소 전극에 대응되는 영역에 배치되는 슬릿을 포함할 수 있다.
본 발명의 실시예에서, 상기 제1 포토레지스트 패턴은 상기 제1 포토레지스트 층을 상기 투광부를 이용하여 상기 공통 전극 라인 상의 상기 절연층을 노출하는 상기 제1 홀 및 상기 슬릿부를 이용하여 상기 제1 화소 전극 위에 홈들을 포함하는 제1 서브 포토레지스트 패턴을 형성하는 단계, 상기 제1 서브 포토레지스트 패턴을 식각 방지막으로 하여 상기 절연층을 관통하는 상기 제1 콘택홀을 형성하는 단계 및 상기 제1 서브 포토레지스트 패턴을 전면 에치백 하여 상기 제1 포토 레지스트 패턴을 형성하는 단계에 의해 형성될 수있다.
본 발명의 실시예에서, 상기 홈들은 상기 제1 홀의 깊이 보다 작은 제2 깊이를 갖을 수 있다.
본 발명의 실시예에서, 상기 제1 포토레지스트 패턴을 형성하는 단계는 상기 홈부들을 에치백하여 상기 절연층을 노출하는 상기 제2 홀들을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 포토레지스트 층의 두께는 상기 제2 홀들의 깊이보다 두껍게 형성될 수 있다.
본 발명의 실시예에서, 상기 제2 포토레지스트 패턴을 형성하는 단계는 상기 제2 포토레지스트 층을 전면 노광할 수 있다.
본 발명의 실시예에서, 상기 제2 화소 전극을 형성하는 단계는 습식 식각을 이용하여 상기 제1 투명 전극층을 패터닝 할 수 있다.
본 발명의 실시예에서, 상기 제1 및 제2 포토레지스트 패턴들을 스트립퍼를 이용하여 제거하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 스위칭 소자는 상기 절연 기판 상에 게이트 금속층을 형성하는 단계 및 상기 게이트 금속층을 패터닝 하여 상기 게이트 라인, 상기 공통 전극 라인 및 상기 스위칭 소자의 제어 단자를 형성하는 단계를 통해 형성될 수 있다.
본 발명의 실시예에서, 상기 스위칭 소자의 제어 단자 상에 반도체 패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 게이트 라인, 공통 전극 라인 및 제어 단자가 형성된 상기 절연 기판 상에 제1 및 제2 반도체 층들 및 데이터 금속층을 순차적으로 형성하는 단계 및 상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인은 상기 데이터 금속층 상에 제3 포토레지스트 층을 도포하는 단계, 상기 제3 포토레지스트 층을 패터닝하여 제1 높이를 갖는 제1 부분 및 제2 높이를 갖는 제2 부분을 포함하는 제3 서브 포토레지스트 패턴을 형성하는 단계 및 상기 제3 서브 포토레지스트 패턴을 식각 방지막으로 하여 상기 데이터 금속층 및 제1 및 제2 반도체 층들을 식각하는 단계에 의해 형성될 수 있다.
본 발명의 실시예에서, 상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인은 상기 제3 서브 포토레지스트 패턴을 식각하여 상기 데이터 금속층의 일부를 노출하는 제3 포토레지스트 패턴을 형성하는 단계 및 상기 제3 포토레지스트 패턴을 식각 방지막으로 하여 상기 데이터 금속층 및 상기 제2 반도체층을 식각하여 상기 제1 반도체층을 노출시키는 단계에 의해 형성될 수 있다.
본 발명의 실시예에서, 상기 제2 마스크는 상기 스위칭 소자의 입력 단자 및 출력 단자에 대응되는 영역에 배치되는 차광부 및 상기 스위칭 소자의 입력 단자 및 출력 단자 사이의 반도체 패턴에 대응되는 영역에 배치되는 반투광부를 포함할 수 있다.
본 발명의 실시예에서, 상기 게이트 라인, 공통 전극 라인 및 제어 단자를 커버하는 게이트 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 제1 콘택홀을 형성하는 단계는 상기 공통 전극 라인 상의 상기 게이트 절연층을 제거할 수 있다.
본 발명의 실시예에서, 상기 제1 화소 전극 및 상기 절연층을 순차적으로 형성하는 단계는 상기 스위칭 소자가 형성된 베이스 기판 상에 제2 투명 전극층을 형성하는 단계, 상기 투명 전극층을 패터닝하여 상기 스위칭 소자의 출력 단자와 직접 접촉하는 상기 제1 화소 전극을 형성하는 단계 및 상기 제1 화소 전극이 형성된 베이스 기판 상에 상기 절연층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에서, 상기 제1 및 제2 포토레지스트 층들은 감 광성 물질을 포함할 수 있다.
상기와 같은 본 발명에 따르면, 패시베이션 층과 공통 전극을 동시에 전면 식각(etch back) 공정을 현상을 통해서 포토레지스트 코팅 트랙에서 해결함으로써 건식 식각 공정 시간을 줄이고 공정 이동 간 손실을 줄일 수 있습니다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I'선을 따라 자른 표시 패널의 단면도이다.
도 3a 내지 3o는 도 1에 도시된 표시 기판의 제조 방법에 관한 단면도들 이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 2는 도 1의 I-I'선을 따라 자른 표시 패널의 단면도이다.
도 1 및 도 2를 참조하면, 화소(180)들은 데이터 라인들(153) 및 상기 게이트 라인들(123)이 교차하고 화소 전극이 형성되는 영역에 의해 정의된다.
상기 화소(116)는 스위칭 소자(117), 제1 화소 전극(161) 및 제2 화소 전극(191)을 포함한다. 상기 스위칭 소자(117)는 게이트 전극(121), 반도체층(141), 소스 전극(151), 및 드레인 전극(152)을 포함한다.
상기 하부 절연 기판(110) 상에는 상기 게이트 전극(121), 공통 전극 라인(122) 및 상기 게이트 라인(123)이 형성된다. 상기 게이트 전극(121)은 상기 게이트 라인(123)으로부터 연장되어 상기 화소(116) 상에 형성된다. 상기 공통 전극 라인(122)은 상기 게이트 라인(123)과 평행하게 형성된다.
상기 게이트 라인(123) 및 상기 게이트 전극(121)이 형성된 상기 하부 절연 기판(110) 상에는 게이트 절연막(130)이 형성된다. 상기 게이트 절연막(130)은 광을 투과시키는 절연물질을 포함하며, 예를 들어, 실리콘 질화물, 실리콘 산화물 등일 수 있다.
상기 게이트 절연막(130) 상에는 상기 반도체 패턴(141)이 형성된다. 상기 반도체 패턴(141)은 연속적으로 적층된 아몰퍼스 실리콘 패턴(141a) 및 n+ 아몰퍼스 실리콘 패턴(141b)을 포함하며, 상기 게이트 전극(121)과 중첩되도록 형성된다. 상기 게이트 절연막(130) 상에는 상기 데이터 라인들(153), 상기 소스 전극(151) 및 상기 드레인 전극(152)이 형성된다.
상기 소스 및 드레인 전극들(151, 152)은 각각 상기 반도체 패턴(141)과 일부 중첩되며, 서로 이격된다. 상기 소스 전극(151)은 상기 데이터 라인(153)으로부터 연장되어 형성되며, 상기 드레인 전극(152)은 상기 제1 화소 전극(161)과 전기적으로 연결된다.
상기 스위칭 소자(117) 및 데이터 라인(153)이 형성된 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(161)이 형성된다. 상기 제1 화소 전극(161)은 상기 드레인 전극(152)과 직접 접촉한다. 상기 제1 화소 전극(161)은 투명 도전성 산화 물질을 포함할 수 있으며, 예를 들어, 산화인듐주석(indium tin oxide; ITO) 또는 산화인듐아연(indium zinc oxide; IZO) 등일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 제1 화소 전극(161)이 형성된 상기 하부 절연 기판(110) 상에는 패시베이션층(170)이 형성된다. 상기 패시베이션층(170)은 상기 제1 화소 전극(161)을 커버한다. 상기 패시베이션층(170)은 상기 공통 전극 라인(122)을 노출시키는 상기 제1 콘택홀(171)을 포함한다. 상기 패시베이션층(170)은 광을 투과 시키는 절연물질을 포함할 수 있으며, 예를 들어, 실리콘 질화물 또는 실리콘 산화물 등일 수 있다.
상기 패시베이션층(170)이 형성된 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(161)과 중첩되는 상기 제2 화소 전극(191)이 형성된다. 상기 제2 화소 전극(191)은 복수의 바(bar) 형상의 전극들 및 상기 전극들 사이에 배치된 복수의 개구부들(192)을 포함한다. 상기 제2 화소 전극(191)은 투명 도전성 산화 물질을 포함할 수 있으며, 예를 들어, 산화인듐주석(Indium Tin Oxide; ITO) 또는 산화인듐아연(Indium Zinc Oxide; IZO) 등일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상부 기판(200)은 상부 절연 기판(210), 차광층(220) 및 컬러필터(230)를 포함한다. 액정 표시 패널은 상기 상부 기판(200)과 상기 표시 기판(100) 사이에 게재된 액정층(300)을 포함한다.
도 3a 내지 3o는 도 1에 도시된 표시 패널의 제조 방법에 관한 단면도들 이다.
도 1, 도 2 및 도 3a를 참조하면, 하부 절연 기판(110) 상에 게이트 금속층(도시되지 않음)을 형성한다. 상기 게이트 금속층을 스퍼터링 공정에 의해 증착될 수 있다. 상기 게이트 금속층은 단일층 또는 다중층일 수 있다.
이어서, 제1 마스크(도시되지 않음)를 이용하여 사진 식각 공정을 통하여 상기 게이트 금속층을 식각하여 게이트 전극(121), 공통 전극 라인(122) 및 게이트 라인(123)을 형성한다.
도 2, 도 3 및 도 3b를 참조하면, 상기 게이트 전극(121), 상기 공통 전극 라인(122) 및 상기 게이트 라인(123)이 형성된 상기 하부 절연 기판(110) 상에 게이트 절연층(130)을 형성한다.
상기 게이트 절연층(130)은 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법을 이용하여 증착될 수 있다. 상기 게이트 절연층(130)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)를 포함할 수 있다. 또한, 상기 게이트 절연층(130)은 재질 및 형성 공정이 서로 다른 이중층 구조로 형성할 수도 있다.
이어서, 상기 게이트 절연층(130)이 형성된 상기 하부 절연 기판(110) 상에 원시 아몰퍼스 실리콘층(140a) 및 n+ 아몰퍼스 실리콘층(140b)을 형성한다. 상기 원시 아몰퍼스 실리콘층(140a) 및 상기 n+ 아몰퍼스 실리콘층(140b)은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 이용하여 동시에 형성할 수 있다.
또는, 상기 원시 아몰퍼스 실리콘층(140a)의 상부에 n+ 이온을 주입하여 n+ 아몰퍼스 실리콘층(140b)을 형성할 수 있다.
이어서, 상기 n+ 아몰퍼스 실리콘층(140b)이 형성된 상기 하부 절연 기판(110) 상에 데이터 금속층(150)을 형성한다. 상기 데이터 금속층(150)을형성하는 물질의 예로서는, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 들 수 있다. 상기 데이터 금속층(150)은 스퍼터링 공정에 의해 증착될 수 있다.
도 1, 도 2 및 도 3c를 참조하면, 상기 데이터 금속층(150)이 형성된 상기 절연기판(110) 상에 제1 포토레지스트 패턴(181a)을 형성한다. 상기 제1 포토레지스트 패턴(181a)은 상기 데이터 금속층(150)이 형성된 상기 절연 기판(110) 상에 제1 포토레지스트층(도시되지 않음)을 형성하고, 상기 1 포토레지스트층을 제1 마스크(10)를 이용하여 노광시킨 후 현상하여 형성할 수 있다. 본발명의 실시예에서는 포지티브(positive) 포토레지스트 물질을 사용하는 것을 예로 들어 설명하나, 네거티브(negative) 포토레지스트 물질을 사용할 수 있다.
상기 제1 마스크(10)는 광을 투과 시키는 투광부(12), 광을 차단 시키는 차광부(14) 및 광의 일부만 투과 시키는 반투광부(16)를 포함한다.
상기 투광부(12)와 대응하는 상기 제1 포토레지스트층은 현상액에 의해 제거된다.
상기 차광부(14)와 대응하는 상기 제1 포토레지스트층은 현상액에 의해서 제거되지 않고 상기 데이터 금속층(150) 위에 제1 두께(T1)로 잔류한다. 상기 제1 두께(T1)는 상기 제1 포토레지스트층의 초기 두께와 실질적으로 동일할 수 있다.
상기 반투광부(16)와 대응하는 상기 제1 포토레지스트층은 일부는 현상액에 의해서 제거되고, 일부가 잔류한다. 이에 따라, 상기 반투광부(16)와 대응하는 영역에는, 상기 제1 포토레지스트층이 제2 두께(T2)로 잔류한다. 상기 제2 두께(T2)는 상기 제1 두께(T1)보다 얇다.
이와 같은 과정을 통해, 상기 데이터 금속층(150) 위에는 상기 제1 포토레지스트 패턴(181a)이 형성된다.
도 1, 도 2 및 도 3d를 참조하면, 상기 제1 포토레지스트 패턴(181a)을 식각 방지막으로 이용하여 상기 데이터 금속층(150), 상기 원시 아몰퍼스 실리콘층(140a) 및 상기 n+ 아몰퍼스 실리콘층(140b)을 식각한다.
상기 데이터 금속층(150), 상기 원시 아몰퍼스 실리콘층(140a) 및 상기 n+ 아몰퍼스 실리콘층(140b)을 부분 식각하여 상기 제1 포토레지스트 패턴(181a)에 의해 커버되는 영역에 대응되는 부분의 상기 데이터 금속층(150), 상기 원시 아몰퍼스 실리콘층(140a) 및 상기 n+ 아몰퍼스 실리콘층(140b)만 잔류한다.
도 1, 도 2 및 도 3e를 참조하면, 상기 제1 포토레지스트 패턴(181a)의 두께를 상기 제2 두께(T2)만큼 제거하여 상기 제2 포토레지스트 패턴(181b)을 형성한다. 상기 제2 포토레지스트 패턴(181b)은 상기 n 데이터 금속층(150)의 일부를 노출시킨다.
도 1, 도 2 및 도 3f를 참조하면, 상기 제2 포토레지스트 패턴(181b)을 식각 방지막으로 이용하여 상기 데이터 금속층(150) 및 상기 n+ 아몰퍼스 실리콘층(140b)의 일부를 제거한다. 상기 데이터 금속층(150) 및 상기 n+ 아몰퍼스 실리콘층(140b)의 일부가 제거됨에 따라 상기 n+ 아몰퍼스 실리콘층(140b)의 하부에 배치된 상기 원시 아몰퍼스 실리콘층(140a)의 일부가 노출된다.
이에 따라, 상기 절연 기판(110) 상에는 상기 소스 전극(151), 상기 소스 전극과 이격된 상기 드레인 전극(152) 및 상기 반도체 패턴(141)이 형성된다.
도 1, 도 2 및 도 3g를 참조하면, 상기 하부 절연 기판(110) 상에 제1 투명 전극층(도시되지 않음)을 형성한다. 상기 제1 투명 전극층은 투명 도전성 산화 물질을 포함할 수 있다. 상기 제1 투명 전극층은 스퍼터링 방법으로 증착될 수 있다.
이어서, 제3 마스크(도시되지 않음)를 이용하여 사진 식각 공정을 통하여 상기 제1 투명 전극층을 식각하여 제1 화소 전극(161)을 형성한다. 상기 제1 화소 전극(161)은 상기 화소(116)에 대응되는 영역에 형성된다. 상기 제1 화소 전극(161)은 상기 드레인 전극(152)과 직접 접촉하도록 형성된다. 상기 제1 화소 전극(161)은 상기 드레인 전극(152)을 통해 데이터 전압을 인가 받는다.
도 1, 도 2 및 도 3h를 참조하면, 상기 하부 절연 기판(110) 상에는 상기 제1 화소 전극(161)을 커버하는 상기 패시베이션층(170)이 형성된다. 상기 패시베이션층(170)은 광을 투과 시키는 절연물질을 포함할 수 있다.
상기 패시베이션층(170)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다.
이어서, 상기 패시베이션층(170) 상에 제2 포토레지스트층(182)을 형성한다. 상기 제2 포토레지스트층(182)은 상기 절연 기판(110) 상에 평탄하게 증착된다. 이때, 상기 제2 포토레지스트층(182)은 상기 제1 화소 전극(161) 상에서 제3 두께(T3)을 갖도록 형성된다.
도1, 도 2 및 도 3i를 참조하면, 상기 제2 포토레지스트층(182) 상부에 제4 마스크(20)를 배치한다. 상기 제2 포토레지스트층(182)을 상기 제4 마스크(20)를 이용하여 노광시킨 후 현상하여 제3 포토레지스트 패턴(182a)을 형성할 수 있다.
상기 제4 마스크(20)는 광을 투과시키는 투광부(22), 광을 차단시키는 차광부(24) 및 광의 일부만 투과시키는 반투광부(26)를 포함한다. 상기 반투과 영역에는 슬릿(slit) 패턴을 둘 수 있다.
상기 투광부(22)는 상기 절연 기판(110) 상에 배치된 상기 공통 전극 라인(122)에 대응되는 영역에 배치된다. 따라서, 상기 투광부(12)에 대응하는 상기 제2 포토레지스트층(182)은 현상액에 의해 제거되어 상기 패시베이션층(170)이 노출된다.
상기 차광부(14)는 상기 절연 기판(110) 상에 배치된 상기 스위칭 소자(117)에 대응되는 영역에 배치된다. 상기 차광부(14)와 대응하는 상기 제2 포토레지스트층(182)은 현상액에 의해서 제거되지 않고 잔류한다.
상기 반투광부(16)는 상기 절연기판 (110) 상에 배치된 상기 제1 화소 전극(161)에 대응되는 영역에 배치된다. 상기 반투광부(16)와 대응하는 상기 제2 포토레지스트층(182)은 일부는 현상액에 의해서 제거되고, 일부가 잔류한다. 이에 따라, 상기 반투광부(16)와 대응하는 영역에는, 일정 간격으로 배치된 복수의 홈부들(H1)이 형성된다. 상기 홈부들(H1)은 상기 제1 화소 전극(161) 상에 형성된 상기 제2 포토레지스트층(182)을 제4 두께(T4)만큼 제거하여 형성된다. 상기 홈부들(H1)에 대응하는 영역의 상기 제2 포토레지스트층(182)은 제5 두께(T5)를 갖는다. 상기 제5 두께(T5)은 상기 제3 두께(T3)와 상기 제4 두께(T4)의 차와 실질적으로 동일하다.
상기와 같은 과정은 통해, 상기 제3 포토레지스트 패턴(182a)이 형성된다.
도 1, 도 2 및 도 3j를 참조하면, 상기 제3 포토레지스트 패턴(182a)을 식각 방지막으로 이용하여 상기 패시베이션층(170)을 식각한다. 이에 따라, 상기 절연 기판(110) 상에는 제1 콘택홀(171)이 형성된다. 상기 제1 콘택홀(171)은 상기 공통 전극 라인(122)을 노출시킨다.
이와 함께, 상기 제3 포토레지스트 패턴(182a)을 에치백(each back)한다. 따라서, 상기 홈부들(H1)에 대응하는 영역에는 상기 제2 포토레지스트층(182)이 모두 제거되어, 상기 제2 포토레지스트층(182)에는 상기 패시베이션층(170)을 노출시키는 제1 홀들(H2)이 생성된다. 상기와 같은 과정을 통해 제4 포토레지스트 패턴(182b)이 형성된다.
도 2, 도 3 및 도 3k를 참조하면, 상기 제4 포토레지스트 패턴(182b) 상에 제2 투명 전극층(190)을 형성한다. 따라서, 상기 제2 투명 전극층(190)은 상기 제1 홀들(H2)에 의해 노출된 상기 패시베이션층(170)을 커버하게 된다. 상기 제2 투명 전극층(190)은 투명 도전성 산화 물질을 포함할 수 있다. 상기 투명 도전성 산화 물질의 예로서는 산화인듐주석(Indium Tin Oxide; ITO) 또는 산화인듐아연(Indium Zinc Oxide; IZO) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 상기 제2 투명 전극층(190)은 스퍼터링 방법으로 증착될 수 있다. 이에 따라, 상기 패시베이션층(170) 상에는 상기 제1 포토레지스트 패턴(181a)이 형성된다.
도 2, 도 3 및 도 3l를참조하면, 상기 제2 투명 전극층(190)이 형성된 상기 절연 기판(110) 상에 제3 포토레지스트층(183)을 형성한다. 상기 제1 화소 전극(161) 상에 배치된 상기 제3 포토레지스트층(183)의 두께는 상기 제5 두께(T5)보다 더 두껍게 도포된다. 따라서, 상기 제3 포토레지스트층(183)은 상기 제1 홀들(H2) 및 상기 제1 콘택홀(171)을 채우고, 상기 제2 투명 전극층(190)을 커버한다.
도 2, 도 3 및 도 3m를 참조하면, 상기 제3 포토레지스트층(183)을 전면 노광한다. 이후, 상기 제3 포토레지스트층(183) 상에 현상액을 도포하여 상기 제3 포토레지스트층(183)을 패터닝 한다.
이 때, 상기 제3 포토레지스트층(183)은 상기 제1 홀들(H2) 및 상기 제1 콘택홀(171)의 일부만 채우고 나머지는 모두 제거된다. 따라서, 전면 노광 에너지는 상기 제1 홀들(H2) 및 상기 제1 콘택홀(171)의 일부만 잔류할 수있도록 조정되어야 한다.
상기 제3 포토레지스트층(183)은 현상액을 도포하여 패터닝 하는 대신 상기 제2 포토레지스트층(182)와 같이 상기 에치백(each back) 공정을 통해 패터닝 할 수 있다. 상기 에치백(each back) 공정을 통해 상기 제3 포토레지스트층(183)은 상기 제1 홀들(H2) 및 상기 제1 콘택홀(171)의 일부만 채우고 나머지는 모두 제거된다.
이와 같은 과정을 통해 제4 포토레지스트 패턴(183a)이 형성된다.
도 2, 도 3 및 도 3n를 참조하면, 상기 제4 포토레지스트 패턴(183a)을 식각 방지막으로 하여 상기 제2 투명 전극층(190)을 패터닝 한다. 상기 제2 투명 전극층(190)은 습식 식각 공정을 통해 패터닝 될 수 있다.
상기 식각 공정을 통해, 상기 제1 홀들(H2) 및 상기 제1 콘택홀(171)에 배치된 제2 투명 전극층(190)을 제외한 나머지 제2 투명 전극층(190)이 모두 제거된다.
도 2, 도 3 및 도 3o를 참조하면, 상기 제3 및 4 포토레지스트 패턴들(182b, 183a)을 제거한다. 상기 제2 투명 전극층(190)이 패터닝 된 상기 절연 기판(110)에 스트립 용액(photoresist striper)을 도포한다. 상기 스트립 용액은 상기 제3 및 4 포토레지스트 패턴들(182b, 183a)에 침투하여 상기 제3 및 4 포토레지스트 패턴들(182b, 183a)을 제거한다. 상기 제3 및 4 포토레지스트 패턴들(182b, 183a)이 상기 절연 기판(110) 상에서 제거됨으로써 상기 제2 화소 전극(191)이 형성된다.
따라서, 본 실시예에 따른 표시 패널이 완성된다.
종래에는 상기 제3 포토레지스트층(183)을 건식 식각을 이용한 전면 에치 백(etch back) 공정으로 패터닝 하였다. 이 경우 제거해야 하는 제3 포토레지스트 층(183)의 양이 공정 조건에 따라서 최소 13000Å 이상이며, 건식 식각 공정에 상당한 시간이 걸렸다. 또한, 상기 제3 포토레지스트 층(183)을 도포한 후 상기 절연 기판(110)을 포함하는 모 기판을 상기 건식 식각 공정을 진행하는 트랙으로 이동시켜야 한다. 따라서, 트랙 이동에도 상당한 시간이 소요되었다.
그러나, 본 실시예에 따른 표시 기판의 제조 방법에서는, 상기 제3 포토레지스트 층(183)을 현상 공정을 이용하여 패터닝 하였다. 따라서 현상 속도 및전면 노광 에너지 정도에 따라서 현상 시간을 조절할 수 있으며, 기존의 건식 식각에 비해 상기 제3 포토레지스트 층(183)의 패터닝에 소요되는 시간을 더줄일 수 있게 되었다. 또한, 현상 공정은 상기 제3 포토레지스트 층(183)을 도포하는 트랙과 동일한 트랙에서 진행할 수있어, 트랙 이동에 소요되는 시간을 절감할 수 있다.
한편, 상기 제3 포토레지스트 패턴(182b)에 따른 전극 형상이 상기 제2 화소 전극(191)의 형상이므로 상기 제3 포토레지스트층(183) 도포 후 미세 패턴을 쉽고 정밀하게 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면, 포토레지스트 층을 패터닝 하는 과정을 현상 공정을 이용하여 진행함으로써, 공정 트랙 이동간 손실 및 공정 시간을 줄일 수 있다. 또한, 제1 포토레지스트 층이 최종 전극 형상을 갖도록 패터닝 한 후 제2 포토레시지스트 층을 도포하므로 미세 패턴을 쉽고 정밀하게 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
121: 게이트 전극 151, 152: 소스, 드레인 전극
141a, 141b: 반도체층 130, 170: 절연층
161, 191: 제1 및 제2 화소 전극
181, 182, 183: 포토레지스트층
181a, 181b, 182a, 182b, 183a:포토레지스트 패턴

Claims (20)

  1. 절연 기판 상에 공통 전극 라인, 게이트 라인, 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인에 연결된 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자가 형성된 상기 절연 기판 상에 제1 화소 전극 및 절연층을 순차적으로 형성하는 단계;
    상기 절연층이 형성된 절연 기판 상에, 상기 공통 전극 라인 상에 형성된 제1 홀 및 상기 제1 화소 전극 상에 형성된 제2 홀을 포함하는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴이 형성된 상기 절연 기판 상에 제1 투명 전극층을 도포하는 단계;
    상기 제1 투명 전극 층이 형성된 상기 절연 기판 상에 제2 포토레지스트 층을 형성하는 단계;
    상기 제2 포토레지스트 층을 노광 및 현상하여 제1 및 제2 홀들 내에 잔류하는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 이용하여 상기 제1 투명 금속층을 패터닝하여 상기 공통 전극 라인과 접촉하고 복수의 개구부를 포함하는 제2 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  2. 제1 항에 있어서, 상기 제1 포토레지스트 패턴의 상기 제1 및 2 홀들에 대응하는 제1 투명 금속층 부분이 상기 제2 화소 전극을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제2 항에 있어서, 상기 제1 마스크는 상기 스위칭 소자에 대응되는 영역에 배치되는 차광부, 상기 공통 전극 라인에 대응되는 영역에 배치되는 투광부 및 상기 제1 화소 전극에 대응되는 영역에 배치되는 슬릿을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  4. 제3 항에 있어서, 상기 제1 포토레지스트 패턴을 형성하는 단계는,
    상기 제1 포토레지스트 층을 상기 투광부를 이용하여 상기 공통 전극 라인 상의 상기 절연층을 노출하는 상기 제1 홀 및 상기 슬릿부를 이용하여 상기 제1 화소 전극 위에 홈들을 포함하는 제1 서브 포토레지스트 패턴을 형성하는 단계;
    상기 제1 서브 포토레지스트 패턴을 식각 방지막으로 하여 상기 절연층을 관통하는 상기 제1 콘택홀을 형성하는 단계; 및
    상기 제1 서브 포토레지스트 패턴을 전면 에치백 하여 상기 제1 포토 레지스트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제4 항에 있어서, 상기 홈들은 상기 제1 홀의 깊이 보다 작은 제2 깊이를 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제5 항에 있어서, 상기 제1 포토레지스트 패턴을 형성하는 단계는 상기 홈부들을 에치백하여 상기 절연층을 노출하는 상기 제2 홀들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제5 항에 있어서, 상기 제2 포토레지스트 층의 두께는 상기 제2 홀들의 깊이보다 두껍게 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제5 항에 있어서, 상기 제2 포토레지스트 패턴을 형성하는 단계는 상기 제2 포토레지스트 층을 전면 노광하는 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제5 항에 있어서, 상기 제2 화소 전극을 형성하는 단계는 습식 식각을 이용하여 상기 제1 투명 전극층을 패터닝 하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제5 항에 있어서, 상기 제1 및 제2 포토레지스트 패턴들을 스트립퍼를 이용하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제5 항에 있어서, 상기 스위칭 소자를 형성하는 단계는,
    상기 절연 기판 상에 게이트 금속층을 형성하는 단계; 및
    상기 게이트 금속층을 패터닝 하여 상기 게이트 라인, 상기 공통 전극 라인 및 상기 스위칭 소자의 제어 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제11 항에 있어서, 상기 스위칭 소자의 제어 단자 상에 반도체 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12 항에 있어서,
    상기 게이트 라인, 공통 전극 라인 및 제어 단자가 형성된 상기 절연 기판 상에 제1 및 제2 반도체 층들 및 데이터 금속층을 순차적으로 형성하는 단계; 및
    상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13 항에 있어서, 상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인을 형성하는 단계는
    상기 데이터 금속층 상에 제3 포토레지스트 층을 도포하는 단계;
    상기 제3 포토레지스트 층을 패터닝하여 제1 높이를 갖는 제1 부분 및 제2 높이를 갖는 제2 부분을 포함하는 제3 서브 포토레지스트 패턴을 형성하는 단계; 및
    상기 제3 서브 포토레지스트 패턴을 식각 방지막으로 하여 상기 데이터 금속층 및 제1 및 제2 반도체 층들을 식각하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14 항에 있어서, 상기 반도체 층 및 데이터 금속층을 패터닝 하여 상기 스위칭 소자의 입력 단자, 상기 스위칭 소자의 출력 단자 및 상기 스위칭 소자의 입력 단자와 연결된 상기 데이터 라인을 형성하는 단계는
    상기 제3 서브 포토레지스트 패턴을 식각하여 상기 데이터 금속층의 일부를 노출하는 제3 포토레지스트 패턴을 형성하는 단계; 및
    상기 제3 포토레지스트 패턴을 식각 방지막으로 하여 상기 데이터 금속층 및 상기 제2 반도체층을 식각하여 상기 제1 반도체층을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15 항에 있어서, 상기 제2 마스크는 상기 스위칭 소자의 입력 단자 및 출력 단자에 대응되는 영역에 배치되는 차광부 및 상기 스위칭 소자의 입력 단자 및 출력 단자 사이의 반도체 패턴에 대응되는 영역에 배치되는 반투광부를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제11 항에 있어서, 상기 게이트 라인, 공통 전극 라인 및 제어 단자를 커버하는 게이트 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제17 항에 있어서, 상기 제1 콘택홀을 형성하는 단계는 상기 공통 전극 라인 상의 상기 게이트 절연층을 제거하는 것을 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제11 항에 있어서, 상기 제1 화소 전극 및 상기 절연층을 순차적으로 형성하는 단계는
    상기 스위칭 소자가 형성된 베이스 기판 상에 제2 투명 전극층을 형성하는 단계;
    상기 투명 전극층을 패터닝하여 상기 스위칭 소자의 출력 단자와 직접 접촉하는 상기 제1 화소 전극을 형성하는 단계; 및
    상기 제1 화소 전극이 형성된 베이스 기판 상에 상기 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제1 항에 있어서, 상기 제1 및 제2 포토레지스트 층들은 감광성 물질을 포함 하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020100139830A 2010-12-31 2010-12-31 표시 기판의 제조 방법 KR20120077756A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139830A KR20120077756A (ko) 2010-12-31 2010-12-31 표시 기판의 제조 방법
US13/166,706 US8476093B2 (en) 2010-12-31 2011-06-22 Method of manufacturing a display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139830A KR20120077756A (ko) 2010-12-31 2010-12-31 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120077756A true KR20120077756A (ko) 2012-07-10

Family

ID=46381100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139830A KR20120077756A (ko) 2010-12-31 2010-12-31 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US8476093B2 (ko)
KR (1) KR20120077756A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089252A (ko) * 2014-01-27 2015-08-05 삼성디스플레이 주식회사 표시 기판 및 표시 기판용 모기판의 제조 방법
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367140B1 (ko) * 2006-12-26 2014-03-14 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR20100006678A (ko) 2008-07-10 2010-01-21 삼성전자주식회사 박막의 미세 패터닝 방법 및 이를 이용한 표시 기판의 제조방법
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101492106B1 (ko) 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101749757B1 (ko) * 2010-11-03 2017-07-04 엘지디스플레이 주식회사 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
KR101881020B1 (ko) * 2010-12-02 2018-07-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 형성 방법
KR20120060664A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 장치 및 표시 장치 제조 방법
KR20120108336A (ko) * 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20130011856A (ko) * 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법

Also Published As

Publication number Publication date
US20120171793A1 (en) 2012-07-05
US8476093B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
KR101264722B1 (ko) 액정표시장치의 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
KR20080042755A (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20130131701A (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR20100100693A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
JP2003021844A (ja) 液晶表示装置用アレー基板製造方法
KR20120057111A (ko) 액정표시장치 제조방법
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
KR102083641B1 (ko) 표시패널 및 이의 제조방법
KR20120075207A (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
KR20160020664A (ko) 표시장치와 그 제조 방법
US8144302B2 (en) Display substrate and method for manufacturing the same
KR20120077756A (ko) 표시 기판의 제조 방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR20080054176A (ko) 반투과 마스크 및 그 제조방법
KR20090095988A (ko) 표시 기판 및 이의 제조 방법
JP2003207804A (ja) 液晶用マトリクス基板の製造方法
KR20120060048A (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
US10714513B2 (en) Array substrate and manufacturing method thereof, liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right