KR20120075803A - 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120075803A
KR20120075803A KR1020100137655A KR20100137655A KR20120075803A KR 20120075803 A KR20120075803 A KR 20120075803A KR 1020100137655 A KR1020100137655 A KR 1020100137655A KR 20100137655 A KR20100137655 A KR 20100137655A KR 20120075803 A KR20120075803 A KR 20120075803A
Authority
KR
South Korea
Prior art keywords
gate insulating
gate
electrode
transparent substrate
layer
Prior art date
Application number
KR1020100137655A
Other languages
English (en)
Inventor
이슬
김대환
최병국
임훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100137655A priority Critical patent/KR20120075803A/ko
Publication of KR20120075803A publication Critical patent/KR20120075803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 탑 게이트 구조를 갖는 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판은, 투명 기판; 상기 투명 기판 위에 형성된 소스 전극; 상기 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극; 일측 변은 상기 소스 전극과 중첩하고 타측 변은 상기 드레인 전극과 중첩하는 산화물 반도체를 포함하는 채널층; 상기 채널층과 동일한 크기를 갖고 상기 채널층 위에 직접 접촉하는 제1 게이트 절연막; 상기 제1 게이트 절연막이 형성된 상기 투명 기판 전면에 형성된 제2 게이트 절연막; 그리고 상기 제2 게이트 절연막 위에서 상기 채널층과 중첩하는 게이트 전극을 포함한다. 본 발명은, 소자의 물성 저하를 방지하면서 고 성능의 평판 표시장치용 박막 트랜지스터 기판을 제작할 수 있다.

Description

산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법{Thin Film Transistor Substrate Including Oxide Semiconductor And Method For Manufacturing The Same}
본 발명은 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 탑 게이트(Top Gate) 구조를 갖는 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
최근, 휴대폰(Mobile Phone), 개인용 휴대 정보 단말기(Personal Digital Assistant), 노트북 컴퓨터와 같은 휴대용 전자기기가 발전함에 따라 경박단소용의 표시장치뿐만 아니라, 고 화질의 대형 표시장치에 대한 요구가 증가함에 따라 평판표시장치(Flat Panel Display Device)가 널리 연구되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광장치 (Electroluminescence Device: EL) 등이 있다. 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동 수단이라는 이유로 하여 박막 트랜지스터가 매트릭스 배열로 배치된 기판을 이용한 액정표시장치 혹은 유기전계발광표시장치 등이 각광을 받고 있다.
이와 같은 능동 매트릭스(Active Matric) 방식의 박막 트랜지스터 기판은 비정질실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor: a-Si TFT)를 스위칭 소자로 사용하여 화소를 구동하는 방식이다. 비정질 실리콘은 제조비용이 저렴하고 저온에서 제작이 가능하다는 점 때문에, 평판 표시장치용 박막 트랜지스터 기판의 스위칭 소자로 주로 사용하고 있다.
그러나, 비정질실리콘은 이동도(mobility)가 매우 작고 정전특성이 나쁘기 때문에, 대면적 고화질의 표시소자를 제작하는 경우 화질이 저하되는 문제가 있다. 이러한 문제를 해결하기 위해 다결정실리콘으로 박막 트랜지스터를 제작하는 방법이 제안되고 있다. 그러나, 다결정실리콘으로 이루어진 박막 트랜지스터는 제조비용이 고가이고 대면적으로 형성할 경우 특성을 균일하게 하는 것이 어려우며, 고온에서 공정이 이루어진다는 문제점이 있다. 더욱이, 비정질실리콘과 마찬가지로 다결정실리콘은 정전특성이 좋지 않다는 문제점도 가지고 있다.
이러한 문제를 해결하기 위해, 최근 산화물 반도체를 이용한 산화물 박막 트랜지스터가 제아되었다. 산화물 박막 트랜지스터는 제조공정이 저온에서 이루어질 뿐만 아니라 비정질실리콘이나 다결정실리콘에 비해 정전특성이 우수하기 때문에 평판 표시장치용 박막 트랜지스터 기판에 적용할 경우 저렴한 가격으로 균일한 특성의 스위칭 소자를 형성할 수 있다는 장점이 있다.
산화물 반도체로서 가장 가능성이 있는 물질로 아몰퍼스-산화인듐갈륨아연 (a-InGaZnO4: a-IGZO)이 있다. a-IGZO는 기존의 a-Si의 장비로 우수한 특성을 확보할 수 있어, 추가 장비 투자가 발생하지 않는다는 점이다. a-IGZO의 증착 방식으로는 여러 가지가 있을 수 있으나, 스퍼터(Sputter)를 이용하는 방식이 상용화에 가장 우수하다. 또한, 산화물 반도체를 포함하는 박막 트랜지스터의 구조로는 백 채널 에치(Back Channel Etch) 방식과 에치 스토퍼(Etch Stopper) 방식을 모두 고려할 수 있다. 특히, 에치 스토퍼 방식이 소자의 특성면에서 더 우수하다.
산화물 반도체를 포함하는 박막 트랜지스터의 경우, 바텀 게이트(Bottom Gate) 구조를 적용할 수도 있다. 그러나, 평판 표시장치용 박막 트랜지스터 기판의 경우에, 바텀 게이트 구조는 산화물 반도체가 빛에 노출되는 문제가 있다. 산화물 반도체는 빛에 취약하기 때문에 평판 표시장치용 박막 트랜지스터에 적용할 경우 바텀 게이트 구조로는 양질의 품질을 기대할 수 없다.
본 발명의 목적은 종래 기술에 의한 문제점을 극복하기 위해 고안된 것으로서, 산화물 반도체 물질을 포함한 탑 게이트 구조의 스위칭 소자를 구비한 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은 산화물 반도체를 패턴하는 공정에서 산화물 반도체가 손상되는 것을 방지하는 구조를 갖는 탑 게이트 구조의 산화물 반도체 물질을 포함하는 스위칭 소자를 구비한 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다.
본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판은, 투명 기판; 상기 투명 기판 위에 형성된 소스 전극; 상기 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극; 일측 변은 상기 소스 전극과 중첩하고 타측 변은 상기 드레인 전극과 중첩하는 산화물 반도체를 포함하는 채널층; 상기 채널층과 동일한 크기를 갖고 상기 채널층 위에 직접 접촉하는 제1 게이트 절연막; 상기 제1 게이트 절연막이 형성된 상기 투명 기판 전면에 형성된 제2 게이트 절연막; 그리고 상기 제2 게이트 절연막 위에서 상기 채널층과 중첩하는 게이트 전극을 포함한다.
상기 소스 전극과 연결되고 상기 투명 기판 위에서 세로 방향으로 진행하는 데이터 배선; 상기 게이트 전극과 연결되고 상기 투명 기판 위에서 가로 방향으로 진행하는 게이트 배선; 그리고 상기 데이터 배선과 상기 게이트 배선이 교차하여 형성하는 영역 내에서 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 한다.
상기 채널층은, 인듐갈륨아연산화물을 포함하는 것을 특징으로 한다.
상기 제1 게이트 절연막은 산화 실리콘을 포함하는 것을 특징으로 한다.
상기 제1 게이트 절연막은 두께가 500Å 내지 1000Å인 것을 특징으로 한다.
상기 제2 게이트 절연막은 산화 실리콘 및 질화 실리콘 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 제2 게이트 절연막은 두께가 2000Å 이상인 것을 특징으로 한다.
또한, 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 제조 방법은, 투명 기판 위에서 일정 간격 이격하여 대향하는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극이 형성된 상기 투명 기판 위에 산화물 반도체 층과 제1 절연층을 연속으로 전면 증착하는 단계; 상기 산화물 반도체 층과 상기 제1 절연층을 동시에 패턴하여 채널층과 제1 게이트 절연막을 형성하는 단계; 상기 채널층과 상기 제1 게이트 절연막이 형성된 상기 투명 기판 전면에 제2 게이트 절연막을 도포하는 단계; 그리고 상기 제2 게이트 절연막 위에서 상기 채널층과 중첩하는 게이트 전극을 형성하는 단계를 포함한다.
상기 제1 절연층은, 300℃ 이하의 공정으로 산화 실리콘을 500Å 내지 1000Å 두께로 증착하는 것을 특징으로 한다.
상기 소스 전극을 형성하는 단계에서, 상기 소스 전극에 연결되며 상기 투명 기판 상에서 세로 방향으로 진행하는 데이터 배선을 더 형성하고; 상기 게이트 전극을 형성하는 단계에서, 상기 게이트 전극에 연결되며 상기 투명 기판 상에서 가로 방향으로 진행하는 게이트 배선을 더 형성하고; 상기 데이터 배선과 상기 게이트 배선이 교차하며 형성하는 영역 내에, 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판은, 산화물 반도체 층 위에 제1 게이트 절연막을 연속으로 증착하고 채널층을 형성함으로써, 채널층 형성 공정에서 산화물 반도체 층이 손상되는 것을 방지할 수 있다. 따라서, 소자의 물성 저하를 방지하면서 고 성능의 평판 표시장치용 박막 트랜지스터 기판을 제작할 수 있다.
도 1은 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2a 내지 도 2e는 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들.
이하, 첨부한 도면을 참조하여 본 발명에 의한 바람직한 실시 예들을 설명한다. 도 1은 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 구조를 나타내는 평면도이다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은 액정 표시장치나 유기전계발광 표시장치에서 사용하는 기판이다. 평판 표시장치는, 박막 트랜지스터 기판과 대향하여 부착되는 칼라필터 기판을 더 구비한다. 본 발명에서는 박막 트랜지스터 기판의 구조에 관련된 것이므로, 화소를 구동하기 위한 박막 트랜지스터가 매트릭스 형상으로 배치된 박막 트랜지스터 기판을 중심으로 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들이다. 도 2a 내지 도 2e는 도 1에서 절취선 I-I'로 자른 단면으로 나타내었다. 도 1 및 도 2a 내지 2e를 참조하여 본 발명의 바람직한 실시 예에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판을 제조하는 과정을 설명한다.
투명 기판(SUB) 위에 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)를 도포하고, 제1 마스크 공정으로 패턴하여 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 게이트 배선(GL)과 데이터 배선(DL)이 교차하여 형성하는 화소 영역 내에 형성된다. (도 2a)
화소 전극(PXL)이 형성된 투명 기판(SUB) 위에 소스-드레인 금속 물질을 증착하고 제2 마스크 공정으로 패턴하여, 소스 전극(S) 및 드레인 전극(D)을 형성한다. 소스 전극(S)은 투명 기판(SUB) 위에서 세로 방향으로 진행하는 데이터 배선(DL)에 연결될 수 있다. 드레인 전극(D)은 소스 전극(S)과 일정 거리 이격하여 대향하도록 형성되며 화소 전극(PXL)과 직접 면접촉을 이룬다. (도 2b)
본 실시 예에서는 화소 전극(PXL)이 드레인 전극(D)보다 먼저 형성된 구조를 설명하였다. 그러나, 경우에 따라서는, 소스 전극(S)과 드레인 전극(D)을 먼저 형성한 후에, 화소 전극(PXL)을 그 다음에 형성할 수도 있다.
또한, 도면으로 나타내지는 않았으나, 소스 전극(S)과 드레인 전극(D) 상부에는 이후에 형성할 채널층과의 오믹 접촉을 위해 오믹 접촉층을 더 형성할 수 있다. 오믹 접촉층은 소스-드레인 금속 물질 위에 불순물이 포함된 산화물 반도체 물질을 연속으로 증착한 후, 동시에 패턴하여 소스 전극(S), 드레인 전극(D) 그리고 오믹 접촉층을 형성할 수 있다.
소스 전극(S)과 드레인 전극(D)이 완성된 투명 기판(SUB) 위에 산화물 반도체 층(I)을 전면 증착한다. 이어서, 제1 게이트 절연막(100)을 전면 증착한다. 산화물 반도체 층(I)은 비정질 인듐갈륨아연산화물을 포함할 수 있다. 제1 게이트 절연막(100)은 이후에 산화물 반도체 층(I)을 패턴하는 공정에서 사용하는 식각 물질에 의해 표면이 손상되는 것을 방지하기 위한 것으로 500Å ~ 1000Å 정도의 두께이면 충분하다. 특히, 제1 게이트 절연막(100)은 산화물 반도체 층(I)의 상부 표면을 보호하기 위한 것이므로, 300℃ 이하의 저온 공정에서 산화 실리콘(SiO2)으로 형성하는 것이 바람직하다.
그리고, 제1 게이트 절연막(100) 위에 포토레지스트 물질을 도포한다. 제3 마스크 공정으로 포토레지스트 물질을 패턴하여 반도체 채널층을 형성하기 위한 포토 패턴(PR)을 형성한다. (도 2c)
포토 패턴(PR)을 이용하여 제1 게이트 절연막(100)과 산화물 반도체 층(I)을 동시에 식각하여 반도체 채널층(A)과 제1 게이트 절연막(100)을 형성한다. 이 패턴 공정에서 반도체 채널층(A)의 상부 표면에는 제1 게이트 절연막(100)이 덮고 있어서, 식각 물질에 의해 공격을 받지 않는다. 반도체 채널층(A)과 제1 게이트 절연막(100)이 완성된 투명 기판(SUB) 전면에 제2 게이트 절연막(200)을 도포한다. 제2 게이트 절연막(200)은 게이트 전극과의 절연을 위한 층으로서, 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)를 포함할 수 있다. 또한, 반도체 채널층(A)이 제1 게이트 절연막(100)에 의해 보호되고 있으므로, 고온 공정에서 형성할 수도 있다. 제2 게이트 절연막(200)은 절연 특성을 위한 것으로 적어도 2000Å 정도의 두께로 형성하는 것이 바람직하다.
제2 게이트 절연막(200) 위에 금속 물질을 증착하고 제4 마스크 공정으로 패턴하여 게이트 전극(G)을 형성한다. 게이트 전극(G)은 반도체 채널층(A)과 중첩하도록 형성하는 것이 바람직하다. 또한, 게이트 전극(G)은 투명 기판(SUB) 위에서 가로 방향으로 진행하는 게이트 배선(GL)에 연결될 수 있다. (도 2d)
이로써, 게이트 전극(G), 반도체 채널층(A), 소스 전극(S) 및 드레인 전극(D)를 포함하는 박막 트랜지스터(T)가 완성된다. 화소 전극(PXL)과 연결된 박막 트랜지스터(T)가 완성된 투명 기판(SUB) 위 전면에 보호막(PAS)를 형성하여 평판 표시장치용 박막 트랜지스터 기판을 완성한다. (도 2e)
본 발명에 의한 산화물 반도체를 포함한 박막 트랜지스터 기판은 탑 게이트 구조의 스위칭 소자를 포함한다. 이로써, 빛에 의한 소자 특성 저하를 방지하는 구조를 갖는다. 더구나, 산화물 반도체 채널층 상부에는 제1 게이트 절연막으로 보호를 하여 패턴 공정에서 산화물 반도체 채널층이 물리적으로 손상되는 것을 방지한다. 이로써 소자 물성 저하를 방지하는 구조를 갖는 산화물 반도체를 포함한 평판 표시장치용 박막 트랜지스터 기판을 얻을 수 있다.
T: 박막 트랜지스터 GL: 게이트 배선
DL: 데이터 배선 G: 게이트 전극
A: 반도체 채널층 I: 산화물 반도체 층
S: 소스 전극 D: 드레인 전극
PAS: 보호막 PXL: 화소 전극
100: 제1 게이트 절연막 200: 제2 게이트 절연막
SUB: 투명 기판 PR: 포토 패턴

Claims (10)

  1. 투명 기판;
    상기 투명 기판 위에 형성된 소스 전극;
    상기 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극;
    일측 변은 상기 소스 전극과 중첩하고 타측 변은 상기 드레인 전극과 중첩하는 산화물 반도체를 포함하는 채널층;
    상기 채널층과 동일한 크기를 갖고 상기 채널층 위에 직접 접촉하는 제1 게이트 절연막;
    상기 제1 게이트 절연막이 형성된 상기 투명 기판 전면에 형성된 제2 게이트 절연막; 그리고
    상기 제2 게이트 절연막 위에서 상기 채널층과 중첩하는 게이트 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 소스 전극과 연결되고 상기 투명 기판 위에서 세로 방향으로 진행하는 데이터 배선;
    상기 게이트 전극과 연결되고 상기 투명 기판 위에서 가로 방향으로 진행하는 게이트 배선; 그리고
    상기 데이터 배선과 상기 게이트 배선이 교차하여 형성하는 영역 내에서 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제 1 항에 있어서,
    상기 채널층은, 인듐갈륨아연산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 제1 게이트 절연막은 산화 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제 1 항에 있어서,
    상기 제1 게이트 절연막은 두께가 500Å 내지 1000Å인 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제 1 항에 있어서,
    상기 제2 게이트 절연막은 산화 실리콘 및 질화 실리콘 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제 1 항에 있어서,
    상기 제2 게이트 절연막은 두께가 2000Å 이상인 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 투명 기판 위에서 일정 간격 이격하여 대향하는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극이 형성된 상기 투명 기판 위에 산화물 반도체 층과 제1 절연층을 연속으로 전면 증착하는 단계;
    상기 산화물 반도체 층과 상기 제1 절연층을 동시에 패턴하여 채널층과 제1 게이트 절연막을 형성하는 단계;
    상기 채널층과 상기 제1 게이트 절연막이 형성된 상기 투명 기판 전면에 제2 게이트 절연막을 도포하는 단계; 그리고
    상기 제2 게이트 절연막 위에서 상기 채널층과 중첩하는 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 제1 절연층은, 300℃ 이하의 공정으로 산화 실리콘을 500Å 내지 1000Å 두께로 증착하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
  10. 제 8 항에 있어서,
    상기 소스 전극을 형성하는 단계에서, 상기 소스 전극에 연결되며 상기 투명 기판 상에서 세로 방향으로 진행하는 데이터 배선을 더 형성하고;
    상기 게이트 전극을 형성하는 단계에서, 상기 게이트 전극에 연결되며 상기 투명 기판 상에서 가로 방향으로 진행하는 게이트 배선을 더 형성하고;
    상기 데이터 배선과 상기 게이트 배선이 교차하며 형성하는 영역 내에, 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
KR1020100137655A 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법 KR20120075803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100137655A KR20120075803A (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100137655A KR20120075803A (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120075803A true KR20120075803A (ko) 2012-07-09

Family

ID=46709631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100137655A KR20120075803A (ko) 2010-12-29 2010-12-29 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120075803A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946008B2 (en) 2012-10-29 2015-02-03 Samsung Display Co., Ltd. Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20160056486A (ko) * 2014-11-11 2016-05-20 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9553203B2 (en) 2014-01-13 2017-01-24 Samsung Display Co., Ltd. Display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946008B2 (en) 2012-10-29 2015-02-03 Samsung Display Co., Ltd. Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
US9553203B2 (en) 2014-01-13 2017-01-24 Samsung Display Co., Ltd. Display panel
KR20160056486A (ko) * 2014-11-11 2016-05-20 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US9891488B2 (en) Array substrate and manufacture method thereof
US10964790B1 (en) TFT substrate and manufacturing method thereof
US10998342B2 (en) Array substrate and manufacturing method thereof
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
US9589991B2 (en) Thin-film transistor, manufacturing method thereof, display substrate and display device
US8609460B2 (en) Semiconductor structure and fabricating method thereof
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
US9761617B2 (en) Method for manufacturing array substrate, array substrate and display device
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
US10784287B2 (en) TFT substrate and manufacturing method thereof
US20180175073A1 (en) Array substrate, manufacturing method thereof and display device
US9684217B2 (en) Array substrate, method for manufacturing the same and liquid crystal display device
TWI555183B (zh) 薄膜電晶體以及畫素結構
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
US8803144B2 (en) Thin film transistor susbtrate including oxide semiconductor
KR20120075803A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법
US20140131699A1 (en) Thin film transistor display panel and method of manufacturing the same
KR102162888B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR20140111527A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid