KR20120067509A - 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법 - Google Patents

메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법 Download PDF

Info

Publication number
KR20120067509A
KR20120067509A KR1020100128942A KR20100128942A KR20120067509A KR 20120067509 A KR20120067509 A KR 20120067509A KR 1020100128942 A KR1020100128942 A KR 1020100128942A KR 20100128942 A KR20100128942 A KR 20100128942A KR 20120067509 A KR20120067509 A KR 20120067509A
Authority
KR
South Korea
Prior art keywords
command
column
row
memory device
address
Prior art date
Application number
KR1020100128942A
Other languages
English (en)
Inventor
문영석
이형동
이정우
신상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100128942A priority Critical patent/KR20120067509A/ko
Priority to US13/299,497 priority patent/US20120155200A1/en
Publication of KR20120067509A publication Critical patent/KR20120067509A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법이 개시된다. 메모리 시스템은, 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 상기 컨트롤러가 상기 메모리 장치에 로우 커맨드를 인가하기 위한 제 1 채널 및 상기 컨트롤러가 상기 메모리 장치에 컬럼 커맨드를 인가하기 위한 제 2 채널을 포함한다.

Description

메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법{MEMORY DEVICE, MEMORY SYSTEM INCLUDING THE SAME AND CONTROL METHOD THEREOF}
본 발명은 메모리 장치와 이를 포함하는 메모리 시스템 및 그 제어 방법에 관한 것이다.
주지된 바와 같이, 메모리 장치는 다수의 뱅크(Bank)를 포함하는 메모리 셀 영역과, 메모리 셀 영역에서의 데이터 입출력을 제어하기 위한 주변 회로들로 구성된다. 뱅크는 데이터를 저장하는 메모리 셀들의 집합체이며, 메모리 셀들은 다수의 로우(Row)와 컬럼(Column) 사이에 배열되어 셀 어레이(Cell Array)를 형성한다. 각각의 로우와 컬럼에는 소정의 어드레스가 설정되어 있다.
메모리 장치에서 하나의 뱅크에서의 데이터 억세스 동작은, 인가된 로우 어드레스에 대응되는 워드라인(Word line)을 액티브(Active) 상태로 증폭시키는 단계와, 증폭된 워드라인 중 인가된 컬럼 어드레스에 대응되는 비트라인(Bit line)의 메모리 셀로부터 데이터를 출력하거나 메모리 셀에 데이터를 입력하는 단계, 이후 워드라인을 프리차지(Precharge)하는 단계로 이루어진다. 이와 같이, 메모리 셀 영역에서의 동작은 워드라인을 제어하는 동작과 비트라인을 제어하는 동작으로 구분되는데, 본 명세서에서는 전자를 로우 동작, 후자를 컬럼 동작이라 부르기로 한다. 또한, 로우 동작을 위해 인가되는 커맨드를 로우 커맨드, 컬럼 동작을 위해 인가되는 커맨드를 컬럼 커맨드라 부르기로 한다.
도 1은 종래 기술에 의한 메모리 장치의 구성도이다.
도 1을 참조하면, 종래의 메모리 장치는 커맨드 디코더(101), 어드레스 저장부(103), 뱅크 선택부(105) 및 메모리 셀 영역(107)을 포함한다. 메모리 셀 영역(107)이 8개의 뱅크(BANK0 ~ BANK7)를 포함하는 것으로 가정한다.
커맨드 디코더(101)는 칩 선택 신호(/CS)가 '로우'(Low)일 때 동작하며, 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 신호(/CAS) 및 라이트 인에이블 신호(/WE)의 조합으로 입력되는 커맨드를 디코딩하여 내부 커맨드(ICMD)를 생성한다.
어드레스 저장부(103)는 커맨드에 대응하여 입력되는 어드레스(ADD)를 저장하였다가, 이 중 뱅크 어드레스(BADD)는 뱅크 선택부(105)로, 로우 어드레스(RADD)와 컬럼 어드레스(CADD)는 메모리 셀 영역(107)의 모든 뱅크(BANK0 ~ BANK7)로 전달한다.
뱅크 선택부(105)는 커맨드 디코더(101)에서 생성된 내부 커맨드(ICMD)를 입력받은 뱅크 어드레스(BADD)에 대응되는 뱅크로 전달한다.
따라서 제 1 ~ 8 뱅크(BANK0 ~ BANK7)는 각각 대응되는 제 1 ~ 8 내부 커맨드(ICMD_B<0:7>)를 인가받고, 로우 어드레스(RADD)와 컬럼 어드레스(CADD)를 이용하여 로우 동작 또는 컬럼 동작을 수행한다.
도 2는 도 1의 메모리 장치에서 라이트 및 리드 동작 수행시 인가되는 커맨드를 클럭(CLK) 주기에 따라 나타낸 도면이다.
도 2에서, 메모리 셀 영역(107)의 8개 뱅크(BANK0 ~ BANK7) 각각에 대한 5회의 라이트(Write) 동작과 5회의 리드(Read) 동작이 순차적으로 수행된다. A0 ~ A7은 각각 BANK0 ~ BANK7 내의 특정 워드라인을 액티브시키는 로우 커맨드이고, P0 ~ P7은 각각 BANK0 ~ BANK7 내의 액티브된 워드라인을 프리차지시키는 로우 커맨드이다. W0 ~ W7은 각각 BANK0 ~ BANK7 내의 특정 비트라인에 데이터를 입력하는, 즉 라이트(Write) 동작을 위한 컬럼 커맨드이고, R0 ~ R7은 각각 BANK0 ~ BANK7 내의 특정 비트라인으로부터 데이터를 출력하는, 즉 리드(Read) 동작을 위한 컬럼 커맨드이다.
기본적인 스펙(spec.)은 다음과 같다.
tRAS(하나의 뱅크를 액티브하였다가 프리차지하기까지의 시간) = 15(tCLK),
tRP(하나의 뱅크를 프리차지하였다가 다시 액티브하기까지의 시간) = 7(tCLK),
tRRD(RAS to RAS Delay) = 5(tCLK),
tRCDW(라이트 동작시 RAS to CAS Delay) = 5(tCLK),
tRCDR(리드 동작시 RAS to CAS Delay) = 8(tCLK),
tFAW(Four Activate Window Delay) = 25(tCLK)
라이트 동작을 위해 1번 클럭에서 A0 커맨드가 인가되었고, tRRD = 5, tRCDW = 5이므로, 6번 클럭에서 A1 커맨드와 W0 커맨드가 동시에 인가될 수 있다. 그러나, 하나의 커맨드 채널을 통해 커맨드를 인가하다 보니 A1 커맨드를 먼저 인가하고 W0 커맨드는 다음 클럭에 인가할 수밖에 없게 된다. 마찬가지로, 11번 클럭에서도 A2 커맨드를 인가하기 위해 W0 커맨드가 한 클럭 뒤로 밀려났다. 이런 식으로, 로우 커맨드가 인가되는 시점에서는 컬럼 커맨드가 계속 한 클럭씩 뒤로 밀리는 것을 볼 수 있다.
즉, 도 1에 도시된 종래의 메모리 장치에서는 로우 커맨드와 컬럼 커맨드가 동일한 채널을 통해 커맨드 디코더(101)로 인가되므로, 서로 다른 뱅크에 대한 로우 커맨드와 컬럼 커맨드가 동시에 인가되지 못하고 이 중 하나는 지연되어 순차적으로 인가될 수밖에 없어, 서로 다른 뱅크에서 동시에 로우 동작과 컬럼 동작을 수행할 수 없게 된다. 따라서, 입출력 데이터의 대역폭이 일정 수준으로 제한되며, 특히 뱅크의 개수가 많은 경우에는 시스템의 동작을 더욱 복잡하게 만들고 데이터 처리 속도 또한 떨어지게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 입출력 데이터의 대역폭을 늘리고, 프로세서 입장에서 시스템의 복잡도를 완화시킬 수 있는 메모리 장치와 이를 포함하는 메모리 시스템 및 그 제어 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 메모리 시스템은, 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 상기 컨트롤러가 상기 메모리 장치에 로우 커맨드를 인가하기 위한 제 1 채널 및 상기 컨트롤러가 상기 메모리 장치에 컬럼 커맨드를 인가하기 위한 제 2 채널을 포함한다.
상기 컨트롤러는 상기 제 1 채널과 상기 제 2 채널을 통해 상기 로우 커맨드와 상기 컬럼 커맨드를 상기 메모리 장치에 동시에 인가할 수 있다.
또한, 상기 컨트롤러는 상기 제 1 채널을 통해 상기 로우 커맨드에 대응되는 제 1 뱅크 어드레스와 로우 어드레스를 상기 메모리 장치에 더 인가하고, 상기 제 2 채널을 통해 상기 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스와 컬럼 어드레스를 상기 메모리 장치에 더 인가할 수 있다.
본 발명에 의한 메모리 장치는, 다수의 뱅크를 포함하는 메모리 셀 영역, 제 1 채널을 통해 인가되는 로우 커맨드를 디코딩하여 내부 로우 커맨드를 생성하는 로우 커맨드 디코더, 상기 제 1 채널을 통해 상기 로우 커맨드에 대응되는 제 1 뱅크 어드레스와 로우 어드레스를 인가받는 제 1 어드레스 저장부, 상기 제 1 뱅크 어드레스에 대응되는 뱅크에 상기 내부 로우 커맨드를 전달하는 제 1 뱅크 선택부, 제 2 채널을 통해 인가되는 컬럼 커맨드를 디코딩하여 내부 컬럼 커맨드를 생성하는 컬럼 커맨드 디코더, 상기 제 2 채널을 통해 상기 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스와 컬럼 어드레스를 인가받는 제 2 어드레스 저장부 및 상기 제 2 뱅크 어드레스에 대응되는 뱅크에 상기 내부 컬럼 커맨드를 전달하는 제 2 뱅크 선택부를 포함한다.
상기 로우 커맨드와 상기 컬럼 커맨드는 각각 상기 제 1 채널과 상기 제 2 채널을 통해 동시에 메모리 장치로 인가될 수 있으며, 상기 로우 커맨드와 상기 컬럼 커맨드가 동시에 인가되는 경우, 상기 제 1 뱅크 어드레스와 상기 제 2 뱅크 어드레스는 서로 다르다.
상기 내부 로우 커맨드에 의한 로우 동작과 상기 내부 컬럼 커맨드에 의한 컬럼 동작은 서로 독립적으로 수행될 수 있다.
본 발명에 의한 메모리 장치와 컨트롤러를 포함하는 메모리 시스템의 제어 방법은, 상기 컨트롤러가 상기 메모리 장치의 제 1 뱅크에 제 1 로우 커맨드를 인가하는 단계, 상기 컨트롤러가 상기 제 1 뱅크에 제 1 컬럼 커맨드를 인가하는 단계, 상기 컨트롤러가 상기 메모리 장치의 제 2 뱅크에 제 2 로우 커맨드를 인가하는 단계 및 상기 컨트롤러가 상기 제 2 뱅크에 제 2 컬럼 커맨드를 인가하는 단계를 포함하고, 상기 제 1, 2 로우 커맨드와 상기 제 1, 2 컬럼 커맨드는 서로 다른 채널을 통해 상기 메모리 장치로 인가되는 것을 특징으로 한다.
상기 제 1 컬럼 커맨드 인가 단계와 상기 제 2 로우 커맨드 인가 단계는 동시에 수행될 수 있다.
본 발명에 의하면, 로우 커맨드와 컬럼 커맨드를 별도의 채널을 통해 메모리 장치에 인가함으로써 메모리 장치의 데이터 대역폭을 크게 늘릴 수 있다.
또한, 다수의 뱅크에서 로우 동작과 컬럼 동작이 독립적으로, 동시에 수행될 수 있으므로, 시스템의 데이터 처리 속도가 증가하며, 프로세서 입장에서는 시스템의 복잡도가 완화되는 효과가 있다.
또한, 로우 동작을 처리하는 구성과 컬럼 동작을 처리하는 구성이 분리되므로, 이 중 한 쪽을 쓰지 않을 때에는 전원을 꺼 두는 방식을 이용하여 소비 전력을 낮출 수 있다.
또한, 다수의 메모리 장치를 같은 버스(bus)로 연결하는 랭크 시스템을 구현하는 경우, 랭크 간의 의존성을 줄이고 높은 데이터 대역폭을 얻을 수 있다.
도 1은 종래 기술에 의한 메모리 장치의 구성도.
도 2는 도 1의 메모리 장치에서 라이트 및 리드 동작 수행시 인가되는 커맨드를 클럭(CLK) 주기에 따라 나타낸 도면.
도 3은 본 발명에 의한 메모리 시스템의 일 실시예 구성도.
도 4는 도 3의 메모리 장치(303)의 일 실시예 구성도.
도 5는 도 4의 메모리 셀 영역(401)을 상세히 나타낸 구성도.
도 6은 본 발명에 의한 메모리 장치에서 라이트 및 리드 동작 수행시 인가되는 커맨드를 클럭(CLK) 주기에 따라 나타낸 도면.
도 7은 본 발명에 의한 메모리 장치를 다수 포함하는 랭크(RANK) 시스템을 간략하게 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 의한 메모리 시스템의 일 실시예 구성도이다.
도 3을 참조하면, 메모리 시스템은, 메모리 장치(303), 메모리 장치(303)를 제어하는 컨트롤러(301), 컨트롤러(301)가 메모리 장치(303)에 로우 커맨드를 인가하기 위한 제 1 채널(305) 및 컨트롤러(301)가 메모리 장치(303)에 컬럼 커맨드를 인가하기 위한 제 2 채널(307)을 포함한다.
컨트롤러(301)는 제 1 채널(305)을 통해 로우 동작을 위한 커맨드와 어드레스를 메모리 장치(303)에 인가하고, 제 2 채널(307)을 통해 컬럼 동작을 위한 커맨드와 어드레스를 메모리 장치(303)에 인가한다. 즉, 메모리 장치(303)에서 로우 동작과 컬럼 동작을 독립적으로 수행할 수 있도록 별도의 채널을 사용하는 것이다.
구체적으로, 컨트롤러(301)는 제 1 채널(305)을 통해 제 1 동작신호(/RSR), 로우 어드레스 스트로브 신호(/RAS), 모드 신호(/MODE), 제 1 뱅크 어드레스(BADD_R) 및 로우 어드레스(RADD)를 메모리 장치(303)로 인가하고, 제 2 채널(307)을 통해 제 2 동작신호(/RSC), 컬럼 어드레스 스트로브 신호(/CAS), 라이트 인에이블 신호(/WE), 제 2 뱅크 어드레스(BADD_C) 및 컬럼 어드레스(CADD)를 메모리 장치(303)로 인가한다.
제 1 동작신호(/RSR)와 제 2 동작신호(/RSC)는 종래의 칩 선택 신호(/CS)를 로우, 컬럼 양쪽으로 나누어 놓은 것이다. 로우 동작과 컬럼 동작이 독립적으로 수행될 수 있으므로, 제 1 동작신호(/RSR)의 활성화시에는 메모리 장치(303) 내에서 로우 동작을 위한 구성들이 턴온되고, 제 2 동작신호(/RSC)의 활성화시에는 메모리 장치(303) 내에서 컬럼 동작을 위한 구성들이 턴온되도록 할 수 있다.
로우 커맨드는 로우 어드레스 스트로브 신호(/RAS)와 모드 신호(/MODE)의 조합으로 이루어지고, 컬럼 커맨드는 컬럼 어드레스 스트로브 신호(/CAS)와 라이트 인에이블 신호(/WE)의 조합으로 이루어진다. 표 1은 이러한 신호들의 조합에 의한 동작 커맨드 진리표이다.
FUNCTION /RSR /RAS /MODE /RSC /CAS /WE
ROW NOP L H H X X X
ROW ACTIVE L L H X X X
ROW PRECHARGE L L L X X X
MODE REGISTER SET L H L X X X
COLUMN NOP X X X L H H
COLUMN READ X X X L L H
COLUMN WRITE X X X L L L
READ COUNTER X X X L H L
로우 동작과 컬럼 동작을 독립적으로 수행하기 위해서는 각 동작에 필요한 어드레스 또한 서로 다른 채널을 통해 독립적으로 인가되어야 한다. 따라서, 컨트롤러(301)는 로우 커맨드에 대응되는 제 1 뱅크 어드레스(BADD_R)와 로우 어드레스(RADD)는 제 1 채널(305)을 통해, 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스(BADD_C)와 컬럼 어드레스(CADD)는 제 2 채널(307)을 통해 메모리 장치(303)에 인가할 수 있다.
도 4는 도 3의 메모리 장치(303)의 일 실시예 구성도이고, 도 5는 메모리 장치(303) 내의 메모리 셀 영역(401)을 상세히 나타낸 구성도이다.
도 4를 참조하면, 메모리 장치(303)는, 다수의 뱅크를 포함하는 메모리 셀 영역(401), 제 1 채널(305)을 통해 인가되는 로우 커맨드를 디코딩하여 내부 로우 커맨드(IRCMD)를 생성하는 로우 커맨드 디코더(403), 제 1 채널(305)을 통해 로우 커맨드에 대응되는 제 1 뱅크 어드레스(BADD_R)와 로우 어드레스(RADD)를 인가받는 제 1 어드레스 저장부(405), 제 1 뱅크 어드레스(BADD_R)에 대응되는 뱅크에 내부 로우 커맨드(IRCMD_B<0:7>)를 전달하는 제 1 뱅크 선택부(407), 제 2 채널(307)을 통해 인가되는 컬럼 커맨드를 디코딩하여 내부 컬럼 커맨드(ICCMD)를 생성하는 컬럼 커맨드 디코더(409), 제 2 채널(307)을 통해 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스(BADD_C)와 컬럼 어드레스(CADD)를 인가받는 제 2 어드레스 저장부(411), 제 2 뱅크 어드레스(BADD_C)에 대응되는 뱅크에 내부 컬럼 커맨드(ICCMD_B<0:7>)를 전달하는 제 2 뱅크 선택부(413)를 포함한다.
여기에서 메모리 셀 영역(401)은 8개의 뱅크(BANK0 ~ BANK7)를 포함하는 것으로 가정한다.
종래의 메모리 장치(도 1)의 경우, 하나의 커맨드 디코더(101)에서 로우 커맨드와 컬럼 커맨드를 모두 디코딩하였으나, 본 발명에 의한 메모리 장치(303)에서는 로우 커맨드 디코더(403)와 컬럼 커맨드 디코더(405)를 구분하여 각각 로우 커맨드와 컬럼 커맨드를 독립적으로 인가받도록 구현하였다. 더불어, 종래의 어드레스 저장부(103) 또한 제 1 어드레스 저장부(405), 제 2 어드레스 저장부(411)로 따로 구분하여 두고, 각각 로우 커맨드에 대응되는 어드레스(BADD_R, RADD)와 컬럼 커맨드에 대응되는 어드레스(BADD_C, CADD)를 독립적으로 래치(latch)해 둘 수 있도록 구현함으로써 로우 동작과 컬럼 동작을 독립적으로 수행할 수 있도록 하였다.
로우 동작 수행 과정을 살펴보면, 먼저 제 1 동작신호(/RSR)가 '로우'로 활성화되어 로우 커맨드 디코더(403)와 제 1 어드레스 저장부(405)가 턴온되고, 로우 커맨드 디코더(403)에 로우 어드레스 스트로브 신호(/RAS)와 모드 신호(/MODE)의 조합으로 이루어진 로우 커맨드가 인가되며, 제 1 어드레스 저장부(405)에는 로우 커맨드에 대응되는 제 1 뱅크 어드레스(BADD_R)와 로우 어드레스(RADD)가 인가된다.
이어서 로우 커맨드 디코더(403)는 로우 커맨드를 디코딩하여 내부 로우 커맨드(IRCMD)를 생성하고, 이를 제 1 뱅크 선택부(407)로 전달한다. 제 1 어드레스 저장부(405)는 제 1 뱅크 어드레스(BADD_R)를 제 1 뱅크 선택부(407)로, 로우 어드레스(RADD)를 메모리 셀 영역(401)으로 전달한다.
제 1 뱅크 선택부(407)는 내부 로우 커맨드(IRCMD)를 제 1 뱅크 어드레스(BADD_R)에 의해 선택된 뱅크로 전달한다. 따라서 메모리 셀 영역(401) 내의 제 1~8 뱅크(BANK0 ~ BANK7)는 각각 대응되는 제 1~8 내부 로우 커맨드(IRCMD_B<0> ~ IRCMD_B<7>)를 인가받고, 제 1 어드레스 저장부(405)에서 전달받은 로우 어드레스(RADD)에 대응되는 워드라인을 액티브 또는 프리차지하는 로우 동작을 수행한다.
마찬가지로, 컬럼 커맨드에 대응되는 컬럼 동작은 컬럼 커맨드 디코더(409), 제 2 어드레스 저장부(411), 제 2 뱅크 선택부(413)에 의해 로우 동작과 독립적으로 수행된다.
먼저 제 2 동작신호(/RSC)가 '로우'로 활성화되어 컬럼 커맨드 디코더(409)와 제 2 어드레스 저장부(411)가 턴온되고, 컬럼 커맨드 디코더(409)에 컬럼 어드레스 스트로브 신호(/CAS)와 라이트 인에이블 신호(/WE)의 조합으로 이루어진 컬럼 커맨드가 인가되며, 제 2 어드레스 저장부(411)에는 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스(BADD_C)와 컬럼 어드레스(RADD)가 인가된다.
이어서 컬럼 커맨드 디코더(409)는 컬럼 커맨드를 디코딩하여 내부 컬럼 커맨드(ICCMD)를 생성하고, 이를 제 2 뱅크 선택부(413)로 전달한다. 제 2 어드레스 저장부(411)는 제 2 뱅크 어드레스(BADD_C)를 제 2 뱅크 선택부(413)로, 컬럼 어드레스(CADD)를 메모리 셀 영역(401)으로 전달한다.
제 2 뱅크 선택부(413)는 내부 컬럼 커맨드(ICCMD)를 제 2 뱅크 어드레스(BADD_C)에 의해 선택된 뱅크로 전달한다. 따라서 메모리 셀 영역(401) 내의 제 1~8 뱅크(BANK0 ~ BANK7)는 각각 대응되는 제 1~8 내부 컬럼 커맨드(ICCMD_B<0> ~ ICCMD_B<7>)를 인가받고, 제 2 어드레스 저장부(413)에서 전달받은 컬럼 어드레스(CADD)에 대응되는 비트라인에 대한 컬럼 동작을 수행한다.
위와 같은 방법으로 메모리 장치(303)의 로우 동작을 위한 구성과 컬럼 동작을 위한 구성을 분리시킴으로써, 서로 다른 뱅크에서 동시에 로우 동작과 컬럼 동작이 수행될 수 있도록 하는 시스템을 구현할 수 있다. 이를 통해 메모리 장치(303)의 데이터 대역폭을 크게 늘릴 수 있고, 시스템의 데이터 처리 속도를 증가시킬 수 있으며, 프로세서 입장에서는 시스템의 복잡도가 완화되는 효과도 얻을 수 있다.
다만, 이를 위해서는 로우 커맨드와 컬럼 커맨드를 분리하여 인가받고, 그에 대응되는 어드레스 또한 각각 독립적으로 인가받아야 하므로, 필연적으로 핀의 개수가 증가하게 된다. 따라서, 본 발명은 몇 개의 핀 개수 증가가 큰 문제가 되지 않는 광대역의 I/O 시스템, 예를 들어 TSV(Through Silicon Via)를 이용한 시스템 등에서 유용하게 사용될 수 있다.
도 6은 본 발명에 의한 메모리 장치에서 라이트 및 리드 동작 수행시 인가되는 커맨드를 클럭(CLK) 주기에 따라 나타낸 도면이다.
도 6에서, 메모리 셀 영역(401)의 8개 뱅크(BANK0 ~ BANK7) 각각에 대한 5회의 라이트 동작과 5회의 리드 동작이 순차적으로 수행된다. A0 ~ A7은 각각 BANK0 ~ BANK7 내의 특정 워드라인을 액티브시키는 로우 커맨드이고, P0 ~ P7은 각각 BANK0 ~ BANK7 내의 액티브된 워드라인을 프리차지시키는 로우 커맨드이다. W0 ~ W7은 각각 BANK0 ~ BANK7에 대한 라이트 동작을 위한 컬럼 커맨드이고, R0 ~ R7은 각각 BANK0 ~ BANK7에 대한 리드 동작을 위한 컬럼 커맨드이다. 주요 스펙은 도 2에서 설명한 바와 동일하다.
도 6을 도 2와 비교해 봄으로써 본 발명의 종래 기술과의 차이점 및 효과를 명확히 확인할 수 있다. 도 6에 도시된 바와 같이, 로우 커맨드와 컬럼 커맨드가 서로 다른 채널을 통해 동시에 서로 다른 뱅크로 인가될 수 있고, 메모리 장치(303) 내부 구성들도 로우 동작을 수행하는 부분과 컬럼 동작을 수행하는 부분으로 구분되어 있으므로, 양 쪽이 서로 간섭하지 않고 독립적으로 동작할 수 있게 된다.
도 7은 본 발명에 의한 메모리 장치를 다수 포함하는 랭크(RANK) 시스템을 간략하게 나타낸 도면이다.
도 7을 참조하면, 랭크 시스템은 제 1 랭크(RANK0)와 제 2 랭크(RANK1)를 포함하고, 두 랭크(RANK0, RANK1)는 각각 16개의 메모리 장치(CH0 ~ CH15, CH16 ~ CH31)를 포함할 수 있다.
두 랭크(RANK0, RANK1) 상의 같은 자리, 예를 들어 CH0과 CH16에 위치하는 메모리 장치들은 커맨드, 어드레스 및 데이터 채널을 공유한다. 이로 인해 종래의 방식에서는 CH0이 로우 동작을 수행할 때 CH16은 아무런 동작도 할 수 없었지만, 본 발명에 의한 랭크 시스템에서는 CH0이 로우 동작을 수행하는 동시에 CH16은 컬럼 동작을 수행할 수가 있다. 따라서 랭크 간의 의존성을 줄이고 높은 데이터 대역폭을 얻을 수 있게 된다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (19)

  1. 메모리 장치;
    상기 메모리 장치를 제어하는 컨트롤러;
    상기 컨트롤러가 상기 메모리 장치에 로우 커맨드를 인가하기 위한 제 1 채널; 및
    상기 컨트롤러가 상기 메모리 장치에 컬럼 커맨드를 인가하기 위한 제 2 채널
    을 포함하는 메모리 시스템.
  2. 제 1항에 있어서,
    상기 컨트롤러는
    상기 제 1 채널과 상기 제 2 채널을 통해 상기 로우 커맨드와 상기 컬럼 커맨드를 상기 메모리 장치에 동시에 인가하는
    메모리 시스템.
  3. 제 1항에 있어서,
    상기 컨트롤러는
    상기 로우 커맨드를 인가하는 경우 상기 제 1 채널을 통해 제 1 동작신호를 상기 메모리 장치에 더 인가하고,
    상기 컬럼 커맨드를 인가하는 경우 상기 제 2 채널을 통해 제 2 동작신호를 상기 메모리 장치에 더 인가하는
    메모리 시스템.
  4. 제 1항에 있어서,
    상기 컨트롤러는
    상기 제 1 채널을 통해 상기 로우 커맨드에 대응되는 제 1 뱅크 어드레스와 로우 어드레스를 상기 메모리 장치에 더 인가하고,
    상기 제 2 채널을 통해 상기 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스와 컬럼 어드레스를 상기 메모리 장치에 더 인가하는
    메모리 시스템.
  5. 제 4항에 있어서,
    상기 로우 커맨드와 상기 컬럼 커맨드가 상기 메모리 장치에 동시에 인가되는 경우, 상기 제 1 뱅크 어드레스와 상기 제 2 뱅크 어드레스는 서로 다른
    메모리 시스템.
  6. 제 1항에 있어서,
    상기 로우 커맨드는
    로우 어드레스 스트로브(RAS) 신호와 모드(MODE) 신호의 조합으로 구현되는
    메모리 시스템.
  7. 제 1항에 있어서,
    상기 컬럼 커맨드는
    컬럼 어드레스 스트로브(CAS) 신호와 라이트 인에이블(WE) 신호의 조합으로 구현되는
    메모리 시스템.
  8. 다수의 뱅크를 포함하는 메모리 셀 영역;
    제 1 채널을 통해 인가되는 로우 커맨드를 디코딩하여 내부 로우 커맨드를 생성하는 로우 커맨드 디코더;
    상기 제 1 채널을 통해 상기 로우 커맨드에 대응되는 제 1 뱅크 어드레스와 로우 어드레스를 인가받는 제 1 어드레스 저장부;
    상기 제 1 뱅크 어드레스에 대응되는 뱅크에 상기 내부 로우 커맨드를 전달하는 제 1 뱅크 선택부;
    제 2 채널을 통해 인가되는 컬럼 커맨드를 디코딩하여 내부 컬럼 커맨드를 생성하는 컬럼 커맨드 디코더;
    상기 제 2 채널을 통해 상기 컬럼 커맨드에 대응되는 제 2 뱅크 어드레스와 컬럼 어드레스를 인가받는 제 2 어드레스 저장부; 및
    상기 제 2 뱅크 어드레스에 대응되는 뱅크에 상기 내부 컬럼 커맨드를 전달하는 제 2 뱅크 선택부
    를 포함하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 로우 커맨드와 상기 컬럼 커맨드는 각각 상기 제 1 채널과 상기 제 2 채널을 통해 동시에 메모리 장치로 인가되는
    메모리 장치.
  10. 제 9항에 있어서,
    상기 로우 커맨드와 상기 컬럼 커맨드가 동시에 인가되는 경우, 상기 제 1 뱅크 어드레스와 상기 제 2 뱅크 어드레스는 서로 다른
    메모리 장치.
  11. 제 8항에 있어서,
    상기 내부 로우 커맨드에 의한 로우 동작과 상기 내부 컬럼 커맨드에 의한 컬럼 동작은 서로 독립적으로 수행되는
    메모리 장치.
  12. 제 8항에 있어서,
    상기 로우 커맨드는
    로우 어드레스 스트로브(RAS) 신호와 모드(MODE) 신호의 조합으로 구현되는
    메모리 장치.
  13. 제 8항에 있어서,
    상기 컬럼 커맨드는
    컬럼 어드레스 스트로브(CAS) 신호와 라이트 인에이블(WE) 신호의 조합으로 구현되는
    메모리 장치.
  14. 메모리 장치와 컨트롤러를 포함하는 메모리 시스템의 제어 방법에 있어서,
    상기 컨트롤러가 상기 메모리 장치의 제 1 뱅크에 제 1 로우 커맨드를 인가하는 단계;
    상기 컨트롤러가 상기 제 1 뱅크에 제 1 컬럼 커맨드를 인가하는 단계;
    상기 컨트롤러가 상기 메모리 장치의 제 2 뱅크에 제 2 로우 커맨드를 인가하는 단계; 및
    상기 컨트롤러가 상기 제 2 뱅크에 제 2 컬럼 커맨드를 인가하는 단계
    를 포함하고,
    상기 제 1, 2 로우 커맨드와 상기 제 1, 2 컬럼 커맨드는 서로 다른 채널을 통해 상기 메모리 장치로 인가되는
    메모리 시스템의 제어 방법.
  15. 제 14항에 있어서,
    상기 제 1 컬럼 커맨드 인가 단계와 상기 제 2 로우 커맨드 인가 단계는 동시에 수행되는
    메모리 시스템의 제어 방법.
  16. 제 14항에 있어서,
    상기 컨트롤러가 상기 제 1 로우 커맨드에 대응되는 뱅크 어드레스와 로우 어드레스를 상기 메모리 장치에 인가하는 단계;
    상기 컨트롤러가 상기 제 1 컬럼 커맨드에 대응되는 뱅크 어드레스와 컬럼 어드레스를 상기 메모리 장치에 인가하는 단계;
    상기 컨트롤러가 상기 제 2 로우 커맨드에 대응되는 뱅크 어드레스와 로우 어드레스를 상기 메모리 장치에 인가하는 단계; 및
    상기 컨트롤러가 상기 제 2 컬럼 커맨드에 대응되는 뱅크 어드레스와 컬럼 어드레스를 상기 메모리 장치에 인가하는 단계
    를 더 포함하는 메모리 시스템의 제어 방법.
  17. 제 16항에 있어서,
    상기 제 1, 2 로우 커맨드에 대응되는 뱅크 어드레스와 로우 어드레스가 인가되는 채널과 상기 제 1, 2 컬럼 커맨드에 대응되는 뱅크 어드레스와 컬럼 어드레스가 인가되는 채널은 서로 다른
    메모리 시스템의 제어 방법.
  18. 제 14항에 있어서,
    상기 제 1 로우 커맨드 인가 단계가 1회 수행될 때 상기 제 1 컬럼 커맨드 인가 단계는 컬럼 어드레스를 달리하여 다수회 수행되는
    메모리 시스템의 제어 방법.
  19. 제 14항에 있어서,
    상기 제 2 로우 커맨드 인가 단계가 1회 수행될 때 상기 제 2 컬럼 커맨드 인가 단계는 컬럼 어드레스를 달리하여 다수회 수행되는
    메모리 시스템의 제어 방법.
KR1020100128942A 2010-12-16 2010-12-16 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법 KR20120067509A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100128942A KR20120067509A (ko) 2010-12-16 2010-12-16 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법
US13/299,497 US20120155200A1 (en) 2010-12-16 2011-11-18 Memory device, memory system including the same, and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100128942A KR20120067509A (ko) 2010-12-16 2010-12-16 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR20120067509A true KR20120067509A (ko) 2012-06-26

Family

ID=46234233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100128942A KR20120067509A (ko) 2010-12-16 2010-12-16 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법

Country Status (2)

Country Link
US (1) US20120155200A1 (ko)
KR (1) KR20120067509A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120638A (ko) * 2013-04-04 2014-10-14 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20150040416A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2015054093A1 (en) * 2013-10-08 2015-04-16 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
KR20150075840A (ko) * 2013-12-26 2015-07-06 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20150098413A (ko) * 2014-02-20 2015-08-28 에스케이하이닉스 주식회사 멀티 랭크의 병렬 테스트를 위한 메모리 및 이를 포함하는 반도체 장치
US9269421B2 (en) 2014-04-02 2016-02-23 SK Hynix Inc. Semiconductor memory and method for operating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082173A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 어드레스 카운팅 회로 및 이를 이용한 반도체 장치
WO2020086379A1 (en) * 2018-10-23 2020-04-30 Etron Technology America, Inc. Superscalar memory ic, bus and system for use therein
US11914532B2 (en) * 2021-08-31 2024-02-27 Apple Inc. Memory device bandwidth optimization

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553449B1 (en) * 2000-09-29 2003-04-22 Intel Corporation System and method for providing concurrent row and column commands
US7668040B2 (en) * 2006-12-22 2010-02-23 Fujitsu Microelectronics Limited Memory device, memory controller and memory system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120638A (ko) * 2013-04-04 2014-10-14 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20150040416A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2015054093A1 (en) * 2013-10-08 2015-04-16 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
US9281046B2 (en) 2013-10-08 2016-03-08 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
KR20150075840A (ko) * 2013-12-26 2015-07-06 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20150098413A (ko) * 2014-02-20 2015-08-28 에스케이하이닉스 주식회사 멀티 랭크의 병렬 테스트를 위한 메모리 및 이를 포함하는 반도체 장치
US9269421B2 (en) 2014-04-02 2016-02-23 SK Hynix Inc. Semiconductor memory and method for operating the same

Also Published As

Publication number Publication date
US20120155200A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
KR20120067509A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법
KR102580944B1 (ko) 에러 정정 기능을 갖는 메모리 장치와 그 동작 방법
US7405992B2 (en) Method and apparatus for communicating command and address signals
US10672445B2 (en) Memory device including local support for target data searching and methods of operating the same
CN101169967B (zh) 低功率动态随机存取存储器及其驱动方法
US9373379B2 (en) Active control device and semiconductor device including the same
US7289385B2 (en) Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method
US20210349839A1 (en) Multi-ported nonvolatile memory device with bank allocation and related systems and methods
KR102252605B1 (ko) 메모리 디바이스에서의 메모리 액세스 제어
US20220292033A1 (en) Memory device with internal processing interface
US9196350B2 (en) Active control device, semiconductor device and system including the same
JP5162024B2 (ja) マルチポート型メモリスーパーセル及びデータ経路スイッチング回路を伴う集積回路
US6925028B2 (en) DRAM with multiple virtual bank architecture for random row access
US9275692B2 (en) Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input
KR20160024503A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
GB2371663A (en) Semiconductor memory device
US20060020739A1 (en) Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
JP2010092261A (ja) メモリモジュール、および、メモリ用補助モジュール
JP5363060B2 (ja) メモリモジュール、および、メモリ用補助モジュール
JPH0440697A (ja) 半導体記憶装置
KR100442225B1 (ko) 고속 판독이 가능한 반도체 기억 장치
JP4764537B2 (ja) メモリ内のルックアヘッドカラム冗長アクセスを提供するための方法及び装置
JP2882334B2 (ja) ダイナミックランダムアクセスメモリ
JPS62241198A (ja) ダイナミツク型ｒａｍ
JPH11339473A (ja) グローバルｉ／ｏ線の割り付け方法、及び半導体記憶装置、並びにデータ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application