KR20120066305A - 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법 - Google Patents

비디오 움직임 예측 및 보상용 캐싱 장치 및 방법 Download PDF

Info

Publication number
KR20120066305A
KR20120066305A KR1020100127574A KR20100127574A KR20120066305A KR 20120066305 A KR20120066305 A KR 20120066305A KR 1020100127574 A KR1020100127574 A KR 1020100127574A KR 20100127574 A KR20100127574 A KR 20100127574A KR 20120066305 A KR20120066305 A KR 20120066305A
Authority
KR
South Korea
Prior art keywords
reference data
cache
external memory
memory address
read
Prior art date
Application number
KR1020100127574A
Other languages
English (en)
Inventor
조승현
엄낙웅
박성모
정희범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100127574A priority Critical patent/KR20120066305A/ko
Priority to US13/297,290 priority patent/US20120147023A1/en
Publication of KR20120066305A publication Critical patent/KR20120066305A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/123—Frame memory handling using interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 참조프레임의 좌우로 연속된 픽셀들로 이루어진 하나의 픽셀행을 하나의 뱅크에 할당하여 저장하고, 상하로 이웃한 픽셀행이 서로 다른 뱅크에 저장하는 외부메모리, 연속적으로 입력되는 읽기 요청에 따라 외부메모리의 서로 다른 뱅크를 접근하도록 하여 먼저 들어온 읽기 요청에 해당하는 참조데이터를 출력하는 동안 다음 번 읽기 요청에 대한 읽기 명령을 외부메모리에 전달하도록 제어하는 메모리 제어기 및 참조데이터 읽기 요청이 연속적으로 입력되면, 메모리 제어기에 참조데이터에 대한 읽기 요청을 연속적으로 하고, 메모리 제어기로부터 입력된 참조데이터를 저장하여 출력하는 데이터 처리기를 포함하는 것을 특징으로 한다.

Description

비디오 움직임 예측 및 보상용 캐싱 장치 및 방법{Caching apparatus and method for video motion estimation and motion compensation}
본 발명은 비디오 데이터의 압축을 위한 움직임 예측 또는 압축된 비디오 데이터의 복원을 위한 움직임 보상을 위해 캐시를 효과적으로 활용하기 위한 제어 기술에 관한 것으로서, 더욱 상세하게는 외부 메모리에 저장된 참조데이터가 출력되는 동안 다음번 요청에 대한 읽기 명령을 외부 메모리에 전달하여 중첩된 읽기가 가능하도록 한 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법에 관한 것이다.
일반적으로, MPEG2, MPEG4, H.264/AVC 등과 같은 비디오포맷에서 하나의 영상프레임은 여러 개의 블록으로 분할되어 각 블록단위로 압축 및 복원이 수행되며, 영상의 시간적 중복성을 제거함으로써 높은 압축이득을 얻는 움직임예측이 널리 사용되고 있다.
움직임 예측은 압축하고자 하는 현재 블록에 대하여 앞서 부호화된 프레임으로부터 움직임을 예측하여 움직임 벡터를 획득하는 과정을 포함한다.
이 과정에서 높은 압축 효율을 이끌어내는 움직임 벡터를 찾기 위해 참조 프레임의 일정영역을 읽어 들여 현재 블록과의 유사성을 판단하는 동작을 반복하게 되며, 이러한 동작은 경우에 따라 하나 또는 그 이상의 참조프레임에 대해 행해진다.
통상적인 시스템의 경우, 부호화된 프레임은 메모리 버스를 통해 SDRAM과 같은 고 용량의 외부메모리에 저장하게 되므로 움직임 예측에는 높은 메모리대역폭이 요구된다.
한편, 움직임보상은 복원하고자 하는 블록의 움직임벡터 정보를 이용해서 참조프레임으로부터 예측신호를 획득하는 과정을 포함한다. 예측신호를 획득하기 위해서는 모션 벡터가 가리키는 참조프레임의 일정 영역을 읽어 들여야 하고, 경우에 따라 하나의 블록은 여러 개의 움직임 벡터와 참조 프레임을 가질 수 있으므로 움직임보상 역시 높은 메모리 대역폭이 요구된다.
상기한 기술구성은 본 발명의 이해를 돕기 위한 배경기술로서, 본 발명이 속하는 기술분야에서 널리 알려진 종래기술을 의미하는 것은 아니다.
종래에는 움직임예측 및 움직임보상 과정에서 발생하는 외부메모리의 빈번한 접근은 시스템이 확보해야 하는 메모리대역폭이 지나치게 커지는 문제를 야기하고, 전력소모를 높여 이동식 기기의 경우 배터리의 수명을 단축시키는 원인이 되었다. 특히, 화면의 해상도가 커질수록 이러한 문제는 더욱 심화된다.
따라서, 외부메모리 요청의 수를 줄이기 위해 움직임예측 또는 움직임보상에 캐시를 채용함으로써 하나의 블록 또는 인접한 블록들간에 사용되는 참조데이터를 공유하는 방법들이 고안되었다.
그러나, 비디오 시스템에서 외부메모리로 일반적으로 사용되고 있는 SDRAM의 경우, 디바이스의 특성상 요청한 데이터를 얻기까지 지연이 상당하기 때문에 캐시를 사용하여 외부메모리 요청의 횟수를 감소시켰다 하더라도, HD(High Definition)와 같은 높은 해상도의 비디오 데이터를 압축 및 복원하기 위해서는 SDRAM 읽기에 필요한 지연 시간을 감안한 실질적인 메모리 대역폭은 여전히 높은 문제점이 있었다.
본 발명은 전술한 문제점을 개선하기 위해 창안된 것으로서, 외부 메모리에 저장된 참조데이터가 출력되는 동안 다음번 요청에 대한 읽기 명령을 외부 메모리에 전달하여 중첩된 읽기가 가능하도록 함으로써 외부메모리로부터 참조데이터를 읽어오는데 소요되는 시간을 단축시킬 수 있도록 한 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명에 의한 비디오 움직임 예측 및 보상용 캐싱 장치는 다중 뱅크를 구비하여 하나의 픽셀행을 하나의 뱅크에 각각 할당하여 저장하는 외부메모리; 연속적으로 입력되는 읽기 요청에 따라 상기 외부메모리의 서로 다른 뱅크를 접근하도록 하여 먼저 들어온 읽기 요청에 해당하는 참조데이터를 출력하는 동안 다음 번 읽기 요청에 대한 읽기 명령을 외부메모리에 전달하도록 제어하는 메모리 제어기; 및 참조데이터 읽기 요청이 연속적으로 입력되면, 상기 메모리 제어기에 상기 참조데이터에 대한 읽기 요청을 연속적으로 하고, 상기 메모리 제어기로부터 입력된 참조데이터를 저장하여 출력하는 데이터 처리기를 포함하는 것을 특징으로 한다.
본 발명의 상기 외부메모리에 저장된 참조데이터의 외부메모리 주소는 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 한다.
본 발명의 상기 데이터 처리기는 참조데이터를 저장하여 출력하는 캐시; 참조데이터를 출력하기 위한 내부메모리 주소를 발생시켜 출력하는 상기 내부메모리 주소를 출력하는 내부메모리 주소 처리부; 참조데이터의 외부메모리 주소를 발생시켜 상기 외부메모리 주소를 통해 상기 메모리 제어기에 읽기 요청하고, 상기 메모리 제어기로부터 입력된 참조데이터를 상기 캐시에 저장하는 외부메모리 주소 처리부; 캐시 참조를 위한 태그와 인덱스를 발생시켜 캐시 히트 발생시 상기 캐시에 저장된 참조데이터를 출력하도록 하는 태그인덱스 처리부를 포함하되, 캐시 참조 단계에서는 캐시 히트가 발생되면, 상기 내부메모리 주소와 상기 태그와 인덱스를 출력하고, 캐시 업데이트 단계에서는 상기 캐시 참조 단계에서 발생된 캐시 미스에 따라 상기 참조데이터와 상기 내부메모리 주소를 출력하는 것을 특징으로 한다.
본 발명의 상기 캐시 업데이트 단계는 연속적으로 이루어지는 읽기 요청에 따른 상기 캐시 참조 단계가 모두 수행 후에 수행되는 것을 특징으로 한다.
본 발명의 상기 캐시 업데이트 단계는 연속적으로 이루어지는 읽기 요청에 따른 상기 캐시 참조 단계 수행 중에 캐시 미스가 발생되면, 상기 캐시 미스 발생 직후에 수행되는 것을 특징으로 한다.
본 발명의 상기 외부메모리 주소 처리부는 참조데이터를 출력하기 위한 참조데이터의 외부메모리 주소를 발생시키는 외부메모리 주소 발생기; 상기 외부메모리 주소 발생기에 발생된 상기 외부메모리 주소를 저장하는 외부메모리 주소 저장부; 상기 외부메모리 주소 저장부에 저장된 상기 외부메모리 주소를 읽어들여 상기 메모리제어기를 통해 상기 외부메모리에 저장된 상기 참조데이터를 읽어들이도록 요청하는 참조데이터 입출력부; 및 상기 참조데이터 입출력부에서 입력된 참조데이터를 저장한 후, 상기 캐시에 저장하는 참조데이터 저장부를 포함하는 것을 특징으로 한다.
본 발명의 상기 내부메모리 주소 처리부는 참조데이터의 주소로부터 내부메모리 주소를 발생시키는 내부메모리 주소 발생기; 및 캐시 미스 발생시 상기 내부메모리 주소 발생기에서 발생된 상기 내부메모리 주소를 저장하는 내부메모리 주소 저장부를 포함하는 것을 특징으로 한다.
본 발명의 상기 태그인덱스 처리부는 참조데이터의 주소에서 상기 태그와 인덱스를 발생시키는 태그인덱스 발생기; 및 캐시 미스 발생시 상기 태그인덱스 발생기에서 발생된 상기 태그와 인덱스를 저장하는 태그 인덱스 저장부를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 비디오 움직임 예측 및 보상용 캐싱 방법은 참조프레임의 한 픽셀행을 하나의 뱅크에 할당하여 저장하는 단계; 및 캐시 미스에 의해 참조데이터의 읽기 요청이 연속적으로 입력되면, 외부메모리의 서로 다른 뱅크를 접근하여 먼저 들어온 읽기 요청에 해당하는 참조데이터를 읽어 들여 출력하는 동안 다음 번 읽기 요청에 대한 읽기 명령을 상기 외부메모리에 전달하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 참조데이터의 외부메모리 주소는 상기 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 비디오 움직임 예측 및 보상용 캐싱 방법은 참조프레임의 한 픽셀행을 하나의 뱅크에 할당하여 저장하는 단계; 참조데이터가 연속적으로 요청됨에 따라 캐시 참조 단계를 수행하는 단계; 및 상기 캐시 참조 단계 수행 중에, 캐시 미스가 발생되면, 상기 참조데이터의 읽기 요청에 따라 외부메모리의 서로 다른 뱅크를 접근하여 상기 참조데이터를 읽어 들여 캐시 업데이트 단계를 수행하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 캐시 업데이트 단계를 수행하는 단계는 상기 외부메모리에서 상기 참조데이터를 읽어 들여 출력하는 동안, 다음 번 읽기 요청에 대한 읽기 명령을 상기 외부메모리에 전달하는 것을 더 포함하는 것을 특징으로 한다.
본 발명에서, 상기 캐시 업데이트 단계는 상기 캐시 참조 단계가 모두 수행된 후에 수행되는 것을 특징으로 한다.
본 발명에서, 상기 캐시 업데이트 단계는 상기 캐시 참조 단계 수행 중 상기 캐시 미스 발생 직후에 수행되는 것을 특징으로 한다.
본 발명에서, 상기 참조데이터의 외부메모리 주소는 상기 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 한다.
본 발명은 외부 메모리로부터 참조데이터를 읽어오는데 소요되는 시간을 현저히 단축시킬 수 있다. 따라서, 데이터 버스폭이 동일한 경우, 대형 화면사이즈의 비디오를 압축 및 복원에 유리하고, 같은 화면사이즈의 비디오를 압축 및 복원하는 경우, 상대적으로 적은 데이터 버스폭을 갖는 시스템을 구현할 수 있다.
도 1 은 본 발명의 일 실시예에 따른 비디오 움직임 예측 및 보상용 캐싱 장치의 블럭 구성도이다.
도 2 는 본 발명의 일 실시예에 따른 외부 메모리의 중첩된 읽기 예시를 나타낸 타이밍도이다.
도 3 은 본 발명의 일 실시예에 따른 다중 뱅크를 갖는 외부 메모리에 참조프레임을 저장하는 경우 픽셀행 번호와 뱅크 번호를 할당한 예를 도시한 도면이다.
도 4 는 본 발명의 일 실시예에 따른 외부메모리로부터 참조데이터를 읽기 위한 주소를 나타낸 도면이다.
도 5 는 본 발명의 일 실시예에 따른 데이터 처리기의 블럭 구성도이다.
도 6 은 본 발명의 일 실시예에 따른 참조데이터의 요청 방법 및 순서를 도시한 도면이다.
이하에서는 본 발명의 일 실시예에 따른 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야할 것이다.
도 1 은 본 발명의 일 실시예에 따른 비디오 움직임 예측 및 보상용 캐싱 장치의 블럭 구성도이고, 도 2 는 본 발명의 일 실시예에 따른 외부 메모리의 중첩된 읽기 예시를 나타낸 타이밍도이며, 도 3 은 본 발명의 일 실시예에 따른 다중 뱅크를 갖는 외부 메모리에 참조프레임을 저장하는 경우 픽셀행 번호와 뱅크 번호를 할당한 예를 도시한 도면이다.
본 발명의 일 실시예에 따른 비디오 움직임 예측 및 보상용 캐싱 장치는 SDRAM과 같은 외부메모리(10), 메모리제어기(20) 및 데이터 처리기(30)를 포함한다.
외부메모리(10)는 다수 개의 뱅크로 이루어지는 다중 뱅크를 구비하는데, 참조프레임이 다중 뱅크로 구성된 외부메모리(10)에 저장되며, 이러한 외부메모리(10)에는 하나 또는 그 이상의 읽기 포트를 갖는 메모리제어기(20)를 통해 접근할 수 있다.
메모리제어기(20)는 외부메모리(10)와 데이터 처리기(30)간의 인터페이스를 제공하는 것으로서, 데이터 처리기(30)의 참조데이터에 대한 읽기 요청에 따라 외부메모리(10)에 저장되어 있는 참조데이터를 읽어 들인다.
데이터 처리기(30)는 참조프레임의 일부 영역에 대한 참조데이터를 캐시(34)를 구비하여 연속적으로 입력되는 참조데이터의 읽기 요청에 따라 캐시(34)에 저장되어 있는 참조데이터를 출력한다.
이 과정에서, 캐시 미스가 발생되면, 메모리제어기(20)에 참조데이터에 대한 읽기 요청을 수행하고, 메모리제어기(20)로부터 입력된 참조데이터를 캐시(34)에 저장하여 출력한다.
즉, 데이터 처리기(30)는 참조프레임의 일부 영역이 저장되는 캐시(34)를 통해 필요한 참조 영역의 참조데이터를 가져온다.
이 경우, 메모리제어기(20)는 외부메모리(10)로부터 데이터를 읽을 때, 연속된 읽기 요청이 서로 다른 외부메모리(10)의 뱅크를 접근하도록 하여 먼저 들어온 읽기 요청에 해당하는 참조 데이터가 외부메모리(10)로부터 출력되는 동안 다음 번 읽기 요청에 대한 읽기 명령을 외부메모리(10)에 전달함으로써 중첩된 읽기가 가능하게 된다.
도 2 에는 버스트(burst) 길이가 4이고 첫 번째 읽기 요청이 0번 뱅크, 두 번째 읽기 요청이 1번 뱅크를 접근하는 경우에 대한 외부메모리(10)의 중첩된 읽기 예시를 타이밍도로 나타냈다.
데이터 처리기(30)는 필요로 하는 참조데이터를 외부메모리(10)로부터 가져오기 위해 순차적으로 읽기 요청을 할 경우, 외부메모리(10)의 중첩된 읽기를 이용하여 연속된 읽기 요청이 서로 다른 뱅크를 접근하도록 한다.
이를 위해, 참조프레임을 외부메모리(10)에 저장하기 위해 메모리 뱅크를 할당할 경우, 하나의 뱅크에 참조프레임의 좌우로 연속된 픽셀들로 이루어진 한 픽셀행이 저장된다.
다음 픽셀행은 다른 뱅크에 저장되며, 상하로 이웃한 픽셀행은 서로 다른 메모리 뱅크상에 존재하도록 저장된다.
이러한, 각 메모리 뱅크에는 픽셀행 번호와 뱅크 번호가 할당되는데, 도 3 에는 0번 내지 3번 뱅크를 갖는 외부메모리(10)에 참조프레임을 저장하는 경우, 픽셀행 번호와 뱅크 번호를 할당한 예시를 나타내었다.
도 3 을 참조하면, 각각의 픽셀행은 하나의 메모리 뱅크에 각각 저장되고, 각각에는 픽셀행 번호(픽셀행 0 ~ 픽셀행 3)와 뱅크 번호(Bank 0 ~ Bank 3)가 할당됨을 알 수 있다.
이에 따라, 외부메모리(10)로부터 참조데이터를 읽기 위한 외부메모리 주소는 도 4에 도시된 바와 같이, 화면내 참조데이터의 Y위치값의 하위 비트가 외부메모리 주소의 뱅크값에 할당되도록 생성된다.
도 5 는 본 발명의 일 실시예에 따른 데이터 처리기의 블럭 구성도이고, 도 6 은 본 발명의 일 실시예에 따른 참조데이터의 요청 방법 및 순서를 도시한 도면이다.
데이터 처리기(30)는 외부메모리(10)에 대한 중첩된 읽기를 활용하여 캐시(34)를 통해 필요로 하는 참조데이터를 획득하는 것으로서, 참조데이터 읽기 요청이 연속적으로 입력되면, 메모리제어기(20)에 연속적으로 참조데이터에 대한 읽기 요청을 하고, 메모리제어기(20)로부터 입력된 참조데이터를 캐시(34)에 저장하여 출력한다.
이러한 데이터 처리기(30)는 도 5 에 도시된 바와 같이, 참조데이터를 저장하여 출력하는 캐시(34)와, 참조데이터를 출력하기 위한 내부메모리 주소를 발생시켜 내부메모리 주소를 출력하는 내부메모리 주소 처리부(32), 참조데이터의 외부메모리 주소를 이용하여 메모리 제어기(20)에 읽기 요청하고, 메모리 제어기(20)로부터 입력된 참조데이터를 캐시(34)에 저장하는 외부메모리 주소 처리부(31), 캐시 참조를 위한 태그와 인덱스를 발생시켜 캐시 히트 발생시 캐시(34)에 저장된 참조데이터를 출력하도록 하는 태그인덱스 처리부(33), 내부메모리 주소와 참조데이터를 출력하는 선택출력부(35) 및 캐시(34)를 구비한다.
참고로, 참조데이터의 위치는 참조프레임 인덱스, 참조데이터의 화면상 위치 등이 함께 전달되는데, 이 참조데이터의 위치로부터 외부메모리 주소와 내부메모리 주소 및 태그와 인덱스를 발생시키게 된다.
외부메모리 주소 처리부(31)는 외부메모리 주소 발생기(311)와, 외부메모리 주소 저장부(312), 참조데이터 입출력부(313) 및 참조데이터 저장부(314)를 구비한다.
외부메모리 주소 발생기(311)는 참조데이터의 위치로부터 참조데이터를 출력하기 위한 외부메모리 주소를 발생시킨다.
내부메모리 저장부는 외부메모리 주소 발생기(311)에서 발생된 외부메모리 주소를 저장한다. 이러한 외부메모리 주소 저장부(312)는 FIFO(First In First Out) 방식으로 우선 저장된 외부메모리 주소를 우선 출력하게 된다.
참조데이터 입출력부(313)는 외부메모리 주소 저장부(312)에 저장된 외부메모리 주소를 메모리제어기(20)로 입력하고, 메모리 제어기로부터 외부메모리 주소에 따른 참조데이터를 입력받는다.
참조데이터 저장부(314)는 외부메모리 주소의 참조데이터를 저장한다. 외부메모리 주소 저장부(312)는 FIFO(First In First Out) 방식으로 우선 저장된 참조데이터를 우선 출력하게 된다.
여기서, 메모리제어기(20)는 하나 또는 그 이상의 포트를 통해 데이터 처리기(30)로부터 읽기 요청을 받아들여 연속된 또는 동시에 존재하는 서로 다른 뱅크에 대한 읽기 요청에 대해 외부메모리(10)의 중첩된 읽기 동작이 가능하도록 외부메모리(10)를 제어한다. 이 경우, 참조데이터를 움직임예측 또는 움직임보상 과정 중에 있는 블록의 Y방향을 따라 순차적, 연속적으로 요청한다.
내부메모리 주소 처리부(32)는 내부메모리 주소 발생기(321) 및 내부메모리 주소 저장부(322)를 구비한다.
내부메모리 주소 발생기(321)는 참조데이터의 위치로부터 내부메모리 주소를 발생시킨다.
내부메모리 주소 저장부(322)는 내부메모리 주소 발생기(321)에서 발생된 내부메모리 주소를 저장한다.
태그인덱스 처리부(33)는 태그인덱스 발생기(331)와 태그인덱스 저장부(332)를 구비한다.
태그인덱스 발생기(331)는 참조데이터의 주소로부터 태그와 인덱스를 발생시킨다.
태그인덱스 저장부(332)는 태그인덱스 발생기(331)에서 발생된 태그와 인덱스를 저장한다.
선택출력부(35)는 내부메모리 주소와 참조데이터를 선택적으로 출력하는 것으로서, 캐시 히트 발생시에는 캐시(34)로부터 입력된 참조데이터와 내부메모리 주소 발생기(321)로부터 입력된 내부메모리 주소를 출력하고, 캐시 미스 발생시에는 캐시(34)로부터 입력된 참조데이터와 내부메모리 주소 저장부(322)에 저장된 내부메모리 주소를 출력한다.
이하, 도 6 을 참조하여, 참조데이터의 요청 과정 및 출력 과정을 설명한다.
도 6 에는 한 번의 외부메모리 읽기 명령을 통해 8개 참조픽셀 데이터를 읽어올 수 있고, 8개의 픽셀행에 대한 요청이 연속적으로 이루어지는 경우를 가정하고 있다.
이는 메모리제어기(20)의 데이터 버스폭과 데이터 처리기(30)의 구성 및 동작 특성 등에 따라 각각 달라질 수 있을 것이다.
도 6 을 참조하면, 캐시 참조 단계0에서는 0~7번 픽셀행에 대한 참조데이터가 연속적으로 요청되며, 캐시 업데이트 단계0에서는 캐시 참조 단계0에서 발생한 캐시 미스에 대한 캐시(34)의 업데이트가 이루어진다.
다음으로, 캐시 참조 단계1에서는 또 다시 8~15번 픽셀행에 대한 참조데이터가 연속적으로 요청되며, 캐시(34)업데이트 단계1에서는 캐시 참조 단계1에서 발생한 캐시 미스에 대한 캐시(34)의 업데이트가 이루어진다.
캐시 참조 단계에서는 각 픽셀행에 대한 캐시 히트 또는 캐시 미스가 발생될 수 있는데, 데이터 처리기(30)는 캐시 히트의 경우에는 내부메모리 주소와 참조데이터를 읽어들여 출력한다.
반면에, 캐시 미스의 경우에는 참조데이터의 위치로부터 외부메모리(10)상의 주소를 읽어들여 저장한 후, 이를 내부메모리 주소와 출력한다.
외부메모리 주소 발생기(311)는 전달된 참조데이터의 위치로부터 외부메모리 주소를 발생시키고, 내부메모리 주소 발생기(321)는 참조데이터를 출력하기 위한 내부메모리 주소를 발생시키며, 태그인덱스 발생기(331)는 캐시 참조를 위한 태그와 인덱스를 발생시켜 캐시 참조가 이루어진다.
이 경우, 캐시 히트가 발생되면, 캐시(34)에서 읽혀진 참조데이터는 내부메모리 주소 발생기(321)에서 발생된 내부메모리 주소에 쓰여지고, 현재 픽셀행이 캐시 참조 단계의 마지막 픽셀행이 아니면, 다음 픽셀행에 대한 참조데이터의 읽기요청에 따른 캐시 참조를 계속 수행한다.
한편, 캐시 미스가 발생되면, 내부메모리 주소 발생기(321)에서 발생된 내부메모리 주소는 내부메모리 주소 저장부(322)에 저장되고, 태그인덱스 발생기(331)에서 발생된 태그와 인덱스는 태그인덱스 저장부(332)에 각각 저장된다.
이때, 외부메모리 주소 발생기(311)에 발생된 외부메모리 주소는 외부메모리 주소 저장부(312)에 전달되어 저장된다.
한편, 현재 픽셀행이 캐시 참조 단계의 마지막 픽셀행이 아니라면 다음 픽셀행에 대한 참조데이터의 읽기요청을 위해 캐시 참조를 계속 수행한다.
참조데이터 입출력부(313)는 외부메모리 주소 저장부에 저장된 외부메모리 주소상에 존재하는 참조데이터를 외부메모리(10)로부터 읽어오기 위해 메모리제어기(20)에 읽기 명령을 내린다.
이 경우, 참조프레임의 좌우로 연속된 픽셀들로 이루어진 한 픽셀행을 외부메모리(10)의 한 뱅크에 저장하고, 다음 픽셀행은 다른 뱅크에 저장하여 상하로 이웃한 픽셀행이 서로 다른 메모리 뱅크 상에 존재하기 때문에, 참조데이터에 대한 읽기 요청은 메모리 뱅크 중 어느 하나의 메모리 뱅크를 접근하고, 해당 메모리 뱅크에서 참조데이터를 출력하는 동안, 다음 번 메모리 뱅크에 읽기 요청이 이루어지게 된다.
이를 통해, 메모리제어기(20)는 외부메모리(10)로부터 참조데이터를 읽어오고, 참조데이터 입출력부(313)는 이 참조데이터를 참조데이터 저장부(314)에 저장한다.
이와 같은 캐시 참조 단계가 완료되면, 캐시 업데이트 단계를 수행한다. 즉, 참조데이터 저장부(314)에 저장된 참조데이터를 읽어서 태그인덱스 저장부(332)에 저장된 태그와 인덱스에 해당하는 태그와 참조데이터를 대체시키고, 이때, 내부메모리 주소 저장부(322)에 저장된 내부메모리 주소로 참조데이터를 출력한다.
한편, 상기한 캐시 업데이트 단계는 캐시 참조 단계가 수행된 후에 수행하는 것을 예시로 설명하였으나, 본 발명의 기술적 범위는 이에 한정되지 않지 않고, 캐시 참조 단계와 캐시 업데이트 단계를 연속적으로 수행할 수도 있다.
즉, 캐시 참조 단계에서, 캐시 미스가 발생되면, 캐시 업데이트를 즉각적으로 수행한다. 일 예로, 캐시 미스가 발생될 때마다, 외부메모리 주소를 읽어들여 캐시(34)에 저장하여 캐시 업데이트를 수행할 수 있다.
이 경우, 연속적으로 입력된 참조데이터 읽기 요청에 따라, 캐시 업데이트가 수행되는 중에 캐시 참조가 이루어지게 되므로, 캐시(34)는 동시에 읽기 및 쓰기가 가능한 메모리가 바람직할 것이다.
게다가, 외부메모리 주소 저장부(312)에 외부메모리 주소가 저장되어 있을 경우엔 참조데이터 입출력부(313)는 외부메모리(10)에 저장된 참조데이터를 읽어오기 위해, 메모리제어기(20)에 읽기 명령을 입력한다. 이에 따라, 참조데이터 저장부(314)에는 외부메모리(10)에 저장되어 있던 참조데이터를 순차적으로 저장한다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며 당해 기술이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의하여 정해져야할 것이다.
10: 외부메모리 20: 메모리제어기
30: 데이터 처리기 31: 외부메모리 주소 처리부
311: 외부메모리 주소 발생기 312: 외부메모리 주소 저장부
313: 참조데이터 입출력부 314: 참조데이터 저장부
32: 내부메모리 주소 처리부 321: 내부메모리 주소 발생기
332: 내부메모리 주소 저장부 33: 태그인덱스 처리부
331: 태그인덱스 처리 발생기 332: 태그인덱스 저장부
34: 캐시 35: 선택출력부

Claims (15)

  1. 다중 뱅크를 구비하여 하나의 픽셀행을 하나의 뱅크에 각각 할당하여 저장하는 외부메모리;
    연속적으로 입력되는 읽기 요청에 따라 상기 외부메모리의 서로 다른 뱅크를 접근하도록 하여 먼저 들어온 읽기 요청에 해당하는 참조데이터를 출력하는 동안 다음 번 읽기 요청에 대한 읽기 명령을 외부메모리에 전달하도록 제어하는 메모리 제어기; 및
    참조데이터 읽기 요청이 연속적으로 입력되면, 상기 메모리 제어기에 상기 참조데이터에 대한 읽기 요청을 연속적으로 하고, 상기 메모리 제어기로부터 입력된 참조데이터를 저장하여 출력하는 데이터 처리기를 포함하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  2. 제 1 항에 있어서, 상기 외부메모리에 저장된 참조데이터의 외부메모리 주소는 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  3. 제 1 항에 있어서, 상기 데이터 처리기는
    참조데이터를 저장하여 출력하는 캐시;
    참조데이터를 출력하기 위한 내부메모리 주소를 발생시켜 출력하는 상기 내부메모리 주소를 출력하는 내부메모리 주소 처리부;
    참조데이터의 외부메모리 주소를 발생시켜 상기 외부메모리 주소를 통해 상기 메모리 제어기에 읽기 요청하고, 상기 메모리 제어기로부터 입력된 참조데이터를 상기 캐시에 저장하는 외부메모리 주소 처리부;
    캐시 참조를 위한 태그와 인덱스를 발생시켜 캐시 히트 발생시 상기 캐시에 저장된 참조데이터를 출력하도록 하는 태그인덱스 처리부를 포함하되,
    캐시 참조 단계에서는 캐시 히트가 발생되면, 상기 내부메모리 주소와 상기 태그와 인덱스를 출력하고, 캐시 업데이트 단계에서는 상기 캐시 참조 단계에서 발생된 캐시 미스에 따라 상기 참조데이터와 상기 내부메모리 주소를 출력하는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  4. 제 3 항에 있어서, 상기 캐시 업데이트 단계는 연속적으로 이루어지는 읽기 요청에 따른 상기 캐시 참조 단계가 모두 수행 후에 수행되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  5. 제 3 항에 있어서, 상기 캐시 업데이트 단계는 연속적으로 이루어지는 읽기 요청에 따른 상기 캐시 참조 단계 수행 중에 캐시 미스가 발생되면, 상기 캐시 미스 발생 직후에 수행되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  6. 제 1 항에 있어서, 상기 외부메모리 주소 처리부는
    참조데이터를 출력하기 위한 참조데이터의 외부메모리 주소를 발생시키는 외부메모리 주소 발생기;
    상기 외부메모리 주소 발생기에 발생된 상기 외부메모리 주소를 저장하는 외부메모리 주소 저장부;
    상기 외부메모리 주소 저장부에 저장된 상기 외부메모리 주소를 읽어들여 상기 메모리제어기를 통해 상기 외부메모리에 저장된 상기 참조데이터를 읽어들이도록 요청하는 참조데이터 입출력부; 및
    상기 참조데이터 입출력부에서 입력된 참조데이터를 저장한 후, 상기 캐시에 저장하는 참조데이터 저장부를 포함하는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  7. 제 1 항에 있어서, 상기 내부메모리 주소 처리부는
    참조데이터의 주소로부터 내부메모리 주소를 발생시키는 내부메모리 주소 발생기; 및
    캐시 미스 발생시 상기 내부메모리 주소 발생기에서 발생된 상기 내부메모리 주소를 저장하는 내부메모리 주소 저장부를 포함하는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  8. 제 1 항에 있어서, 상기 태그인덱스 처리부는
    참조데이터의 주소에서 상기 태그와 인덱스를 발생시키는 태그인덱스 발생기; 및
    캐시 미스 발생시 상기 태그인덱스 발생기에서 발생된 상기 태그와 인덱스를 저장하는 태그 인덱스 저장부를 포함하는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 장치.
  9. 참조프레임의 한 픽셀행을 하나의 뱅크에 할당하여 저장하는 단계; 및
    캐시 미스에 의해 참조데이터의 읽기 요청이 연속적으로 입력되면, 외부메모리의 서로 다른 뱅크를 접근하여 먼저 들어온 읽기 요청에 해당하는 참조데이터를 읽어 들여 출력하는 동안 다음 번 읽기 요청에 대한 읽기 명령을 상기 외부메모리에 전달하는 단계를 포함하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  10. 제 9 항에 있어서, 상기 참조데이터의 외부메모리 주소는 상기 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  11. 참조프레임의 한 픽셀행을 하나의 뱅크에 할당하여 저장하는 단계;
    참조데이터가 연속적으로 요청됨에 따라 캐시 참조 단계를 수행하는 단계; 및
    상기 캐시 참조 단계 수행 중에, 캐시 미스가 발생되면, 상기 참조데이터의 읽기 요청에 따라 외부메모리의 서로 다른 뱅크를 접근하여 상기 참조데이터를 읽어 들여 캐시 업데이트 단계를 수행하는 단계를 포함하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  12. 제 11 항에 있어서, 상기 캐시 업데이트 단계를 수행하는 단계는
    상기 외부메모리에서 상기 참조데이터를 읽어 들여 출력하는 동안, 다음 번 읽기 요청에 대한 읽기 명령을 상기 외부메모리에 전달하는 것을 더 포함하는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  13. 제 11 항에 있어서, 상기 캐시 업데이트 단계는 상기 캐시 참조 단계가 모두 수행된 후에 수행되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  14. 제 11 항에 있어서, 상기 캐시 업데이트 단계는 상기 캐시 참조 단계 수행 중 상기 캐시 미스 발생 직후에 수행되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 방법.
  15. 제 11 항에 있어서, 상기 참조데이터의 외부메모리 주소는 상기 참조데이터의 Y위치값의 하위 비트가 상기 외부메모리 주소의 뱅크값에 할당되도록 생성되는 것을 특징으로 하는 비디오 움직임 예측 및 보상용 캐싱 방법.
KR1020100127574A 2010-12-14 2010-12-14 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법 KR20120066305A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100127574A KR20120066305A (ko) 2010-12-14 2010-12-14 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법
US13/297,290 US20120147023A1 (en) 2010-12-14 2011-11-16 Caching apparatus and method for video motion estimation and compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100127574A KR20120066305A (ko) 2010-12-14 2010-12-14 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20120066305A true KR20120066305A (ko) 2012-06-22

Family

ID=46198915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127574A KR20120066305A (ko) 2010-12-14 2010-12-14 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법

Country Status (2)

Country Link
US (1) US20120147023A1 (ko)
KR (1) KR20120066305A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423659B (zh) * 2010-11-09 2014-01-11 Avisonic Technology Corp 影像校正方法與相關影像校正系統
TWI601075B (zh) * 2012-07-03 2017-10-01 晨星半導體股份有限公司 移動補償影像處理裝置與影像處理方法
US8736629B1 (en) * 2012-11-21 2014-05-27 Ncomputing Inc. System and method for an efficient display data transfer algorithm over network
US20140149684A1 (en) * 2012-11-29 2014-05-29 Samsung Electronics Co., Ltd. Apparatus and method of controlling cache
US11234017B1 (en) * 2019-12-13 2022-01-25 Meta Platforms, Inc. Hierarchical motion search processing
CN116456144B (zh) * 2023-06-14 2023-09-26 合肥六角形半导体有限公司 一种无帧缓存视频流处置输出装置和方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598514A (en) * 1993-08-09 1997-01-28 C-Cube Microsystems Structure and method for a multistandard video encoder/decoder
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US5596376A (en) * 1995-02-16 1997-01-21 C-Cube Microsystems, Inc. Structure and method for a multistandard video encoder including an addressing scheme supporting two banks of memory
EP0747859B1 (en) * 1995-06-06 2005-08-17 Hewlett-Packard Company, A Delaware Corporation Interrupt scheme for updating a local memory
US5990904A (en) * 1995-08-04 1999-11-23 Microsoft Corporation Method and system for merging pixel fragments in a graphics rendering system
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
TW330273B (en) * 1996-02-13 1998-04-21 Sanyo Electric Co The image-processing device and method for mapping image memory
US5912676A (en) * 1996-06-14 1999-06-15 Lsi Logic Corporation MPEG decoder frame memory interface which is reconfigurable for different frame store architectures
GB9704027D0 (en) * 1997-02-26 1997-04-16 Discovision Ass Memory manager for mpeg decoder
US6061749A (en) * 1997-04-30 2000-05-09 Canon Kabushiki Kaisha Transformation of a first dataword received from a FIFO into an input register and subsequent dataword from the FIFO into a normalized output dataword
WO1999059069A1 (de) * 1998-05-07 1999-11-18 Infineon Technologies Ag Cache-speicher für zweidimensionale datenfelder
US6700588B1 (en) * 1998-11-09 2004-03-02 Broadcom Corporation Apparatus and method for blending graphics and video surfaces
US7446774B1 (en) * 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6173367B1 (en) * 1999-05-19 2001-01-09 Ati Technologies, Inc. Method and apparatus for accessing graphics cache memory
US7061500B1 (en) * 1999-06-09 2006-06-13 3Dlabs Inc., Ltd. Direct-mapped texture caching with concise tags
US6567091B2 (en) * 2000-02-01 2003-05-20 Interactive Silicon, Inc. Video controller system with object display lists
US6993074B2 (en) * 2000-03-24 2006-01-31 Microsoft Corporation Methods and arrangements for handling concentric mosaic image data
US6636225B2 (en) * 2000-11-20 2003-10-21 Hewlett-Packard Development Company, L.P. Managing texture mapping data in a computer graphics system
US6664961B2 (en) * 2000-12-20 2003-12-16 Rutgers, The State University Of Nj Resample and composite engine for real-time volume rendering
KR100407691B1 (ko) * 2000-12-21 2003-12-01 한국전자통신연구원 계층탐색을 이용한 움직임 추정장치 및 방법
JP4390710B2 (ja) * 2002-11-27 2009-12-24 アールジービー・ネットワークス・インコーポレイテッド 複数のデジタルビデオプログラムの時間多重化処理のための方法及び装置
CN1792097A (zh) * 2003-05-19 2006-06-21 皇家飞利浦电子股份有限公司 具有低存储器带宽要求的视频处理设备
US7415161B2 (en) * 2004-03-25 2008-08-19 Faraday Technology Corp. Method and related processing circuits for reducing memory accessing while performing de/compressing of multimedia files
US20060007234A1 (en) * 2004-05-14 2006-01-12 Hutchins Edward A Coincident graphics pixel scoreboard tracking system and method
US7852916B2 (en) * 2004-06-27 2010-12-14 Apple Inc. Efficient use of storage in encoding and decoding video data streams
US20060120455A1 (en) * 2004-12-08 2006-06-08 Park Seong M Apparatus for motion estimation of video data
JP4861338B2 (ja) * 2005-02-15 2012-01-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 読み出し機能及びフェッチ機能を分けることによるデータ処理装置のメモリユニットの性能向上
KR100703709B1 (ko) * 2005-06-02 2007-04-06 삼성전자주식회사 그래픽스 처리장치와 처리방법, 및 그 기록 매체
EP1761062A1 (en) * 2005-09-06 2007-03-07 BRITISH TELECOMMUNICATIONS public limited company Generating and storing image data
US8325798B1 (en) * 2005-12-15 2012-12-04 Maxim Integrated Products, Inc. Adaptive motion estimation cache organization
JP4594892B2 (ja) * 2006-03-29 2010-12-08 株式会社東芝 テクスチャマッピング装置、方法およびプログラム
JP4757080B2 (ja) * 2006-04-03 2011-08-24 パナソニック株式会社 動き検出装置、動き検出方法、動き検出集積回路および画像符号化装置
US20080120676A1 (en) * 2006-11-22 2008-05-22 Horizon Semiconductors Ltd. Integrated circuit, an encoder/decoder architecture, and a method for processing a media stream
EP2141930A4 (en) * 2007-04-26 2011-03-23 Panasonic Corp MOTION DETECTION APPARATUS, MOTION DETECTION METHOD, AND MOTION DETECTION PROGRAM
US20080285652A1 (en) * 2007-05-14 2008-11-20 Horizon Semiconductors Ltd. Apparatus and methods for optimization of image and motion picture memory access
EP2051530A2 (en) * 2007-10-17 2009-04-22 Electronics and Telecommunications Research Institute Video encoding apparatus and method using pipeline technique with variable time slot
KR100926752B1 (ko) * 2007-12-17 2009-11-16 한국전자통신연구원 동영상 부호화를 위한 미세 움직임 추정 방법 및 장치
WO2009116115A1 (ja) * 2008-03-18 2009-09-24 富士通株式会社 メモリコントローラ及びそれを使用したメモリシステム
WO2010014696A1 (en) * 2008-07-29 2010-02-04 Marvell World Trade, Ltd. Processing rasterized data
KR100994983B1 (ko) * 2008-11-11 2010-11-18 한국전자통신연구원 고속 움직임 탐색 장치 및 그 방법
US8660193B2 (en) * 2009-01-12 2014-02-25 Maxim Integrated Products, Inc. Parallel, pipelined, integrated-circuit implementation of a computational engine
US8566515B2 (en) * 2009-01-12 2013-10-22 Maxim Integrated Products, Inc. Memory subsystem
GB2470611B (en) * 2009-06-25 2011-06-29 Tv One Ltd Apparatus and method for processing data
US8355570B2 (en) * 2009-08-12 2013-01-15 Conexant Systems, Inc. Systems and methods for raster-to-block converter
KR101283469B1 (ko) * 2009-08-31 2013-07-12 한국전자통신연구원 프로세서 명령어의 메모리 액세스 방법 및 장치
KR101274112B1 (ko) * 2009-09-15 2013-06-13 한국전자통신연구원 영상 부호화 장치
KR101292668B1 (ko) * 2009-10-08 2013-08-02 한국전자통신연구원 멀티프로세서기반의 영상 복호화 장치 및 방법
KR20110055022A (ko) * 2009-11-19 2011-05-25 한국전자통신연구원 데이터 및 기능적 분할 방식에 기반한 동영상 복호화 장치 및 방법
US9552206B2 (en) * 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry

Also Published As

Publication number Publication date
US20120147023A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
CN107846597B (zh) 用于视频解码器的数据缓存方法和装置
US9253496B2 (en) Intelligent decoded picture buffering
US10735727B2 (en) Method of adaptive filtering for multiple reference line of intra prediction in video coding, video encoding apparatus and video decoding apparatus therewith
TWI596570B (zh) 像素緩衝
US8619862B2 (en) Method and device for generating an image data stream, method and device for reconstructing a current image from an image data stream, image data stream and storage medium carrying an image data stream
KR20120066305A (ko) 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법
US9612962B2 (en) Performing cache bank operations in offset sequences from first bank
US9509992B2 (en) Video image compression/decompression device
US20050190976A1 (en) Moving image encoding apparatus and moving image processing apparatus
US8295361B2 (en) Video compression circuit and method thereof
WO2018034875A1 (en) Method and apparatus for compressing addresses
JP5043012B2 (ja) キャッシュ・ローカリティを保存するビデオ符号化／復号化方法
US8451901B2 (en) High-speed motion estimation apparatus and method
CN104937931A (zh) 使用软件驱动器及硬件驱动器彼此联合来实现混合视频编码器的方法及装置
US20070071099A1 (en) External memory device, method of storing image data for the same, and image processor using the method
CN110322904B (zh) 压缩图像信息读取控制方法及装置
JP4755624B2 (ja) 動き補償装置
US8963809B1 (en) High performance caching for motion compensated video decoder
JP2009098822A (ja) データ処理装置及び共有メモリのアクセス方法
US9363524B2 (en) Method and apparatus for motion compensation reference data caching
KR100891116B1 (ko) 대역폭 인식 움직임 보상 장치 및 그 방법
CN101394559B (zh) 动态图像处理方法、译码方法及其装置
JP2017117145A (ja) 半導体装置、データ処理システム及び半導体装置の制御方法
JP2009152710A (ja) 画像処理装置及び画像処理方法
KR20200079408A (ko) 영상 복호화 장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid