JP4755624B2 - 動き補償装置 - Google Patents
動き補償装置 Download PDFInfo
- Publication number
- JP4755624B2 JP4755624B2 JP2007112762A JP2007112762A JP4755624B2 JP 4755624 B2 JP4755624 B2 JP 4755624B2 JP 2007112762 A JP2007112762 A JP 2007112762A JP 2007112762 A JP2007112762 A JP 2007112762A JP 4755624 B2 JP4755624 B2 JP 4755624B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- area
- data
- read
- read target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、本発明の実施の形態となる復号装置100を示す。例として復号装置100はMPEG−4に準拠したものであり、可変長符号復号部112と、逆量子化部114と、逆離散コサイン変換部116と、動き補償処理部120と、加算部170と、フィルタ処理部172と、メモリコントローラ180と、外部メモリ190を有する。なお、復号装置100は動画像の輝度成分と色差成分について復号するが、以下において、「データ」を「輝度成分のデータ」として用い、輝度成分のみについて説明する。色差成分については、データサイズが異なるだけで、処理シーケンスは同じであるため、同様の方式で処理される。
図8は、動き補償処理部120を示す。動き補償処理部120は、水平走査方向順にマクロブロック単位で動き補償を行うものであり、参照領域特定部122と、読出対象領域特定部124と、読出対象領域分割部126と、制御部130と、バッファメモリ140と、出力部150と、動き補償演算部160を備える。なお、図8において、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
112 可変長符号復号部
114 逆量子化部
116 逆離散コサイン変換部
120 動き補償処理部
122 参照領域特定部
124 読出対象領域特定部
126 読出対象領域分割部
130 制御部
132 管理情報バッファ
134 読出制御部
140 バッファメモリ
150 出力部
160 動き補償演算部
170 加算部
172 フィルタ処理部
180 メモリコントローラ
190 外部メモリ
Claims (5)
- 圧縮動画像の復号に際してマクロブロック単位で順次動き補償処理を行う動き補償装置であって、
バッファメモリと、
参照画像が記憶された外部メモリからデータの読出しを行い、読み出したデータを前記バッファメモリに格納する読出部と、
前記参照画像上の読出対象領域であって、前記マクロブロックに対する前記動き補償処理のための参照領域の画素データを前記外部メモリから読み出す際の前記読出対象領域を特定する読出対象領域特定部と、
該読出対象領域特定部が特定した前記読出対象領域を複数の分割領域に分割する読出対象領域分割部と、
前記読出対象領域特定部が特定した読出対象領域の読出しを前記読出部に行わせると共に、前記読出部の前回までの読出しにより前記バッファメモリに格納された画素データを前記分割領域毎に管理する制御部であって、前記読出対象領域特定部が特定した今回の読出対象領域の各分割領域のうちの、前記バッファメモリにその画素データが格納されていない分割領域の画素データの読出しのみを前記読出部に行わせる制御部とを備え、
前記制御部は、
前記バッファメモリに格納されている各前記分割領域の画素データ毎に、該分割領域が含まれる前記参照画像の先頭アドレスと、該分割領域が前記参照画像上における位置を示す位置情報とを管理情報として管理情報保持部と、
該管理情報保持部が保持した前記管理情報に基づいて前記読出部による読出しの制御を行う読出制御部とを備え、
前記管理情報保持部は、前記分割領域の大きさを示すサイズ情報も前記管理情報として保持することを特徴とする動き補償装置。 - 前記読出対象領域特定部は、前記参照領域を含む前記参照領域より大きい領域を該参照領域の読出対象領域として特定することを特徴とする請求項1に記載の動き補償装置。
- 現在復号中のマクロブロックの動きベクトルを復号する動きベクトル復号部をさらに備え、
前記読出対象領域特定部は、前記動きベクトル復号部により得られた前記動きベクトルが示す前記参照領域に対応する前記読出対象領域を特定するものであることを特徴とする請求項1または2に記載の動き補償装置。 - 現在復号中のマクロブロックの動きベクトルを復号する動きベクトル復号部と、
前記動きベクトルが示す前記参照領域の次の参照領域を予測する予測部とをさらに備え、
前記読出対象領域特定部は、前記予測部が予測した前記次の参照領域に対応する前記読出対象領域を特定するものであることを特徴とする請求項1または2に記載の動き補償装置。 - 前記バッファメモリは、FIFO(First In First Out)であることを特徴とする請求項1から4のいずれか1項に記載の動き補償装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007112762A JP4755624B2 (ja) | 2007-04-23 | 2007-04-23 | 動き補償装置 |
EP20080154236 EP1986439A2 (en) | 2007-04-23 | 2008-04-09 | Efficient cache memory fetching for motion compensated video decoding |
US12/081,090 US20080259089A1 (en) | 2007-04-23 | 2008-04-10 | Apparatus and method for performing motion compensation by macro block unit while decoding compressed motion picture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007112762A JP4755624B2 (ja) | 2007-04-23 | 2007-04-23 | 動き補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008271292A JP2008271292A (ja) | 2008-11-06 |
JP4755624B2 true JP4755624B2 (ja) | 2011-08-24 |
Family
ID=39677380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007112762A Expired - Fee Related JP4755624B2 (ja) | 2007-04-23 | 2007-04-23 | 動き補償装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080259089A1 (ja) |
EP (1) | EP1986439A2 (ja) |
JP (1) | JP4755624B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5580541B2 (ja) | 2009-03-06 | 2014-08-27 | パナソニック株式会社 | 画像復号化装置および画像復号化方法 |
WO2012120582A1 (ja) * | 2011-03-07 | 2012-09-13 | パナソニック株式会社 | 動き補償装置、動画像符号化装置、動画像復号装置、動き補償方法、プログラム、及び集積回路 |
US9122609B2 (en) * | 2011-03-07 | 2015-09-01 | Texas Instruments Incorporated | Caching method and system for video coding |
JP5662233B2 (ja) * | 2011-04-15 | 2015-01-28 | 株式会社東芝 | 画像符号化装置及び画像復号装置 |
WO2013076897A1 (ja) * | 2011-11-24 | 2013-05-30 | パナソニック株式会社 | 画像処理装置および画像処理方法 |
CN103841083B (zh) * | 2012-11-22 | 2017-07-21 | 华为技术有限公司 | 增强报文识别能力的方法及装置 |
GB2509169B (en) * | 2012-12-21 | 2018-04-18 | Displaylink Uk Ltd | Management of memory for storing display data |
KR102358276B1 (ko) | 2014-09-30 | 2022-02-04 | 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 | 비디오 코딩을 위한 해시 기반 인코더 결정 |
US11202085B1 (en) * | 2020-06-12 | 2021-12-14 | Microsoft Technology Licensing, Llc | Low-cost hash table construction and hash-based block matching for variable-size blocks |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10215457A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | 動画像復号方法及び動画像復号装置 |
JP4264571B2 (ja) * | 1998-04-09 | 2009-05-20 | ソニー株式会社 | ディジタル画像復号装置及び方法、並びに記録媒体 |
US6835750B1 (en) * | 2000-05-01 | 2004-12-28 | Accera, Inc. | Use of medium chain triglycerides for the treatment and prevention of alzheimer's disease and other diseases resulting from reduced neuronal metabolism II |
JP2002152756A (ja) * | 2000-11-09 | 2002-05-24 | Mitsubishi Electric Corp | 動画像符号化装置 |
JP2003296724A (ja) * | 2002-04-05 | 2003-10-17 | Hitachi Ltd | 画像処理システム及びその方式 |
JP4419608B2 (ja) * | 2004-02-27 | 2010-02-24 | セイコーエプソン株式会社 | 動画像符号化装置 |
JP4436782B2 (ja) * | 2004-05-14 | 2010-03-24 | パナソニック株式会社 | 動き補償装置 |
JP2006279330A (ja) * | 2005-03-28 | 2006-10-12 | Victor Co Of Japan Ltd | 動き補償処理方法 |
US20060224871A1 (en) * | 2005-03-31 | 2006-10-05 | Texas Instruments Incorporated | Wide branch target buffer |
JP2006287583A (ja) * | 2005-03-31 | 2006-10-19 | Victor Co Of Japan Ltd | 画像データ領域取得補間回路 |
US20070008323A1 (en) * | 2005-07-08 | 2007-01-11 | Yaxiong Zhou | Reference picture loading cache for motion prediction |
JP4757080B2 (ja) * | 2006-04-03 | 2011-08-24 | パナソニック株式会社 | 動き検出装置、動き検出方法、動き検出集積回路および画像符号化装置 |
-
2007
- 2007-04-23 JP JP2007112762A patent/JP4755624B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-09 EP EP20080154236 patent/EP1986439A2/en not_active Withdrawn
- 2008-04-10 US US12/081,090 patent/US20080259089A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2008271292A (ja) | 2008-11-06 |
US20080259089A1 (en) | 2008-10-23 |
EP1986439A2 (en) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755624B2 (ja) | 動き補償装置 | |
JP5969914B2 (ja) | 動画像圧縮伸張装置 | |
US20050190976A1 (en) | Moving image encoding apparatus and moving image processing apparatus | |
US9612962B2 (en) | Performing cache bank operations in offset sequences from first bank | |
KR100772379B1 (ko) | 외부 메모리 장치, 그 영상 데이터 저장 방법, 이를 이용한영상 처리 장치 | |
JP5043012B2 (ja) | キャッシュ・ローカリティを保存するビデオ符号化/復号化方法 | |
US20050169378A1 (en) | Memory access method and memory access device | |
KR100606812B1 (ko) | 비디오 디코딩 시스템 | |
US20170019679A1 (en) | Hybrid video decoding apparatus for performing hardware entropy decoding and subsequent software decoding and associated hybrid video decoding method | |
JP2010119084A (ja) | 高速動き探索装置及びその方法 | |
US9118891B2 (en) | Video encoding system and method | |
US20120147023A1 (en) | Caching apparatus and method for video motion estimation and compensation | |
US8406306B2 (en) | Image decoding apparatus and image decoding method | |
JP3322233B2 (ja) | 動画像伸長方法及びそれを実行するプログラムを記録した記録媒体 | |
US20110099340A1 (en) | Memory access control device and method thereof | |
US20110096082A1 (en) | Memory access control device and method thereof | |
JP5182285B2 (ja) | デコード方法及びデコード装置 | |
US20190095338A1 (en) | Semiconductor device, data processing system, and semiconductor device control method | |
JP2007259323A (ja) | 画像復号化装置 | |
JP4383367B2 (ja) | 動きベクトル検出装置 | |
JPH11289536A (ja) | 動画像伸長装置及び方法 | |
JP5867050B2 (ja) | 画像処理装置 | |
US20070071098A1 (en) | Image storage device for motion estimation and method of storing image data | |
JPH11167518A (ja) | 動画復号化装置におけるメモリの使用方法 | |
WO2009080590A1 (en) | Method and apparatus for performing de-blocking filtering of a video picture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |