KR20120064838A - 발광다이오드 패키지 및 그 제조방법 - Google Patents

발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20120064838A
KR20120064838A KR1020100126067A KR20100126067A KR20120064838A KR 20120064838 A KR20120064838 A KR 20120064838A KR 1020100126067 A KR1020100126067 A KR 1020100126067A KR 20100126067 A KR20100126067 A KR 20100126067A KR 20120064838 A KR20120064838 A KR 20120064838A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
diode chip
package
chip
Prior art date
Application number
KR1020100126067A
Other languages
English (en)
Inventor
윤자은
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100126067A priority Critical patent/KR20120064838A/ko
Publication of KR20120064838A publication Critical patent/KR20120064838A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광다이오드 패키지 및 그 제조방법에 관한 것으로서, 제1 및 제2 전극패턴을 갖는 패키지 본체; 상기 패키지 본체 상에 탑재되며, 상기 패키지 본체와 접하는 반대 면에 형성된 제1 및 제2 전극을 갖는 제1 발광다이오드 칩; 및 상기 제1 발광다이오드 칩 상에 탑재되며, 상기 제1 발광다이오드 칩과 마주하는 면에 형성된 제1 및 제2 전극을 갖는 제2 발광다이오드 칩을 포함하며, 상기 제1 및 제2 전극패턴은 각각 상기 제1 발광다이오드 칩의 제1 및 제2 전극에 연결되며, 상기 제1 발광다이오드 칩의 제1 및 제2 전극은 상기 제2 발광다이오드 칩의 제1 및 제2 전극에 연결되어, 동일한 단면적을 차지하면서도 더욱 고광량, 고효율인 발광다이오드 패키지를 제공할 수 있으며, 발광다이오드 칩의 적층과 본딩이 한 공정 내에서 수행되므로 제조공정이 간단하다.

Description

발광다이오드 패키지 및 그 제조방법 {Light emitting diode package and Method of manufacturing thereof}
본 발명은 발광다이오드 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 다수의 발광다이오드 칩을 적층한 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(Light emitting diode, LED)는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
그리하여, 고광량, 고광효율의 발광다이오드를 얻기 위한 하나의 방안으로, 하나의 기판상에 다수의 발광다이오드 칩을 배열하는 구조가 사용되었으나, 발광다이오드 칩이 차지하는 면적이 넓어지게 되어 발광다이오드 패키지가 커지는 문제점이 있었다.
본 발명의 목적 중의 하나는 기존과 동일한 면적 내에서 더욱 고광량, 고광효율이 가능한 발광다이오드 패키지를 제공하는데 있다.
또한, 본 발명은 상기 발광다이오드 패키지의 제조방법을 제공하는데 다른 목적이 있다.
본 발명의 실시예에 의한 발광다이오드 패키지는 제1 및 제2 전극패턴을 갖는 패키지 본체; 상기 패키지 본체 상에 탑재되며, 상기 패키지 본체와 접하는 반대 면에 형성된 제1 및 제2 전극을 갖는 제1 발광다이오드 칩; 및 상기 제1 발광다이오드 칩 상에 탑재되며, 상기 제1 발광다이오드 칩과 마주하는 면에 형성된 제1 및 제2 전극을 갖는 제2 발광다이오드 칩을 포함하며, 상기 제1 및 제2 전극패턴은 각각 상기 제1 발광다이오드 칩의 제1 및 제2 전극에 연결되며, 상기 제1 발광다이오드 칩의 제1 및 제2 전극은 상기 제2 발광다이오드 칩의 제1 및 제2 전극에 연결된다.
또한, 상기 제1 발광다이오드 칩의 제1 및 제2 전극과 상기 패키지 본체의 제1 및 제2 전극패턴은 서로 와이어로 연결될 수 있으며, 상기 제1 발광다이오드 칩의 제1 전극과 제2 발광다이오드 칩의 제1 전극, 상기 제1 발광다이오드 칩의 제2 전극과 제2 발광다이오드 칩의 제2 전극은 각각 직접 연결될 수도 있다.
또한, 상기 제1 발광다이오드 칩과 제2 발광다이오드 칩 사이를 채우는 수지층 또는 상기 제1 발광다이오드 칩과 제2 발광다이오드 칩을 덮도록 밀봉된 봉지부를 더 포함할 수도 있다.
이때, 상기 수지층 및 봉지부 중 어느 하나 또는 전부에 형광체 물질 또는 양자점을 포함할 수도 있으며, 상기 수지층 및 봉지부에는 서로 다른 색상의 빛을 방출하는 형광체 물질을 포함할 수도 있다.
또한, 상기 제1 발광다이오드 칩의 기판의 상부면 또는 하부면에 반사층을 형성할 수도 있다.
한편, 본 발명의 실시예에 의한 발광다이오드 패키지 제조방법은 패키지 본체를 준비하는 단계; 상기 패키지 본체 상에 제1 발광다이오드 칩을 정렬하는 단계; 상기 패키지 본체의 제1 및 제2 전극패턴과 상기 제1 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계; 및 상기 제1 발광다이오드 칩 상에 제2 발광다이오드 칩을 적층하고, 상기 제1 발광다이오드 칩의 제1 및 제2 전극과 상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계를 포함하며, 상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계 전에 상기 제1 발광다이오드 칩의 상부면에 수지층을 도포하는 단계를 더 포함하거나, 상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계 후에 상기 제1 발광다이오드 칩과 제2 발광다이오드 칩을 덮도록 봉지부를 몰딩하는 단계를 더 포함할 수 있다.
본 발명에 의한 발광다이오드 패키지 및 그 제조방법은 발광다이오드 칩을 다단으로 적층하여, 동일한 단면적을 차지하면서도 더욱 고광량, 고효율인 발광다이오드 패키지를 제공할 수 있다.
또한, 본 발명에 의한 발광다이오드 패키지는 발광다이오드 칩의 적층과 본딩이 한 공정 내에서 수행되므로 제조공정이 간단하다.
도 1은 본 발명에 의한 발광다이오드 패키지의 제1 실시예를 개략적으로 나타낸 측단면도이다.
도 2는 본 발명에 의한 발광다이오드 패키지의 제2 실시예를 개략적으로 나타낸 측단면도이다.
도 3은 본 발명에 의한 발광다이오드 패키지의 제3 실시예를 개략적으로 나타낸 측단면도이다.
도 4는 본 발명의 제3 실시예에 의한 발광다이오드 패키지의 제조방법을 설명하기 위한 공정별 측단면도이다.
도 5는 본 발명의 제1 실시예에 의한 발광다이오드 패키지의 광추출경로를 개략적으로 도시한 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
먼저, 본 발명의 일실시예에 따른 발광다이오드 패키지의 구조에 대해 설명한 후, 상기 발광다이오드 패키지의 제조방법에 대해 설명한다.
도 1은 본 발명에 의한 발광다이오드 패키지(500)를 개략적으로 나타낸 측단면도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 의한 발광다이오드 패키지(500)는, 패키지 본체(10), 제1 발광다이오드 칩(100) 및 제2 발광다이오드 칩(200)을 포함하며, 상기 제1 및 2 발광다이오드 칩(100)(200)의 제1 전극(130)(230)과 제2 전극(140)(240)은 상기 패키지 본체(10)의 제1 전극패턴(11) 및 제2 전극패턴(12)에 각각 연결된다.
상기 패키지 본체(10)는 상기 제1 발광다이오드 칩(100)이 실장되는 면에 제1 및 제2 발광다이오드 칩(100)(200)의 제1 전극(130)(230) 및 제2 전극(140)(240)과 각각 연결되는 제1 전극패턴(11) 및 제2 전극패턴(12)이 형성되어 있으며, 상기 제1 전극패턴(11) 및 제2 전극패턴(12)은 금속 범프(13)에 접속된 본딩 와이어(14)에 의해 발광다이오드 칩(100)(200)과 전기적으로 접속될 수 있다.
상기 제1 발광다이오드 칩(100)은 패키지 본체(10)에 전기적으로 연결되도록 실장되며, 외부에서 인가되는 전원에 의해 소정 파장의 빛을 출사하는 반도체소자의 일종이다.
상기 제1 발광다이오드 칩(100)은 기판(110) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)이 순차 적층된 발광구조물(120)이 형성되고, 이 발광구조물(120)은 제1 도전형 반도체층(121)의 일부 영역이 노출되도록 활성층(122) 및 제2 도전형 반도체층(123)이 메사 식각된 구조를 갖는다. 이와 같은 발광구조물(120)에서 노출된 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123) 위에 각각 제1 전극(130) 및 제2 전극(140)을 형성한다. 여기서, 제2 전극(140)은 전류의 확산을 위하여 복수 개 형성될 수 있다. 그리고, 기판(110)은 발광다이오드 칩을 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, ZnO, LiAl2O3 등의 투명 기판을 사용할 수 있으며, 본 실시예에서는 사파이어 기판을 사용할 수 있다.
그리고, 도시하지는 않았으나, 상기 제1 발광다이오드 칩(100)은 기판(110) 상에 제1 도전형 반도체층(121)을 형성하기 전에 기판(110)과의 격자 부정합을 완화하기 위하여 AlN 또는 GaN을 포함하는 저온핵성장층을 버퍼층으로 형성할 수도 있다.
또한, 본 실시예의 제1 발광다이오드 칩(100)은 기판 상면으로(도 1에서 볼 때 제1 발광다이오드 칩의 윗쪽으로) 빛이 출사되는 탑-에미팅(top-emitting) 형 에피-업(epi-up) 발광 소자에 해당할 수 있다.
또한, 제1 발광다이오드 칩(100)의 기판(110)의 상부면에는, 활성층(122)에서 기판(110) 측으로 방출되는 빛을 상부로 반사하기 위해 반사층(150)이 형성될 수 있다. 상기 반사층(150)은 상기 기판(100)의 하부면에 형성하는 것도 가능하다.
도 5에 도시된 바와 같이, 이 반사층(150)은 제1 발광다이오드 칩(100)의 활성층(122)에서 기판(110) 측으로 방출되는 빛을 발광다이오드 칩의 상부로 반사하며, 후술할 제2 발광다이오드 칩(200)의 활성층(222)에서 제1 발광다이오드 칩(100) 측으로 방출되는 빛도 상부로 반사하여, 상부로 방출되는 광추출양을 증가시킨다.
상기 반사층(150)은 높은 반사율을 갖는 물질로 형성될 수 있으며, Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 형성하되, 70% 이상의 반사율을 갖는 것이 바람직하다.
상기 제2 발광다이오드 칩(200)은 제1 발광다이오드 칩(100)의 위에 플립(flip)형으로 적층하되, 제1 발광다이오드 칩(100)의 제1 전극(130)과 제2 발광다이오드 칩(200)의 제1 전극(230)이 전기적으로 접속되고, 상기 제1 발광다이오드 칩(100)의 제2 전극(140)과 제2 발광다이오드 칩(200)의 제2 전극(240)이 전기적으로 직접 접속될 수 있도록 각각 대응되는 위치에 형성한다.
플립(flip)형 이란 발광다이오드 칩을 회로 기판에 부착시킬 때 본딩 와이어(리드)와 같은 추가적인 연결 구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴을 이용해 그대로 융착시키는 방식을 말하며, 본 발명의 실시예에서는 제1 발광다이오드 칩(100)의 제1 및 제2 도전성 전극(130)(140) 위에 형성된 금속 범프(13)상에 융착된다.
또한, 본 실시예의 제2 발광다이오드 칩(200)은 기판(210) 하면으로(도 1에서 볼 때 제2 발광다이오드 칩(200)의 아래쪽으로) 빛이 출사되는 에피-다운(epi-down) 발광 소자에 해당할 수 있다.
제2 발광다이오드 칩(200)의 다른 부분들은 제1 발광다이오드 칩(100)과 마찬가지이므로 구체적인 설명은 생략한다.
이와 같이 각각의 제1 전극(130)(230)과 제2 전극(140)(240)이 동일한 위치에 형성됨으로써, 한 쌍의 본딩 와이어(14)에 의해 두개의 발광다이오드 칩(100)(200)에 전원을 인가할 수 있게 되는 것이다.
도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 의한 발광다이오드 패키지(500')는, 상기 제1 발광다이오드 칩(100)과 제2 발광다이오드 칩(200) 사이를 채우는 수지층(300)을 더 포함한다.
상기 수지층(300)은 절연성인 열경화성 수지로 형성하되, 실리콘인 것이 바람직하다. 이러한 수지층은 우선적으로 제1 발광다이오드 칩(100)과 제2 발광다이오드 칩(200) 사이를 채우면서 제1 발광다이오드 칩(100)의 측면까지 연장되어 형성될 수 있다. 즉, 수지층(300)은 제1 및 제2 발광다이오드 칩(100)(200)의 제1 및 제2 전극(130)(140)(230)(240) 및 금속 범프(13)가 마련된 영역에 충진되며, 제1 발광다이오드 칩(100)과 제2발광다이오드 칩(200) 사이에 접착력 주는 동시에 보호하는 몰드(mold)로서의 기능을 수행한다.
이때, 수지층은 트랜스퍼-몰드(trasfer-mold) 방식이나 센터-게이트-몰드(center-gate-mold) 방식에 의해 형성될 수 있다.
또한, 상기 수지층(300)은 제1 및 제2 발광다이오드 칩(100)(200)의 활성층(122)(222)에서 생성된 일부 빛의 파장을 다른 파장으로 변환하는 파장변환물질을 포함할 수 있으며, 상기 파장변환물질로는 형광체 또는 양자점을 사용할 수 있다.
상기 수지층(300)에 채용가능한 형광체는 나이트라이드계 또는 설파이드계와 같은 적색 형광체, 실리케이트계, 설파이드계 및 나이트라이드계와 같은 녹색형광체 및, 그 중 어느 하나를 사용할 수 있으며, YAG 또는 TAG계열의 가넷계와 같은 황색 형광체를 사용할 수 있다.
상기 양자점은 나노 입자의 사이즈를 조절함으로써 청색부터 적색까지의 색상을 내는 것으로서, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe와 같은 II-VI족 화합물 반도체 나노결정일 수 있다.
따라서, 수지층(300)은 형광체 물질 또는 양자점을 이용해 발광다이오드 칩에서 방출되는 빛을 백색 발광되도록 파장 변환할 수 있다.
제2 실시예의 다른 부분들은 제1 실시예와 같으므로 구체적인 설명은 생략한다.
도 3에 도시된 바와 같이, 본 발명의 제3 실시예에 의한 발광다이오드 패키지(500'')는, 상기 제1 발광다이오드 칩(100)과 제2 발광다이오드 칩(200)을 덮도록 밀봉된 봉지부(400)를 더 포함한다.
상기 봉지부(400)는 제2 실시예에서 설명한 수지층(300)과 같이 절연성인 열경화성 수지로 형성할 수 있으며, 형광체 물질 또는 양자점이 혼합될 수 있다.
상기와 같이 제1 발광다이오드 칩(100)과 제2 발광다이오드 칩(200)을 덮도록 봉지부(400)를 형성함으로써, 봉지부(400)의 형광체 물질 또는 양자점을 이용해 제1 및 제2 발광다이오드 칩(100)(200)에서 방출되는 빛을 백색 발광되도록 파장 변환할 수 있다. 또한, 상기 봉지부(400)는 발광다이오드 칩을 보호하는 몰드(mold)로서의 기능을 수행한다.
또한, 상기 수지층(300)은 봉지부(400)와 일체로 형성할 수도 있으며, 수지층(300)과 봉지부(400) 중의 어느 하나에만 형광체 물질 또는 양자점을 혼합할 수도 있다.
또한, 상기 수지층(300)과 봉지부(400)에 서로 다른 색상의 형광체 물질을 혼합하여, 한 색상의 형광체 물질을 혼합했을 때와 다른 빛을 발광하도록 하는 것도 가능하다.
제3 실시예의 다른 부분들은 제2 실시예와 같으므로 구체적인 설명은 생략한다.
이와 같은 실시예에 의한 발광다이오드 패키지(500)(500')(500'')는, 제1 발광다이오드 칩(100) 위에 제2 발광다이오드 칩(200)이 적층된 구조가 되어 발광다이오드 칩이 차지하는 면적을 증가시키지 않으면서도 광추출량을 증가시킬 수 있게 되는 것이다.
또한, 도 5에 도시된 바와 같이, 제1 발광다이오드 칩(100)에 반사층(150)을 형성하면, 제1 및 제2 발광다이오드 칩(100)(200)의 활성층(122)(222)에서 방출된 빛을 상부로 반사하여, 광추출량이 더욱 증가되는 것이다.
다음으로, 도 4a 내지 도 4f를 참조하여 본 발명의 제3 실시예에 의한 발광다이오드 패키지를 제조하는 방법에 대해 설명한다.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 의한 발광다이오드 패키지(500'')를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
먼저, 도 4a와 같이 제1 및 제2 전극패턴(11)(12)이 형성된 패키지 본체(10)를 준비한다.
그 다음으로, 상기 패키지 본체(10) 상에 제1 발광다이오드 칩(100)을 실장하고자 하는 위치에 정렬한 후, 도 4b와 같이 상기 패키지 본체(10) 상에 제1 발광다이오드 칩(100)을 부착한다.
그 다음으로, 도 4c에 도시된 바와 같이, 상기 제1 발광다이오드 칩(100)의 제1 및 2 전극(130)(140)과 패키지 본체(10)의 제1 및 제2 전극패턴(11)(12)을 본딩하여 전기적으로 접속하여, 제1 및 2 전극상(130)(140)에 금속 범프(13)를 형성한다.
여기서, 금속 범프(13)는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금도 사용할 수 있다
그 다음으로, 도 4d에 도시된 바와 같이, 제 1발광다이오드 칩(100) 상에 수지층(300)을 도포한다.
그 다음으로, 도 4e에 도시된 바와 같이, 제1 발광다이오드 칩(100)의 상부에 제2 발광다이오드 칩(200)을 적층한다.
이때, 제1 발광다이오드 칩(100)의 제1 및 제2 전극(130)(140) 상에 형성된 금속 범프(13)와 제2 발광다이오드 칩(200)의 제1 및 제2 전극(230)(240)을 전기적으로 접속하여, 한 쌍의 본딩 와이어(14)에 의해 제1 및 제2 발광다이오드 칩(100)(200)이 동시에 전원을 공급받을 수 있도록 한다.
이와 같이, 제2 발광다이오드 칩(200)의 적층과 본딩이 한 공정 내에서 수행되므로 제조공정이 간단하게 되는 것이다.
그 다음으로, 도 4f에 도시된 바와 같이, 상기 제1 및 제2 발광다이오드 칩(100)(200)을 덮도록 봉지부(400)를 몰드한다.
상기 봉지부(400)는 트랜스퍼 몰드(transfer mold) 방식 또는 센터게이트몰드(center gate mold) 방식을 사용하여 몰딩할 수 있으며, 제1 및 제2 발광다이오드 칩(100)(200)과 패키지 본체(10) 위에 투명한 수지 부재를 도포한 후 열을 가하여 경화시켜 형성한다.
10 : 패키지 본체 11 : 제1 전극패턴
12 : 제2 전극패턴 13 : 범프
14 : 본딩 와이어 100 : 제1 발광다이오드 칩
110, 210 : 기판 120, 220 : 발광구조물
121, 221 : 제1도전형 반도체층 122, 222 : 활성층
123, 223 : 제2 도전형 반도체층 130, 230 : 제1 전극
140, 240 : 제2 전극 150 : 반사층
200 : 제2 발광다이오드 칩 300 : 수지층
400 : 봉지부
500, 500', 500'' : 발광다이오드 패키지

Claims (14)

  1. 제1 및 제2 전극패턴을 갖는 패키지 본체;
    상기 패키지 본체 상에 탑재되며, 상기 패키지 본체와 접하는 반대 면에 형성된 제1 및 제2 전극을 갖는 제1 발광다이오드 칩; 및
    상기 제1 발광다이오드 칩 상에 탑재되며, 상기 제1 발광다이오드 칩과 마주하는 면에 형성된 제1 및 제2 전극을 갖는 제2 발광다이오드 칩을 포함하며,
    상기 제1 및 제2 전극패턴은 각각 상기 제1 발광다이오드 칩의 제1 및 제2 전극에 연결되며, 상기 제1 발광다이오드 칩의 제1 및 제2 전극은 상기 제2 발광다이오드 칩의 제1 및 제2 전극에 연결된 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 제1 발광다이오드 칩의 제1 및 제2 전극과 상기 패키지 본체의 제1 및 제2 전극패턴은 서로 와이어로 연결되는 것을 특징으로 하는 발광다이오드 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 발광다이오드 칩의 제1 및 제2 전극과 상기 제2 발광다이오드 칩의 제1 및 제2 전극은 각각 대응되는 위치에 형성되어 직접 연결되는 것을 특징으로 하는 발광다이오드 패키지.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 발광다이오드 칩은 기판과 상기 기판 상에 순차적으로 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 발광구조물을 포함하며, 상기 발광구조물은 상기 제1 도전형 반도체층의 일부가 노출되는 메사구조를 갖는 것을 특징으로 하는 발광다이오드 패키지.
  5. 제4항에 있어서,
    상기 제1 발광다이오드 칩은 상기 기판과 상기 발광구조물 사이에 형성된 반사층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  6. 제4항에 있어서,
    상기 제1 발광다이오드 칩은 상기 기판과 상기 패키지 본체가 접하는 면에 형성된 반사층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  7. 제1항에 있어서,
    상기 제1 발광다이오드 칩과 상기 제2 발광다이오드 칩 사이에 형성된 수지층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  8. 제1항에 있어서,
    상기 제1 발광다이오드 칩과 상기 제2 발광다이오드 칩을 덮도록 밀봉된 봉지부를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  9. 제 7항 및 제8항에 있어서,
    상기 수지층 및 봉지부 중 적어도 어느 하나에는, 파장변환물질을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  10. 제9항에 있어서,
    상기 파장변환물질은 형광체 물질 또는 양자점인 것을 특징으로 하는 발광다이오드 패키지.
  11. 제9항에 있어서,
    상기 수지층과 상기 봉지부에 모두 포함된 파장변환물질은 서로 다른 빛을 방출하는 것을 특징으로 하는 발광다이오드 패키지.
  12. 패키지 본체를 준비하는 단계;
    상기 패키지 본체 상에 제1 발광다이오드 칩을 정렬하는 단계;
    상기 패키지 본체의 제1 및 제2 전극패턴과 상기 제1 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계; 및
    상기 제1 발광다이오드 칩 상에 제2 발광다이오드 칩을 적층하고, 상기 제1 발광다이오드 칩의 제1 및 제2 전극과 상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  13. 제12항에 있어서,
    상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계 전에, 상기 제1 발광다이오드 칩의 상부면에 수지층을 도포하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  14. 제12항에 있어서,
    상기 제2 발광다이오드 칩의 제1 및 제2 전극을 연결하는 단계 후에, 상기 제1 발광다이오드 칩과 제2 발광다이오드 칩을 덮도록 봉지부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
KR1020100126067A 2010-12-10 2010-12-10 발광다이오드 패키지 및 그 제조방법 KR20120064838A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100126067A KR20120064838A (ko) 2010-12-10 2010-12-10 발광다이오드 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100126067A KR20120064838A (ko) 2010-12-10 2010-12-10 발광다이오드 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120064838A true KR20120064838A (ko) 2012-06-20

Family

ID=46684779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100126067A KR20120064838A (ko) 2010-12-10 2010-12-10 발광다이오드 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120064838A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182215A1 (ko) * 2017-03-27 2018-10-04 서울반도체주식회사 발광 모듈
KR20200040674A (ko) * 2018-10-08 2020-04-20 에피스타 코포레이션 발광 소자
WO2022215818A1 (ko) * 2021-04-08 2022-10-13 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182215A1 (ko) * 2017-03-27 2018-10-04 서울반도체주식회사 발광 모듈
KR20180109162A (ko) * 2017-03-27 2018-10-08 서울반도체 주식회사 발광 모듈
CN110168722A (zh) * 2017-03-27 2019-08-23 首尔半导体株式会社 发光模块
US11171264B2 (en) 2017-03-27 2021-11-09 Seoul Semiconductor Co., Ltd. Light emitting module
US11688836B2 (en) 2017-03-27 2023-06-27 Seoul Semiconductor Co., Ltd. Light emitting module
KR20200040674A (ko) * 2018-10-08 2020-04-20 에피스타 코포레이션 발광 소자
WO2022215818A1 (ko) * 2021-04-08 2022-10-13 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Similar Documents

Publication Publication Date Title
US10411175B2 (en) Light emitting element package and method of manufacturing the same
US10777715B2 (en) Semiconductor light emitting device
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
JP5634003B2 (ja) 発光装置
CN107507897B (zh) 发光器件封装件及其制造方法
TWI487148B (zh) 發光裝置封裝件
US10361351B2 (en) Semiconductor light emitting element package including solder bump
US20090072250A1 (en) Chip type semiconductor light emitting device
US20070210317A1 (en) High power light emitting device assembly with ESD protection ability and the method of manufacturing the same
KR20100080423A (ko) 발광소자 패키지 및 그 제조방법
JP2013526078A (ja) 白色発光ｌｅｄチップおよびその製造方法
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
JP2009049342A (ja) 発光装置
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
CN109429532A (zh) 发光器件封装和光源设备
US20140070243A1 (en) Light-emitting device and method of manufacturing the same
CN109757120A (zh) 发光器件封装
CN105529385A (zh) 发光器件、发光器件封装以及包括该封装的照明装置
KR102025719B1 (ko) 발광소자 패키지 및 그 제조방법
JP2020533778A (ja) 発光素子パッケージ
CN111146323A (zh) 发光装置及其制作方法
KR101784417B1 (ko) 발광 디바이스 및 그 제조방법
KR20120064838A (ko) 발광다이오드 패키지 및 그 제조방법
US12015111B2 (en) Light emitting device package and light source module
KR101688379B1 (ko) 발광 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid