KR20120057424A - 엑스레이 검출기의 어레이 기판 제조방법 - Google Patents

엑스레이 검출기의 어레이 기판 제조방법 Download PDF

Info

Publication number
KR20120057424A
KR20120057424A KR1020100119146A KR20100119146A KR20120057424A KR 20120057424 A KR20120057424 A KR 20120057424A KR 1020100119146 A KR1020100119146 A KR 1020100119146A KR 20100119146 A KR20100119146 A KR 20100119146A KR 20120057424 A KR20120057424 A KR 20120057424A
Authority
KR
South Korea
Prior art keywords
electrode
forming
substrate
gate
lead
Prior art date
Application number
KR1020100119146A
Other languages
English (en)
Inventor
이종문
김주한
조재형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100119146A priority Critical patent/KR20120057424A/ko
Publication of KR20120057424A publication Critical patent/KR20120057424A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16Measuring radiation intensity
    • G01T1/24Measuring radiation intensity with semiconductor detectors
    • G01T1/241Electrode arrangements, e.g. continuous or parallel strips or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 엑스레이 검출기의 어레이 기판 제조방법을 개시한다. 개시된 본 발명의 엑스레이 검출기의 어레이 기판 제조방법은, 기판 상에 게이트 라인, 게이트 전극과 액티브층 및 소스/드레인 전극을 포함하는 스위칭 소자, 게이트 패드 및 리드 아웃 패드를 형성하는 단계; 상기 스위칭 소자가 형성된 기판 상에 제 1 층간절연막을 형성한 다음, 상기 소스 전극, 드레인 전극, 게이트 패드 및 리드 아웃 패드 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 제 1 층간절연막 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 화소 영역에 상기 드레인 전극과 전기적으로 연결되는 제 1 전극을 형성하고, 상기 소스 전극 영역에 형성된 콘택홀 영역에 연결패턴을 형성하는 단계; 상기 제 1 전극이 형성된 기판 상에 광도전체막과 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 제 1 전극 상에 광도전체층 및 제 2 전극을 형성하여 포토다이오드를 완성하는 단계; 상기 포토다이오드가 형성된 기판 상에 제 2 층간절연막을 형성한 다음, 상기 연결패턴과 제 2 전극의 일부를 노출하는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 상기 연결패턴과 전기적으로 연결되는 리드 아웃 라인과 상기 제 2 전극과 전기적으로 연결되는 전원라인을 형성하는 단계; 및 상기 리드 아웃 라인과 포토다이오드가 형성된 기판 상에 보호막을 형성하는 단계를 포함한다.

Description

엑스레이 검출기의 어레이 기판 제조방법{Method for fabricating array substrate of X Ray Detector}
본원 발명은 엑스레이 검출기의 어레이 기판 제조방법에 관한 것이다.
일반적으로 엑스레이 검출용 평판형 기판은 인체를 투과한 방사선을 검출하여 영상정보를 획득하는 방사선 검출장치에 있어서 방사선의 영상정보를 전기신호로 변환시키고 이를 검출하는 패널을 의미한다.
이러한, X-선 영상 장치는 피사체를 통과한 X-선을 검출하여 전기적인 신호로 변환하기 위한 검출소자를 구비해야 한다.
종래 기술 방식에 있어서, TFT(Thin Film Transistor)는 픽셀을 기본 단위로 하는 셀들의 집합으로 구성된 평면판으로서, 이러한 TFT 기판을 이용한 검출장치는 어레이(Array) 형태로 배열된 패널에서 행으로 배열된 각 픽셀의 게이트 전극을 컨트롤하고, 열로 배열된 각 픽셀의 데이터 라인을 통해 전기 신호를 검출하여 이를 모니터 등의 디스플레이 장치에 각 픽셀에 해당하는 전기적 영상 신호를 뿌려 줌으로써 디지털 영상을 형성하였다.
종래의 디지털 X-선 검출기는 X-선의 조사 선량에 비례하는 전하를 발생하는 광도전체(Photoconductor)와, 광도전체에서 생성된 전하를 수집하는 수집전극과, 수집전극에서 수집된 전하가 충전되는 커패시터와, 커패시터에 충전된 전압신호를 리드 아웃 라인 쪽으로 선택적으로 전달하는 스위칭 소자로 이루어진다. 광도전체는 광전변환 특성을 갖는 셀레늄으로 형성되어 X-선을 전기적 신호로 변환하게 된다. 이때, 광도전체에는 X-선에 대응하는 전자 정공쌍(electron-hole pair)이 생성된다.
스위치 소자는 박막 트랜지스터(TFT)로 구현되며, 이때 TFT의 게이트 전극은 게이트 라인에 접속되고, TFT의 소스전극은 리드 아웃 라인에 접속된다. X-선의 입사에 의해 생성된 정공이 커패시터에 충전되고, 커패시터에 충전된 전압신호가 리드 아웃 라인을 경유하여 리드 아웃 되어 영상으로 재생된다.
도 1a 내지 도 1d는 종래 엑스레이 검출기의 어레이 기판 제조 공정을 도시한 도면이다.
도 1a 내지 도 1d를 참조하면, 종래 엑스레이 검출기의 어레이 기판은, 기판(10) 상에 금속막을 증착하고, 마스크 공정에 따라 게이트 라인(1)과 게이트 전극(1a)을 형성한다. 도면에는 도시하지 않았지만, 이때, 게이트 패드와 리드 아웃 패드를 동시에 형성할 수 있다.
상기와 같이 게이트 전극(1a) 등이 기판(10) 상에 형성되면, 기판(10)의 전면에 게이트 절연막(2)을 형성하고, 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정에 의해 상기 게이트 전극(1a) 상부의 게이트 절연막(2) 상에 액티브층(4)을 형성한다.
상기와 같이, 액티브층(4)이 형성되면 기판(10) 상에 소스/드레인 금속막을 형성하고, 마스크 공정을 진행하여 소스/드레인 전극(7a, 7b)을 형성한다.
그런 다음, 제 1 층간절연막(5)을 기판(10) 상에 형성하고, 콘택홀 공정을 진행하여 상기 드레인 전극(7b)을 오픈한다. 이후, 금속막을 기판(10) 상에 형성한 다음 마스크 공정에 따라 상기 화소 영역 상에 음의 전극(12)을 형성한다. 상기 음의 전극(12)은 콘택홀을 통하여 상기 드레인 전극(7b)과 전기적으로 콘택된다. 상기 음의 전극(12)은 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금 중 어느 하나를 선택한 금속 재질을 사용할 수 있다.
그런 다음, 상기 음의 전극(12) 상에 광도전체막과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 양의 전극(14)을 먼저 형성하고, 이후 마스크 공정을 추가로 진행하여 상기 음의 전극(12)과 양의 전극(14) 사이에 광도전체층(13)을 형성하여 포토다이오드(50)를 완성한다. 상기 양의 전극(14)은 투명성 도전물질(ITO, IZO, ITZO)을 사용할 수 있다.
상기와 같이 화소 영역에 포토다이오드(50)가 형성되면, 기판(10)의 전 영역에 제 2 층간절연막(6)을 형성한 다음, 마스크 공정에 따라 소스 전극(7a) 영역과, 포토다이오드의 양의 전극(14) 및 게이트 패드 영역과 리드 아웃 패드 영역을 오픈하는 콘택홀 공정을 진행한다.
그런 다음, 금속막을 기판(10) 상에 형성한 다음, 마스크 공정에 따라 리드아웃 라인(23)과 전원라인(16) 및 콘택패드(미도시)를 형성한다.
이와 같이, 기판(10) 상에 리드 아웃 라인(23)과 전원라인(16) 등이 형성되면, 화소 영역과 대응되는 제 2 층간절연막(6)을 제거하여 양의 전극(14)이 노출된 오픈영역(40)을 형성한다.
그런 다음, 기판(10)의 전면에 보호막(18)을 형성한다. 이후, 마스크 공정을 진행하여 콘택패드 영역을 외부로 노출시키는 공정을 진행한다.
하지만, 상기와 같은 종래 엑스레이 검출기의 어레이 기판 제조 방법은 리드 아웃 라인(23)과 전원라인(16)을 소스 전극(7a)과 양의 전극(14)에 연결하기 위한 콘택홀 공정시 단선 및 콘택 불량이 발생한다. 이와 관련하여, 도 2 내지 도 3b에서 상세히 설명한다.
도 2는 종래 엑스레이 검출기의 어레이 기판 제조 중 발생되는 단선 불량을 설명하기 위한 도면으로서, 엑스레이 검출기의 어레이 기판 제조 공정 중 리드 아웃 라인과 전원라인(16)을 연결하기 위한 콘택홀 공정을 도시하였다.
도면에 도시된 바와 같이, 화소 영역에 포토다이오드(50)가 형성되면, 기판(10)의 전면에 제 2 층간절연막(6)을 형성한다. 그런 다음, 마스크 공정에 따라 소스 전극(7a) 영역(A)과, 포토다이오드(50)의 양의 전극(14) 영역(B)을 동시에 식각하여 콘택홀을 형성한다. 이때, 소스 전극(7a) 상에는 제 1 층간절연막(5)과 제 2 층간절연막(6)이 적층되어 있고, 상기 양의 전극(14) 영역에는 제 2 층간절연막(6) 만이 적층되어 있다. 따라서, 동일한 식각 공정에서 상기 소스 전극(7a) 영역에서는 제 1 및 제 2 층간절연막(5, 6)이 식각되어야 하고, 상기 양의 전극(14) 영역에서는 제 2 층간절연막(6)이 식각된다.
따라서, 소스 전극(7a) 영역(A)을 오픈하기 위해 식각 시간을 맞추면, 양의 전극(14) 영역(B)에서 과식각에 의한 언더 컷이 발생하여, 이후 형성되는 전원라인이 양의 전극(14)과 콘택 불량이 발생한다.
이를 방지하기 위해, 양의 전극(14) 영역(B)의 콘택홀에 대응되도록 식각 시간을 맞추면 소스 전극(7a) 영역(A)에서는 제 2 층간절연막(6) 제거되고, 제 1 층간절연막(5)이 제거되지 않는 문제가 발생된다. 즉, A 영역에서 소스 전극(7a)이 노출되지 않아, 이후 형성되는 리드 아웃 라인과 소스 전극(7a)이 서로 콘택되지 않는 불량이 발생된다.
도 3a 및 도 3b는 상기 도 2의 A 영역과 B 영역을 확대한 도면으로서, 실제 소스 전극 영역(A)을 중심으로 식각 공정을 진행한 경우에 양의 전극 영역(B)에서 제 2 층간절연막과 양의 전극 사이에 언더 컷이 발생되는 것을 볼 수 있다. 이는 과식각에 의해 발생되는 것이다.
또한, 양의 전극 영역(B)을 중심으로 식각 공정을 진행한 경우, 콘택홀 영역의 소스 전극 상에 절연막이 존재하는 것을 볼 수 있다.
특히, 소스 전극과 드레인 전극 상에 형성되는 제 1 층간절연막의 두께는 소자 보호를 위해 제 2 층간절연막의 두께보다 훨씬 두껍게 형성되기 때문에 위와 같은 단선 또는 콘택 불량 문제가 더욱 빈번하게 발생된다.
본 발명은 리드 아웃 라인과 소스 전극 사이에 연결패턴을 추가하여 리드 아웃 라인과 전원라인의 콘택 불량 또는 단선 불량을 방지한 엑스레이 검출기의 어레이 기판 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 리드 아웃 라인과 전원라인의 콘택을 위한 콘택홀 형성시 식각되는 절연막의 두께를 동일하게 하여 과식각 또는 식각 불량을 방지한 엑스레이 검출기의 어레이 기판 제조방법을 제공함에 다른 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 엑스레이 검출기의 어레이 기판 제조방법은, 기판 상에 게이트 라인, 게이트 전극과 액티브층 및 소스/드레인 전극을 포함하는 스위칭 소자, 게이트 패드 및 리드 아웃 패드를 형성하는 단계; 상기 스위칭 소자가 형성된 기판 상에 제 1 층간절연막을 형성한 다음, 상기 소스 전극, 드레인 전극, 게이트 패드 및 리드 아웃 패드 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 제 1 층간절연막 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 화소 영역에 상기 드레인 전극과 전기적으로 연결되는 제 1 전극을 형성하고, 상기 소스 전극 영역에 형성된 콘택홀 영역에 연결패턴을 형성하는 단계; 상기 제 1 전극이 형성된 기판 상에 광도전체막과 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 제 1 전극 상에 광도전체층 및 제 2 전극을 형성하여 포토다이오드를 완성하는 단계; 상기 포토다이오드가 형성된 기판 상에 제 2 층간절연막을 형성한 다음, 상기 연결패턴과 제 2 전극의 일부를 노출하는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 상기 연결패턴과 전기적으로 연결되는 리드 아웃 라인과 상기 제 2 전극과 전기적으로 연결되는 전원라인을 형성하는 단계; 및 상기 리드 아웃 라인과 포토다이오드가 형성된 기판 상에 보호막을 형성하는 단계를 포함한다.
본 발명의 엑스레이 검출기의 어레이 기판 제조방법은, 리드 아웃 라인과 소스 전극 사이에 연결패턴을 추가하여 리드 아웃 라인과 전원라인의 콘택 불량 또는 단선 불량을 방지한 효과가 있다.
또한, 본 발명의 엑스레이 검출기의 어레이 기판 제조방법은, 리드 아웃 라인과 전원라인의 콘택을 위한 콘택홀 형성시 식각되는 절연막의 두께를 동일하게 하여 과식각 또는 식각 불량을 방지한 효과가 있다.
도 1a 내지 도 1d는 종래 엑스레이 검출기의 어레이 기판 제조 공정을 도시한 도면이다.
도 2는 종래 엑스레이 검출기의 어레이 기판 제조 중 발생되는 단선 불량을 설명하기 위한 도면이다.
도 3a 및 도 3b는 상기 도 2의 A 영역과 B 영역을 확대한 도면이다.
도 4는 본 발명에 따른 엑스레이 검출기의 화소 구조를 도시한 도면이다.
도 5a 내지 도 5h는 상기 도 4의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 따라 엑스레이 검출기의 어레이 기판 제조 공정을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명에 따른 엑스레이 검출기의 화소 구조를 도시한 도면이다.
도 4를 참조하면, 본 발명의 엑스레이 검출기의 화소 구조는, 교차 배열되어 화소 영역을 정의하는 게이트 라인(101)과 리드 아웃 라인(103)과, 상기 게이트 라인(101)과 리드 아웃 라인(103)의 교차 영역에 배치되어 있는 스위칭 소자(TFT)와,상기 화소 영역에 배치되어 있는 포토다이오드(200)와, 상기 게이트 라인(101)과 교차하면서 상기 리드 아웃 라인(103)과 평행하게 배치되어 있는 전원 라인(160)을 포함한다.
상기 포토다이오드(200)는 음의 전극(120)과 광도전체층(125) 및 양의 전극(130)을 포함하고, 상기 전원 라인(160)은 화소 영역에서 리드 아웃 라인(103)과 평행하면서 상기 TFT 상부와 오버랩되도록 배치되어 있다.
상기 포토다이오드(200)의 구조는 화소 영역에서 음의 전극(120)의 면적이 가장 넓게 형성되어 있고, 순차적으로 작아지는 면적으로 광도전체층(125)과 양의 전극(130)이 적층되어 있다. 구조적으로 상기 양의 전극(130)의 면적이 가장 작아 상기 광도전체층(125)의 가장자리가 상기 양의 전극(130)의 외측으로 노출(Exposed)되어 있고, 상기 음의 전극(120)은 상기 광도전체층(125)의 가장자리로 노출되어 있다.
이는, 포토다이오드(200)의 음의 전극(120), 광도전체층(125) 및 양의 전극(130)이 피라미드 형태로 적층되면, 측면 영역에서 완만한 단차들이 형성되어 누설전류가 줄어들기 때문이다.
상기 전원 라인(160)은 포토다이오드(200)의 양의 전극(130)과 전기적으로 콘택되어 있고, 상기 리드 아웃 라인(103)은 연결패턴에 의해 박막 트랜지스터(Thin Film Transistor: TFT)의 소스 전극과 전기적으로 연결되어 있다.
상기 게이트 라인(101)의 가장자리 영역에는 게이트 패드(111)가 형성되어 있고, 상기 게이트 패드(111) 상에는 게이트 콘택패드(190)가 형성되어 있어, 외부로부터 공급되는 게이트 구동 신호를 각 화소 영역에 공급하여 TFT를 턴온시킨다.
상기 리드 아웃 라인(103)의 가장자리 영역에는 리드 아웃 패드(103a)가 형성되어 있고, 상기 리드 아웃 패드(103a) 상에는 리드 아웃 콘택패드(191)가 형성되어 있어, 상기 포토다이오드(200)에서 빛을 전기적 신호로 변환한 후 충전된 신호를 외부 영상 디스플레이로 공급한다.
상기 게이트 패드(111)와 리드 아웃 콘택패드(191)는 게이트 라인(101)과 동일층에 형성될 수 있다. 이때, 상기 리드 아웃 콘택패드(191)는 리드 아웃 라인(103)과 패드 영역에서 콘택홀에 의해 전기적으로 연결된다.(미도시)
도 5a 내지 도 5h는 상기 도 4의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 따라 엑스레이 검출기의 어레이 기판 제조 공정을 도시한 도면이다.
도 5a 내지 도 5h를 참조하면, 본 발명의 엑스레이 검출용 포토다이오드는 기판(100) 상에 금속막을 증착하고, 마스크 공정에 따라 게이트 라인(101)과 게이트 전극(101a), 게이트 패드(111) 및 리드 아웃 패드(103a)를 동시에 형성한다.
상기와 같이 게이트 전극(101a) 등이 기판(100) 상에 형성되면, 기판(100)의 전면에 게이트 절연막(112)을 형성하고, 비정질 실리콘막과 도핑된 비정질 실리콘막으로 구성된 반도체층을 순차적으로 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극(101a) 상부의 게이트 절연막(112) 상에 액티브층(104)을 형성한다. 이때, 상기 게이트 패드(111) 및 리드 아웃 패드(103a) 영역에 콘택홀을 형성하여 상기 게이트 패드(111)와 리드 아웃 패드(103a)가 노출되도록 한다.
상기와 같이, 액티브층(104)이 기판(100) 상에 형성되면, 기판(100)의 전면에 소스/드레인 금속막을 형성하고, 마스크 공정을 진행하여 소스/드레인 전극(117a, 117b), 제 1 게이트 연결패드(122a)와 제 1 리드 아웃 연결패드(123a)를 형성한다.
그런 다음, 상기 기판(100)의 전면에 제 1 층간절연막(115)을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(117b) 영역, 소스 전극(117a) 영역 및 패드 영역에 콘택홀을 형성한다.
상기와 같이, 콘택홀 공정이 완료되면, 도 5b에 도시한 바와 같이, 기판의 전면에 몰리브덴, 알루미늄, 구리, 텅스텐 또는 이들의 합금 중 어느 하나를 형성하고, 마스크 공정을 진행하여 화소 영역에 음의 전극(120)과, 상기 소스 전극(117a) 상에 연결패턴(133)을 형성한다. 상기 음의 전극(120)은 콘택홀을 통해 상기 드레인 전극(117b)과 전기적으로 연결된다.
또한, 패드 영역에 제 1 게이트 연결패드(122a)와 제 1 리드 아웃 연결패드(123a)와 콘택되는 제 2 게이트 연결패드(122b) 및 제 2 리드 아웃 연결패드(123b)를 형성한다.
상기와 같이, 음의 전극(120)이 기판(100) 상에 형성되면, 도 5c에 도시한 바와 같이, 기판(100)의 전면에 광도전체막과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 양의 전극(130)을 먼저 형성하고, 이후 마스크 공정을 추가로 진행하여 상기 음의 전극(120)과 양의 전극(130) 사이에 광도전체층(125)을 형성하여 포토다이오드(200)를 완성한다. 상기 양의 전극(130)은 투명성 도전물질(ITO, IZO, ITZO)을 사용할 수 있다.
상기 광도전체층(125)은 상기 음의 전극(120) 보다 좁은 면적으로 형성하기 때문에 상기 음의 전극(120)의 가장자리 영역에 상기 광도전체층(125)의 외측 가장자리 둘레를 따라 노출되어 있다.
상기와 같이, 기판(100) 상에 포토다이오드(200)가 형성되면, 도 5d에 도시한 바와 같이, 기판(100)의 전면에 제 2 층간절연막(116)을 형성한 다음, 마스크 공정을 진행하여 상기 연결패턴(133) 상에 제 1 콘택홀(301)과 상기 양의 전극(130) 상에 제 2 콘택홀(302), 패드 영역에 각각 제 3 및 제 4 콘택홀(303, 304)을 형성한다.
도면에 도시된 바와 같이, 본 발명에서는 제 1 콘택홀(301)과 제 2 콘택홀(302)의 식각 깊이가 동일하여, 종래 기술에서와 같이 과식각 또는 식각 불량이 발생되지 않는다.
즉, 본 발명에서는 제 2 층간절연막(116)을 식각하여 콘택홀을 형성하여도 상기 소스 전극(117a)과 전기적으로 연결된 연결패턴(133)이 외부로 노출되기 때문에 종래 기술에서와 같이, 소스 전극(117a) 영역에서 제 1 층간절연막(115)과 제 2 층간절연막(116)을 모두 식각할 필요가 없다. 따라서, 제 1 콘택홀(301)과 제 2 콘택홀(302)은 제 2 층간절연막(116) 만을 제거함으로써 형성된다.
상기와 같은 콘택홀을 공정을 진행할 때, 연결패턴(133)이 몰리브덴인 경우에는 건식각에 의해 표면 손상을 받을 수 있기 때문에 염소(Cl-) 또는 플루오르(F-)의 함량을 조절하여 제 2 층간절연막(116)과 연결패턴(133)의 식각 선택비를 조절할 수 있다.
상기와 같이, 제 2 층간절연막(116) 상에 콘택홀이 형성되면, 도 5e에 도시한 바와 같이, 기판(100)의 전면에 금속막을 형성한 다음, 마스크 공정에 따라 리드 아웃 라인(103)과 전원라인(160) 및 제 3 게이트 연결패드(221) 및 제 3 리드 아웃 연결패드(223)를 형성한다.
그런 다음, 계속해서 식각 공정을 진행하여 상기 화소 영역과 대응되는 제 2 층간절연막(116)을 제거하여 오픈영역(140)을 형성한다.
상기와 같이, 화소 영역이 오픈되면, 도 5g 및 도 5h에 도시한 바와 같이, 기판(100)의 전면에 보호막(180)을 형성하고, 마스크 공정을 진행하여 패드 영역의 제 3 게이트 연결패드(221) 및 제 3 리드 아웃 연결패드(223) 상에 제 5 및 6 콘택홀(401, 402)을 형성한다. 따라서, 상기 보호막(180)은 화소 영역에서 포토다이오드(200)의 양의 전극(130)과 직접 접촉된다.
따라서, 상기 제 3 게이트 연결패드(221)와 제 3 리드 아웃 연결패드(223)는 외부로 노출된 구조로 형성된다.
상기와 같이, 패드 영역에 콘택홀이 형성되면, 기판(100)의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 제 3 게이트 연결패드(221)와 전기적으로 연결되는 게이트 콘택패드(190)와 상기 제 3 리드 아웃 연결패드(223)와 전기적으로 연결되는 리드 아웃 콘택패드(191)가 형성된다.
상기 게이트 콘택패드(190)와 리드 아웃 콘택패드(191)는 투명성 도전물질(ITO, IZO, ITZO)로 형성할 수 있다.
이와 같이, 본 발명에서는 리드 아웃 라인과 소스 전극을 연결하기 위해 연결패턴을 삽입함으로써, 식각되는 층간절연막의 두께가 동일하여 과식각 또는 식각 불량이 발생되지 않는 이점이 있다.
101: 게이트 라인 103: 리드 아웃 라인
200: 포토다이오드 160: 전원 라인
120: 음의 전극 125: 광도전체층
130: 양의 전극 111: 게이트 패드
103a: 리드 아웃 패드 133: 연결패턴

Claims (6)

  1. 기판 상에 게이트 라인, 게이트 전극과 액티브층 및 소스/드레인 전극을 포함하는 스위칭 소자, 게이트 패드 및 리드 아웃 패드를 형성하는 단계;
    상기 스위칭 소자가 형성된 기판 상에 제 1 층간절연막을 형성한 다음, 상기 소스 전극, 드레인 전극, 게이트 패드 및 리드 아웃 패드 영역에 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 제 1 층간절연막 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 화소 영역에 상기 드레인 전극과 전기적으로 연결되는 제 1 전극을 형성하고, 상기 소스 전극 영역에 형성된 콘택홀 영역에 연결패턴을 형성하는 단계;
    상기 제 1 전극이 형성된 기판 상에 광도전체막과 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 제 1 전극 상에 광도전체층 및 제 2 전극을 형성하여 포토다이오드를 완성하는 단계;
    상기 포토다이오드가 형성된 기판 상에 제 2 층간절연막을 형성한 다음, 상기 연결패턴과 제 2 전극의 일부를 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 상기 연결패턴과 전기적으로 연결되는 리드 아웃 라인과 상기 제 2 전극과 전기적으로 연결되는 전원라인을 형성하는 단계; 및
    상기 리드 아웃 라인과 포토다이오드가 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 엑스레이 검출기의 어레이 기판 제조방법.
  2. 제1항에 있어서, 상기 보호막을 형성하는 단계는,
    상기 리드 아웃 라인이 기판 상에 형성되면, 마스크 공정을 진행하여 화소 영역과 대응되는 영역의 제 2 층간절연막을 제거하여 오픈 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 엑스레이 검출기의 어레이 기판 제조방법.
  3. 제1항에 있어서, 상기 리드 아웃 라인과 상기 소스 전극은 상기 연결패턴에 의해 서로 전기적으로 연결된 것을 특징으로 하는 엑스레이 검출기의 어레이 기판 제조방법.
  4. 제1항에 있어서, 상기 포토다이오드를 완성하는 단계는,
    상기 제 1 전극이 형성된 기판 상에 광도전체막과 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 금속막을 식각하여 제 2 전극을 형성하는 단계와,
    상기 제 2 전극이 형성된 기판 상에 마스크 공정을 진행하여 광도전막을 패터닝하여 상기 제 1 전극과 제 2 전극 사이에 광도전체층을 형성하는 단계를 포함하는 것을 특징으로 하는 엑스레이 검출기의 어레이 기판 제조방법.
  5. 제1항에 있어서, 상기 보호막은 화소 영역에서 상기 포토다이오드의 제 2 전극과 직접 접촉하고 있는 것을 특징으로 하는 엑스레이 검출기의 어레이 기판 제조방법.
  6. 제1항에 있어서, 상기 제 2 전극은 투명성 도전물질인 ITO, IZO 또는 IZTO 중 어느 하나로 형성되는 것을 특징으로 하는 엑스레이 검출기의 어레이 기판 제조방법.
KR1020100119146A 2010-11-26 2010-11-26 엑스레이 검출기의 어레이 기판 제조방법 KR20120057424A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100119146A KR20120057424A (ko) 2010-11-26 2010-11-26 엑스레이 검출기의 어레이 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100119146A KR20120057424A (ko) 2010-11-26 2010-11-26 엑스레이 검출기의 어레이 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20120057424A true KR20120057424A (ko) 2012-06-05

Family

ID=46609305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100119146A KR20120057424A (ko) 2010-11-26 2010-11-26 엑스레이 검출기의 어레이 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20120057424A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3188223A1 (en) * 2015-12-31 2017-07-05 LG Display Co., Ltd. Pad area of an array substrate for x-ray detector, array substrate for an x-ray detector and x-ray detector comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3188223A1 (en) * 2015-12-31 2017-07-05 LG Display Co., Ltd. Pad area of an array substrate for x-ray detector, array substrate for an x-ray detector and x-ray detector comprising the same
US10082585B2 (en) 2015-12-31 2018-09-25 Lg Display Co., Ltd. Array substrate for X-ray detector and X-ray detector comprising the same

Similar Documents

Publication Publication Date Title
KR101318052B1 (ko) 엑스레이 검출용 포토다이오드 및 이의 제조방법
KR100630880B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100577410B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US7932500B2 (en) Radiation image detection method and apparatus
TW201110389A (en) Photoelectric conversion apparatus and radiographic imaging apparatus
US7829861B2 (en) Digital x-ray detector and fabrication method thereof
US20110073979A1 (en) Detection element
KR101686676B1 (ko) 엑스레이 검출기의 어레이 기판 및 그 제조방법
JP2011159744A (ja) 放射線検出素子
CN108550601B (zh) 用于具有减少的掩模数目的金属氧化物薄膜晶体管的射线照相成像阵列制备工艺
KR20200043792A (ko) 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
TWI734051B (zh) 陣列基板、包含該陣列基板的數位x光檢測器、以及製造該陣列基板的方法
JP2010003766A (ja) 電磁波検出素子
JP2011176274A (ja) 放射線検出素子
KR20120057424A (ko) 엑스레이 검출기의 어레이 기판 제조방법
JP3814568B2 (ja) 光電変換装置及びそれを用いたx線検出装置
KR100524081B1 (ko) 엑스레이 영상 감지소자
KR101923002B1 (ko) 엑스레이 검출기의 어레이 기판 제조방법
KR100642088B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
JP2010003849A (ja) 電磁波検出素子
KR100628039B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR100463594B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
JP5726931B2 (ja) 電磁波検出素子
KR100852516B1 (ko) 엑스레이 디텍터의 제조방법
KR101078695B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment