KR20120051979A - 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이 - Google Patents

하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이 Download PDF

Info

Publication number
KR20120051979A
KR20120051979A KR1020100113380A KR20100113380A KR20120051979A KR 20120051979 A KR20120051979 A KR 20120051979A KR 1020100113380 A KR1020100113380 A KR 1020100113380A KR 20100113380 A KR20100113380 A KR 20100113380A KR 20120051979 A KR20120051979 A KR 20120051979A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
substrate
amorphous silicon
insulating film
Prior art date
Application number
KR1020100113380A
Other languages
English (en)
Inventor
강문효
허지호
Original Assignee
실리콘 디스플레이 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 디스플레이 (주) filed Critical 실리콘 디스플레이 (주)
Priority to KR1020100113380A priority Critical patent/KR20120051979A/ko
Priority to PCT/KR2011/008721 priority patent/WO2012067409A2/en
Publication of KR20120051979A publication Critical patent/KR20120051979A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막 트랜지스터 기판에 관한 것으로, 층간절연막(interlayer)을 갖는 코플라나(coplanar) 구조의 다결정실리콘 박막 트랜지스터와, 게이트 절연막을 갖는 역스태거(inverted staggered) 구조의 비정질실리콘 박막 트랜지스터가 하나의 기판 상에 형성되고, 상기 층간절연막 및 상기 게이트 절연막이 동일한 층(layer)으로 형성된 것을 특징으로 한다.
본 발명의 하이브리드 CMOS 구조를 이용하면, 제조 공정이 단순해지고 비정질실리콘 박막 트랜지스터의 특성과 다결정실리콘 박막 트랜지스터의 특성을 한 기판에서 동시에 사용할 수 있게 되어 박막 트랜지스터의 응용성이 커지게 된다.

Description

하이브리드 ＣＭＯＳ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이{THIN FILM TRANSISTOR SUBSTRATE HAVING HYBRID CMOS STRUCTURE AND OPTICAL SENSOR ARRAY USING THE SUBSTRATE}
본 발명은 박막 트랜지스터 기판에 관한 것으로, 특히 P-형 다결정실리콘 박막 트랜지스터와 N-형 비정질실리콘 박막 트랜지스터를 동일한 기판에 제작하여 CMOS(Complementary Metal-Oxide-Semiconductor)를 하나의 박막 트랜지스터 기판으로 구성한 기판 및 그 기판을 이용한 광학식 센서 어레이에 관한 것이다.
일반적으로 디스플레이나 센서 어레이에 nMOS(n-channel MOSFET)와 pMOS(p-channel MOSFET)가 동시에 존재하는 CMOS 구조를 사용하게 되면, 소자의 특성을 향상시킬 수 있고, 그 응용성을 크게 할 수 있다.
그러나 다결정실리콘 박막 트랜지스터와 비정질실리콘 박막 트랜지스터는 그 제조공정 과정이 다르고, 구조도 달라서 동시에 동일한 기판에 제조하기가 쉽지 않다.
즉 일반적인 다결정실리콘 박막 트랜지스터의 게이트 절연막은 SiO2(이산화규소)이고, 비정질실리콘 박막 트랜지스터의 게이트 절연막은 SiNx(질화규소)인데, 다결정실리콘 박막 트랜지스터는 코플라나(coplanar) 구조를 일반적으로 사용하며, 비정질실리콘 박막 트랜지스터는 역 스태거(inverted staggered) 구조를 일반적으로 사용하고 있어서 두 종류의 박막 트랜지스터를 동일한 기판에 제조하려면 구조와 제조공정이 복잡하게 되는 문제점이 있는 것이다.
한편 광학식 센서 어레이에 있어서 광학 센싱을 하기 위해서는 광감도가 있는 소자를 각 픽셀마다 내장을 해야 하는데, 종래의 광학식 센서 어레이들은 다음의 세 가지 방식으로 되어 있다.
첫 째, 비정질실리콘 박막 트랜지스터로 내장 구동회로를 구성하고 비정질실리콘 포토센서를 포함하는 경우, 둘 째, 다결정실리콘 박막 트랜지스터로 내장 구동회로를 구성하고 다결정실리콘 포토센서를 포함하는 경우, 셋 째, 다결정실리콘 박막 트랜지스터로 내장구동회로를 구성하고 비정질실리콘 포토센서를 포함하는 경우이다.
첫 째의 경우 비정질실리콘 박막 트랜지스터가 다결정실리콘 박막 트랜지스터에 비해 전계효과 이동도가 낮아서 구동회로를 구성하는데 문제점이 있다.
둘째의 경우는 다결정실리콘 포토센서의 포토 센싱 효과가 비정질실리콘 박막 트랜지스터의 포토센싱 효과보다 낮아서 광학식 센싱을 하는 데에 단점이 있다.
셋째의 경우는 내장 구동회로를 구성하는 트랜지스터들은 다결정실리콘 박막 트랜지스터를 사용하고, 어레이 내의 각 픽셀에 들어가는 포토센서들은 비정질 PIN 포토다이오드를 사용하는 것이 일반적인데, 그 경우 회로구성이나 센싱에는 도움이 되지만 다결정실리콘 박막 트랜지스터 공정을 완료하고 그 상부에 다시 비정질 PIN 포토다이오드를 공정해야 하기 때문에 비용이 많이 들고 공정시간이 길어지는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 다결정실리콘 박막 트랜지스터의 층간절연막(interlayer)과 비정질실리콘 박막 트랜지스터의 게이트 절연막이 동일한 층(layer)으로 형성되는 구조를 특징으로 하였기 때문에 제조공정이 단순해지는 하이브리드(hybrid) CMOS 구조의 박막 트랜지스터 기판을 얻고자 하는 것을 목적으로 한다.
또한 본 발명은 상기의 광학식 센서 어레이의 문제점을 해결하기 위해 상기 하이브리드 CMOS 구조를 이용하여 공정비용을 줄이고 공정시간을 줄일 수 있는 광학식 센서 어레이를 얻고자 하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위해 본 발명에서는 하이브리드 CMOS 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이가 제공된다.
본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판은, 층간절연막(interlayer)을 갖는 코플라나(coplanar) 구조의 다결정실리콘 박막 트랜지스터와, 게이트 절연막을 갖는 역 스태거(inverted staggered) 구조의 비정질실리콘 박막 트랜지스터가 하나의 기판 상에 형성되고, 상기 층간절연막과 상기 게이트 절연막이 동일한 층(layer)으로 형성된 것을 특징으로 한다.
여기서 상기 다결정실리콘 박막 트랜지스터는 P-형 트랜지스터이고, 상기 비정질실리콘 트랜지스터는 N-형 트랜지스터인 것을 특징으로 한다.
또한 상기 다결정실리콘 박막 트랜지스터의 게이트와 비정질 실리콘 박막 트랜지스터의 게이트가 동일한 층으로 형성되고, 상기 다결정실리콘 박막 트랜지스터의 소스 및 드레인과 상기 비정질 실리콘 박막 트랜지스터의 소스 및 드레인이 동일한 층으로 형성되는 것을 특징으로 한다.
여기서 상기 층간절연막 및 게이트 절연막은 실리콘 질화막을 사용하는 것이 바람직하다.
한편 상기 비정질실리콘 박막 트랜지스터는, 상기 게이트 절연막, 비정질 실리콘 및 N+ 실리콘이 연속으로 증착된 것을 특징으로 한다.
또한 상기 기판의 재질은 유리 또는 금속인 것을 특징으로 한다.
한편 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 광학식 센서 어레이는, 층간절연막(interlayer)을 갖는 코플라나(coplanar) 구조의 다결정실리콘 박막 트랜지스터와, 게이트 절연막을 갖는 역스태거(inverted staggered) 구조의 비정질실리콘 박막 트랜지스터가 하나의 기판 상에 형성되고, 상기 층간절연막과 상기 게이트 절연막이 동일한 층(layer)으로 형성된 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 광학식 센서 어레이에 있어서, 상기 다결정실리콘 박막 트랜지스터로 구동회로를 구성하고, 상기 비정질실리콘 박막 트랜지스터로 포토센서를 구성하는 것을 특징으로 한다.
여기서 수동형 광학식 센서 어레이는 상기 하나의 다결정실리콘 박막 트랜지스터와 하나의 비정질실리콘 박막 트랜지스터가 각 픽셀 내에 구성되는 것을 특징으로 한다.
또한 능동형 광학식 센서 어레이는 상기 세 개의 다결정실리콘 박막 트랜지스터와 하나의 비정질실리콘 박막 트랜지스터가 각 픽셀 내에 구성되는 것을 특징으로 한다.
또한 상기 포토센서의 광원은 무기 EL(Electroluminescence) 또는 OLED (organic light-emitting diode)를 이용하는 것이 바람직하다. 나아가 무기 EL을 이용하여 본 발명은 지문인식 센서로 활용될 수 있다.
상기와 같은 구성에 의하면, 본 발명의 하이브리드 CMOS 구조를 이용하면, 제조 공정이 단순해지고 비정질실리콘 박막 트랜지스터의 특성과 다결정실리콘 박막 트랜지스터의 특성을 한 기판에서 동시에 사용할 수 있게 되어 박막 트랜지스터의 응용성이 커지게 된다.
또한 한 기판에 제작된 다결정실리콘 박막 트랜지스터는 pMOS이고, 비정질실리콘 박막 트랜지스터는 nMOS이므로 하이브리드 CMOS 구조를 이용하여 CMOS 인버터를 구성할 수 있고, CMOS 회로를 디스플레이 기판이나 센서 어레이에 내장할 수 있다.
또한 내장회로를 구성하는 트랜지스터들은 다결정실리콘 박막 트랜지스터를 사용하고, 비정질실리콘 박막 트랜지스터를 포토센서로 사용할 수 있게 되어, 비정질실리콘 박막 트랜지스터의 높은 광누설 전류 특성을 이용하면서도, 다결정실리콘 박막 트랜지스터의 높은 전계효과 이동도를 이용하여 회로를 기판에 내장할 수 있다.
나아가 본 발명의 하이브리드 CMOS의 구조상 공정비용을 줄이고 공정시간을 줄일 수 있다.
도 1은 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판에 관한 바람직한 일실시예에 있어서 종단면도이다.
도 2는 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판(11)에 관한 바람직한 일실시예에 있어서 각 층을 구체적으로 설명하기 위한 종단면도이다.
도 3은 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판에 관한 바람직한 일실시예에 있어서 광학식 센서로 활용되는 종단면도이다.
도 4와 도 5는 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터를 이용한 광학식 센서 어레이로서 각각 수동형과 능동형을 나타낸 회로도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판에 관한 바람직한 일실시예에 있어서 종단면도이다.
도 1에 도시된 바와 같이, 동일한 기판(11) 상에 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)와 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)가 구현되어 있다.
여기서 상기 기판(11)은 금속이나 유리일 수 있다. 금속의 경우 몰리브덴(Mo), 텅스텐(W), 몰리브덴 합금, 텅스텐 합금 등과 같이 융점이 높고, 열팽창 계수가 작은 금속이 시트(sheet) 형태로 형성된 것이 바람직하다.
도 2는 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판(11)에 관한 바람직한 일실시예에 있어서 각 층을 구체적으로 설명하기 위한 종단면도이다.
도 2에 도시된 바와 같이, 코플라나 구조의 다결정실리콘 박막 트랜지스터(5) 및 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)의 버퍼막(12)은 실리콘 산화막 또는 실리콘 질화막이 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착 방법으로 금속 기판(11) 상에 전면 증착되어 형성된다.
한편 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 상기 버퍼막(12) 상에는 다시 액티브층이 되는 비정질 실리콘을 결정화한 다결정 실리콘(13)이나, LPCVD(Low Pressure Chemical Vapor Deposition), PECVD 등의 증착 방법을 이용하여 600~1200℃ 이상에서 증착한 다결정 실리콘(13)이 형성된다. 그리고 p+가 도핑되어 p+다결정 실리콘(14)이 형성된다.
또한 상기 p+다결정 실리콘(14) 상에 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 게이트 절연막(15)이 형성된다. 그리고 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 게이트(16)가 형성된다.
구체적으로 상기 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 게이트 절연막(15)은 SiO2 등과 같은 무기 절연 물질이 PECVD 등의 증착 방법으로 전면 증착되어 형성된다.
여기서 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 게이트(16)는 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)의 게이트(17)와 동시에 공정하여 단순화한다.
그리고 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 게이트(16)가 형성된 게이트 절연막(15) 상에 층간절연막(18)(interlayer)이 형성되고, 층간절연막(18) 및 게이트 절연막(15)을 관통하여 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 소스 및 드레인(22)이 상기 p+다결정 실리콘(14)에 닿아 있다.
여기서 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 소스 및 드레인(22)은 비정질실리콘 박막 트랜지스터(10)의 소스 및 드레인(21)과 동시에 공정하여 단순화한다.
그리고 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 층간절연막(18)을 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)의 게이트 절연막으로 이용함으로써 공정을 단순화하여 하이브리드 CMOS 구조를 구현할 수 있다.
여기서 상기 층간절연막(18)을 비정질실리콘 박막 트랜지스터(10)의 게이트 절연막으로 이용하기 위해 SiNx의 증착을 2번에 나눠서 하여, 첫 번째 SiNx 박막을 증착한 후 다결정실리콘 박막 트랜지스터(5)의 열처리 공정 후, 그 위에 두 번째 SiNx 박막, 비정질 실리콘(19), n+ 비정질실리콘(20)의 세 가지 박막을 연속 증착하여 계면특성과 공정의 편의성을 확보할 수 있다.
한편 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)의 게이트 절연막 상에는 비정질 실리콘(19)이 형성되고, n+가 도핑된 n+ 비정질실리콘(20)이 형성된다. 다음으로 비정질실리콘 박막 트랜지스터(10)의 소스 및 드레인(21)이 상기 코플라나 구조의 다결정실리콘 박막 트랜지스터(5)의 소스 및 드레인(22)과 동시에 공정된다.
그리고 마지막으로 상기 코플라나 구조의 다결정실리콘 박막 트랜지스터(5) 및 역스태거 구조의 비정질실리콘 박막 트랜지스터(10)의 최상층에 보호층(23)(passivation layer)이 형성된다.
따라서 상기와 같은 하이브리드 구조는 한 기판(11)에 제작된 다결정실리콘 박막 트랜지스터(5)는 pMOS이고, 비정질실리콘 박막 트랜지스터(10)는 nMOS이므로 하이브리드 CMOS 구조를 이용하여 CMOS 인버터를 구성할 수 있고, CMOS 회로를 디스플레이 기판이나 센서 어레이에 내장할 수 있게 된다.
도 3은 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판에 관한 바람직한 일실시예에 있어서 광학식 센서로 활용되는 종단면도이다.
도 3에서의 광원(31)은 무기 EL인 것이 바람직하다. 나아가 OLED(organic light-emitting diode, 유기 발광다이오드)일 수도 있다. 즉 상기 무기 EL과 본 발명의 광학식 센서 어레이를 이용하여 지문인식 센서로 활용할 수 있다.
도 4와 도 5는 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터를 이용한 광학식 센서 어레이로서 각각 수동형과 능동형을 나타낸 회로도이다.
도 4에 도시된 바와 같이, 비정질실리콘 박막 트랜지스터 TP1이 포토센서로 기능하고 다결정실리콘 박막 트랜지스터(5) TS1이 스위칭 트랜지스터로 기능한다.
즉 빛에 의해 포토센서(TP1)에서 발생된 전류가 저장 커패시터(C)에 한 프레임 동안 저장되고 선택 스위칭 트랜지스터(TS1)가 선택되면 데이터 리드아웃(Data read-out)을 통해 전달된다.
또한 도 5에 도시된 바와 같이, 비정질실리콘 박막 트랜지스터인 포토센서(TP1)의 게이트(17) 전압은 항상 -5V의 공통단(Vcom) 전압으로 잡혀있다.
도 5를 보면, 빛에 의해 비정질실리콘 박막 트랜지스터인 포토센서(TP1)에서 발생된 광전류가 저장 커패시터(C)에 저장된 전하를 누설시켜서 일정전압으로 낮추고, 상기 전압은 다결정실리콘 박막 트랜지스터(5)인 구동트랜지스터(TS2)의 게이트(16)와 연결되어서 다결정실리콘 박막 트랜지스터(5)인 스위칭 트랜지스터(TS3)가 선택되면, VDD 로부터 데이터 버스라인을 통해 전류가 흐르게 된다. 이때, 흐르는 전류량은 구동트랜지스터(TS2)의 게이트 전압에 따라 결정이 되는데, 구동트랜지스터(TS2)의 게이트 전압은 포토센서(TP1)의 광전류량에 따라 달라지므로, 결국 비정질실리콘 박막 트랜지스터의 광전류로 센싱을 해서 다결정실리콘 박막 트랜지스터로 데이터리드아웃라인으로 신호를 보내는 방법이다. 또한 다결정실리콘 박막 트랜지스터(5)인 리셋 트랜지스터(TS1)가 선택되어서 동작함으로써 저장 커패시터(C)의 전압을 초기화한다. 상기 리셋 트랜지스터(TS1)와 스위칭 트랜지스터(TS3)는 주사 신호(scan n+1, scan n)가 순차적으로 공급된다.
도 4 및 도 5에서 알 수 있듯이, 본 발명의 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 사용할 경우 내장회로를 구성하는 트랜지스터들은 다결정실리콘 박막 트랜지스터(5)를 사용하고, 비정질실리콘 박막 트랜지스터를 포토센서로 사용할 수 있다.
이는 비정질실리콘 박막 트랜지스터의 높은 광누설 전류 특성을 이용하면서도 다결정실리콘 박막 트랜지스터(5)의 높은 전계효과 이동도를 이용하여 회로를 기판에 내장할 수 있다는 장점이 있다. 또한 두 가지 타입의 pMOS와 nMOS를 이용하여 CMOS회로를 내장할 수도 있다.
나아가 하이브리드 CMOS의 구조상 공정비용을 줄이고 공정시간을 줄일 수 있다는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 부가 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
5: 다결정실리콘 박막 트랜지스터 10: 비정질실리콘 박막 트랜지스터
11: 기판 12: 버퍼막
13: 다결정 실리콘 14: p+다결정 실리콘
15: 다결정실리콘 박막 트랜지스터의 게이트 절연막
16: 다결정실리콘 박막 트랜지스터의 게이트
17: 비정질실리콘 박막 트랜지스터의 게이트
18: 층간절연막
19: 비정질 실리콘
20: n+비정질 실리콘
21: 비정질실리콘 박막 트랜지스터의 소스 및 드레인
22: 다결정실리콘 박막 트랜지스터의 소스 및 드레인
23: 보호층 31: 광원

Claims (11)

  1. 층간절연막(interlayer)을 갖는 코플라나(coplanar) 구조의 다결정실리콘 박막 트랜지스터와,
    게이트 절연막을 갖는 역스태거(inverted staggered) 구조의 비정질실리콘 박막 트랜지스터가 하나의 기판 상에 형성되고,
    상기 층간절연막 및 상기 게이트 절연막이 동일한 층(layer)으로 형성된 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  2. 청구항 1에 있어서,
    상기 다결정실리콘 박막 트랜지스터는 P-형 트랜지스터이고, 상기 비정질실리콘 트랜지스터는 N-형 트랜지스터인 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 다결정실리콘 박막 트랜지스터의 게이트와 비정질실리콘 박막 트랜지스터의 게이트가 동일한 층으로 형성되고,
    상기 다결정실리콘 박막 트랜지스터의 소스 및 드레인과 상기 비정질 실리콘 박막 트랜지스터의 소스 및 드레인이 동일한 층으로 형성되는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 층간절연막 및 게이트 절연막은 실리콘 질화막을 사용하는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 비정질실리콘 박막 트랜지스터는,
    상기 게이트 절연막, 비정질 실리콘 및 N+ 실리콘이 연속으로 증착된 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 기판의 재질은 유리 또는 금속인 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 층간절연막은 SiNx의 증착을 2번에 나눠서 하여, 첫 번째 SiNx 박막을 증착한 후 상기 다결정실리콘 박막 트랜지스터의 열처리 공정 후, 그 위에 두 번째 SiNx 박막을 증착시키는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판.
  8. 층간절연막(interlayer)을 갖는 코플라나(coplanar) 구조의 다결정실리콘 박막 트랜지스터와, 게이트 절연막을 갖는 역스태거(inverted staggered) 구조의 비정질실리콘 박막 트랜지스터가 하나의 기판 상에 형성되고, 상기 층간절연막과 상기 게이트 절연막이 동일한 층(layer)으로 형성된 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 광학식 센서 어레이에 있어서,
    상기 다결정실리콘 박막 트랜지스터로 구동회로를 구성하고, 상기 비정질실리콘 박막 트랜지스터로 포토센서를 구성하는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 광학식 센서 어레이.
  9. 청구항 8에 있어서,
    상기 하나의 다결정실리콘 박막 트랜지스터와 하나의 비정질실리콘 박막 트랜지스터가 각 픽셀 내에 구성되는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 수동형 광학식 센서어레이.
  10. 청구항 8에 있어서,
    상기 세 개의 다결정실리콘 박막 트랜지스터와 하나의 비정질실리콘 박막 트랜지스터가 각 픽셀 내에 구성되는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 능동형 광학식 센서어레이.
  11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 포토센서의 광원은 무기 EL(Electroluminescence) 또는 OLED (organic light-emitting diode)를 이용하는 것을 특징으로 하는 하이브리드 CMOS 구조의 박막 트랜지스터 기판을 이용한 광학식 센서 어레이.
KR1020100113380A 2010-11-15 2010-11-15 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이 KR20120051979A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100113380A KR20120051979A (ko) 2010-11-15 2010-11-15 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이
PCT/KR2011/008721 WO2012067409A2 (en) 2010-11-15 2011-11-15 Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113380A KR20120051979A (ko) 2010-11-15 2010-11-15 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이

Publications (1)

Publication Number Publication Date
KR20120051979A true KR20120051979A (ko) 2012-05-23

Family

ID=46084505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113380A KR20120051979A (ko) 2010-11-15 2010-11-15 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이

Country Status (2)

Country Link
KR (1) KR20120051979A (ko)
WO (1) WO2012067409A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073253A (ko) * 2013-12-20 2015-07-01 엘지디스플레이 주식회사 코플라나형 박막 트랜지스터, 이를 포함하는 게이트 드라이버 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116026A1 (de) 2015-09-22 2017-03-23 JENETRIC GmbH Vorrichtung und Verfahren zur direkten optischen Bildaufnahme von Dokumenten und / oder lebenden Hautbereichen ohne abbildende optische Elemente

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JPH05232506A (ja) * 1992-02-20 1993-09-10 Seiko Epson Corp 液晶表示装置
KR950033613A (ko) * 1994-05-10 1995-12-26 이헌조 티에프티-엘씨디(tft-lcd) 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073253A (ko) * 2013-12-20 2015-07-01 엘지디스플레이 주식회사 코플라나형 박막 트랜지스터, 이를 포함하는 게이트 드라이버 및 이의 제조방법

Also Published As

Publication number Publication date
WO2012067409A3 (en) 2012-08-09
WO2012067409A2 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
TWI394071B (zh) 有機發光二極體觸控面板及其製作方法
US10056445B2 (en) Manufacture method of AMOLED pixel drive circuit
US20070278480A1 (en) Organic light emitting display and method of manufacturing the same
US8338867B2 (en) Highly sensitive photo-sensing element and photo-sensing device using the same
KR20080065535A (ko) 고감도 광 센서 소자 및 그를 이용한 광 센서 장치
US10128452B2 (en) Hybrid junction field-effect transistor and active matrix structure
TWI478330B (zh) 光電變換元件及其製造方法
US10347683B2 (en) Photo detector device
US9653609B2 (en) Thin film transistor and organic light emitting diode display including the same
KR100875100B1 (ko) 유기 발광 디스플레이 장치
US20220102388A1 (en) Display device
CN105308749A (zh) 固态图像拾取元件、其制造方法和电子设备
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
CN109427823B (zh) 显示装置
US20150060784A1 (en) Organic light emitting display and method for manufacturing the same
TWI581437B (zh) 薄膜電晶體、包含薄膜電晶體之顯示裝置以及包含薄膜電晶體之有機發光顯示裝置
WO2016195001A1 (ja) アクティブマトリクス基板
KR20090089940A (ko) 유기 발광 장치 및 그 제조 방법
CN112868223A (zh) 传感器和显示设备
US9202823B2 (en) Thin film transistor array panel and manufacturing method thereof
US9853084B2 (en) Method of manufacturing a semiconductor device
KR20120051979A (ko) 하이브리드 ｃｍｏｓ 구조의 박막 트랜지스터 기판 및 그 기판을 이용한 광학식 센서 어레이
JP2012204548A5 (ko)
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
KR102563778B1 (ko) 박막트랜지스터 및 이를 구비한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application