KR20120038293A - 반도체 기판 제조방법 - Google Patents

반도체 기판 제조방법 Download PDF

Info

Publication number
KR20120038293A
KR20120038293A KR1020100099976A KR20100099976A KR20120038293A KR 20120038293 A KR20120038293 A KR 20120038293A KR 1020100099976 A KR1020100099976 A KR 1020100099976A KR 20100099976 A KR20100099976 A KR 20100099976A KR 20120038293 A KR20120038293 A KR 20120038293A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor substrate
grown
growth
gan
Prior art date
Application number
KR1020100099976A
Other languages
English (en)
Inventor
전종필
공선환
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020100099976A priority Critical patent/KR20120038293A/ko
Publication of KR20120038293A publication Critical patent/KR20120038293A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 반도체 기판 제조방법은, 반응기 내부에 장착된 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키되 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 성장시키는 단계와, 피성장기판의 하부면에 존재하는 폴리(poly) 잔유물을 제거하는 단계와, 피성장기판에 성장된 반도체 기판의 표면에 존재하는 힐록(hillock)을 제거하는 단계와, 힐록(hillock)이 제거된 반도체 기판의 에지를 가공하는 단계와, 피성장기판의 하부면에 레이저를 조사하여 피성장기판과 반도체 기판을 분리하는 단계를 포함한다.

Description

반도체 기판 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE}
본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자 디바이스에 사용될 수 있는 반도체 기판 성장 및 분리하는 기술에 관한 것이다.
현재 피성장기판 위에 반도체 기판을 성장시키는 방법으로는 사파이어(α-Al2O3)나 실리콘 카바이드(SiC) 등의 이종 기판상에 유기금속 화학증착법(MOCVD: metal organic chemical vapor deposition), 분자선 성장법(MBE: molecular beam epitaxy) 또는 수소화물 기상성장법(HVPE: hydride vapor phase epitaxy)이 있다. 이중 수소화물 기상성장법(HVPE: hydride vapor phase epitaxy)은 성장속도가 다른 두 방법에 비해 수 십배나 빨라 후막이나 벌크(bulk) 단결정을 성장시키는데 유리하여 널리 사용되고 있다.
도 1a, 1b 는 종래 사파이어 기판 위에 질화갈륨(GaN) 기판을 성장 및 분리하는 과정을 설명하기 위한 예시도이다.
먼저, 도 1a를 참조하여 설명하면, 사파이어 기판(11)을 반응기 내에 장착한 후, 반응기 내부 온도를 600℃ ? 1100℃의 고온으로 유지한 상태에서 사파이어 기판(11)에 캐리어 가스와 함께 염화갈륨(GaCl)과 암모니아가스(NH3)를 주입하여 질화갈륨(GaN) 기판(21)을 성장시킨다. 이후, 질화갈륨(GaN) 기판(21)이 성장된 사파이어 기판(11)을 8시간 정도 냉각시킨 후 냉각된 질화갈륨(GaN) 기판(21)이 성장된 사파이어 기판(11)을 인산 에칭한다. 이후 질화갈륨(GaN) 기판(21)이 성장된 사파이어 기판(11)을 레이저 분리로로 이송하고, 질화갈륨(GaN) 기판(21)이 성장된 사파이어 기판(11)에 레이저를 조사하여 질화갈륨(GaN) 기판(21)을 분리한다. 분리된 질화갈륨(GaN) 기판(21)에 다시 질화갈륨(GaN)(22)을 재성장한다.
그런데, 도 1b에 도시한 바와 같이, 종래 반도체 기판 제조 방법에 따라 반도체 기판을 성장 및 분리하는 경우, 질화갈륨(GaN) 기판(21)과 사파이어 기판(11)이 휘어진다. 사파이어 기판(11)에서 분리된 질화갈륨(GaN) 기판(21)의 곡률반경을 측정해 보면, 곡률반경이 1m?2m이고 질화갈륨(GaN) 기판(21)의 중심부의 휨이 100㎛? 200㎛로 측정된다.
도 2 는 종래 사파이어 기판 위에서 성장된 후 분리된 질화갈륨(GaN) 기판을 도시한다.
도시한 바와 같이, 종래 방식에 따라 사파이어 기판(11)에서 분리된 질화갈륨(GaN) 기판(21)에는 다수의 구멍(Pit)(21a) 또는 힐록(hillock)(21b)이 형성된다. 다수의 구멍(Pit)(21a) 또는 힐록(hillock)(21b)이 형성되는 원인은 성장을 위해 투여되는 혼합물질의 비율이 일정하지 않아 사파이어 기판(11) 위에 C축으로의 성장속도가 다른 방향에 비해 상대적으로 높아지기 때문이다.
통상적으로 질화갈륨(GaN) 기판 성장이 두껍게 될수록 힐록(hillock)(21b)의 크기가 커지게 된다. 힐록(hillock)은 질화갈륨(GaN) 기판의 두께편차를 유발하며, 질화갈륨(GaN) 기판(21)에 휨을 발생시키고, 사파이어 기판(11)에서 분리된 질화갈륨(GaN) 기판(21)에 질화갈륨(GaN)을 재성장할 경우 크랙을 유발하는 문제점이 있다.
본 발명은 상기와 같은 배경에서 제안된 것으로, 본 발명의 목적은 반도체 기판 성장 및 분리 시 휨 발생을 저감시킬 수 있는 반도체 기판 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 전체 공정 시간을 단축시킬 수 있는 반도체 기판 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 양상에 따른 반도체 기판 제조방법은, 반응기 내부에 장착된 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키되 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 성장시키는 단계와, 피성장기판의 하부면에 존재하는 폴리(poly) 잔유물을 제거하는 단계와, 피성장기판에 성장된 반도체 기판의 표면에 존재하는 힐록(hillock)을 제거하는 단계와, 힐록(hillock)이 제거된 반도체 기판의 에지를 가공하는 단계와, 피성장기판의 하부면에 레이저를 조사하여 피성장기판과 반도체 기판을 분리하는 단계를 포함한다.
본 발명의 일 양상에 따른 반도체 기판 제조방법은, 반응기 내부에 장착된 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키되 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 성장시키는 단계에서, 혼합가스는 염화갈륨(GaCl)과 암모니아가스(NH3)이고, 피성장기판에 성장되는 반도체 기판은 질화갈륨(GaN)인 것을 특징으로 한다.
상기와 같은 구성에 따르면, 본 발명의 반도체 기판 제조방법은 반도체 기판의 중심부의 두께를 기존보다 두껍게 성장시키고, 반도체 기판 표면의 힐록(hillock)을 제거한 후 레이저 분리하도록 구현됨으로써, 반도체 기판의 성장 및 분리 시 휨 발생을 저감시키고 또한, 반도체 기판을 재성장시키는 공정을 제거하여 전체 공정 시간을 단축시킬 수 있는 유용한 효과가 있다.
도 1a, 1b 는 종래 사파이어 기판 위에 질화갈륨(GaN) 기판을 성장 및 분리하는 과정을 설명하기 위한 예시도이다.
도 2 는 종래 사파이어 기판 위에서 성장된 후 분리된 질화갈륨(GaN) 기판을 도시한다.
도 3 은 본 발명에 따른 반도체 기판 제조 방법에 관한 흐름도이다.
이하, 첨부된 도면을 참조하여 전술한, 그리고 추가적인 양상을 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 반도체 기판 제조 방법에 관한 흐름도이다.
도시한 바와 같이, 본 발명에 따른 반도체 기판 제조 방법은 먼저, 피성장기판을 반도체 기판 성장 반응기 내에 설치한다(S311). 일례로, 피성장기판은 사파이어 기판 또는 질화알루미늄(AlN) 기판 중 어느 하나로 구현될 수 있다. 바람직하게는, 피성장기판에 성장시키고자 하는 반도체 기판이 질화갈륨(GaN) 기판인 경우 피성장기판은 질화알루미늄(AlN) 기판으로 구현된다. 이는 질화갈륨(GaN) 기판과 질화알루미늄(AlN) 기판 간의 열팽창 계수 차이가 질화갈륨(GaN) 기판과 사파이어 기판의 열팽창 계수 차이보다 훨씬 작기 때문이다.
이후, 반응기 내부 온도를 600℃ ? 1100℃의 고온으로 유지한 상태에서 피성장기판에 캐리어 가스와 함께 혼합가스를 투입하여 반도체 기판을 성장시킨다(S312). 일례로, 피성장기판에 반도체 기판을 성장시키기 전에 피성장기판 위에 암모니아가스(NH3)와 염화수소(HCl)를 혼합한 가스를 흘려주어 피성장기판의 표면을 질소화 처리할 수 있다. 여기서, 피성장기판의 표면을 질소화 처리하는 과정은 피성장기판에 얇은 질화알루미늄(AlN)과 같은 층을 형성시키는 것이며, 강제로 질화알루미늄(AlN) 버퍼층을 형성시키는 것이 아니다.
반도체 기판을 성장시키는 단계 S312에서, 바람직하게는 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 캐리어 가스와 함께 혼합가스를 투입한다. 통상적으로 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키는 경우, 반도체 기판의 중심부의 두께가 가장 크고, 반도체 기판의 중심부를 기준으로 상/하/좌/우의 두께는 서로 약간의 차이가 있다. 종래에는 반도체 기판의 중심부의 두께를 최대 350㎛ 이상으로 성장할 경우 반도체 기판에 크랙이 발생하였으나, 본 출원인에 의해 개발된 반도체 기판 제조장치를 이용하여 최대 500㎛까지 성장시킬 수 있다.
일례로, 피성장기판에 성장시키고자 하는 반도체 기판이 질화갈륨(GaN) 기판인 경우, 캐리어 가스는 질소(N2)이고, 혼합가스는 염화갈륨(GaCl)과 암모니아가스(NH3)이다.
이후, 피성장기판의 하부면에 존재하는 폴리(poly) 잔유물을 제거한다(S313). 일례로, 폴리(poly) 잔유물은 에칭 가스를 이용하여 제거할 수 있다. 여기서, 에칭 가스는 염화수소(HCl)로 구현될 수 있다. 피성장기판의 하부면을 에칭하는 이유는 피성장기판과 반도체 기판을 분리하기 위해 레이저를 사용하는 경우 레이저가 피성장기판을 잘 통과하도록 하기 위함이다.
이후, 피성장기판에 성장된 반도체 기판의 표면에 존재하는 힐록(hillock)을 제거한다(S314). 힐록(hillock)은 질화갈륨(GaN) 기판의 두께편차를 유발하며, 질화갈륨(GaN) 기판(21)에 휨을 발생시키는 원인 인자이다. 힐록(hillock)을 제거하는 방법으로는 화학적 기계 연마(CMP) 가공방법 또는 에어샌더(Air- Sander)를 이용한 기계적 가공방법 등이 있다. 힐록(hillock)을 제거하는 단계 S314를 통해 성장된 반도체 기판의 표면이 깎여 두께가 줄어들 수 있으나 통상적으로 고객들이 요구하는 두께 수준, 예컨대 300㎛이상의 두께 수준을 유지할 수 있다. 이에 피성장기판과 반도체 기판을 분리한 후, 분리된 반도체 기판 위에 반도체 기판을 재성장시킬 필요가 없어, 전체 공정 시간을 단축시킬 수 있다. 이후, 힐록(hillock)이 제거된 반도체 기판의 에지를 가공한다(S315).
이후 반도체 기판이 성장된 피성장기판의 하부면에 레이저를 조사하여, 피성장기판과 피성장기판에 성장된 반도체 기판을 분리한다(S316). 예컨대, 피성장기판에 성장시키고자 하는 반도체 기판이 질화갈륨(GaN) 기판인 경우 질화갈륨(GaN) 기판의 에너지 밴드 갭이 3.4eV이기 때문에 피성장기판에 조사되는 레이저의 광 파장은 3.4eV에 가까운 에너지 준위를 갖는 광 파장이어야 한다. 일례로, 피성장기판에 조사되는 레이저는 355nm 광 파장을 갖는 야크 레이저(YAG Laser) 또는 엑시머 레이저(Excimer Laser) 중 어느 하나일 수 있다. 이후, 분리된 반도체 기판의 에지와 표면을 세정한다(S317).
본 발명에 따른 반도체 기판 제조 방법에 따라 질화갈륨(GaN) 기판을 성장시킨 후 분리하여 곡률반경을 측정한 결과, 곡률반경이 5m?6m이고 질화갈륨(GaN) 기판의 중심부의 휨이 30㎛ 이하로 측정되었다. 반면, 반도체 기판 제조 방법에 따라 질화갈륨(GaN) 기판을 제조하여 곡률반경을 측정한 결과, 곡률반경이 1m?2m이고 질화갈륨(GaN) 기판의 중심부의 휨이 100㎛? 200㎛로 측정되었다. 즉, 본 발명에 따른 반도체 기판 제조 방법에 따라 질화갈륨(GaN) 기판을 성장 및 분리시킨 경우 종래보다 휨이 줄어든 질화갈륨(GaN) 기판을 얻을 수 있다.
지금까지, 본 명세서에는 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자가 본 발명을 용이하게 이해하고 재현할 수 있도록 도면에 도시한 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에 통상의 지식을 지닌 자라면 본 발명의 실시예들로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (3)

  1. 반응기 내부에 장착된 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키되, 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 성장시키는 단계;
    상기 피성장기판의 하부면에 존재하는 폴리(poly) 잔유물을 제거하는 단계;
    상기 피성장기판에 성장된 반도체 기판의 표면에 존재하는 힐록(hillock)을 제거하는 단계;
    상기 힐록(hillock)이 제거된 반도체 기판의 에지를 가공하는 단계; 및
    상기 피성장기판의 하부면에 레이저를 조사하여, 상기 피성장기판과 반도체 기판을 분리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 기판 제조방법.
  2. 제 1 항에 있어서, 상기 반응기 내부에 장착된 피성장기판에 혼합가스를 투입하여 반도체 기판을 성장시키되 반도체 기판의 중심부의 두께가 350㎛ 이상, 500㎛ 이하가 될 때까지 성장시키는 단계에서,
    상기 혼합가스는 염화갈륨(GaCl)과 암모니아가스(NH3)이고,
    상기 피성장기판에 성장되는 반도체 기판은 질화갈륨(GaN)인 것을 특징으로 하는 반도체 기판 제조방법.
  3. 제 1 항에 있어서,
    상기 피성장기판은,
    사파이어 기판 또는 질화알루미늄 기판 중 어느 하나인 것을 특징으로 하는 반도체 기판 제조방법.
KR1020100099976A 2010-10-13 2010-10-13 반도체 기판 제조방법 KR20120038293A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099976A KR20120038293A (ko) 2010-10-13 2010-10-13 반도체 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099976A KR20120038293A (ko) 2010-10-13 2010-10-13 반도체 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20120038293A true KR20120038293A (ko) 2012-04-23

Family

ID=46139126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099976A KR20120038293A (ko) 2010-10-13 2010-10-13 반도체 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20120038293A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006703B2 (en) 2013-07-31 2015-04-14 International Business Machines Corporation Method for reducing lateral extrusion formed in semiconductor structures and semiconductor structures formed thereof
JP2022028712A (ja) * 2016-11-29 2022-02-16 パロ アルト リサーチ センター インコーポレイテッド 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006703B2 (en) 2013-07-31 2015-04-14 International Business Machines Corporation Method for reducing lateral extrusion formed in semiconductor structures and semiconductor structures formed thereof
JP2022028712A (ja) * 2016-11-29 2022-02-16 パロ アルト リサーチ センター インコーポレイテッド 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Similar Documents

Publication Publication Date Title
EP2077345B1 (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP2008156189A (ja) 窒化物半導体自立基板の製造方法及び窒化物半導体自立基板
KR101672213B1 (ko) 반도체장치의 제조방법
JP2014520748A (ja) 半導体基板及び製造方法
US6852253B2 (en) Method of forming substrate
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP3094965B2 (ja) 窒化ガリウム厚膜の結晶成長方法
US7468103B2 (en) Method of manufacturing gallium nitride-based single crystal substrate
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
KR20120038293A (ko) 반도체 기판 제조방법
KR100558436B1 (ko) 질화갈륨 단결정 기판의 제조방법
JP6405767B2 (ja) 窒化ガリウム基板
KR101335937B1 (ko) Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법
KR101178504B1 (ko) 기판 제조 방법
KR101094404B1 (ko) 반도체 기판 제조방법
JP2009084136A (ja) 半導体デバイスの製造方法
KR101137905B1 (ko) 질화갈륨 웨이퍼의 제조 방법
KR101379290B1 (ko) 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
KR101578717B1 (ko) 질화갈륨 웨이퍼를 제조하는 방법
KR20130024474A (ko) 반도체 기판 제조방법
KR20130024475A (ko) 반도체 기판 제조방법
JP2020502785A (ja) Ｚｎｏ基板上にウルツ鉱型構造を有する半導体ヘテロ構造
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
KR20130024476A (ko) 반도체 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application