KR20120031102A - 수직 구조 반도체 장치 - Google Patents

수직 구조 반도체 장치 Download PDF

Info

Publication number
KR20120031102A
KR20120031102A KR1020127006590A KR20127006590A KR20120031102A KR 20120031102 A KR20120031102 A KR 20120031102A KR 1020127006590 A KR1020127006590 A KR 1020127006590A KR 20127006590 A KR20127006590 A KR 20127006590A KR 20120031102 A KR20120031102 A KR 20120031102A
Authority
KR
South Korea
Prior art keywords
layer
gan
metal support
semiconductor device
forming
Prior art date
Application number
KR1020127006590A
Other languages
English (en)
Other versions
KR101254539B1 (ko
Inventor
유명철
Original Assignee
버티클 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버티클 인코퍼레이티드 filed Critical 버티클 인코퍼레이티드
Publication of KR20120031102A publication Critical patent/KR20120031102A/ko
Application granted granted Critical
Publication of KR101254539B1 publication Critical patent/KR101254539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 개선된 광 출력, 및 GaN 기반 합성 반도체 장치의 대량 생산을 위한 레이저 리프트-오프 프로세스를 갖는 새로운 수직 구조 합성 반도체 장치를 제조하는 신뢰할 수 있는 방법을 제공한다. 본 발명의 주제는 n-사이드 탑 수직 구조를 형성하기 위해 전자도금 방법에 의해, LLO 이전에 직접적 금속 지지 기판 적층을 이용하는 것이다. 또한, ITO DBR 층은 p-콘택트층 직후에 이용되어, 높은 반사도에 의해 광 출력을 강화한다. 또한, 용이한 조작 및 디-본딩을 위해, 다공성 금속 웨이퍼 캐리어가 웨이퍼 본딩에 사용된다. 새로운 제조 프로세스는 종래의 LLO 기반 수직 장치 제조에 비해 더 신뢰할 수 있다. n-사이드 업 구조를 갖는 새로운 수직 장치의 광 출력은 동일한 GaN/InGaN 에피택셜막으로 제조된 측면 장치의 광 출력보다 2 또는 3 배 증가된다.

Description

수직 구조 반도체 장치{VERTICAL STRUCTURE SEMICONDUCTOR DEVICES}
본 발명은 상단 및 바닥 콘택트 구조를 갖는, GaN 기반 수직 구조 반도체 장치를 제조하는 방법 및 수직 구조 장치를 제조하는 방법에 관한 것이다.
도 1 은 절연 사파이어 기판 (114) 상에 제조된 종래의 갈륨 질화물 (GaN) 반도체 장치 (100) 를 도시한다. 이 장치는 발광 다이오드 (LED; Light Emitting Diode), 레이저 다이오드 (LD; Laser Diode), 헤테로접합형 바이폴라 트랜지스터 (HBT; Hetero-junction Bipolar Transistor) 및 고전자 이동도 트랜지스터 (HEMT; High Electron Mobility Transistor) 와 같은 애플리케이션에 사용가능하다. 통상의 프로세스 동안, 이 장치는 사파이어 기판 상에 형성되고, 2 개의 전기적 콘택트가 장치의 상단측 상에 형성된다. P-콘택트 (102) 는 상단 상에 형성되고, 재료를 제거하여 n-금속 콘택트 (116) 를 형성하기 위해 메사 에칭이 이용된다. 그 결과를 측면 구조 장치라 하고, 정전기적 방전 (ESD) 에의 약한 저항성 및 열 방출을 포함하는 몇몇 문제점을 나타내는 경향이 있다. 이러한 2 개의 문제점은 장치 수율 및 유용한 수명을 제한한다. 또한, 사파이어 재료는 매우 단단하여, 웨이퍼 그리딩 및 연마, 및 장치 분리에 어려움이 발생한다. 장치 제조 수율은 래핑 (lapping), 연마 및 다이 분리를 포함하는 후 제조 프로세스에 의존한다.
도 2 는 수직 구조 GaN 기반 합성 반도체 (200) 를 제조하는데 유용한 제 2 의 통상의 기술을 도시한다. 통상적으로 UV 범위에 있는, 사파이어에 투명한 파장을 갖는 엑시머 레이저를 인가함으로써, 레이저 리프트-오프 (LLO; laser lift-off)) 프로세스가 사용되어 GaN 에피택셜층으로부터 사파이어 기판을 제거한다. 그 후, 수직 구조 장치를 제조하기 위해, 절연 사파이어 기판을 도체 또는 반도체 제 2 기판 (218) 으로 대체함으로써 장치가 제조된다. 이러한 프로세스는 레이저 리프트-오프에 의해 사파이어 기판을 제거한 후 제 2 기판에의 영속적 본딩 (bonding) 을 위해 통상적으로 웨이퍼 본딩 기술을 이용한다.
그러나, VLED (수직 LED) 의 대량 생산을 위한 큰 스케일의 레이저 리프트-오프 프로세스는 여전히 부족하다. 그 하나의 이유는, 에피택셜층 표면이 레이저 리프트-오프 후 전체 웨이퍼 표면에 걸쳐 평탄하지 않기 때문에, 지지 웨이퍼 (218) 와 에피택셜층 (214) 간의 본딩 접착층 (216) 및 영속적 제 2 기판 (218) 의 불균일성에 기인하여 큰 영역의 레이저 리프트-오프에는 어려움이 있기 때문이다. 이러한 웨이퍼 본딩 기술에 관련된 또 다른 문제점은 공융 (eutectic) 금속 본딩 프로세스 동안의 고온 및 고압에 기인한 금속 콘택트의 악화이다. 또한, 영속적 웨이퍼 본딩에 사용되는 Si 또는 GaAs 와 같은 기판은 열 손실 면에서 Cu 기반 금속 기판에 비해 최적의 기판이 아니다. 이러한 문제점은 최종 수율을 감소시키고, 상업적으로 실용적인 장치의 대량 생산에 대한 만족스런 해결책을 제공하지 못한다.
도 3 은 웨이퍼 본딩 문제를 극복하고, VLED 를 제조하도록 의도된 구조 (300) 를 도시한다. 웨이퍼 본딩 방법을 사용하는 대신, 장치 (300) 의 제조는 장치에 금속 지지부 (318) 를 접착하는 것을 포함한다. 그러나, 레이저 리프트-오프 프로세스 동안 본딩 레이저의 디-래미네이션 (de-lamination) 에 기인하여 수율은 낮은 것으로 알려져 있다. 고 에너지 레이저 충격파에 대해 본딩이 안전하지 않으면, GaN 에피택셜층은 레이저 리프트-오프 후에 휘어지거나 파괴될 수도 있고, 그 후, 웨이퍼 세정, 장치 제조, 디-본딩 (de-bonding) 및 장치 분리와 같은 후 (post) 레이저 리프트-오프 프로세스를 수행하기 어렵다. 그 결과, 최종 장치 프로세스 수율은 낮아진다.
도 3 에 도시된 기술에 기반한 수직 장치의 또 다른 문제점은 열악한 장치 성능이다. 균일한 레이저빔 에너지 분포를 개선하기 위해 사파이어 기판 상에 모래 송풍 (sand blast) 이 사용되기 때문에, 레이저 리프트-오프 후의 GaN 표면은 통상적으로 거칠고, 이것은 평탄하고, 부드러운 표면인 경우보다 낮은 광 출력을 유발한다. 또한, n-GaN 층 상에 형성된 금속 반사층은 ITO 와 같은 비금속 반사층만큼 반사율이 높지 못하다.
통상적 기술의 이러한 한계 때문에, GaN 기반 반도체 장치의 대량 생산에서 장치 성능 및 제조 수율을 개선할 수 있는 새로운 기술이 요구된다.
미국공개특허 2004/0072383호
본 발명은 GaN 기반 합성 반도체 장치의 대량 생산에 있어서 매우 개선된 광 출력 및 높은 수율의 레이저 리프트-오프 (LLO) 를 갖는 새로운 수직 구조 합성 반도체 장치를 제조하는 신뢰할 수 있는 기술을 제공한다. 본 발명의 주요한 주제는 n-측 상단 수직 구조를 형성하기 위해 전자도금 방식에 의한 LLO 이전에 직접적인 금속 지지 기판 적층을 이용하는 것이다. 또한, ITO DBR 층이 P-콘택트층 직후 이용되어 더 높은 반사도의 ITO 층에 의한 광 출력을 강화하는 것이다. 또한, 용이한 조작과 디-본딩을 위해 웨이퍼 본딩에 대해, 다공성 금속 웨이퍼 캐리어를 사용한다. 새로운 제조 프로세스는 단순하고, 종전의 LLO 기반 수직 장치 제조에 비해 더 신뢰할 수 있는 프로세스이다. n-사이드 업 구조를 갖는 새로운 수직 장치의 광 출력은 동일한 GaN/InGaN 에피택셜막으로 제조된 측면 장치의 광 출력보다 2 또는 3 배 높다.
본 발명의 예시적인 실시형태는 반도체 장치를 제조하는 방법으로 유도된다.
본 발명은 기판 상에 반도체층을 형성하는 단계, 반도체층 상에 금속층을 형성하는 단계, 반도체층으로부터 기판을 제거하는 단계, 기판이 제거된 반도체층 상에 하나 이상의 콘택트를 형성하는 단계, 및 반도체층을 복수의 개별 반도체 장치로 분리하는 단계를 포함한다.
일 양태에서, 본 발명은 반도체층과 기판 사이에 버퍼층을 형성하는 단계를 포함한다. 일 양태에서, 제거하는 단계는 반도체층과 기판 사이의 인터페이스에 레이저빔을 인가하는 단계 및 레이저 소스와 기판 사이에 확산 매체를 삽입하는 단계를 포함한다. 일 양태에서, 본 발명은 웨이퍼 캐리어를 금속층에 접착하는 단계를 포함한다. 일 양태에서, 분리하는 단계는 각각의 장치들 사이에 트렌치를 형성하는 단계, 장치의 노출부를 패시베이션하는 단계, 개별 반도체 장치를 지지막으로 전달하는 단계를 포함한다. 일 양태에서, 본 발명은 1 단계의 다이 본딩 및 와이어 본딩 기술을 사용하여 개별 반도체 장치를 리드 프레임 (lead frame) 에 집합시키는 단계를 포함한다.
본 발명의 이점은 높은 수율 및 신뢰도를 갖는 반도체 장치를 제조하는 개선된 기술을 포함한다.
도 1 은 종래기술에 따른, 장치의 상단측 상에 2 개의 금속 콘택트가 형성된 측면 구조의 GaN 기반 LED 를 도시한다.
도 2 는 종래기술에 따른, 도체 또는 반도체 제 2 기판에 GaN 박막 멤브레인이 본딩된 수직 구조의 GaN 기반 LED 를 도시한다.
도 3 은 종래기술에 따른, 원시 사파이어 기판을 제거한 후 GaN 박막 멤브레인에 두꺼운 금속층이 접착된 수직 구조의 GaN 기반 LED 를 도시한다.
도 4 는 본 발명의 일 실시형태에 따른 반도체 장치를 제조하는 방법을 도시하는 흐름도이다.
도 5 는 본 발명의 일 실시형태에 따른 사파이어 기판의 상단에 GaN 또는 AlN 버퍼층이 성장된 에피택셜 구조의 수직 장치를 도시한다. 또한, 도 5 는 본 발명의 일 실시형태에 따른 열장벽으로서 부가된 AlGaN 버퍼층을 도시한다.
도 6 은 본 발명의 일 실시형태에 따른, p-타입 콘택트 및 반사층을 형성하기 위한 p-GaN 에피택셜층의 상단 상의 p-콘택트 금속 및 ITO 투명 콘택트/DBR 층의 적층을 도시한다.
도 7 은 본 발명의 일 실시형태에 따른, ITO 와 금 (gold) 중간층 사이의 접착을 강화하기 위한 접착층을 도시한다.
도 8 은 본 발명의 일 실시형태에 따른, GaN LED 층과 후속적으로 적층된 하드 구리층 사이의 응력 경감을 위해 전자도금 또는 무전해 (electro-less) 도금 방식을 사용하는 소프트 구리층 적층을 도시한다.
도 9 는 본 발명의 일 실시형태에 따른, 기계적 견고함 및 더 높은 전기적, 열적 도전성을 제공하기 위해 전자도금 또는 무전해 도금 방식을 사용하는 하드 구리층 적층을 도시한다.
도 10 은 본 발명의 일 실시형태에 따른, 레이저 리프트-오프 이전에 도전성 접착 글루를 사용하여 다공성 지지 웨이퍼 캐리어에 접착되는, 구리로 전자도금 또는 무전해 도금된 GaN LED 웨이퍼를 도시한다.
도 11 은 본 발명의 일 실시형태에 따른, 레이저 리프트-오프 프로세스 동안 균일한 레이저빔 에너지 분포를 획득하기 위해 확산 매체를 사용하여 사파이어 기판을 통해 인가되는 엑시머 레이저빔을 도시한다.
도 12 는 본 발명의 일 실시형태에 따른, 레이저 리프트-오프 후의 사파이어 기판 제거 및 Ga 드롭 세정을 도시한다.
도 13 은 본 발명의 일 실시형태에 따른, n-콘택트 형성 이전에 건식 에칭 및 GaN 표면 평탄화 에칭에 의한 GaN/AlGaN 버퍼층 제거를 도시한다.
도 14 는 본 발명의 일 실시형태에 따른, GaN LED 층의 상단 상의 n-타입 ITO 투명 콘택트 형성을 도시한다.
도 15 는 본 발명의 일 실시형태에 따른, n-ITO 층 상의 n-콘택트 형성 및 금 패드 금속화를 도시한다.
도 16 은 본 발명의 일 실시형태에 따른, 기계적 스크라이빙 (scribing) 도는 레이저 스크라이빙과 같은 건식 에칭 또는 기계적 방법에 의한 장치 분리를 도시한다.
도 17 은 본 발명의 일 실시형태에 따른, 보호 SiO2 패시베이션층 적층을 도시한다.
도 18 은 본 발명의 일 실시형태에 따른, 지지 웨이퍼 캐리어 제거 및 최종적 장치 구조를 도시한다.
도 19 는 본 발명의 일 실시형태에 따른, 다이싱 (dicing) 또는 레이저 스크라이빙의 의해 장치 분리를 도시한다.
도 20 은 본 발명의 일 실시형태에 따른, 리드 프레임 상의 수직 장치의 다이 본딩 또는 와이어 본딩을 도시한다.
본 발명을 특정한 장치 구조 및 실시형태를 참조하여 설명한다. 본 설명은 예시를 위한 것이고 본 발명을 실행하는 최상의 모드를 제공하는 것임을 당업자는 인식할 것이다. 본 발명은 본 발명에 따른 반도체 장치를 제조하기 위해 많은 형성 및 적층 단계를 포함한다. 본 개시는 다른 재료 상에 재료를 적층하는 것을 언급하고, 이것은 임의의 레퍼런스 프레임을 표현하여 설명하거나 묘사하며, 본 설명의 관련 분야 당업자에게 이해되는 바와 같이, 다른 재료의 상단, 위, 또는 아래에 재료를 적층하는 기술을 설명 및 커버하도록 의도된다. 예를 들어, 본 개시의 일부는 위로부터 제조된 반도체층을 설명하고, 다른 부분은 아래로부터 제조된 반도체층을 설명하며, 2 가지 경우 모두에서, 기존 층 상에 적층되는 새로운 층은 설명한 바와 같이 기존의 층 위 또는 아래에 적층되는 것을 의미한다. 본 명세서에서는 다양한 프로세스 파라미터가 제공되어, 최상의 모드를 제공하며, 파라미터의 변수는 프로세스, 구조 및 전술한 이점을 유도할 수도 있다. 본 발명의 변형이 예측되고 청구항에 포함된다.
A. 장치 구조 및 제조
도 4 는 본 발명의 일 실시형태에 따른 반도체 장치를 제조하는 방법을 도시하는 흐름도 (400) 이다. 흐름도에 도시된 단계는 예시적인 실시형태 및 구조를 설명하기 위한 것이고, 본 발명은 본 명세서에서 설명하는 방법의 변형예 및 그 결과로서의 구조의 일부를 포함한다. 단계 402 에서는 도 5 에 도시된 바와 같이 에피택셜 웨이퍼로 예시적 프로세스를 개시한다. 참조 번호 (500) 은 하나 이상의 장치일 수도 있는 반도체를 나타내도록 의도된다. 다양한 장치의 경우, 500a, 500b, 500c 등과 같은 알파벳 첨자를 갖는 부호가 제공된다. 도 5 내지 20 에서 도시된 반도체 구조 제조 및 패키지를 참조하여 단계를 설명한다.
도 5 내지 18 은, 기계적 지지 및 전기적 도전성을 위한 금속 기판을 형성하기 위한 적층 프로세스 및 원시 기판을 제거하기 위한 레이저 리프트-오프 프로세스를 사용하여, 본 발명의 실시형태에 따른 수직 구조의 GaN 기반 LED 를 제조하는 단계를 설명한다. 본 발명에서 설명하는 제조 방법은 LED 에 한정되지 않으며, 임의의 장치 구조, 상세하게는 레이저 다이오드 (LD), 헤테로접합형 바이폴라 트랜지스터 (HBT), 고전자 이동도 트랜지스터 (HEMT) 와 같은, 절연 기판 상에 성장된 GaN 기반 에피택셜 박막을 포함하는 임의의 장치 구조에 확장될 수 있다.
도 5 는 예를 들어, 사파이어 기판과 같은 기판 (502) 상에 형성되는 에피택셜 구조의 수직 장치 (500) 를 도시한다. GaN 또는 AlN 버퍼층 (504) 이 기판의 상단 상에 성장된다. 본 발명의 일 양태에서는, AlGaN 버퍼층 (506) 이 열장벽으로 동작하는 버퍼층 (504) 상에 형성된다. 결합 버퍼층이 참조 번호 (505) 로 도시되어 있고, 이하 설명하는 바와 같이 1 또는 2 개의 층 (504 및 506) 을 포함할 수도 있다.
다음으로, 번호 (508 내지 514) 에 의해 표현되는 GaN 기반 LED 구조 (515) 가 금속 유기 화학 증착 (MOCVD), 분자빔 에피택시 (MBE; molecular beam epitaxy), 기상 에피택시 또는 다른 기술과 같은 적절한 에피택셜 성장 기기로 사파이어 기판 (502) 상에 성장한다. n-GaN 층 (508) 이 형성되고, 다중 퀀텀 월 (MQW; multi-quantum well) 층 (510) 이 n-GaN 층 (508) 상에 형성된다. 선택적인 p-AlGaN 층 (512) 이 도시되어 있고, p-GaN 층이 도시되어 있다.
GaN 또는 AlN 의 단일층이 공통 버퍼층에 존재하는 통상적인 기술과는 달리, 본 발명은 GaN 또는 AlN 버퍼층 (504) 에 부가하여 AlGaN 버퍼층 (506) 을 이용하는 것이 바람직하지만, 2 층을 모두 요구하는 것은 아니다. AlGaN 층 (506) 은 열장벽 면에서 유용하다. 레이저 리프트-오프 프로세스 동안 GaN LED 층 (515) 과 접착 본딩층 간의 인터페이스의 온도가 250 ℃ 이상 증가할 수도 있음이 실험적으로 밝혀졌다. 따라서, 중합체 기반 접착층은 열화될 수도 있고, 열 증가에 의해 레이저 리프트-오프 동안 GaN LED 층과 반응할 수도 있으며, 이것은 디-본딩 프로세스 동안 열적으로 열화된 접착제를 제거하기 어렵게 한다. 본 발명에서, AlGaN 을 이용하는 것은 본딩 접착 열화를 감소시키게 하고, 따라서 장치 제조 수율을 개선시킨다. 또한, 총 에피택셜층 두께 는 GaN/접착 인터페이스에서의 온도 증가를 최소화하는 특정한 두께로 설정된다. 유용하게는, 에피택셜층의 두께는 200 ℃ 이하의 인터페이스 온도를 유지하기 위해 5 ㎛ 보다 두껍게 선택된다. 이를 달성하기 위해, n-GaN 층은 GaN 또는 AlN 버퍼층의 상단 상에 4 ㎛ 보다 더 두껍게 성장한다.
도 6 은 전자빔 증발 또는 스퍼터링과 같은 박막 적층법을 사용하여 적층된 p-타입 콘택트를 형성하기 위해 GaN LED 층 (515) 의 상단 상의 p-콘택트 금속 (516) 및 ITO 투명 콘택트/DBR 층 (518) 적층을 도시한다. 예시적인 p-콘택트 금속은 Ni/Au, Pd/Ni/Au, Ni/Pd/Au, 또는 Pd/Ir/Au 를 포함할 수도 있다. 박막 금속층 두께는 예를 들어, 각각 Ni/Au 에 대해서는 10 nm Ni 및 20 nm Au, Pd/Ni/Au 에 대해서는 10 nm Pd, 20 nm Ni, 30 nm Au, Pd/Ir/Au 에 대해서는 10 nm Pd, 20 nm Ir, 30 nm Au, Ni/Pd/Au 에 대해서는 20 nm Ni, 20 nm Pd, 100 nm Au 일 수 있다. 일반적으로, p-콘택트 금속은 Ni 을 함유하는 콘택트에 대해서는 300 ℃ 내지 500 ℃ 사이의 도가니에서 산소 분위기에서 2 분 동안 어닐링되며, 니켈을 함유하지 않은 금속 콘택트는 질소 분위기에서 어닐링된다.
박막 ITO (Indium Tin Oxide) 층 (518) 은 DBR (Distributed Bragg Reflector) 을 형성하기 위해, 전자빔 증발 또는 스퍼터링을 사용하여 적층된다. 양호한 광학 반사도를 획득하는 것은 수직 구조 장치에서 광 추출을 증가시키기 위해 중요하다. 일반적으로, 표면 발산 레이저와 같은 광자 복구를 요구하는 장치에 대해 산화물 기반 DBR 이 사용된다. 그러나, 이러한 산화물 기반 DBR 재료는 절연체이다. 따라서, 도전성 금속 기판을 갖는 이러한 특정 수직 장치에 대해 도전성 DBR 재료를 이용하는 것이 유용하다. ITO 는 금속 기판을 갖는 수직 장치에서 반사 DBR 재료에 대한 최적의 재료로 고려되지만, 다른 선택도 예상된다. ITO 의 반사도는 90 % 보다 높고, 금속 박막의 최상의 반사도는 약 50 내지 60 % 이다. 일 양태에서, ITO 박막 두께는 최적의 반사도를 획득하기 위해 75 내지 150 nm 의 범위에서 선택된다. 460 nm 에 대한 투과도는 300 ℃ 내지 500 ℃ 사이의 어닐링 온도에서 85 % 보다 높다.
도 7 은 본 발명의 일 실시형태에 따른, ITO 층 (518) 과 금 중간층 (522) 사이에 접착을 강화하기 위한 접착층 (520) 적층을 도시한다. 두꺼운 소프트 금속막 지지부 (~50 ㎛) 를 갖춘 얇은 하드 GaN 에피택셜층 (5 ㎛ 미만) 을 갖는 수직 구조 장치를 제조하기 위해, 2 층 사이에 중간층을 형성하여 GaN 에피택셜층과 금속층 사이의 인터페이스에 형성되는 압축응력을 감소시키는 것이 유용하다. 중간층을 제공하는 또 다른 이유는, 금속 중간층이, 비금속 ITO 표면 상에 직접적으로 두꺼운 전자도금층을 적층하는 것보다 더 양호한 전자도금 특성을 나타내기 때문이다. 진공 챔버로부터 웨이퍼를 제거하지 않고 전자빔 증발기를 사용하여 약 1 ㎛ 두께의 금 (Au) 박막이 ITO 표면 상에 연속적으로 적층된다. 산화 또는 오염을 방지하기 위해 인시츄 연속 적층이 유용하며, 이것은 ITO 와 Au 층 사이의 양호한 박막 접착을 형성하기 위해 중요하다. ITO 와 Au 사이의 접착을 개선하기 위해, 30 내지 50 nm 두께의 Cr 또는 Ti 접착층이 ITO 와 Au 층 사이에 적층된다.
도 8 및 9 에서는, 전자도금 또는 무전해 도금에 의해 두꺼운 금속 지지층 (524, 526) 이 적층된다. 30 ㎛ 를 넘는 두께의 금속층을 형성하는데 있어서 다른 적층 방법에 비해 통상적으로 더 빠르고 저비용이기 때문에 전자도금 또는 무전해 도금이 사용된다. 이것은 비용 효율 면에서 수직 장치의 대량 생산에 더 유용하다. 금속 지지층의 주요 기능은, 지지층이 얇은 GaN 에피택셜층 (515) 에 대해 더 양호한 견고한 기계적 지지를 제공하고, 양호한 전기적 도전성 및 열 손실을 제공하는 것이다. 이러한 요건들을 충족시키기 위해, Au/Cr 또는 Au/Ti 접착층 상에 그레이드된 Cu 합금층이 적층되는 것이 바람직하다.
얇은 진공 증발된 Au 층 (522) 과 Cu 합금층 (524) 사이에 양호한 접착을 형성하기 위해 제 1 Cu 스트라이크층이 Cu 합금층 (524) 이전에 적층된다. 일 양태에서, 초기에, 두꺼운 금속층에 기인하여 형성되는 응력을 점진적으로 완화하기 위해 황산염 기반 소프트 구리층이 도금된다. 초기의 소프트 Cu 합금층 두께는 약 10 ㎛ 로 설정된다. 도금율은 3 내지 5 ㎛/시 로 설정되어 조밀하고 균일한 Cu 도금층을 형성한다. 저속의 도금율을 선택하는 또 다른 이유는, 이하 설명하는 지지 웨이퍼 캐리어로부터 웨이퍼를 디-본딩한 후 웨이퍼 보잉 (bowing) 을 방지하기 위한 것이다. GaN 에피택셜층 (515) 과 구리층 (524 내지 526) 사이의 인터페이스에서 형성되는 압축응력에 기인하여, 웨이퍼는 디-본딩 후 보잉할 수도 있다. 저속 도금율에 부가하여, 전자도금 용매에 유기 기반 접착제가 추가될 수 있고, 술포네이트 (sulphonate) 기반 도금 용매가 사용된다. 또한, 전자도금은 응력 형성을 최소화하기 위해 저온 (5 ℃) 에서 수행된다.
소프트 Cu 층 (524) 다음으로, 구조적 견고성을 제공하기 위해 시안화물 (cyanide) 또는 산 기반 배쓰를 사용하여 하드 Cu 층 (526) 이 도금된다. 하드 Cu 도금의 도금율은 약 15 ㎛/시 이다. Cu 합금 도금에 있어서, tin (Sn) 및 철 (Fe) 을 함유한 금속합금 도금 용매에 Cu 황산염 용매가 혼합되어, Cu 지지층의 기계적 강도 및 전기적 도전성을 개선한다. Cu 합금 지지층 (522) 의 총 두께는 약 50 내지 60 ㎛ 이다. Cu 합금 도금의 종료시에, 0.3 ㎛ 두께의 Au 층이 전자도금되어 산화로부터 Cu 합금 지지층을 보호한다. Au 보호층은, 수직 장치의 패키지를 위한 다이 본딩 및 와이어 본딩 프로세스 동안 개별적 다이와 금속 기반 에폭시 사이의 양호한 접착을 형성하는데 유용하다.
두꺼운 Cu 금속 지지층 (526) 이 전자도금에 의해 형성된 후, 사파이어 표면이 기계적으로 연마되어 사파이어 표면을 균일하게 한다. 사파이어 표면 평탄도는 레이저빔 에너지 밀도 분포 및 레이저 리프트된 GaN 표면의 최종 표면 형태를 제어하기 위해 중요하다. 레이저빔 에너지 밀도는 사파이어 표면의 표면 거칠기에 크게 의존한다. LLO 프로세스에 거친 사파이어 표면이 사용되면 낮은 레이저빔 에너지가 요구된다. 그러나, 표면이 거칠면, 레이저 리프트-오프 후 사파이어 표면 형태가 모사되기 때문에 레이저 리프트된 GaN 표면은 거칠게 된다. 한편, 연마된 표면이 사용되면, 더 높은 레이저빔 에너지가 요구된다. 레이저 리프트된 GaN 표면의 표면 형태는 연마된 사파이어 기판의 표면 형태와 매우 유사하다. 그러나, 더 높은 레이저빔은 통상적으로 과도한 레이저빔 에너지에 기인한 크랙 현상을 유발한다. 최적의 레이저 리프트-오프 결과 및 GaN 표면 형태를 획득하기 위해, 사파이어 표면의 표면 거칠기는 RMS 값에서 대략 10 내지 20 옹스트롬으로 선택된다.
도 10 에 도시된 바와 같이, 사파이어/GaN/Cu/Au 웨이퍼는 도전성 열가소성 에폭시 (530) 를 사용하여, 다공성 웨이퍼 캐리어 (532) 에 본딩된다. 다공성 웨이퍼 캐리어는 홀을 가진 스테인리스 강으로 제조된다. 금속 웨이퍼 캐리어를 사용하는 이유는, 유도 결합 플라즈마 (ICP; inductively coupled plasma) 에칭, 웨이퍼 프로빙 및 다이 분리 동안 전기적, 열적 전도를 제공하기 위해서이다. 금속 웨이퍼 캐리어를 사용함으로써, 후 제조 프로세스를 위해 캐리어로부터 웨이퍼를 제거할 필요성이 적어진다. 또한, 다공성 웨이퍼 캐리어는, 기포가 본딩 프로세스 동안 홀을 통해 쉽게 배출될 수 있기 때문에 기포가 없는 웨이퍼 본딩을 제공한다. 또한, 디-본딩 프로세스 동안 용매가 홀을 통해 관통할 수 있기 때문에, 사파이어/GaN/Cu/Au 웨이퍼와 웨이퍼 캐리어 사이의 용이한 디-본딩을 제공한다. 다공성 웨이퍼 캐리어를 사용함으로써, 전체 프로세스는 용이하고, 신뢰할 수 있고, 단순하며, 이것은 수직 장치의 제조에 대한 높은 제조 수율을 유도한다. 웨이퍼 캐리어의 예시적인 두께는 1/16 인치이고, 직경은 2.5 인치이다. 홀의 예시적인 총 수는 21 개 이고, 관통 홀 직경은 20/1000 인치이다. 예시적인 웨이퍼 캐리어 표면은 전자 연마되어, 접착제에 대한 균일한 본딩을 위한 평탄한 표면과 같은 미러를 형성한다.
은 기반 도전성 접착체가 사용되어 사파이어/GaN/Cu/Au 와 다공성 웨이퍼 캐리어를 본딩시킨다. 도전성 접착체는 웨이퍼 프로빙 및 다이 분리 에칭 프로세스에 대해 양호한 전기적, 열적 도전성을 제공하기 위해 사용된다. 열가소성 에폭시는 양호한 접착 강도 및 양호한 열 저항성을 갖는다. 열가소성 에폭시의 또 다른 이점은, 아세톤과 같은 용매에 매우 쉽게 분해될 수 있어서, 디-본딩 프로세스에 유용하다는 것이다.
본 발명에서는, 시트 형 에폭시의 막 두께가 액체 기반 접착제의 막 두께보다 더 균일하기 때문에 시트 형 열가소성 에폭시가 이용된다. 액체 기반 접착체의 스핀 코팅은 일반적으로 웨이퍼의 중심 영역보다 웨이퍼의 주변에 더 두꺼운 막 형성을 유도하기 때문에, 액체 기반 접착제는 이전의 본딩 프로세스에서 불균일한 두께 균일성 및 기포 형성을 유발한다. 이것은, 액체 기반 접착제가 다수의 스피닝에 의해 두꺼운 접착층을 획득하는데 있어서 통상적인 현상이다. 열가소성 에폭시의 본딩에 있어서, 127 ㎛ 두께의 시트 형 열가소성 에폭시가 금속 지지부와 다공성 웨이퍼 캐리어 사이에 샌드위치된다. 압력은 약 10 내지 15 psi 이고, 온도는 열간등압 성형기 (hot iso-static press) 에서 200 ℃ 미만으로 유지된다. 이러한 조건에서, 본딩 시간은 1 분 미만이다. 이러한 단기의 본딩 시간은, 접착제의 완전한 양생을 위해 6 시간을 넘는 양생 시간을 요구할 수도 있는 액체 기반 접착제에 대해 명확한 이점을 가진다. 또한, 단기 본딩 프로세스는 수직 장치 제조의 생산성을 크게 강화시킨다.
도 11 을 참조하면, 레이저 리프트-오프를 위해 248 nm KrF 자외선 (UV) 엑시머 레이저 (38 ns 의 펄스 기간) 가 사용된다. 이러한 파장을 선택하는 이유는, GaN/사파이어 인터페이스에서 GaN 을 금속성 Ga 와 가스성 질소 (N2) 로 분해하기 위해, 레이저가 사파이어는 통과하고 GaN 에피택셜층에서는 흡수되어야 하기 때문이다. 레이저빔 크기는 7 mm × 7 mm 사각빔으로 선택되고, 600 내지 1,200 mJ/cm2 사이의 빔 전력 밀도를 갖는다. 또한, 레이저빔 에너지 밀도가 사파이어 기판면의 표면 거칠기에 의존하는 것이 제안된다. 레이저 리프트-오프 후 평탄한 GaN 표면을 획득하기 위해, RMS 값에서 10 내지 20 옹스트롬으로 기계적 연마된 사파이어 기판에 대해 800 mJ/cm2 보다 높은 빔 에너지가 사용된다.
사파이어 기판의 표면 거칠기는 레이저 리프트-오프 후 평탄한 GaN 표면을 획득하기 위해 중요한 프로세스 파라미터이다. 연마되지 않은 사파이어 표면이 레이저 리프트-오프 동안 사용되면, GaN 표면은 거칠게 되고, 이것은 최종 장치를 형성한 후 거친 표면의 열악한 반사도에 기인하여 LED 장치의 열악한 광 출력을 유발시킨다. 그러나, 연마된 표면이 사용되면, 평탄한 GaN 표면이 획득될 수 있고, 따라서, 더 높은 광 출력을 획득할 수 있다. 그러나, 레이저빔은 연마된 사파이어면 상에 위치되기 때문에, 더 높은 레이저빔 전력으로 발산된 영역은 더 낮은 레이저빔 에너지로 발산된 영역에 비해 GaN 표면 상에서 크랙될 수도 있다. 따라서, 높은 수율의 레이저 리프트-오프 프로세스 및 높은 장치 성능을 동시에 획득하기 위해 사파이어 웨이퍼의 최적의 표면 거칠기를 선택하는 것이 중요하다. 통상적인 기술에 따르면, 모래 송풍이 통상적으로 사용되어 연마된 사파이어 표면 상에 균일한 레이저빔 분포를 획득하지만, 모래 송풍은 신뢰할 수 없고 반복적일 수 없어서 동일한 표면 거칠기를 일관되게 획득할 수 없다. 본 발명에서는, 248 nm UV 레이저에 투명한 재료로부터 생성되는 확산 매체 (552) 가 레이저빔과 사파이어 기판 사이에 배치되어 사파이어 표면 상에서 균일한 레이저빔 에어지 분포를 획득하고, 따라서 레이저 리프트-오프 프로세스 수율을 강화시킨다. 확산 매체의 rms (root mean square) 표면 거칠기는 30 ㎛ 으로 설정되고 사파이어가 확산기로 사용된다.
도 12 에 따르면, 레이저 리프트-오프 후, 초과적인 Ga 드롭 (503) 이 레이저 리프트-오프 동안의 GaN 분해로부터 유도되고, HCl 용액 (실온에서, HCl:H2O = 1:1) 으로 세정되거나 HCl 증기를 사용하여 30 초 동안 비등된다. Ga 는 실온에서 용융되기 때문에, Ga 는 레이저 리프트-오프 동안 액체상태로 형성되고; 따라서 염소 기반 산성액으로 용이하게 세정될 수 있다.
도 13 을 참조하면, n-타입 GaN 에피택셜층을 노출시키기 위해, 버퍼층 (505; 예를 들어, GaN 또는 AlN 및 AlGaN 버퍼층) 이 건식 에칭; 바람직하게는 유도 결합 반응성 이온 에칭 (ICP RIE) 에 의해 제거된다. 또한, 자동적인 평탄면을 형성하기 위해, ICP 연마가 n-GaN 표면 상에서 수행된다. 광 출력은 더 높은 반사적 표면에 따라 증가될 수 있기 때문에, 평탄한 표면은 후속적으로 적층되는 반사 구조로부터 높은 반사도를 생성하는데 중요하다.
도 14 를 참조하면, 수직 장치의 전류 확산을 개선시키기 위해, n-타입 ITO 투명 콘택트 (534) 가 n-GaN LED 표면 (515) 상에 형성된다. ITO 혼합물은 10 wt% 의 SnO2, 90 wt% 의 In2O3 이고, 실온에서 전자빔 증발 또는 스퍼터링 시스템을 사용하여 약 75 내지 200 nm 두께의 ITO 막의 층이 적층된다. ITO 막 적층 후 N2 분위기의 튜브 도가니에서 5 분 동안 어닐링이 수행된다. 어닐링 온도는 300 ℃ 내지 500 ℃ 사이에서 변화한다. ITO 막의 최소 저항율은 N2 분위기의 350 ℃ 어닐링 온도에서 약 10-4 Ωcm 미만이다. 460 nm 에 대한 투과도는 350 ℃ 초과의 어닐링 온도에서 85 % 초과이다.
도 15 를 참조하면, ITO 투명 콘택트 형성 후, n-ITO 표면 상에 Ti 및 Al 로 구성된 n-콘택트 (540) 가 형성된다. 다중 콘택트가 형성되기 때문에, 콘택트들을 540a, 540b, 540c 등으로 칭한다. n-콘택트 금속의 두께는 각각 Ti 에 대해서는 5 nm 및 Al 에 대해서는 200 nm 이다. n-콘택트 금속층과 패드 금소 (542) 사이의 양호한 접착을 형성하기 위해, 20 nm 의 Cr 이 접착층으로서 Al 의 상단 상에 적층된다. 패드 금속 적층에 있어서, 500 nm 의 금이 진공을 파괴하지 않으면서 전자빔 증발 챔버에서 Cr 의 상단 상에 연속적으로 적층된다. 옴 콘택트를 형성하기 위해, n-콘택트 금속이 N2 분위기에서 10 분 동안 250 ℃ 의 도가니에서 어닐링된다.
도 16 을 참조하면, GaN 표면을 세정한 후, 개별적인 장치들이 MICP (magnetized inductively coupled plasma) 건식 에칭 기술에 의해 분리된다. MICP 는 다른 건식 에칭 방법에 배히 에칭 속도를 가속화할 수 있다. 이것은 에칭 프로세스 동안 포토레지스트 마스크의 버닝을 방지할 수 있다. MICP 는 일반적으로, 통상적인 ICP 에 비해 약 2 배의 에칭 속도를 제공한다. 금속 또는 산화물 마스크를 제거하기 위해 설계된 화학물에 의해 금속 기판이 손상될 수 있기 때문에, 금속 지지부를 갖는 수직 장치의 프로세스에 대해 고속의 에칭 속도가 추천된다. 따라서, 다이 분리 에칭을 위한 포토레지스트 마스크를 사용하기 위해, 고속 에칭 기술이 제안된다. 분리 트렌치 치수는 폭 30 ㎛ 및 깊이 3.5 ㎛ 이고, 에칭 깊이는 에피택셜 웨이퍼 두께에 의존한다. 장치 분리를 위해 제안된 MICP 건식 에칭 조건은:
1. 총 유속: 100 sccm
2. 자기장의 강도: 15 가우스
3. 기판 온도: 70 ℃
4. 가스 혼합: 40%BCl3/40%Cl2/20%Ar
5. 전력/바이어스전압: 600W/-300V
6. 동작 압력: 30mTorr
7. 에칭 깊이 속도: 0.4 ㎛/분
8. 에칭 마스크: 포토레지스트 (AZ 9262)(두께: 24 ㎛)
이다.
또한, 기계적 다이싱 또는 레이저 스크라이빙에 의해 다이 분리가 수행된다. 장치 분리를 위한 다이싱 트렌치는 레이저 스크라이빙의 경우 폭이 50 ㎛ 이고, 기계적 다이싱의 경우 40 ㎛ 이다. 트렌치 깊이는 2 경우 모두에서 대략 10 ㎛ 깊이이다.
도 17 을 참조하면, 패시베이션층 (536) 이 장치의 노출부 상에 적층된다. 장치를 외부의 해로운 환경으로부터 보호하고 패시베이션층과 GaN 사이의 변조 반사율에 의한 광 출력을 증가시키기 위해, 수직 장치는 SiO2 박막 (536) 으로 패시베이션된다. 막은 250 ℃ 미만에서 PECVD (Plasma Assisted Chemical Vapor Deposition) 으로 적층된다. 막 두께는 최적의 반사율을 위해 80 nm 로 유지된다.
도 18 을 참조하면, 패시베이션 적층 후, 다공성 지지 웨이퍼 캐리어가 용매를 사용하여 GaN/금속 지지 웨이퍼로부터 제거된다. 디-본딩 프로세스는 아세톤에서 0.5 내지 1 시간 동안 GaN/금속 웨이퍼의 침수를 포함하여, 도전성 접착층을 다공성 지지 웨이퍼 캐리어로부터 분해한다. 분리된 GaN/금속 웨이퍼는 자외선 세정기에서 이소프로판올로 더 침수되고 세정된다. GaN 장치 표면은 린스 및 건조기를 사용하여 DI 워터 로 더 세정된다.
도 19 를 참조하면, 웨이퍼로부터 개별 장치를 분리하기 위해, Nd;YAG 레이저를 사용하는 레이저 스크라이빙에 의해 장치를 다이스 아웃한다. 금속 기판을 갖춘 수직 장치를 가진 웨이퍼가 다공성 진공 처크 상에 배치된다. Nd;YAG 레이저는 MICP 로 형성된 30 ㎛ 폭의 트렌치에 포커스 온된다. 레이저 스크라이빙이 완료된 후, 분리된 칩들은 끈적한 웨이퍼 그립 테이프에 전달된다. 픽 (pick) 및 배치 프로세스 이전에, 분리된 칩들은 제 1 웨이퍼 그립으로부터 다른 웨이퍼 그립 (560) 으로 옮겨져 (flip) GaN 표면이 장치의 상단 상에 배치된다.
도 20 은 최종적인 장치 (500) 를 갖춘 와이어 본딩 프로세스를 도시하며, 여기서 참조번호 570 은 리드 프레임, 572 는 금 범프, 574 는 금 볼, 576 은 금 와이어, 578 은 와이어 본딩 장치이다. 통상적인 측면 장치에 비해, 금속 지지 수직 장치 (500) 는 특별한 다이 본딩 기술을 사용하여 조작된다. 본 발명에서는, 도 20 에 도시된 바와 같이 1 단계의 다이 본딩 및 와이어 본딩 기술이 이용된다. 다이 본딩 및 와이어 본딩 프로세스를 분리하는 대신에, 리드 프레임 표면 상에 금 범프를 갖는 리드 프레임 상에 분리된 단일 칩이 배치된다. 가열 및 압축 동작에 의해, 금 범프는 수직 장치의 금 표면과 은 코팅된 리드 프레임을 동시에 함께 접속시킬 수 있다. 따라서, 분리된 다이 본딩 및 와이어 본딩 프로세스를 수행할 필요가 없다. 이러한, 1 단계의 프로세스는 프로세스 시간을 감소시킬 수 있고, 용이하고 단순한 패키지 프로세스를 제공하여, 제조 비용 및 시간을 감소시킨다. 이러한 예시적인 패키지 기술을 설명한 반면, 본 발명에서는 다른 패키지 기술이 사용될 수 있다.
B. 예시적인 포인트 및 장점
본 명세서에서 의도한 이점 및 장점은 예시적이며, 본 발명의 이점 및 장점을 한정하지 않는다.
1. 예시적인 장치 포인트
a. p-GaN 보다 더 높은 캐리어 농도를 갖는 n-GaN 층을 통한 더 용이한 전류 확산에 기인한 더 높은 광 출력. n-GaN 의 전자 농도 (캐리어 농도) 는 1019/cm3 범위로 알려져 있으며, 이것은 p-GaN 에서의 홀 농도 (약 1017/cm3) 보다 크기에서 100 배이다. 따라서, p-n 접합으로 전류의 유입시 n-GaN 층을 통해 더 많은 광자가 생성될 수 있다. n-사이드 업 구조를 갖는 새로운 수직 장치의 광 출력은 동일한 GaN/InGaN 에피택셜층으로 생성된 p-사이드 업 구조를 갖는 측면 장치의 광 출력보다 2 또는 3 배 증가된다.
b. 금속 기판에 기인한 더 높은 열 방출. 수직 구조 장치의 금속 기판은 더 우수한 전기적, 열적 도전성을 제공하며, 이것은 장치 효율 및 신뢰도, 즉, 장치 수명 면에서 유용하다.
c. 측면 구조에 비해 수직 장치에서는 1 개의 금속 콘택트 패드만이 요구되어 장치 치수가 감소하기 때문에 더 많은 수의 장치를 획득할 수 있다. 절연 기판을 갖는 측면 장치에서는 2 개의 콘택트를 요구하는 반면, 수직 구조는 상단 측에 1 개의 콘택트만을 요구한다. 그 결과, 측면 장치에 비해, 수직 장치로부터 약 1.5 내지 2 배 더 많은 장치가 획득될 수 있다.
d. 수직 장치로부터 더 높은 전력 효율을 획득할 수 있다. 수직 장치에서는 전류 편중 (current crowding) 이 없으며; 따라서 광 출력이 전류 유입에 따라 선형이다. 반면, 측면 장치의 최대 광 출력은 전류 편중 효과때문에 더 빨리 포화 (saturation) 된다. 이것은 고체상태 조명을 위한 백색 LED 와 같은 고 전력 장치에 있어서 중요하다.
e. 측면 장치에 비해 높은 정전기적 방전 (ESD) 환경에 견딜 수 있다; 측면 장치의 ESD 저항은 약 100 V 인 반면, 일반적으로 금속 기판을 갖춘 수직 장치의 ESD 저항은 10,000 V 보다 높다. 이것은, 자동차 애플리케이션에서 사용되는 장치들에 있어서, 장치들이 높은 전압 환경에 자주 노출되기 때문에 중요하다.
2. 예시적인 프로세스 포인트.
a. 전자 도금과 같은 금속 적층에 의해 GaN 에피택셜층에 직접 접착되는 금속 기판의 더 높은 접착력에 기인하여, 레이저빔에 의한 고 에너지 충격파 동안 지지 기판과 GaN 에피택셜층 사이의 디-본딩이 현저하게 억제될 수 있다. 그 결과, 레이저 리프트-오프 프로세스 동안 크랙 개시가 최소 범위로 유지될 수 있다. 그 결과, 지지부와 GaN 에피택셜층 사이의 열악한 접착력에 기인하여 LLO 동안 크랙 개시 및 생성의 더 높은 확률을 초래하는 에폭시 또는 글루 본딩과 같은 이전의 중합체 기반 본딩 프로세스에 비해 레이저 리프트-오프 (LLO) 생산 속도가 더 높다.
b. 그 결과, 새로운 본 발명은 종전의 웨이퍼 본딩 또는 글루 본딩 기반 LLO 프로세스에 비해 더 로버스트하고 신뢰할 수 있는 LLO 프로세스를 보장한다. 전체 웨이퍼 스케일의 레이저 리프트-오프 프로세스를 달성함으로써, 본 발명은 수직 구조 장치의 대량 생산을 위한 실제적인 생산 기술을 제공한다.
c. 단순하고 더 용이한 장치 제조 및 LLO 프로세스; 전 제조 프로세스에 대한 감소된 수의 마스크가 요구된다.
3. 예시적인 장점
a. 금속 본딩 대신에, 전자도금 또는 무전해 도금에 의해 금속 지지 기판이 적층된다.
b. 후 LLO 금속 지지층 적층 대신에, 금속 지지층이 LLO 프로세스 이전에 수행된다.
c. GaN 에피택셜층 상에 어떠한 트렌치도 형성되지 않으며, 이것은 LLO 프로세스 동안 어떠한 크랙 생성도 초래하지 않고, 제조 단계의 수를 감소시킨다.
d. n-콘택트가 높은 광 출력을 위한 장치의 상단에 배치된다.
e. 투명한 p-콘택트층이 이용되지 않고; 대신 ITO 투명 n-콘택트가 더 양호한 전류 확산을 위해 n-GaN 상에 형성된다.
f. ITO DBR 층이 p-콘택트층 다음에 이용되어 더 높은 반사도의 ITO 층에 의해 광 출력을 강화한다.
g. 용이한 조작 및 디-본딩을 위한 웨이퍼 본딩에 대해 다공성 금속 웨이퍼 캐리어가 사용된다.
h. 새로운 제조 프로세스는 통상적인 LLO 기반 수직 장치 제조에 비해 직접적이고 더 신뢰할 수 있다.
C. 결론
본 발명의 장점 및 예시적인 실시형태들을 본 명세서에서 개시하고 설명하였다. 따라서, 예시적인 실시형태들 및 최상의 모드를 개시하였고, 다음의 청구항에 의해 정의되는 본 발명의 주제 및 사상을 벗어나지 않으면서, 개시된 실시형태들에 대한 변형예 및 변화예가 가능할 수도 있다.

Claims (6)

  1. 기판 상에 반도체 소자층을 형성하는 단계;
    상기 반도체 소자층의 위에 제1 타입의 전기적 콘택트층을 형성하는 단계;
    상기 제1 타입의 전기적 콘택트층 상에 금속 지지층을 형성하는 단계;
    상기 반도체 소자층으로부터 상기 기판을 제거하는 단계;
    상기 기판이 제거된 상기 반도체 소자층의 표면과 전기적으로 결합하는 하나 이상의 제2 타입의 전기적 콘택트를 형성하는 단계; 및
    상기 반도체 소자층을 상기 하나 이상의 제2 타입의 전기적 콘택트에 대응하는 하나 이상의 개별 반도체 장치로 분리하는 단계
    를 포함하는, 반도체 장치 제조 방법.
  2. 제1항에 있어서,
    상기 기판 상에 상기 반도체 소자층을 형성하는 단계는,
    상기 기판 상에 갈륨질소(GaN) 또는 알루미늄질소(AlN) 중 적어도 하나를 포함하는 제1 버퍼층을 적층하는 단계; 및
    상기 제1 버퍼층 상에 n-GaN 층을 적층하는 단계
    를 포함하는 반도체 장치 제조 방법.
  3. 제1항에 있어서,
    상기 금속 지지층을 형성하는 단계는
    제1 도금율을 가지는 제1 도금 방법에 의하여 제1 금속 지지층을 형성하는 단계; 및
    상기 제1 도금율보다 큰 제2 도금율을 가지는 제2 도금 방법에 의하여 제2 금속 지지층을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  4. 제1항에 있어서,
    상기 금속 지지층을 형성하는 단계는
    상기 제1 타입의 전기적 콘택트층 상에 금(Au)을 포함하는 중간층을 형성하는 단계; 및
    상기 중간층 상에 구리(Cu) 또는 구리 함금을 포함하는 상기 금속 지지층을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  5. 금속 지지층;
    상기 금속 지지층 상에 형성된 제1 타입의 전기적 콘택트층;
    상기 제1 타입의 전기적 콘택트층 상에 형성된 반도체 소자층; 및
    상기 반도체 소자층 상에 형성된 제2 타입의 전기적 콘택트
    를 포함하고,
    상기 금속 지지층은
    상기 제1 타입의 전기적 콘택트층에 인접한, 구리 또는 구리 합금을 포함하는 제1 금속 지지층; 및
    상기 제1 금속 지지층보다 강한 기계적 강도를 제공하는, 구리 또는 구리 합금을 포함하는 제2 금속 지지층
    을 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 금속 지지층과 상기 제1 타입의 전기적 콘택트층 사이에 금(Au)을 포함하는 중간층
    을 더 포함하고,
    상기 금속 지지층은
    구리 또는 구리 합금을 포함하여 형성되는 반도체 장치.
KR1020127006590A 2004-04-28 2005-04-27 수직 구조 반도체 장치 KR101254539B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56632204P 2004-04-28 2004-04-28
US60/566,322 2004-04-28
PCT/US2005/014634 WO2005104780A2 (en) 2004-04-28 2005-04-27 Vertical structure semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022583A Division KR101264322B1 (ko) 2004-04-28 2006-10-27 수직 구조 반도체 장치

Publications (2)

Publication Number Publication Date
KR20120031102A true KR20120031102A (ko) 2012-03-29
KR101254539B1 KR101254539B1 (ko) 2013-04-19

Family

ID=35242177

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127006590A KR101254539B1 (ko) 2004-04-28 2005-04-27 수직 구조 반도체 장치
KR1020067022583A KR101264322B1 (ko) 2004-04-28 2006-10-27 수직 구조 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067022583A KR101264322B1 (ko) 2004-04-28 2006-10-27 수직 구조 반도체 장치

Country Status (7)

Country Link
US (1) US7465592B2 (ko)
EP (1) EP1749308A4 (ko)
JP (1) JP5336075B2 (ko)
KR (2) KR101254539B1 (ko)
CN (2) CN101901858B (ko)
TW (1) TWI385816B (ko)
WO (1) WO2005104780A2 (ko)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2007533133A (ja) 2004-04-07 2007-11-15 ティンギ テクノロジーズ プライベート リミテッド 半導体発光ダイオード上での反射層の作製
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US8802465B2 (en) * 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
JP2007158132A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
WO2007001144A1 (en) * 2005-06-27 2007-01-04 Lg Chem, Ltd. Method for preparing light emitting diode device having heat dissipation rate enhancement
KR100619549B1 (ko) * 2005-09-13 2006-09-01 (주)한비젼 다층 기판을 이용한 이미지 센서의 포토 다이오드 제조방법및 그 콘택방법 및 그 구조
EP1925036B1 (en) * 2005-09-13 2016-04-13 Toyoda Gosei Co., Ltd. Nitride semiconductor light emitting device and production method thereof
SG130975A1 (en) 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
US8778780B1 (en) * 2005-10-13 2014-07-15 SemiLEDs Optoelectronics Co., Ltd. Method for defining semiconductor devices
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
CN100359636C (zh) * 2005-11-04 2008-01-02 南京大学 制备自支撑氮化镓衬底的激光剥离的方法
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
KR100721147B1 (ko) * 2005-11-23 2007-05-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR100780176B1 (ko) * 2005-11-25 2007-11-27 삼성전기주식회사 측면 방출 발광다이오드 패키지
PL1798781T3 (pl) 2005-12-15 2010-03-31 Lg Electronics Inc Dioda LED posiadająca pionową strukturę i sposób jej wytwarzania
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
EP1821347B1 (en) * 2006-02-16 2018-01-03 LG Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
WO2007096405A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7696523B2 (en) 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
US7863639B2 (en) * 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
US8373195B2 (en) 2006-04-12 2013-02-12 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode lamp with low thermal resistance
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US7593204B1 (en) * 2006-06-06 2009-09-22 Rf Micro Devices, Inc. On-chip ESD protection circuit for radio frequency (RF) integrated circuits
CN102361052B (zh) * 2006-06-23 2015-09-30 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
TW200822788A (en) * 2006-11-09 2008-05-16 Univ Nat Central Method of using laser in fabricating GaN device
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
TW200834969A (en) * 2007-02-13 2008-08-16 Epistar Corp Light-emitting diode and method for manufacturing the same
US7759146B2 (en) * 2007-05-04 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Method of making high efficiency UV VLED on metal substrate
US8026517B2 (en) * 2007-05-10 2011-09-27 Industrial Technology Research Institute Semiconductor structures
KR101381985B1 (ko) * 2007-08-10 2014-04-10 서울바이오시스 주식회사 수직형 발광소자 제조 방법
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009099675A (ja) * 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011513953A (ja) 2008-02-25 2011-04-28 ライトウェーブ フォトニクス インク． 電流注入／トンネル発光デバイス及び方法
US7881029B1 (en) 2008-07-07 2011-02-01 Rf Micro Devices, Inc. Depletion-mode field effect transistor based electrostatic discharge protection circuit
US7881030B1 (en) 2008-07-07 2011-02-01 Rf Micro Devices, Inc. Enhancement-mode field effect transistor based electrostatic discharge protection circuit
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5057398B2 (ja) 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2012500479A (ja) * 2008-08-19 2012-01-05 ラティス パワー （チアンシ） コーポレイション 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP5237763B2 (ja) 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
US9240523B2 (en) * 2009-04-03 2016-01-19 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
TW201112440A (en) * 2009-09-29 2011-04-01 Ubilux Optoelectronics Corp Manufacturing method of vertical light emitting diode
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP5423390B2 (ja) * 2009-12-26 2014-02-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
KR20130007557A (ko) 2010-01-27 2013-01-18 예일 유니버시티 ＧａＮ 소자의 전도도 기반 선택적 에칭 및 그의 응용
TWI449210B (zh) * 2010-06-01 2014-08-11 Huga Optotech Inc 發光元件
US8322022B1 (en) 2010-06-28 2012-12-04 Western Digital (Fremont), Llc Method for providing an energy assisted magnetic recording head in a wafer packaging configuration
JP5735245B2 (ja) * 2010-09-28 2015-06-17 スタンレー電気株式会社 光半導体素子、発光ダイオード、およびそれらの製造方法
TWI416723B (zh) * 2010-12-27 2013-11-21 Ind Tech Res Inst 氮化物半導體結構及其製造方法
JP5758481B2 (ja) * 2011-02-25 2015-08-05 学校法人 名城大学 半導体装置の製造方法
US9324905B2 (en) 2011-03-15 2016-04-26 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate
DE102011015725B4 (de) 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
CN102751403A (zh) * 2011-04-20 2012-10-24 武汉迪源光电科技有限公司 一种发光二极管的外延结构
TWI512807B (zh) * 2011-06-09 2015-12-11 Epistar Corp 半導體元件結構與其分離方法
KR101350812B1 (ko) * 2011-07-25 2014-01-13 주식회사 칩테크놀러지 반도체 발광 다이오드 및 그의 제조 방법
CN102903800B (zh) * 2011-07-28 2015-01-14 上海博恩世通光电股份有限公司 N型导电导热超晶格dbr垂直式蓝光led芯片及其制作方法
CN102956575A (zh) * 2011-08-24 2013-03-06 国碁电子(中山)有限公司 封装结构及制造方法
CN103117334B (zh) * 2011-11-17 2015-05-06 山东浪潮华光光电子股份有限公司 一种垂直结构GaN基发光二极管芯片及其制作方法
EP2600389B1 (en) * 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9608145B2 (en) * 2012-03-14 2017-03-28 Robbie J. Jorgenson Materials, structures, and methods for optical and electrical III-nitride semiconductor devices
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
CN102916100B (zh) * 2012-11-08 2015-04-08 安徽三安光电有限公司 发光二极管及其制作方法
US20140170792A1 (en) * 2012-12-18 2014-06-19 Nthdegree Technologies Worldwide Inc. Forming thin film vertical light emitting diodes
KR101878748B1 (ko) 2012-12-20 2018-08-17 삼성전자주식회사 그래핀의 전사 방법 및 이를 이용한 소자의 제조 방법
CN103078017A (zh) * 2012-12-26 2013-05-01 光达光电设备科技（嘉兴）有限公司 Led外延结构及其制备方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103337570A (zh) * 2013-06-07 2013-10-02 合肥彩虹蓝光科技有限公司 改善4 inch GaN基外延片内均匀性和波长集中度的方法
CN104465897B (zh) * 2013-09-25 2017-08-15 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
CN104576857B (zh) * 2013-10-15 2017-07-04 上海工程技术大学 一种高反射层倒装led芯片结构及其制作方法
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN104064639A (zh) * 2014-07-04 2014-09-24 映瑞光电科技(上海)有限公司 垂直型led结构及其制作方法
US10615222B2 (en) * 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
JP7016259B6 (ja) 2014-09-30 2023-12-15 イェール ユニバーシティー 多孔質窒化ガリウム層およびそれを含む半導体発光デバイス
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法
CN104300053B (zh) * 2014-10-11 2017-09-19 华芯半导体科技有限公司 一种ito结构的led芯片结构及其制备方法
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
KR102342718B1 (ko) * 2015-04-27 2021-12-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 적색 발광소자 및 조명장치
WO2016187421A1 (en) 2015-05-19 2016-11-24 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
CN105070653B (zh) * 2015-08-18 2017-11-07 湘能华磊光电股份有限公司 一种增强器件抗静电能力的led外延生长方法
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
CN105762246B (zh) * 2016-04-25 2017-11-28 厦门乾照光电股份有限公司 一种垂直结构发光二极管及其制作方法
CN109475297B (zh) * 2016-05-17 2022-03-11 艾皮乔尼克控股有限公司 用于生物识别认证的微电子传感器
KR102383837B1 (ko) 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법
KR102588170B1 (ko) 2016-11-16 2023-10-13 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
JP6892909B2 (ja) * 2017-11-16 2021-06-23 ローム株式会社 発光素子および発光素子パッケージ
KR102563570B1 (ko) 2018-10-24 2023-08-04 삼성전자주식회사 반도체 레이저 장치
CN110265864B (zh) * 2019-07-08 2020-06-19 厦门大学 一种GaN基垂直腔面发射激光器的制备方法
CN110491979A (zh) * 2019-09-23 2019-11-22 深圳市思坦科技有限公司 Led结构的制备方法及led结构
CN110993750B (zh) * 2019-12-20 2021-04-09 深圳第三代半导体研究院 垂直型发光二极管及其制造方法
JP2024025217A (ja) * 2022-08-10 2024-02-26 信越半導体株式会社 マイクロｌｅｄ用接合型ウェーハの製造方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999694A (en) * 1989-08-18 1991-03-12 At&T Bell Laboratories Photodiode
US5331180A (en) 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JP3259811B2 (ja) * 1995-06-15 2002-02-25 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH10177974A (ja) * 1996-12-18 1998-06-30 Nippon Steel Corp ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JPH10254370A (ja) 1997-03-10 1998-09-25 Canon Inc 表示パネル及びそれを用いた投射型表示装置
EP0859366A1 (en) * 1997-02-12 1998-08-19 STMicroelectronics S.r.l. Associative memory device with optimized occupation, particularly for the recognition of words
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2001319896A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法
JP4131618B2 (ja) 2000-05-22 2008-08-13 日本碍子株式会社 フォトニックデバイス用基板の製造方法
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP2002141611A (ja) 2000-08-24 2002-05-17 Fuji Photo Film Co Ltd 半導体発光素子およびその製造方法
US6518198B1 (en) 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
JP2002176226A (ja) 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6653662B2 (en) * 2000-11-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same, and method for driving the same
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6864158B2 (en) 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6649494B2 (en) 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP4148664B2 (ja) 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6445007B1 (en) * 2001-03-19 2002-09-03 Uni Light Technology Inc. Light emitting diodes with spreading and improving light emitting area
US6765232B2 (en) 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
US6498113B1 (en) 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US20030013219A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing electro-optic structures
US6656756B2 (en) 2001-08-24 2003-12-02 Telecommunication Laboratories, Chunghwa Telecom Co., Ltd. Technique for a surface-emitting laser diode with a metal reflector
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP2003086898A (ja) * 2001-09-07 2003-03-20 Nec Corp 窒化ガリウム系半導体レーザ
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6455340B1 (en) 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US6943379B2 (en) 2002-04-04 2005-09-13 Toyoda Gosei Co., Ltd. Light emitting diode
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6818532B2 (en) 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
CN1187643C (zh) * 2002-05-28 2005-02-02 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US6744196B1 (en) 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
KR20060059891A (ko) 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2005005421A (ja) 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
JP4368225B2 (ja) * 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US7829909B2 (en) 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof

Also Published As

Publication number Publication date
WO2005104780A2 (en) 2005-11-10
KR101254539B1 (ko) 2013-04-19
JP2007536725A (ja) 2007-12-13
TW200610190A (en) 2006-03-16
CN101366121A (zh) 2009-02-11
US7465592B2 (en) 2008-12-16
CN101901858B (zh) 2014-01-29
US20050242365A1 (en) 2005-11-03
CN101366121B (zh) 2011-05-04
JP5336075B2 (ja) 2013-11-06
EP1749308A2 (en) 2007-02-07
WO2005104780A3 (en) 2008-10-02
KR20070013291A (ko) 2007-01-30
KR101264322B1 (ko) 2013-05-22
TWI385816B (zh) 2013-02-11
EP1749308A4 (en) 2011-12-28
CN101901858A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101254539B1 (ko) 수직 구조 반도체 장치
US7384807B2 (en) Method of fabricating vertical structure compound semiconductor devices
US8384100B2 (en) InGaAIN light-emitting device and manufacturing method thereof
JP5859053B2 (ja) 金属支持膜を使用した縦方向デバイスの製作方法
JP4925726B2 (ja) 発光ダイオードの製造方法
EP2860779B1 (en) Vertical-structure light-emitting device
TWI284431B (en) Thin gallium nitride light emitting diode device
US20110147704A1 (en) Semiconductor light-emitting device with passivation layer
KR20090104931A (ko) 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
US9530930B2 (en) Method of fabricating semiconductor devices
US8003418B2 (en) Method for producing group III nitride-based compound semiconductor device
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20110131477A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
KR20110131478A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee