KR20120013083A - 반도체 소자의 고전압 스위치 회로 - Google Patents

반도체 소자의 고전압 스위치 회로 Download PDF

Info

Publication number
KR20120013083A
KR20120013083A KR1020100075249A KR20100075249A KR20120013083A KR 20120013083 A KR20120013083 A KR 20120013083A KR 1020100075249 A KR1020100075249 A KR 1020100075249A KR 20100075249 A KR20100075249 A KR 20100075249A KR 20120013083 A KR20120013083 A KR 20120013083A
Authority
KR
South Korea
Prior art keywords
output terminal
signal
high voltage
control signal
circuit
Prior art date
Application number
KR1020100075249A
Other languages
English (en)
Other versions
KR101149185B1 (ko
Inventor
장채규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100075249A priority Critical patent/KR101149185B1/ko
Priority to US13/160,230 priority patent/US8502591B2/en
Priority to CN201110181370.6A priority patent/CN102314939B/zh
Publication of KR20120013083A publication Critical patent/KR20120013083A/ko
Application granted granted Critical
Publication of KR101149185B1 publication Critical patent/KR101149185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 출력단의 초기 전위를 설정하기 위한 초기 노드 제어 회로와, 입력 신호에 응답하여 상기 출력단에 고전압을 전송하기 위한 고전압 전송 회로, 및 상기 입력 신호가 디스에이블되고 일정시간이 경과한 후 상기 출력단의 전압을 디스차지하기 위한 디스차지 회로를 포함하는 반도체 소자의 고전압 스위치 회로를 개시한다.

Description

반도체 소자의 고전압 스위치 회로{High voltage switch circuit of semiconductor device}
본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 특히 고전압 스위치 회로의 전류 소모를 감소시킬 수 있는 반도체 소자의 고전압 스위치 회로에 관한 것이다.
반도체 소자에는 입력 전원전압보다 높은 펌핑된 전압이 필요하고, 이러한 전압을 필요로 하는 회로 또는 소자에 전달하기 위해서는 고전압 스위치 회로가 필요하다.
도 1은 종래 기술에 따른 고전압 스위치 회로를 나타내는 회로도이다.
도 1을 참조하면, 고전압을 전송하는 동작시 인버터(IV1 및 IV2)는 하이 레벨의 입력 신호(A)를 버퍼링하여 하이 레벨의 신호를 출력한다. NMOS 트랜지스터(NMOS) 및 고전압 NMOS 트랜지스터(HNMOS)는 제1 제어 신호(B)에 응답하여 인버터(IV2)에서 출력된 하이 레벨의 신호를 출력단(NA)에 전송한다. 따라서 출력단(NA)의 전위는 하이 레벨의 신호 전위만큼 상승한다. 인버터(IV1)에서 출력된 제2 제어 신호(C)는 고전압 PMOS 트랜지스터를 턴온되고, 출력단(NA)의 전위를 게이트로 인가받는 음전압 트랜지스터(NNMOS)가 턴온되어 고전압(VPP)이 출력단(NA)에 인가된다.
고전압 전송을 차단하는 동작시, 인버터(IV1 및 IV2)는 로우 레벨의 입력 신호(A)를 버퍼링하여 로우 레벨의 신호를 출력한다. NMOS 트랜지스터(NMOS) 및 고전압 NMOS 트랜지스터(HNMOS)는 제1 제어 신호(B)에 응답하여 턴온되며, 이때 출력단(NA)의 전류는 NMOS 트랜지스터(NMOS), 고전압 NMOS 트랜지스터(HNMOS) 및 인버터(IV2)를 통해 디스차지된다.
상술한 종래 기술에 따른 고전압 스위치 회로는 고전압을 전송하는 동작을 실시하기 위해서는 먼저 출력단(NA)의 디스차지 동작을 멈추어야 한다. 또한 고전압을 전송한 후, 고전압 전송을 차단하는 동작시에는 출력단에 전송되는 고전압을 차단한 후, 출력단(NA)를 디스차지하여야 한다. 그러나 출력단(NA)의 차지 동작과 디스차지 동작이 교차하는 시점에서 두 동작이 소정 시간 동안 동시에 발생하여 일정 시간 동작 소모 전류 패스(Path)가 발생한다. 또한 고전압 전송을 차단하는 동작시에는 음전압 트랜지스터(NNMOS)의 게이트에 인가되는 전압 즉, 출력단(NA)의 전위를 빠르게 디스차지 시켜야하며 이를 위해서는 초기 입력 전압 패스(Initial On Path)가 선행적으로 오프되어야 한다. 그러나 음전압 트랜지스터(NNMOS)에 인가되는 전압원 패스와 디스차지 패스가 서로 동일하여 온/오프 타이밍의 차이를 제어할 수 없다. 따라서 전류 소모가 증가하게 된다.
또한 고전압 스위치 회로의 고전압 전송 동작시 음전압 트랜지스터(NNMOS)에 의해 고전압(VPP)의 공급 동작이 제어됨으로, 음전압 트랜지스터(NNMOS)의 게이트에는 0V의 전압이 인가되는 것이 회로의 안정성을 향상시킨다. 그러나 종래 기술에서는 고전압 스위칭 회로들이 서로 인접하게 배치되어 인접한 출력단들의 커플링 효과에 의해 출력단 전위가 변동될 수 있어 고전압 전송 차단 동작시에도 짧은 시간 동안 전류가 흐를 수 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 고전압 스위치 회로가 고전압 전송 동작에서 고전압 전송 차단 동작으로 변경될 때, 출력단에 전송되는 고전압을 먼저 차단한 후 일정 시간 후에 출력단 전위를 디스차지함으로써, 고전압 전송 동작과 디스차지 동작이 서로 겹치지 않도록 조절하여 고전압 스위치 회로의 전류 소모량을 감소시키고 소자의 안정성을 개선할 수 있는 반도체 소자의 고전압 스위치 회로를 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 고전압 스위치 회로는 출력단의 초기 전위를 설정하기 위한 초기 노드 제어 회로와, 입력 신호에 응답하여 상기 출력단에 고전압을 전송하기 위한 고전압 전송 회로, 및 상기 입력 신호가 디스에이블되고 일정시간이 경과한 후 상기 출력단의 전압을 디스차지하기 위한 디스차지 회로를 포함한다.
상기 초기 노드 제어 회로는 상기 입력 신호를 상기 출력단으로 전송하여 상기 초기 전위를 설정한다.
상기 고전압 전송 회로는 상기 입력 신호를 반전시켜 제1 제어 신호를 출력하는 제1 인버터, 및 고전압 단자와 상기 출력단 사이에 직렬 연결되고, 상기 출력단의 전위와 상기 제1 제어 신호에 따라 각각 턴온되는 제1 및 제2 트랜지스터를 포함한다.
상기 디스차지 회로는 상기 입력 신호를 설정 시간만큼 지연시켜 지연 신호를 출력하기 위한 지연부, 및 상기 지연 신호를 반전시켜 제2 제어 신호를 생성하고, 상기 제2 제어 신호에 응답하여 상기 출력단의 전위를 디스차지시키기 위한 디스차지부를 포함한다.
상기 제1 제어 신호는 상기 제2 제어 신호보다 먼저 로직 레벨이 천이한다.
상기 디스차지부는 상기 지연 신호를 반전시켜 상기 제2 제어 신호를 출력하는 제2 인버터, 및 상기 출력단와 상기 접지 전원 사이에 직렬 연결되고, 상기 제2 제어 신호에 응답하여 턴온되는 제3 및 제4 트랜지스터를 포함한다.
상기 제1 인버터 및 상기 제2 인버터의 베타 비(Beta ratio)가 서로 다르다.
상기 지연부는 상기 입력 신호를 설정 시간 만큼 지연시켜 출력하기 위한 지연 유닛, 및 상기 지연 유닛의 출력 신호와 상기 입력 신호를 논리 조합하여 상기 지연 신호를 출력하기 위한 논리 게이트를 포함한다.
상기 제1 트랜지스터 및 상기 제3 트랜지스터는 문턱 전압 값이 음의 값을 갖는다.
본 발명의 일실시 예에 따르면, 반도체 소자의 고전압 스위치 회로출력단에 초기 전위를 전송하는 동작과 출력단 전위를 디스차지하는 동작의 타이밍을 서로 겹치지 않도록 조절함으로써, 고전압 스위치 회로의 전류 소모량을 감소시키고 소자의 안정성을 개선할 수 있다.
도 1은 종래 기술에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 2는 본 발명의 제1 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 3은 본 발명의 제2 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 4는 본 발명의 제3 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 제1 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 2를 참조하면, 고전압 스위치 회로(100)는 초기 노드 제어 회로(110), 고전압 전송 회로(120) 및 디스차지 회로(130)를 포함한다.
초기 노드 제어 회로(110)는 제1 제어 신호(D)에 응답하여 입력 신호(A)를 출력단(NA)에 전송한다. 따라서 출력단(NA)는 입력 신호(A)의 로직 레벨만큼 전위가 상승한다.
초기 노드 제어 회로(110)는 NMOS 트랜지스터(NM11)로 구성될 수 있다.
고전압 전송 회로(120)는 인버터(IV11), 음전압 트랜지스터(NNMOS11) 및 고전압 PMOS 트랜지스터(HPM11)를 포함한다. 인버터(IV11)는 입력 신호(A)를 반전시켜 제2 제어 신호(C)를 출력한다. 음전압 트랜지스터(NNMOS11) 및 고전압 PMOS 트랜지스터(HPM11)는 고전압 공급 단자(VBLC)와 출력단(NA) 사이에 직렬 연결된다. 음전압 트랜지스터(NNMOS11)는 출력단(NA)의 전위에 따라 턴온되고, 고전압 PMOS 트랜지스터(HPM11)는 제2 제어 신호(C)에 따라 턴온되어 출력단(NA)에 고전압(VBLC)을 전송하여 출력 신호(BLCWL)를 생성한다.
디스차지 회로(130)는 지연부(131) 및 디스차지부(132)를 포함한다.
지연부(131)는 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 지연 신호(A')를 출력한다.
디스차지부(132)는 지연 신호(A')에 응답하여 출력단(NA)의 전위를 디스차지한다. 디스차지부(132)는 인버터(IV12), 음전압 트랜지스터(NNMOS12) 및 NMOS 트랜지스터(12)를 포함한다. 인버터(IV12)는 지연 신호(A')를 반전시켜 제3 제어 신호(B)를 출력한다. 음전압 트랜지스터(NNMOS12) 및 NMOS 트랜지스터(NM12)는 출력단(NA)와 접지 전원 단자(Vss) 사이에 직렬 연결되며, 각각 제3 제어 신호(B)에 응답하여 턴온된다. 음전압 트랜지스터(NNMOS12)는 일반적인 NMOS 트랜지스터에 비해 출력단(NA)의 디스차지 동작시 많은 양의 전류를 디스차지하여 빠른 디스차지 효과를 얻을 수 있으며, 출력단(NA)가 인접한 다른 고전압 스위치 회로의 출력단에 의해 커플링 효과를 받더라도 전압이 상승하는 것을 방지하여 준다.
본 발명의 제1 실시 예에 따른 반도체 소자의 고전압 스위치 회로의 동작을 설명하면 다음과 같다.
입력 신호(A)가 하이 레벨로 입력되기 이전에 제3 제어 신호(B)는 하이 레벨로 인가되어 디스차지부(132)의 음전압 트랜지스터(NNMOS12) 및 NMOS 트랜지스터(NM12)는 턴온되어 출력단(NA)는 로우 레벨로 디스차지된다. 고전압 전송 동작시 하이 레벨의 입력 신호(A)가 입력되면, 초기 노드 제어 회로(110)는 제1 제어 신호(D)에 응답하여 입력 신호(A)를 출력단(NA)에 전송한다. 따라서 출력단(NA)는 입력 신호(A)의 로직 레벨에서 NMOS 트랜지스터(NM11)의 문턱 전압 값을 뺀 만큼 전위가 상승한다. 또한, 고전압 전송 회로(120)의 인버터(IV11)는 로우 레벨의 제2 제어 신호(C)를 생성한다. 따라서, 고전압 PMOS 트랜지스터(HPM11)는 턴온되고, 음전압 트랜지스터(NNMOS11)는 음의 문턱 전압 값을 갖으므로 입력 신호(A)의 로직 레벨에서 NMOS 트랜지스터(NM11)의 문턱 전압 값을 뺀 만큼 전위가 상승한 전위가 상승한 출력단(NA)의 전위에 응답하여 소정 량의 전류를 고전압 PMOS 트랜지스터(HPM11)로 전송한다. 따라서 출력단(NA)의 전위는 점차 상승하게 된다.
지연부(131)는 하이 레벨의 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 지연 신호(A')를 출력한다. 디스차지부(132)의 인버터(IV12)는 지연 신호(A')를 반전시켜 로우 레벨의 제4 제어 신호(B)를 생성한다. 디스차지부(132)의 음전압 트랜지스터(NNMOS12)는 하이 레벨의 제4 제어 신호(B)에 응답하여 턴온되지만, NMOS 트랜지스터(NM12)는 로우 레벨의 제4 제어 신호(B)에 응답하여 턴오프되므로 출력단(NA)는 디스차지되지 않는다.
고전압 전송 동작 후 고전압 전송을 차단하는 동작으로 변경되면, 하이 레벨로 인가되던 입력 신호(A)는 로우 레벨로 천이된다. 이로 인하여 고전압 전송 회로(120)의 인버터(IV11)는 하이 레벨의 제2 제어 신호(C)를 생성한다. 따라서, 고전압 PMOS 트랜지스터(HPM11)는 턴오프되어 출력단(NA)에 고전압(VBLC)이 전송되는 것을 차단한다.
지연부(131)는 로우 레벨의 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 지연 신호(A')를 출력한다. 디스차지부(132)의 인버터(IV12)는 지연 신호(A')를 반전시켜 하이 레벨의 제4 제어 신호(B)를 생성한다. 디스차지부(132)의 음전압 트랜지스터(NNMOS12) 및 NMOS 트랜지스터(NM12)는 하이 레벨의 제4 제어 신호(B)에 응답하여 턴온되어 출력단(NA)를 디스차지한다.
입력 신호(A)가 하이 레벨에서 로우 레벨로 천이할 경우 지연부(131)의 지연 시간에 따라 제4 제어 신호(B)의 천이 시간이 조절된다. 이로 인하여 고전압 전송 회로(120)가 출력단(NA)에 고전압(VBLC)을 전송하는 동작과 디스차지 회로(130)가 출력단(NA)의 전위를 디스차지하는 동작의 타이밍을 조절하여 서로 겹치지 않도록 설정할 수 있다. 즉 제2 제어 신호(C)가 제4 제어 신호(B)보다 먼저 천이되어 출력단(NA)에 고전압(VBLC)을 전송하는 동작이 멈춘 후 출력단(NA)의 전위를 디스차지하는 동작을 실행할 수 있다.
또한 고전압 전송 회로(120)의 인버터(IV11)와 디스차지 회로(130)의 인버터(IV13)의 베타 비(Beta ratio)를 조절하여 제1 제어 신호(C)와 제4 제어 신호(B)의 로직 레벨 천이 시간을 제어하여 전류 소모 방지를 위한 동작 시점을 변경할 수 있다. 즉 인버터(IV11)에 비해 베타 값이 큰 인버터(IV13)로 구성하여 제1 제어 신호(C)가 제4 제어 신호(B)보다 먼저 로직 레벨이 천이되도록 설정할 수 있다.
본 발명의 제1 실시 예에 따른 반도체 소자의 고전압 스위치 회로는 플래시 메모리 소자의 블럭 디코더 회로에 사용될 수 있다. 즉, 블럭 어드레스 신호들의 디코딩 신호를 입력 신호(A)로 하여 메모리 블럭을 선택하는 고전압의 블럭 선택 신호(BLCWL)를 스위칭할 수 있다.
도 3은 본 발명의 제2 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 3을 참조하면, 고전압 스위치 회로(200)는 초기 노드 제어 회로(210), 고전압 전송 회로(220) 및 디스차지 회로(230)를 포함한다.
초기 노드 제어 회로(210)는 입력 신호(A)에 응답하여 입력 신호(A)를 출력단(NA)에 전송한다. 따라서 출력단(NA)는 입력 신호(A)의 로직 레벨에서 문턱 전압을 뺀 만큼 전위가 상승한다.
초기 노드 제어 회로(210)는 NMOS 트랜지스터(NM21)로 구성될 수 있다.
고전압 전송 회로(220)는 인버터(IV21), 음전압 트랜지스터(NNMOS21) 및 고전압 PMOS 트랜지스터(HPM21)를 포함한다. 인버터(IV21)는 입력 신호(A)를 반전시켜 제2 제어 신호(C)를 출력한다. 음전압 트랜지스터(NNMOS21) 및 고전압 PMOS 트랜지스터(HPM21)는 고전압 공급 단자(VBLC)와 출력단(NA) 사이에 직렬 연결된다. 음전압 트랜지스터(NNMOS21)는 출력단(NA)의 전위에 따라 턴온되고, 고전압 PMOS 트랜지스터(HPM21)는 제2 제어 신호(C)에 따라 턴온되어 출력단(NA)에 고전압(VBLC)을 전송하여 출력 신호(BLCWL)를 생성한다.
디스차지 회로(230)는 지연 회로(231) 및 디스차지부(232)를 포함한다.
지연 회로(231)는 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 지연 신호(A')를 출력하는 지연부(231D)와 입력 신호(A)와 지연 신호(A')를 논리 조합하여 출력하는 낸드 게이트(ND1)를 포함한다.
디스차지부(232)는 지연 회로(231)의 출력 신호에 응답하여 출력단(NA)의 전위를 디스차지한다. 디스차지부(232)는 인버터(IV22), 음전압 트랜지스터(NNMOS22) 및 NMOS 트랜지스터(22)를 포함한다. 인버터(IV22)는 지연 회로(231)의 출력 신호를 반전시켜 제3 제어 신호(B)를 출력한다. 음전압 트랜지스터(NNMOS22) 및 NMOS 트랜지스터(NM22)는 출력단(NA)와 접지 전원 단자(Vss) 사이에 직렬 연결되며, 각각 제3 제어 신호(B)에 응답하여 턴온된다. 음전압 트랜지스터(NNMOS22)는 일반적인 NMOS 트랜지스터에 비해 출력단(NA)의 디스차지 동작시 많은 양의 전류를 디스차지하여 빠른 디스차지 효과를 얻을 수 있으며, 출력단(NA)가 인접한 다른 고전압 스위치 회로의 출력단에 의해 커플링 효과를 받더라도 전압이 상승하는 것을 방지하여 준다.
본 발명의 제2 실시 예에 따른 반도체 소자의 고전압 스위치 회로의 동작을 설명하면 다음과 같다.
입력 신호(A)가 하이 레벨로 입력되기 이전에 제3 제어 신호(B)는 하이 레벨로 인가되어 디스차지부(132)의 음전압 트랜지스터(NNMOS22) 및 NMOS 트랜지스터(NM22)는 턴온되어 출력단(NA)는 로우 레벨로 디스차지된다.
고전압 전송 동작시 하이 레벨의 입력 신호(A)가 입력되면, 초기 노드 제어 회로(210)는 입력 신호(A)에 응답하여 입력 신호(A)를 출력단(NA)에 전송한다. 따라서 출력단(NA)는 입력 신호(A)의 로직 레벨만큼 전위가 상승한다. 또한, 고전압 전송 회로(220)의 인버터(IV21)는 로우 레벨의 제2 제어 신호(C)를 생성한다. 따라서, 고전압 PMOS 트랜지스터(HPM21)는 턴온되고, 음전압 트랜지스터(NNMOS21)는 음의 문턱 전압 값을 갖으므로 입력 신호(A)의 로직 레벨만큼 전위가 상승한 출력단(NA)의 전위에 응답하여 소정량의 전류를 고전압 PMOS 트랜지스터(HPM11)로 전송한다. 따라서 출력단(NA)의 전위는 점차 상승하게 된다.
지연 회로(231)는 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 출력 신호를 생성한다. 디스차지부(132)의 인버터(IV12)는 지연 회로(231)의 출력 신호를 반전시켜 로우 레벨의 제3 제어 신호(B)를 생성한다. 디스차지부(232)의 음전압 트랜지스터(NNMOS22)는 로우 레벨의 제3 제어 신호(B)에 응답하여 턴온되지만, NMOS 트랜지스터(NM22)는 로우 레벨의 제3 제어 신호(B)에 응답하여 턴오프되므로 출력단(NA)는 디스차지되지 않는다.
고전압 전송 동작 후 고전압 전송을 차단하는 동작으로 변경되면, 하이 레벨로 인가되던 입력 신호(A)는 로우 레벨로 천이된다. 이로 인하여 고전압 전송 회로(220)의 인버터(IV21)는 하이 레벨의 제2 제어 신호(C)를 생성한다. 따라서, 고전압 PMOS 트랜지스터(HPM21)는 턴오프되어 출력단(NA)에 고전압(VBLC)이 전송되는 것을 차단한다.
지연 회로(231)는 입력 신호(A)를 입력받아 설정 시간 만큼 지연시켜 출력 신호를 생성한다. 디스차지부(232)의 인버터(IV22)는 지연 회로(231)의 출력 신호를 반전시켜 하이 레벨의 제3 제어 신호(B)를 생성한다. 디스차지부(132)의 음전압 트랜지스터(NNMOS12) 및 NMOS 트랜지스터(NM12)는 하이 레벨의 제3 제어 신호(B)에 응답하여 턴온되어 출력단(NA)를 디스차지한다.
입력 신호(A)가 하이 레벨에서 로우 레벨로 천이할 경우, 지연 회로(231)의 지연부(231D)의 지연 시간에 따라 제3 제어 신호(B)의 천이 시간이 조절된다. 이로 인하여 초기 노드 제어 회로(210)가 출력단(NA)에 고전압(VBLC)을 전송하는 동작과 디스차지 회로(230)가 출력단(NA)의 전위를 디스차지하는 동작의 타이밍을 조절하여 서로 겹치지 않도록 설정할 수 있다. 즉 제2 제어 신호(C)가 제3 제어 신호(B)보다 먼저 천이되어 출력단(NA)에 고전압(VBLC)을 전송하는 동작이 멈춘 후 출력단(NA)의 전위를 디스차지하는 동작을 실행할 수 있다.
도 4는 본 발명의 제3 실시 예에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 4를 참조하면, 고전압 스위치 회로(300)는 초기 노드 제어 회로(310), 고전압 전송 회로(320) 및 디스차지 회로(330)를 포함한다.
초기 노드 제어 회로(210)는 입력 신호(A)를 반전시킨 반전 신호(A')를 출력단(NA)에 전송한다.
초기 노드 제어 회로(210)는 인버터(IV31) 및 NNMOS 트랜지스터(NM31)를 포함한다. 인버터(IV31)는 입력 신호(A)를 반전시켜 반전 신호(A')를 출력한다. NNMOS 트랜지스터(NM31)는 제1 제어 신호(D)에 응답하여 반전 신호(A')를 출력단(NA)에 전송한다.
고전압 전송 회로(320)는 인버터(IV32), 음전압 트랜지스터(NNMOS32) 및 고전압 PMOS 트랜지스터(HPM31)를 포함한다. 인버터(IV32)는 입력 신호(A)를 반전시켜 제2 제어 신호(C)를 출력한다. 음전압 트랜지스터(NNMOS32) 및 고전압 PMOS 트랜지스터(HPM31)는 고전압 공급 단자(VBLC)와 출력단(NA) 사이에 직렬 연결된다. 음전압 트랜지스터(NNMOS32)는 출력단(NA)의 전위에 따라 턴온되고, 고전압 PMOS 트랜지스터(HPM31)는 제2 제어 신호(C)에 따라 턴온되어 출력단(NA)에 고전압(VBLC)을 전송하여 출력 신호(BLCWL)를 생성한다.
디스차지 회로(330)는 다수의 인버터(IV33, IV34, IV35, IV36) 및 NMOS 트랜지스터(NM31)를 포함한다. 인버터(IV33, IV34, IV35, IV36)는 입력 신호(A)를 지연시켜 NMOS 트랜지스터(NM31)의 게이트로 출력한다. NMOS 트랜지스터(NM31)는 인버터(IV31)의 출력단과 접지 전원 단자(Vss) 사이에 연결되고, 입력 신호(A)를 지연시킨 신호에 응답하여 인버터(IV31)의 출력단의 전위를 디스차지한다.
본 발명의 제3 실시 예에 따른 반도체 소자의 고전압 스위치 회로의 동작을 설명하면 다음과 같다.
입력 신호(A)가 초기 동작시 하이 레벨로 입력되어 디스차지 회로(330)의 NMOS 트랜지스터(NM31)는 턴온된다. 이때 제1 제어 신호(D)가 하이 레벨로 턴온되어 음전압 트랜지스터(NNMOS31)는 턴온된다. 따라서 출력단(NA)의 전위는 음전압 트랜지스터(NNMOS31)와 NMOS 트랜지스터(NM31)를 통해 디스차지된다.
이 후, 인에이블 동작시 로우 레벨의 입력 신호(A)가 입력되면, 디스차지 회로(330)의 NMOS 트랜지스터(NM31)는 턴오프되어 출력단(NA)의 디스차지 동작이 종료된다. 인버터(IV31)는 입력 신호(A)를 반전시켜 하이 레벨의 신호를 출력한다.
고전압 전송 회로(320)는 하이 레벨의 반전 신호(A')에 응답하여 로우 레벨의 제2 제어 신호(C)를 생성하고, 고전압 트랜지스터(HPM31)는 제2 제어 신호(C)에 응답하여 턴온된다. 따라서 고전압 전송 회로(320)는 출력단(NA)에 고전압(VBLC)을 전송한다.
이 후, 인에이블 동작이 종료되면, 입력 신호(A)는 로우 레벨에서 하이 레벨로 천이하게 되어 로우 레벨의 반전 신호(A')가 생성된다. 이로 인하여 고전압 전송 회로(320)는 디스에이블된다.
이때 디스차지 회로(330)는 입력 신호(A)를 일정시간 동안 지연시킨 신호에 응답하여 NMOS 트랜지스터(NM31)가 턴온되어 출력단(NA)의 전위를 디스차지한다. NMOS 트랜지스터(NM31)는 입력 신호(A)를 일정시간 동안 지연시킨 신호에 응답하여 구동되므로, 고전압 전송 회로(320)이 디스에이블된 후 디스차지 동작을 수행한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 초기 노드 제어 회로
120 : 고전압 전송 회로
130 : 디스차지 회로 131 : 지연부

Claims (23)

  1. 출력단의 초기 전위를 설정하기 위한 초기 노드 제어 회로;
    입력 신호에 응답하여 상기 출력단에 고전압을 전송하기 위한 고전압 전송 회로; 및
    상기 입력 신호가 디스에이블되고 일정시간이 경과한 후 상기 출력단의 전압을 디스차지하기 위한 디스차지 회로를 포함하는 반도체 소자의 고전압 스위치 회로.
  2. 제 1 항에 있어서,
    상기 초기 노드 제어 회로는 상기 입력 신호를 상기 출력단으로 전송하여 상기 초기 전위를 설정하는 반도체 소자의 고전압 스위치 회로.
  3. 제 1 항에 있어서,
    상기 고전압 전송 회로는
    상기 입력 신호를 반전시켜 제1 제어 신호를 출력하는 제1 인버터; 및
    고전압 단자와 상기 출력단 사이에 직렬 연결되고, 상기 출력단의 전위와 상기 제1 제어 신호에 따라 각각 턴온되는 제1 및 제2 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  4. 제 3 항에 있어서,
    상기 디스차지 회로는
    상기 입력 신호를 설정 시간만큼 지연시켜 지연 신호를 출력하기 위한 지연부; 및
    상기 지연 신호를 반전시켜 제2 제어 신호를 생성하고, 상기 제2 제어 신호에 응답하여 상기 출력단의 전위를 디스차지시키기 위한 디스차지부를 포함하는 반도체 소자의 고전압 스위치 회로.
  5. 제 4 항에 있어서,
    상기 제1 제어 신호는 상기 제2 제어 신호보다 먼저 로직 레벨이 천이하는 반도체 소자의 고전압 스위치 회로.
  6. 제 4 항에 있어서,
    상기 디스차지부는 상기 지연 신호를 반전시켜 상기 제2 제어 신호를 출력하는 제2 인버터; 및
    상기 출력단와 상기 접지 전원 사이에 직렬 연결되고, 상기 제2 제어 신호에 응답하여 턴온되는 제3 및 제4 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  7. 제 6 항에 있어서,
    상기 제1 인버터 및 상기 제2 인버터의 베타 비(Beta ratio)가 서로 다른 반도체 소자의 고전압 스위치 회로.
  8. 제 4 항에 있어서,
    상기 지연부는 상기 입력 신호를 설정 시간 만큼 지연시켜 출력하기 위한 지연 유닛; 및
    상기 지연 유닛의 출력 신호와 상기 입력 신호를 논리 조합하여 상기 지연 신호를 출력하기 위한 논리 게이트를 포함하는 반도체 소자의 고전압 스위치 회로.
  9. 제 6 항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 문턱 전압 값이 음의 값을 갖는 음전압 트랜지스터인 반도체 소자의 고전압 스위치 회로.
  10. 입력 신호를 반전시킨 제1 제어 신호 및 출력단의 초기 전위에 응답하여 상기 출력단에 고전압을 전송하기 위한 고전압 전송 회로; 및
    상기 입력 신호를 지연 반전시킨 제2 제어신호에 응답하여 상기 출력단의 전위를 디스차지하기 위한 디스차지 회로를 포함하며,
    상기 제1 제어 신호는 상기 제2 제어 신호보다 먼저 로직 레벨이 천이되는 반도체 소자의 고전압 스위치 회로.
  11. 제 10 항에 있어서,
    제3 제어 신호에 응답하여 상기 출력단에 초기 전위를 설정하는 초기 노드 제어 회로를 더 포함하는 반도체 소자의 고전압 스위치 회로.
  12. 제 11 항에 있어서,
    상기 초기 노드 제어 회로는 상기 제3 제어 신호에 응답하여 상기 입력 신호를 상기 출력단으로 전송하는 반도체 소자의 고전압 스위치 회로.
  13. 제 10 항에 있어서,
    상기 고전압 전송 회로는
    상기 입력 신호를 반전시켜 상기 제1 제어 신호를 출력하는 제1 인버터; 및
    고전압 단자와 상기 출력단 사이에 직렬 연결되고, 상기 출력단의 전위와 상기 제1 제어 신호에 따라 각각 턴온되는 제1 및 제2 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  14. 제 13 항에 있어서,
    상기 디스차지 회로는
    상기 입력 신호를 설정 시간 만큼 지연시켜 지연 신호를 출력하기 위한 지연부; 및
    상기 지연 신호를 반전시켜 상기 제2 제어 신호를 생성하고, 상기 제2 제어 신호에 응답하여 상기 출력단의 전위를 디스차지시키기 위한 디스차지부를 포함하는 반도체 소자의 고전압 스위치 회로.
  15. 제 14 항에 있어서,
    상기 디스차지부는 상기 지연 신호를 반전시켜 상기 제2 제어 신호를 출력하는 제2 인버터; 및
    상기 출력단와 상기 접지 전원 사이에 직렬 연결되고, 상기 제2 제어 신호에 응답하여 턴온되는 제3 및 제4 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  16. 제 15 항에 있어서,
    상기 제1 인버터 및 상기 제2 인버터의 베타 비(Beta ratio)에 의해 상기 제1 제어 신호와 상기 제2 제어 신호의 로직 레벨 천이 시점이 서로 다른 반도체 소자의 고전압 스위치 회로.
  17. 제 13 항에 있어서,
    상기 지연부는 상기 입력 신호를 설정 시간 만큼 지연시켜 출력하기 위한 지연 유닛; 및
    상기 지연 유닛의 출력 신호와 상기 입력 신호를 논리 조합하여 상기 지연 신호를 출력하기 위한 논리 게이트를 포함하는 반도체 소자의 고전압 스위치 회로.
  18. 제 15 항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 문턱 전압 값이 음의 값을 갖는 음전압 트랜지스터인 반도체 소자의 고전압 스위치 회로.
  19. 입력 신호에 따라 출력단의 초기 전위를 설정하기 위한 초기 노드 제어 회로;
    상기 입력 신호에 응답하여 상기 출력단에 고전압을 전송하기 위한 고전압 전송 회로; 및
    상기 입력 신호를 지연시킨 지연 신호에 응답하여 상기 출력단의 전압을 디스차지하기 위한 디스차지 회로를 포함하는 반도체 소자의 고전압 스위치 회로.
  20. 제 19 항에 있어서,
    상기 초기 노드 제어 회로는 상기 입력 신호를 반전시킨 반전 신호를 상기 출력단으로 전송하여 상기 초기 전위를 설정하는 반도체 소자의 고전압 스위치 회로.
  21. 제 20 항에 있어서,
    상기 고전압 전송 회로는
    상기 반전 신호를 반전시켜 제1 제어 신호를 출력하는 제1 인버터; 및
    고전압 단자와 상기 출력단 사이에 직렬 연결되고, 상기 출력단의 전위와 상기 제1 제어 신호에 따라 각각 턴온되는 제1 및 제2 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  22. 제 19 항에 있어서,
    상기 디스차지 회로는
    상기 입력 신호를 설정 시간만큼 지연시켜 상기 지연 신호를 출력하기 위한 지연부; 및
    상기 지연 신호에 응답하여 상기 출력단의 전위를 디스차지시키기 위한 디스차지부를 포함하는 반도체 소자의 고전압 스위치 회로.
  23. 제 22 항에 있어서,
    상기 지연부는 직렬 연결된 다수의 인버터를 포함하는 반도체 소자의 고전압 스위치 회로.
KR1020100075249A 2010-07-09 2010-08-04 반도체 소자의 고전압 스위치 회로 KR101149185B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100075249A KR101149185B1 (ko) 2010-08-04 2010-08-04 반도체 소자의 고전압 스위치 회로
US13/160,230 US8502591B2 (en) 2010-07-09 2011-06-14 High voltage control circuit of semiconductor device
CN201110181370.6A CN102314939B (zh) 2010-07-09 2011-06-30 半导体器件的高电压控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075249A KR101149185B1 (ko) 2010-08-04 2010-08-04 반도체 소자의 고전압 스위치 회로

Publications (2)

Publication Number Publication Date
KR20120013083A true KR20120013083A (ko) 2012-02-14
KR101149185B1 KR101149185B1 (ko) 2012-05-25

Family

ID=45836761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075249A KR101149185B1 (ko) 2010-07-09 2010-08-04 반도체 소자의 고전압 스위치 회로

Country Status (1)

Country Link
KR (1) KR101149185B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219482B2 (en) 2014-04-17 2015-12-22 SK Hynix Inc. High voltage switch circuit and nonvolatile memory including the same
US10332598B2 (en) 2016-05-13 2019-06-25 SK Hynix Inc. Block decoder and semiconductor memory device having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199765B2 (ja) * 2005-12-02 2008-12-17 マイクロン テクノロジー，インコーポレイテッド 高電圧スイッチング回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219482B2 (en) 2014-04-17 2015-12-22 SK Hynix Inc. High voltage switch circuit and nonvolatile memory including the same
US10332598B2 (en) 2016-05-13 2019-06-25 SK Hynix Inc. Block decoder and semiconductor memory device having the same

Also Published As

Publication number Publication date
KR101149185B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
KR100656470B1 (ko) 반도체 메모리의 드라이버 제어장치 및 방법
US8018245B2 (en) Semiconductor device
US8917131B2 (en) Slew rate modulation
JPH06196981A (ja) プログラマブル出力ドライバ回路とその実現方法
JP6239790B2 (ja) 広帯域デューティサイクル補正回路
JP2013157670A (ja) ドライバ回路
US8334706B2 (en) Impedance calibration mode control circuit
US8502591B2 (en) High voltage control circuit of semiconductor device
US7994835B2 (en) Duty control circuit and semiconductor device having the same
KR101149185B1 (ko) 반도체 소자의 고전압 스위치 회로
JP2006107694A (ja) 内部電圧供給回路
US20140132326A1 (en) Pulse noise suppression circuit and pulse noise suppression method thereof
KR101071190B1 (ko) 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
KR101848757B1 (ko) 반도체 장치
KR101020297B1 (ko) 워드라인 구동회로
KR100735018B1 (ko) 퓨즈 회로를 구비한 반도체 장치
KR101206499B1 (ko) 집적 회로
US9112486B2 (en) Asymmetric propagation delays in level shifters and related circuits
KR100376132B1 (ko) 전압 발생회로 및 방법
KR20150045566A (ko) Cmos 인버터 회로장치
US20100237901A1 (en) Semiconductor apparatus and data output method of the same
KR100780769B1 (ko) 듀얼 패스 레벨 시프터회로
US9685952B2 (en) Transmitter
KR100955541B1 (ko) 데이타 출력 장치
KR100507859B1 (ko) 2 스테이지 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee