KR20120003777A - Flexible printed circuit board - Google Patents

Flexible printed circuit board Download PDF

Info

Publication number
KR20120003777A
KR20120003777A KR1020100064562A KR20100064562A KR20120003777A KR 20120003777 A KR20120003777 A KR 20120003777A KR 1020100064562 A KR1020100064562 A KR 1020100064562A KR 20100064562 A KR20100064562 A KR 20100064562A KR 20120003777 A KR20120003777 A KR 20120003777A
Authority
KR
South Korea
Prior art keywords
circuit pattern
conductive via
circuit board
pattern
base member
Prior art date
Application number
KR1020100064562A
Other languages
Korean (ko)
Other versions
KR101886063B1 (en
Inventor
김한철
박형화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064562A priority Critical patent/KR101886063B1/en
Publication of KR20120003777A publication Critical patent/KR20120003777A/en
Application granted granted Critical
Publication of KR101886063B1 publication Critical patent/KR101886063B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: A flexible printed circuit board is provided to electrically connect a lower circuit pattern and upper circuit pattern through a conduction via in the outside of a crossing point, thereby transferring an electric signal through an upper circuit pattern and lower circuit pattern. CONSTITUTION: A flexible printed circuit board comprises a base member(10), a circuit pattern(20), a first insulating protection film(31), and a second insulating protection film(32). The circuit pattern comprises a lower circuit pattern(22) and an upper circuit pattern(21) arranged in both surfaces of the base member. The first insulating protection film is arranged on the upper circuit pattern. The second insulating protection film is arranged on the lower circuit pattern. The base member is arranged with a film which has flexibility and insulating properties. The circuit pattern is used in order to transfer a predetermined electric signal. A conductive adhesive material is arranged between the circuit pattern and circuit board.

Description

연성회로기판{FLEXIBLE PRINTED CIRCUIT BOARD}Flexible Circuit Boards {FLEXIBLE PRINTED CIRCUIT BOARD}

본 발명은 연성회로기판에 관한 것이다.The present invention relates to a flexible circuit board.

연성회로기판은 유연하게 구부러질 수 있는 베이스 부재의 일면 또는 양면에 형성된 회로패턴을 형성함으로써, 일반적인 유연성이 없는 회로기판이 설치될 수 없는 공간에 활용될 수 있는 장점을 가진다.The flexible circuit board has an advantage that it can be utilized in a space in which a circuit board without general flexibility can not be installed by forming a circuit pattern formed on one or both sides of the base member which can be flexibly flexed.

그러나, 연성회로기판은 자유롭게 구부러질 수 있는 특성상 회로패턴이 끊어지거나 회로패턴에 크랙이 발생되어 단선이 생기는 불량이 발생될 수 있다.However, a flexible circuit board may have a defect in that a circuit pattern is broken or a crack is generated in the circuit pattern due to a property that can be bent freely.

실시예는 새로운 구조를 갖는 연성회로기판을 제공한다.The embodiment provides a flexible circuit board having a new structure.

실시예는 전기적 안정성이 우수한 연성회로기판을 제공한다.The embodiment provides a flexible circuit board having excellent electrical stability.

실시예에 따른 연성회로기판은 베이스 부재; 상기 베이스 부재의 양면에 배치되는 상부 회로패턴 및 하부 회로패턴을 포함하는 제1 회로패턴; 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성되는 절연 보호막; 및 상기 상부 회로패턴 및 하부 회로패턴을 전기적으로 연결하는 제1 도전 비아를 포함하고, 상기 제1 도전 비아는 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막이 서로 중첩되는 부분에 배치된다.A flexible circuit board according to an embodiment includes a base member; A first circuit pattern including an upper circuit pattern and a lower circuit pattern disposed on both sides of the base member; An insulating protective film formed on the upper circuit pattern and the lower circuit pattern, respectively; And a first conductive via electrically connecting the upper circuit pattern and the lower circuit pattern, wherein the first conductive via is disposed in a portion where the insulating protective layers formed on the upper circuit pattern and the lower circuit pattern respectively overlap each other. .

실시예는 새로운 구조를 갖는 연성회로기판을 제공할 수 있다.The embodiment can provide a flexible circuit board having a new structure.

실시예는 전기적 안정성이 우수한 연성회로기판을 제공할 수 있다.The embodiment can provide a flexible circuit board having excellent electrical stability.

도 1 내지 도 3은 제1 실시예에 따른 연선회로기판을 설명하는 도면.
도 4와 도 5는 제2 실시예에 따른 연성회로기판을 설명하는 도면.1 to 3 illustrate a twisted pair circuit board according to a first embodiment.
4 and 5 illustrate a flexible circuit board according to a second embodiment.

본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure is "on" or "under" the substrate, each layer (film), region, pad or pattern. In the case described as being formed on, "on" and "under" include both "directly" or "indirectly" formed. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예들에 따른 연성회로기판에 대해 상세히 설명하도록 한다.Hereinafter, a flexible circuit board according to embodiments will be described in detail with reference to the accompanying drawings.

도 1 내지 도 3은 제1 실시예에 따른 연선회로기판을 설명하는 도면이다.1 to 3 illustrate a twisted pair circuit board according to a first embodiment.

도 1 내지 도 3을 참조하면, 제1 실시예에 따른 연성회로기판은 베이스 부재(10)와, 상기 베이스 부재(10)의 양면에 형성되는 상부 회로패턴(21) 및 하부 회로패턴(22)을 포함하는 회로패턴(20)과, 상기 상부 회로패턴(21) 상에 형성되는 제1 절연 보호막(31)과, 상기 하부 회로패턴(22) 상에 형성되는 제2 절연 보호막(32)을 포함한다.1 to 3, the flexible circuit board according to the first embodiment includes a base member 10, upper circuit patterns 21, and lower circuit patterns 22 formed on both surfaces of the base member 10. The circuit pattern 20 includes a first insulating protective film 31 formed on the upper circuit pattern 21, and a second insulating protective film 32 formed on the lower circuit pattern 22. do.

상기 베이스 부재(10)는 유연성과 절연성을 갖는 필름으로 형성될 수 있으며, 예를 들어 폴리이미드(polyimide) 재질을 포함할 수 있다. The base member 10 may be formed of a film having flexibility and insulation, and may include, for example, a polyimide material.

상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 포함하는 회로패턴(20)은 소정의 전기적 신호를 전달하기 위한 것으로, 5-20㎛ 정도의 두께로 형성될 수 있으며, 동박(Cu)과 같은 금속 재료로 형성되며, 동박의 표면에는 주석, 금, 니켈 등이 도금될 수도 있다. 도 1에서는 상기 베이스 부재(10) 상에 복수의 회로패턴(20)이 형성된 것이 예시되어 있으나, 도 2와 도 3에서는 하나의 회로패턴(20)의 단면만 도시하였다.The circuit pattern 20 including the upper circuit pattern 21 and the lower circuit pattern 22 is for transmitting a predetermined electrical signal, and may be formed to a thickness of about 5-20 μm, and copper foil Cu It is formed of a metallic material, such as tin, gold, nickel may be plated on the surface of the copper foil. In FIG. 1, a plurality of circuit patterns 20 are formed on the base member 10, but only one cross-sectional view of one circuit pattern 20 is illustrated in FIGS. 2 and 3.

상기 회로패턴(20)의 일례인 동박을 형성하는 방법은 캐스팅(casting), 라미네이팅(laminating), 전기 도금(electroplating) 등이 있다. 여기서 캐스팅은 압연 동박 위에 액상 베이스 부재를 뿌려서 열경화를 시키는 방법이며, 라미네이팅은 베이스 부재에 압연 동박을 놓고 열압착하는 방법이다. 또한 전기 도금은 베이스 부재 상에 구리 시드층(seed layer)을 증착한 후 구리가 녹아있는 전해질 속에 베이스 부재를 넣고 전기를 흘려서 동박을 형성하는 방법이다. 여기서 동박에 패터닝되는 배선은 동박에 사진/식각(photo/etching) 공정을 진행하여 동박을 선택적으로 식각함으로써 소정의 회로를 구성하도록 형성된다.A method of forming copper foil, which is an example of the circuit pattern 20, includes casting, laminating, electroplating, and the like. Here, casting is a method of spraying a liquid base member on a rolled copper foil to perform thermal curing, and laminating is a method of placing a rolled copper foil on a base member and thermocompressing it. In addition, electroplating is a method of forming a copper foil by depositing a copper seed layer on the base member and then placing the base member in an electrolyte in which copper is melted and flowing electricity. Here, the wiring patterned on the copper foil is formed to constitute a predetermined circuit by performing a photo / etching process on the copper foil and selectively etching the copper foil.

상기 제1,2 절연 보호막(31,32)은 상기 회로패턴(20)을 외부 충격이나 부식 물질로부터 보호하기 위해 형성된다. 다만, 상기 제1,2 절연 보호막(31,32)은 상기 회로패턴(20)의 끝단이 노출되도록 형성되며, 상기 제1,2 절연 보호막(31,32)이 형성되지 않아 노출된 회로패턴(20)은 다른 회로기판 등과 전기적인 연결을 위한 단자부로서 기능을 한다. 예를 들어, 상기 제1,2 절연 보호막(31,32)은 솔더레지스트를 포함할 수 있다.The first and second insulating protective layers 31 and 32 are formed to protect the circuit pattern 20 from external impact or corrosive substances. However, the first and second insulating protection layers 31 and 32 are formed so that the ends of the circuit pattern 20 are exposed, and the first and second insulating protection layers 31 and 32 are not formed and thus exposed circuit patterns ( 20) functions as a terminal portion for electrical connection with other circuit boards and the like. For example, the first and second insulating protective layers 31 and 32 may include solder resists.

상술한 바와 같은 연성회로기판은 도 3에 도시된 바와 같은 회로기판(50)과 전기적으로 연결될 수 있는데, 솔더 크림과 같은 도전성 접착제(40)를 통해 상기 회로기판(50)에 부착된다. The flexible circuit board as described above may be electrically connected to the circuit board 50 as shown in FIG. 3, and is attached to the circuit board 50 through a conductive adhesive 40 such as solder cream.

상기 도전성 접착제(40)는 상기 상부 회로패턴(21) 및 하부 회로패턴(22) 상에 형성될 수 있으며, 상기 회로패턴(20)과 상기 회로기판(50) 사이에 배치된다.The conductive adhesive 40 may be formed on the upper circuit pattern 21 and the lower circuit pattern 22, and is disposed between the circuit pattern 20 and the circuit board 50.

한편, 상기 회로기판(50)과 상기 도전성 접착제(40)를 통해 결합된 부분의 상기 베이스 부재(10) 및 회로패턴(20)은 유연성을 가지지 못하는 반면에, 상기 회로기판(50)으로부터 이격된 부분, 즉 상기 제1,2 절연 보호막(31,32)과 수직 방향에서 중첩되는 부분의 상기 회로패턴(20)은 상기 베이스 부재(10)의 유연성으로 인하여 쉽게 구부러질 수 있다.On the other hand, the base member 10 and the circuit pattern 20 of the portion bonded through the circuit board 50 and the conductive adhesive 40 do not have flexibility, while spaced apart from the circuit board 50 The circuit pattern 20 of a portion, that is, a portion overlapping with the first and second insulating protective layers 31 and 32 in the vertical direction may be easily bent due to the flexibility of the base member 10.

그 결과, 상기 연성회로기판의 상기 회로기판(50)과 인접한 부분에서는 상기 연성회로기판이 구부러지는 경우 상기 회로패턴(20)에 크랙이 발생되어 단선되는 문제가 발생될 수도 있다.As a result, when the flexible circuit board is bent at a portion adjacent to the circuit board 50 of the flexible circuit board, a crack may occur in the circuit pattern 20, thereby causing a disconnection.

따라서, 실시예에 따른 연성회로기판은 상기 베이스 부재(10)의 양면에 동일한 전기적 신호를 전달하는 상부 회로패턴(21)과 하부 회로패턴(22)을 형성하고, 상기 상부 회로패턴(21)과 하부 회로패턴(22)이 전기적으로 도통되도록 하여 어느 한 부분에 크랙이 발생되더라도 단선이 발생되지 않도록 한다.Accordingly, the flexible printed circuit board according to the embodiment forms the upper circuit pattern 21 and the lower circuit pattern 22 which transmit the same electrical signal to both surfaces of the base member 10, and the upper circuit pattern 21 and the upper circuit pattern 21. The lower circuit pattern 22 is electrically connected so that disconnection does not occur even if a crack occurs in any one portion.

실시예에서는 상기 상부 회로패턴(21)과 하부 회로패턴(22)이 상기 도전성 접착제(40)에 의해 둘러싸이는 부분에 도전 비아(25)를 형성함으로써 단선의 발생을 방지한다.In an embodiment, the conductive via 25 is formed in a portion of the upper circuit pattern 21 and the lower circuit pattern 22 surrounded by the conductive adhesive 40 to prevent the occurrence of disconnection.

또한, 실시예에서는 상기 제1 절연 보호막(31) 및 제2 절연 보호막(32) 사이에 배치되는 상기 상부 회로패턴(21)과 하부 회로패턴(22) 사이에도 상기 도전 비아(25)를 형성함으로써 크랙이 어떤 부위에서 발생되어도 단선이 발생되는 것을 방지할 수 있다. 예를 들어, 상기 도전 비아(25)는 일정한 간격을 가지며 상기 연성회로기판의 반대편(미도시)까지 형성될 수 있다.In an exemplary embodiment, the conductive via 25 is also formed between the upper circuit pattern 21 and the lower circuit pattern 22 disposed between the first insulating protective layer 31 and the second insulating protective layer 32. The breakage can be prevented from occurring at any part of the crack. For example, the conductive vias 25 may be formed to have a predetermined interval to the opposite side (not shown) of the flexible printed circuit board.

즉, 실시예에 따른 연성회로기판은 상기 베이스 부재(10) 상에 동일한 전기적 신호를 전달하기 위한 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 구비하고, 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 전기적으로 연결하는 상기 도전 비아(25)가 형성되며, 상기 도전 비아(25)는 상기 제1,2 절연 보호막(31,32)이 형성되지 않은 부분에 배치되거나 상기 제1,2 절연 보호막(31,32)이 형성된 부분에 배치될 수도 있다. 특히, 상기 제1,2 절연 보호막(31,32)과 수직 방향으로 중첩되는 부분의 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 전기적으로 연결하는 도전 비아(25)는 적어도 하나가 형성되며, 일정 간격 또는 랜덤한 간격으로 형성될 수 있다. 즉, 상기 도전 비아(25)는 상기 제1 절연 보호막(31)과 상기 제2 절연 보호막(32)이 서로 중첩되는 부분에 배치될 수 있다.That is, the flexible circuit board according to the embodiment includes the upper circuit pattern 21 and the lower circuit pattern 22 for transmitting the same electrical signal on the base member 10, and the upper circuit pattern 21. And the conductive via 25 electrically connecting the lower circuit pattern 22, and the conductive via 25 is disposed on a portion where the first and second insulating protection layers 31 and 32 are not formed or The first and second insulating protection layers 31 and 32 may be disposed. In particular, at least one conductive via 25 that electrically connects the upper circuit pattern 21 and the lower circuit pattern 22 in a portion overlapping the first and second insulating protection layers 31 and 32 in the vertical direction may be formed. It may be formed, and may be formed at regular intervals or at random intervals. That is, the conductive via 25 may be disposed at a portion where the first insulating protective layer 31 and the second insulating protective layer 32 overlap each other.

따라서, 실시예에 따른 연성회로기판은 두개의 도전 비아(25) 사이의 상기 상부 회로패턴(21) 및 하부 회로패턴(22)에 동시에 크랙이 발생되지 않는 한 단선이 발생되지 않으며, 결과적으로 전기적 안정성이 우수한 장점이 있다.Accordingly, in the flexible circuit board according to the embodiment, disconnection does not occur unless cracks are simultaneously generated in the upper circuit pattern 21 and the lower circuit pattern 22 between the two conductive vias 25, and as a result, electrical There is an advantage of excellent stability.

도 4와 도 5는 제2 실시예에 따른 연성회로기판을 설명하는 도면이다.4 and 5 illustrate a flexible circuit board according to a second embodiment.

도 4 및 도 5를 참조하면, 베이스 부재(110) 상에는 복수의 회로패턴(120,130,140)이 형성될 수 있으며, 각각의 회로패턴(120,130,140)은 서로 다른 전기적 신호를 전달한다.4 and 5, a plurality of circuit patterns 120, 130, and 140 may be formed on the base member 110, and each of the circuit patterns 120, 130, and 140 may transmit different electrical signals.

상기 회로패턴은 제1 회로패턴(120), 제2 회로패턴(130), 제3 회로패턴(140)을 포함하며, 실시예에서는 3개의 회로패턴들이 예시되어 있으나, 이에 한정되는 것은 아니다.The circuit pattern includes a first circuit pattern 120, a second circuit pattern 130, and a third circuit pattern 140. In the embodiment, three circuit patterns are illustrated, but embodiments are not limited thereto.

상기 제1 회로패턴(120)은 다른 회로패턴과 교차하지 않고 연장되나, 상기 제2 회로패턴(130)은 상기 제3 회로패턴(140)과 교차한다.The first circuit pattern 120 extends without intersecting with other circuit patterns, but the second circuit pattern 130 intersects with the third circuit pattern 140.

상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)은 상기 베이스 부재(110)의 동일 평면 상에 배치되기 때문에, 상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)이 교차하기 위해서는 부분적으로 회로패턴을 제거할 필요가 있다.Since the second circuit pattern 130 and the third circuit pattern 140 are disposed on the same plane of the base member 110, the second circuit pattern 130 and the third circuit pattern 140 are disposed. In order to intersect, it is necessary to partially remove the circuit pattern.

상기 제2 회로패턴(130) 및 제3 회로패턴(140)은 각각 동일한 전기적 신호를 전달하는 상부 회로패턴 및 하부 회로패턴을 포함하며, 상기 상부 회로패턴 및 하부 회로패턴은 앞서 제1 실시예에서 설명한 바와 같이 도전 비아를 통해 전기적으로 연결된다.The second circuit pattern 130 and the third circuit pattern 140 each include an upper circuit pattern and a lower circuit pattern for transmitting the same electrical signal, and the upper circuit pattern and the lower circuit pattern are described in the first embodiment. As described, it is electrically connected through conductive vias.

도 5에서는 상기 제2 회로패턴(130)이 예시되어 있으며, 상기 제2 회로패턴(130)은 상부 회로패턴(131)과 하부 회로패턴(132)을 포함한다. 그리고, 상기 상부 회로패턴(131) 상에는 제1 절연 보호막(151)이 형성되고 상기 하부 회로패턴(132) 상에는 제2 절연 보호막(152)이 형성된다.In FIG. 5, the second circuit pattern 130 is illustrated, and the second circuit pattern 130 includes an upper circuit pattern 131 and a lower circuit pattern 132. A first insulating protective film 151 is formed on the upper circuit pattern 131, and a second insulating protective film 152 is formed on the lower circuit pattern 132.

상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)이 교차하는 경우, 상기 제2 회로패턴(130)의 하부 회로패턴(132)이 부분적으로 제거되어 분리되고 상기 하부 회로패턴(132)이 제거되어 분리된 부분으로 상기 제3 회로패턴(140)이 지나게 된다. 비록 도시되지는 않았지만, 상기 제3 회로패턴(140)의 경우에 상부 회로패턴이 부분적으로 제거되며 상기 상부 회로패턴이 제거된 부분으로 상기 제2 회로패턴(130)이 지나게 된다.When the second circuit pattern 130 and the third circuit pattern 140 intersect, the lower circuit pattern 132 of the second circuit pattern 130 is partially removed to be separated and the lower circuit pattern 132 ) Is removed and the third circuit pattern 140 passes. Although not shown, in the case of the third circuit pattern 140, the upper circuit pattern is partially removed and the second circuit pattern 130 passes through the portion where the upper circuit pattern is removed.

상기 제2 회로패턴(140)과 상기 제1 회로패턴(130)의 분리된 부분 사이의 간격(D)은 0.15~30mm가 될 수 있다. 상기 간격(D)가 0.15mm보다 작으면 상기 제1 회로패턴(130)과 제2 회로패턴(140) 사이에 전기적 단락이 발생될 수 있고 상기 간격(D)가 30mm보다 크면 상기 상부 회로패턴(131)에 크랙이 생기는 경우 단선이 발생될 가능성이 있다.An interval D between the second circuit pattern 140 and the separated portion of the first circuit pattern 130 may be 0.15 to 30 mm. If the gap D is less than 0.15 mm, an electrical short may occur between the first circuit pattern 130 and the second circuit pattern 140. If the gap D is greater than 30 mm, the upper circuit pattern ( If a crack occurs in 131), disconnection may occur.

상기와 같은 제2 회로패턴(130)과 제3 회로패턴(140)의 교차를 위해 교차 지점의 전후에는 도전 비아(135)가 형성된다. 따라서, 상기 제2 회로패턴(130)은 상기 교차 지점에서는 상부 회로패턴(131)을 통해서만 전기적 신호를 전달하나, 상기 교차 지점 외에서는 상기 도전 비아(135)를 통해 상부 회로패턴(131)과 하부 회로패턴(132)이 전기적으로 연결되므로 상부 회로패턴(131) 및 하부 회로패턴(132)을 통해 전기적 신호를 전달할 수 있다. 따라서, 두개의 도전 비아(135) 사이의 상기 상부 회로패턴(131)에 동시에 크랙이 발생되지 않는 한 단선이 발생되지 않으며, 결과적으로 전기적 안정성이 우수한 장점이 있다. A conductive via 135 is formed before and after the crossing point to cross the second circuit pattern 130 and the third circuit pattern 140 as described above. Therefore, the second circuit pattern 130 transmits an electrical signal only through the upper circuit pattern 131 at the intersection point, but the upper circuit pattern 131 and the lower part through the conductive via 135 outside the intersection point. Since the circuit pattern 132 is electrically connected, an electrical signal may be transmitted through the upper circuit pattern 131 and the lower circuit pattern 132. Accordingly, disconnection does not occur unless cracks are generated in the upper circuit pattern 131 between the two conductive vias 135, resulting in an excellent electrical stability.

마찬가지로, 상기 제3 회로패턴(140)은 교차 지점의 전후에 도전 비아(145)를 포함한다. 따라서, 상기 제3 회로패턴(140)은 상기 교차 지점에서는 하부 회로패턴을 통해서만 전기적 신호가 전달되나, 상기 교차 지점 외에서는 상기 도전 비아(145)를 통해 상부 회로패턴과 하부 회로패턴이 전기적으로 연결되므로 상부 회로패턴과 하부 회로패턴을 통해 전기적 신호를 전달할 수 있다.Similarly, the third circuit pattern 140 includes a conductive via 145 before and after the intersection point. Accordingly, the third circuit pattern 140 may transmit an electrical signal only through the lower circuit pattern at the intersection point, but the upper circuit pattern and the lower circuit pattern may be electrically connected to each other through the conductive via 145 outside the intersection point. Therefore, the electrical signal can be transmitted through the upper circuit pattern and the lower circuit pattern.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

Claims (10)

베이스 부재;
상기 베이스 부재의 양면에 배치되는 상부 회로패턴 및 하부 회로패턴을 포함하는 제1 회로패턴;
상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막; 및
상기 상부 회로패턴 및 하부 회로패턴을 전기적으로 연결하는 제1 도전 비아를 포함하고,
상기 제1 도전 비아는 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막이 서로 중첩되는 부분에 배치되는 연성회로기판.A base member;
A first circuit pattern including an upper circuit pattern and a lower circuit pattern disposed on both sides of the base member;
An insulating protective film formed on the upper circuit pattern and the lower circuit pattern, respectively; And
A first conductive via electrically connecting the upper circuit pattern and the lower circuit pattern;
And the first conductive via is disposed at a portion where an insulating passivation layer formed on each of the upper circuit pattern and the lower circuit pattern overlaps each other. 제 1항에 있어서,
상기 베이스 부재는 폴리이미드 재질을 포함하는 연성회로기판.The method of claim 1,
The base member is a flexible circuit board comprising a polyimide material. 제 1항에 있어서,
상기 절연 보호막은 솔더레지스트를 포함하는 연성회로기판.The method of claim 1,
The insulating protective film is a flexible circuit board containing a solder resist. 제 1항에 있어서,
상기 절연 보호막은 부분적으로 제거되어 상기 상부 회로패턴 및 하부 회로패턴이 노출되는 연성회로기판.The method of claim 1,
The insulating protective layer is partially removed to expose the upper circuit pattern and the lower circuit pattern. 제 4항에 있어서,
상기 노출된 상부 회로패턴과 하부 회로패턴 사이에 배치되어 상기 상부 회로패턴과 하부 회로패턴을 전기적으로 연결하는 제2 도전 비아를 더 포함하는 연성회로기판.The method of claim 4, wherein
And a second conductive via disposed between the exposed upper and lower circuit patterns to electrically connect the upper and lower circuit patterns. 제 4항에 있어서,
상기 노출된 상부 회로패턴과 하부 회로패턴 상에는 도전성 접착제가 형성되는 연성회로기판.The method of claim 4, wherein
And a conductive adhesive formed on the exposed upper and lower circuit patterns. 제 1항에 있어서,
상기 제1 도전 비아와 이격되어 상기 상부 회로패턴과 하부 회로패턴을 전기적으로 연결되는 제3 도전 비아를 더 포함하고,
상기 제3 도전 비아는 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막이 서로 중첩되는 부분에 배치되는 연성회로기판.The method of claim 1,
A third conductive via spaced apart from the first conductive via and electrically connected to the upper circuit pattern and the lower circuit pattern;
The third conductive via is disposed on a portion where the insulating protective layers formed on the upper circuit pattern and the lower circuit pattern respectively overlap each other. 제 7항에 있어서,
상기 제1 도전 비아와 상기 제3 도전 비아 사이에 배치되는 상기 상부 회로패턴과 하부 회로패턴 중 어느 하나는 부분적으로 제거되어 분리되는 연성회로기판.The method of claim 7, wherein
And any one of the upper circuit pattern and the lower circuit pattern disposed between the first conductive via and the third conductive via is partially removed. 제 8항에 있어서,
상기 제1 도전 비아와 상기 제3 도전 비아 사이에 배치되는 상기 상부 회로패턴과 하부 회로패턴 중 어느 하나는 부분적으로 제거되어 분리된 부분에는 상기 제1 회로패턴과 상이한 전기적 신호를 전달하는 제2 회로패턴이 지나는 연성회로기판.The method of claim 8,
Any one of the upper circuit pattern and the lower circuit pattern disposed between the first conductive via and the third conductive via is partially removed to transfer a second electrical signal different from the first circuit pattern to the separated part. Flexible circuit board with pattern passing through. 제 9항에 있어서,
상기 제2 회로패턴과 상기 제1 회로패턴이 분리된 부분 사이의 간격은 0.15~30mm인 연성회로기판.The method of claim 9,
The flexible circuit board has a spacing between the second circuit pattern and the portion where the first circuit pattern is separated.
KR1020100064562A 2010-07-05 2010-07-05 Flexible printed circuit board KR101886063B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064562A KR101886063B1 (en) 2010-07-05 2010-07-05 Flexible printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064562A KR101886063B1 (en) 2010-07-05 2010-07-05 Flexible printed circuit board

Publications (2)

Publication Number Publication Date
KR20120003777A true KR20120003777A (en) 2012-01-11
KR101886063B1 KR101886063B1 (en) 2018-08-07

Family

ID=45610641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064562A KR101886063B1 (en) 2010-07-05 2010-07-05 Flexible printed circuit board

Country Status (1)

Country Link
KR (1) KR101886063B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427131B1 (en) * 2013-02-28 2014-08-07 엘지디스플레이 주식회사 Flexible Printed Circuit For Image Display Device
KR20140133292A (en) * 2013-05-10 2014-11-19 엘지디스플레이 주식회사 Flexible printed circuit board and display device having thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344854B2 (en) * 1982-12-16 1991-07-09 Toyota Motor Co Ltd
KR20010051760A (en) * 1999-11-17 2001-06-25 마찌다 가쯔히꼬 Flexible wiring board and electrical device using the same
KR20040065440A (en) * 2003-01-14 2004-07-22 삼성전자주식회사 Tape Package having backside test pad and method for electrical testing thereof
JP2006004599A (en) * 2004-06-16 2006-01-05 Sae Magnetics (Hk) Ltd Method for providing electrical crossover in laminated structure
KR100755516B1 (en) * 2006-06-27 2007-09-05 성균관대학교산학협력단 Differential line for signal integrity and method for fabricating the same
KR100798886B1 (en) * 2006-08-21 2008-01-29 엘지전자 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344854B2 (en) * 1982-12-16 1991-07-09 Toyota Motor Co Ltd
KR20010051760A (en) * 1999-11-17 2001-06-25 마찌다 가쯔히꼬 Flexible wiring board and electrical device using the same
KR20040065440A (en) * 2003-01-14 2004-07-22 삼성전자주식회사 Tape Package having backside test pad and method for electrical testing thereof
JP2006004599A (en) * 2004-06-16 2006-01-05 Sae Magnetics (Hk) Ltd Method for providing electrical crossover in laminated structure
KR100755516B1 (en) * 2006-06-27 2007-09-05 성균관대학교산학협력단 Differential line for signal integrity and method for fabricating the same
KR100798886B1 (en) * 2006-08-21 2008-01-29 엘지전자 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427131B1 (en) * 2013-02-28 2014-08-07 엘지디스플레이 주식회사 Flexible Printed Circuit For Image Display Device
KR20140133292A (en) * 2013-05-10 2014-11-19 엘지디스플레이 주식회사 Flexible printed circuit board and display device having thereof

Also Published As

Publication number Publication date
KR101886063B1 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
KR102257253B1 (en) Flexible Substrate
TWI573229B (en) Wiring substrate
CN105321888A (en) Package structure and method for fabricating the same
US9622340B2 (en) Flexible circuit board and method for manufacturing same
KR101477818B1 (en) Printed circuit board and method of manufacturing the same
TWI785090B (en) Printed circuit board
TW201417644A (en) Multi-layer printed circuit board and method for making the same
CN101316476A (en) Printed circuit board
KR101886063B1 (en) Flexible printed circuit board
JP2014090147A (en) Wiring board and packaging structure employing the same
KR100891531B1 (en) Device for detecting alignment error of pattern
JP2012033786A (en) Wiring board
JP4488073B2 (en) Electrical connection device
JP2017157642A (en) Mounting structure and module
US20110180310A1 (en) Printed circuit board
CN101610638B (en) Line motherboard
JP2009088043A (en) Flexible wiring board
CN103957657B (en) FPC and the optical module with the FPC
JP7398519B2 (en) Double-sided flexible circuit board
JP2013105810A (en) Flexible printed board
JP2018067575A (en) Semiconductor device and design method of wiring board
KR101888425B1 (en) Flexible printed circuits board
KR101154588B1 (en) The printed circuit board and the method for manufacturing the same
TWI433281B (en) Installation of the substrate and electronic equipment
US9837345B2 (en) Interposer and circuit substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant