KR20110131703A - Method for forming contact of semiconductor device - Google Patents

Method for forming contact of semiconductor device Download PDF

Info

Publication number
KR20110131703A
KR20110131703A KR1020100051277A KR20100051277A KR20110131703A KR 20110131703 A KR20110131703 A KR 20110131703A KR 1020100051277 A KR1020100051277 A KR 1020100051277A KR 20100051277 A KR20100051277 A KR 20100051277A KR 20110131703 A KR20110131703 A KR 20110131703A
Authority
KR
South Korea
Prior art keywords
layer
titanium
titanium nitride
nitrogen
tungsten
Prior art date
Application number
KR1020100051277A
Other languages
Korean (ko)
Inventor
유창준
하가영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100051277A priority Critical patent/KR20110131703A/en
Publication of KR20110131703A publication Critical patent/KR20110131703A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A contact formation method of a semiconductor device is provided to suppress deterioration in dopant doped within silicon by diffusing impurities, thereby improving contact resistance. CONSTITUTION: An interlayer insulating layer(200) is arranged on a silicon substrate(100). A titanium silicide layer(310) is arranged on the silicon substrate. A first titanium nitride layer(320) is arranged on the titanium silicide layer. A nitrogen rich nitride metal layer(330) is arranged on the first titanium nitride layer. A tungsten layer(400) is deposited on the nitrogen rich nitride metal layer.

Description

반도체 소자의 콘택 형성방법{Method for forming contact of semiconductor device}Method for forming contact of semiconductor device

본 발명은 반도체 소자 기술에 관한 것으로, 특히, 접촉 저항이 개선된 비콘택(contact) 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor device technology, and more particularly, to a method for forming a contact without improved contact resistance.

디램(DRAM)과 같은 메모리 반도체 소자는 트랜지스터(cell transistor)들과 같은 회로 소자들이 실리콘(Si) 기판에 집적되고, 이러한 회로 소자들과 비트 라인(bit line)과 같은 배선이 연결 콘택을 통해 전기적으로 연결되고 있다. 연결 콘택이 텅스텐(W)과 같은 금속층을 포함하여 구성될 때, 하부의 실리콘과 금속층간의 계면에는 실리콘-금속 정션(Si-metal junction)이 형성되고, 이러한 정션에서의 접촉 저항을 줄이는 노력들이 많이 이루어지고 있다. In memory semiconductor devices such as DRAMs, circuit elements such as cell transistors are integrated on a silicon (Si) substrate, and such circuit elements and wiring such as bit lines are electrically connected through connection contacts. Is connected. When the connecting contact comprises a metal layer such as tungsten (W), a silicon-metal junction is formed at the interface between the underlying silicon and the metal layer, and efforts to reduce the contact resistance at this junction are made. A lot is done.

콘택 저항은, 실리콘 기판 내의 도핑(doping) 농도, 실리콘 기판 표면의 자연 산화물(native oxide), 결함(defect) 정도, 불순물(impurity) 제어, 후속 공정의 열적 부담(thermal budget)에 의한 확산(diffusion) 정도 또는 실리사이드(silicide) 형성 정도 등의 여러 가지 요인에 의해 영향을 받을 수 있다. Si-ㄱ금속 정션에 장벽 높이(barrier height)가 낮은 금속층을 구현하기 위해서, 금속 실리사이드층이 계면에 도입되고 있다. Contact resistance is based on the doping concentration in the silicon substrate, the native oxide on the silicon substrate surface, the degree of defects, the control of the impurity, and the diffusion due to the thermal budget of subsequent processes. It may be affected by various factors such as the degree of) or the degree of silicide formation. In order to realize a metal layer having a low barrier height at the Si-a metal junction, a metal silicide layer is introduced at the interface.

도 1은 종래의 반도체 소자의 콘택 형성방법을 보여주는 도면이다. 1 is a view showing a contact forming method of a conventional semiconductor device.

도 1을 참조하면, 실리콘 기판(10) 상의 절연층(20)을 관통하게 콘택홀(contact hole)이 형성되고, 콘택홀 바닥에 노출된 기판(10) 상에 티타늄(Ti)층 및 티타늄질화물(TiN)층을 증착한 후, 실리사이드(silicide) 과정을 수행하여, 티타늄실리사이드층(TiSi2: 31) 및 티타늄질화물층(32)을 형성한다. 이후에, 텅스텐(W)층(40)을 형성하여 콘택을 형성한다. 텅스텐(W) 형성 시 텅스텐 소스(source)로 사용되는 육불화텅스텐(WF6)에 의해, 불소(F: 41)가 텅스텐층(40)과 TiN층(32)의 계면에 이온 또는 원소 형태로 잔류할 수 있다. 이러한 잔류 불소와 같은 불순물은 후속되는 열 공정에서 하부로 확산되어, 기판(10) 내에 도핑되어 있는 보론(B)과 같은 도펀트(dopant)의 농도에 영향을 주기게 된다. 이에 따라, 콘택의 저항이 열화되는 문제가 유발될 수 있다. 따라서, 이러한 확산에 의한 콘택 저항 열화를 방지할 수 있는 방법의 개발이 요구되고 있다. Referring to FIG. 1, a contact hole is formed through the insulating layer 20 on the silicon substrate 10, and a titanium layer and a titanium nitride are formed on the substrate 10 exposed at the bottom of the contact hole. After depositing the (TiN) layer, a silicide process is performed to form a titanium silicide layer (TiSi 2 : 31) and a titanium nitride layer 32. Thereafter, the tungsten (W) layer 40 is formed to form a contact. Tungsten hexafluoride (WF 6 ), which is used as a tungsten source in the formation of tungsten (W), causes fluorine (F) to form ions or elements at the interface between the tungsten layer 40 and the TiN layer 32. May remain. Impurities such as residual fluorine diffuse downward in subsequent thermal processes, affecting the concentration of dopants such as boron B doped in the substrate 10. As a result, a problem may occur that the resistance of the contact is degraded. Therefore, there is a demand for development of a method capable of preventing contact resistance deterioration caused by such diffusion.

본 발명은 불순물의 확산에 의한 실리콘 내에 도핑된 도펀트의 열화를 억제하여 접촉 저항을 개선할 수 있는 반도체 소자의 콘택 형성방법을 제시하고자 한다. The present invention proposes a method of forming a contact for a semiconductor device which can improve contact resistance by suppressing deterioration of dopants doped in silicon due to diffusion of impurities.

본 발명의 일 관점은, 실리콘 기판 상에 장벽 금속층을 증착하는 단계; 상기 장벽 금속층 표면에 질화 처리를 수행하여 질소 리치(N rich) 질화금속층을 형성하는 단계; 및 상기 질화 처리와 인 시튜(in situ)로 텅스텐(W)층을 증착하는 단계를 포함하는 반도체 소자의 콘택 형성방법을 제시한다. One aspect of the invention, the step of depositing a barrier metal layer on a silicon substrate; Performing a nitriding treatment on the barrier metal layer to form an N rich metal nitride layer; And depositing a tungsten (W) layer in situ with the nitriding treatment.

상기 장벽 금속층은 상기 실리콘 기판 상에 티타늄(Ti)층 및 티타늄질화물(TiN)층을 증착하는 단계; 및 상기 티타늄층을 실리사이드(silicide)화시키는 단계를 포함하고, 상기 질화 처리는 상기 티타늄질화물(TiN)층 표면에 잔류하는 티타늄(Ti) 및 티타늄산화물(TiO)을 티타늄질화물(TiN)로 질화시킬 수 있다. Depositing a titanium (Ti) layer and a titanium nitride (TiN) layer on the silicon substrate; And silicideing the titanium layer, and the nitriding treatment may nitride the titanium (Ti) and titanium oxide (TiO) remaining on the titanium nitride (TiN) layer surface with titanium nitride (TiN). have.

상기 질소 리치 장벽 금속층은 상기 티타늄질화물(TiN)층에 비해 상기 질소의 농도가 더 높은 질소 리치 티타늄질화물층을 포함할 수 있다. The nitrogen rich barrier metal layer may include a nitrogen rich titanium nitride layer having a higher concentration of nitrogen than the titanium nitride (TiN) layer.

상기 질화 처리는 상기 티타늄질화물층 표면을 예열하는 단계; 및 상기 티타늄질화물층 표면에 질소 가스 또는 암모니아 가스 분위기를 제공하고, 750℃ 내지 850℃ 온도에서 급속열처리(RTP)하여 상기 예열 시 상기 티타늄질화물층 표면의 산화에 의해 유발되는 상기 티타늄(Ti) 및 티타늄산화물(TiO)을 질화시키는 단계를 포함할 수 있다. The nitriding may include preheating the titanium nitride layer surface; And providing a nitrogen gas or ammonia gas atmosphere on the surface of the titanium nitride layer, and performing rapid heat treatment (RTP) at a temperature of 750 ° C. to 850 ° C. to cause the titanium nitride layer to be caused by oxidation of the surface of the titanium nitride layer. It may include the step of nitriding the titanium oxide (TiO).

상기 급속열처리(RTP)는 상기 질소 가스 또는 암모니아 가스를 2 torr 내지 6 torr 압력의 공정 챔버(chamber) 내에 1 sccm 내지 2000 sccm 흐름량으로 제공하며 5초 내지 10초 처리하여, 상기 티타늄질화물층의 표면층이 적어도 10Å 깊이로 질화되게 수행될 수 있다. The rapid heat treatment (RTP) provides the nitrogen gas or ammonia gas at a flow rate of 1 sccm to 2000 sccm in a process chamber at a pressure of 2 torr to 6 torr and is treated for 5 to 10 seconds, thereby treating the surface layer of the titanium nitride layer. This may be performed to be nitrided to a depth of at least 10 mm 3.

상기 텅스텐층의 증착 이전에 상기 질소 리치(N rich) 질화금속층 상에 티타늄질화물을 포함하는 접착층(glue layer)을 증착하는 단계를 더 포함할 수 있다. The method may further include depositing an adhesive layer including titanium nitride on the N rich metal nitride layer prior to the deposition of the tungsten layer.

본 발명에 따르면, 불순물의 확산에 의한 실리콘 내에 도핑된 도펀트의 열화를 억제하여 접촉 저항을 개선할 수 있는 반도체 소자의 콘택 형성방법을 제시할 수 있다. According to the present invention, a method of forming a contact for a semiconductor device capable of improving contact resistance by suppressing deterioration of a dopant doped in silicon due to diffusion of impurities can be provided.

도 1은 종래의 반도체 소자의 콘택 형성방법을 보여주는 단면도이다.
도 2 및 도 3은 본 발명의 실시예들에 따른 반도체 소자의 콘택 형성방법을 보여주는 단면도들이다. 1 is a cross-sectional view illustrating a method for forming a contact of a conventional semiconductor device.
2 and 3 are cross-sectional views illustrating a method for forming a contact of a semiconductor device according to example embodiments.

도 2를 참조하면, 실리콘 기판(100) 상에 장벽 금속층(310, 320)을 증착한다. 장벽 금속층(310, 320)은 실리콘 기판(100)과 후속되는 금속층의 정션에서 장벽 높이(barrier height)를 낮게 유도하기 위해서 도입된다. 예컨대, 실리콘 기판(100) 상에 층간 절연층(200)을 형성하고, 층간 절연층(200)을 관통하는 콘택홀을 형성한다. 콘택홀의 바닥에 노출된 실리콘 기판(100) 표면 상에 티타늄(Ti)층 및 티타늄질화물(TiN)층을 증착한다. 이후에, 티타늄층을 실리사이드(silicide)화하여, 티타늄실리사이드(TiSi2)층(310)을 형성한다. 이때, 실리사이드화는 고온 열처리, 예컨대, 급속열처리(RTP: Rapid Thermal Process)와 같은 열 공정으로 수행된다. 티타늄실리사이드층(310)과 티타늄질화물층(320)은 장벽 금속층(310, 320)으로 이용되어, 후속되는 텅스텐층과 실리콘 간의 계면 정션에서 장벽의 높이를 낮춰주는 역할을 한다. 티타늄실리사이드층(310) 외에 텅스텐실리사이드(WSi2)층, 몰리브데늄실리사이드(MoSi2)층 또는 코발트실리사이드(CoSi2)층이 티타늄실리사이드층(310)과 같은 장벽 금속층으로 도입될 수 있다. Referring to FIG. 2, barrier metal layers 310 and 320 are deposited on the silicon substrate 100. Barrier metal layers 310 and 320 are introduced to induce a lower barrier height at the junction of the silicon substrate 100 and the subsequent metal layer. For example, an interlayer insulating layer 200 is formed on the silicon substrate 100, and a contact hole penetrating the interlayer insulating layer 200 is formed. A titanium (Ti) layer and a titanium nitride (TiN) layer are deposited on the surface of the silicon substrate 100 exposed at the bottom of the contact hole. Thereafter, the titanium layer is silicided to form a titanium silicide (TiSi 2 ) layer 310. At this time, the silicidation is carried out by a thermal process such as high temperature heat treatment, for example, Rapid Thermal Process (RTP). The titanium silicide layer 310 and the titanium nitride layer 320 are used as the barrier metal layers 310 and 320 to lower the height of the barrier at the interface junction between the tungsten layer and the silicon. In addition to the titanium silicide layer 310, a tungsten silicide (WSi 2 ) layer, a molybdenum silicide (MoSi 2 ) layer, or a cobalt silicide (CoSi 2 ) layer may be introduced into the barrier metal layer such as the titanium silicide layer 310.

장벽 금속층(310, 320)을 형성한 후, 기판(100)을 콘택을 위한 도전층, 예컨대, 텅스텐층(400)이 증착될 공정 챔버(chmaber)에 로딩(loading)하고 예열(preheating)한다. 이러한 예열 과정은 상온에서 후속될 고온 열처리, 즉, RTP가 수행될 온도, 예컨대, 750℃ 내지 850℃ 까지 램프 업(ramp up) 과정으로 대체되거나 또는 이러한 램프 업 과정에서 일정한 온도에서 대기시킴으로써 수행될 수 있다. 이러한 예열 과정에서 티타늄질화물층(320) 표면이 산화되어 티타늄산화물(TiO)이나 질화되지 않은 자유 티타늄(free Ti)이 유발될 수 있다. 이러한 예열 과정 이외에도, 티타늄질화물층(320)이 대기 중에 노출되거나 또는 자연 산화에 의해서, 이러한 자유 티타늄이나 티타늄산화물이 티타늄질화물층(320) 표면에 잔류할 수 있다. After the barrier metal layers 310 and 320 are formed, the substrate 100 is loaded and preheated into a process chamber in which a conductive layer for contact, for example, a tungsten layer 400, is to be deposited. This preheating process may be carried out by a high temperature heat treatment to be followed at room temperature, i.e. by ramping up to a temperature at which the RTP is to be carried out, e. Can be. During this preheating process, the surface of the titanium nitride layer 320 is oxidized to cause titanium oxide (TiO) or unnitrided free titanium. In addition to the preheating process, the titanium nitride layer 320 may be exposed to the air or naturally oxidized, such that free titanium or titanium oxide may remain on the surface of the titanium nitride layer 320.

이러한 티타늄이나 티타늄산화물이 존재하는 상태에서 텅스텐층을 직접적으로 증착할 경우, 텅스텐층의 증착에 사용되는 육불화텅스텐 가스로부터 제공되는 이온 또는 원자, 분자 상태의 불소(F)와 같은 불순물이 이러한 티타늄이나 티타늄산화물에 물리적 또는 화학적으로 흡착되어 텅스텐층과 티타늄질화물층의 계면에 잔류할 수 있다. 잔류된 불소는 후속 열공정에서 하부 기판(100)으로 이동되어, 기판(100) 내에 도핑되어 있는 보론 도펀트와 반응하여 실질적으로 보론 도펀트의 농도를 저하 또는 도펀트 프로파일(profile)을 열화시키는 문제를 야기할 수 있다. When the tungsten layer is deposited directly in the presence of such titanium or titanium oxide, impurities such as ions or atoms provided from tungsten hexafluoride gas used for the deposition of the tungsten layer, or fluorine (F) in the molecular state, It may be physically or chemically adsorbed to the titanium oxide and remain at the interface between the tungsten layer and the titanium nitride layer. The remaining fluorine is transferred to the lower substrate 100 in a subsequent thermal process, causing the problem of reacting with the boron dopant doped in the substrate 100 to substantially lower the concentration of the boron dopant or degrade the dopant profile. can do.

이를 유효하게 억제하기 위해서, 티타늄질화물층(320) 표면에 질화 처리를 사전처리(pretreatment)로 수행된다. 예컨대, 공정 챔버의 압력을 2 torr 내지 6 torr 압력로 유지하며, 질소 가스(N2) 또는 암모니아 가스(NH3)를 공정 챔버 내에 1 sccm 내지 2000 sccm 흐름량으로 제공하며 5초 내지 10초 RTP 처리한다. 이때, RTP 온도는 750℃ 내지 850℃ 온도로 설정한다. 이러한 RPT에 의해서, 티타늄질화물층(320) 표면에 유발된 티타늄(Ti) 및 티타늄산화물(TiO)은 질화되고, 표면층에의 질소 농도는 과포화되어 질소가 과다하게 함유된 질소 리치 티타늄질화물(N-rich TiN)층(330)이 형성된다. 이때, RTP 시간을 5초 내지 10초 정도 유지함으로써, 티타늄질화물층(320)의 표면층이 적어도 10Å 깊이로 질화되게 유도하여, 이러한 질소 리치 티타늄질화물층(330)이 적어도 10Å 정도 두께 형성되도록 한다. In order to effectively suppress this, nitriding treatment is performed on the surface of the titanium nitride layer 320 by pretreatment. For example, the pressure of the process chamber is maintained at a pressure of 2 to 6 torr, and nitrogen gas (N 2 ) or ammonia gas (NH 3 ) is provided in the process chamber at a flow rate of 1 sccm to 2000 sccm and 5 seconds to 10 seconds RTP treatment. do. At this time, the RTP temperature is set to a temperature of 750 ℃ to 850 ℃. By this RPT, titanium (Ti) and titanium oxide (TiO) induced on the surface of the titanium nitride layer 320 are nitrided, and the nitrogen concentration on the surface layer is supersaturated, so that nitrogen-rich titanium nitride (N−) containing excessively nitrogen is contained. rich TiN) layer 330 is formed. At this time, by maintaining the RTP time for about 5 seconds to 10 seconds, the surface layer of the titanium nitride layer 320 is nitrided to a depth of at least 10Å, so that the nitrogen-rich titanium nitride layer 330 is formed to be at least 10 적어도 thickness.

자유 티타늄이나 티타늄 산화물이 티타늄질화물로 환원되고, 질소 함유량이 하부의 티타늄질화물층(320) 보다 높아짐에 따라, 질소 리치 티타늄질화물층(330)은 하부의 티타늄질화물층(320)에 비해 더 치밀한 막질이게 된다. 따라서, 질소 리치 티타늄질화물층(330)은 후속되는 텅스텐층(400) 증착 시 텅스텐 소스인 육불화텅스텐 가스의 침투(attack)에 대해 강화된 내성을 가질 수 있어, 후속 열 공정에서 불소의 확산을 억제시킬 수 있다. 또한, 질소 리치 티타늄질화물층(330)은 상대적으로 질소 농도가 높으므로, 텅스텐층(400)과의 계면에 존재할 수 있는 불순물들, 예컨대, 산소 또는 불소에 비해 상대적으로 질소 농도를 높이는 효과를 유도할 수 있다. 질소 농도가 상대적으로 높아지는 것은 결국 불소 농도를 상대적으로 낮추는 것이므로, 후속 열 공정에서의 불소의 하부 기판(100)으로의 확산을 억제시키는 효과를 유도할 수 있다. 이에 따라, 기판(100)에의 보론 도펀트의 열화를 억제하여 콘택의 접촉 저항을 개선하는 효과를 구현할 수 있다. As free titanium or titanium oxide is reduced to titanium nitride and the nitrogen content is higher than the lower titanium nitride layer 320, the nitrogen-rich titanium nitride layer 330 is more dense than the lower titanium nitride layer 320. This will be. Thus, the nitrogen rich titanium nitride layer 330 may have enhanced resistance to the attack of tungsten hexafluoride gas, which is a tungsten source, upon subsequent deposition of the tungsten layer 400, thereby preventing the diffusion of fluorine in subsequent thermal processes. Can be suppressed. In addition, since the nitrogen-rich titanium nitride layer 330 has a relatively high nitrogen concentration, the nitrogen-rich titanium nitride layer 330 has an effect of increasing the nitrogen concentration relative to impurities, such as oxygen or fluorine, which may exist at the interface with the tungsten layer 400. can do. Since the relatively high nitrogen concentration eventually lowers the fluorine concentration, it may induce an effect of suppressing diffusion of fluorine into the lower substrate 100 in a subsequent thermal process. Accordingly, the degradation of the boron dopant on the substrate 100 may be suppressed to improve the contact resistance of the contact.

질화 처리를 수행한 후, 진공 단절없이 인 시튜(in-situ)로 텅스텐층(400)을 증착한다. 이때, RTP가 수행된 공정 챔버외에 다른 공정 챔버에서 텅스텐층(400)의 증착이 이루어질 수 있지만, 챔버 간 이동 중에 진공 단절을 배제하여 인 시튜 텅스텐 증착이 이루어지도록 한다. 인 시튜로 텅스텐층(400)이 증착되므로, 질소 리치 티타늄질화물층(330) 표면에 자유 티타늄이나 티타늄산화물이 재발생되는 것을 유효하게 억제할 수 있어, 불소의 계면에의 흡착 및 잔류를 유효하게 억제할 수 있다. 텅스텐층(400)과 질소 리치 티타늄질화물층(330)의 계면에 불소가 잔류하는 것을 억제할 수 있어, 불소의 확산 또한 유효하게 억제할 수 있다. 텅스텐층(400)의 증착은 콘택홀 채움 특성의 개선을 위해서 화학기상증착(CVD) 과정으로 수행된다. After performing the nitriding treatment, the tungsten layer 400 is deposited in-situ without vacuum disconnection. In this case, the deposition of the tungsten layer 400 may be performed in a process chamber other than the process chamber in which the RTP is performed, but in-situ tungsten deposition may be performed by excluding vacuum disconnection during the inter-chamber movement. Since the tungsten layer 400 is deposited in situ, it is possible to effectively suppress the regeneration of free titanium or titanium oxide on the surface of the nitrogen-rich titanium nitride layer 330, thereby effectively suppressing the adsorption and retention of fluorine at the interface. can do. The remaining of fluorine at the interface between the tungsten layer 400 and the nitrogen rich titanium nitride layer 330 can be suppressed, and the diffusion of fluorine can also be effectively suppressed. The deposition of the tungsten layer 400 is performed by chemical vapor deposition (CVD) to improve contact hole filling properties.

도 3을 참조하면, 텅스텐층(400)을 증착하기 이전에 질소 리치 티타늄질화물층(330) 상에 제2의 티타늄질화물층(340)을 접착층(glue layer)으로 증착하는 과정을 더 수행할 수 있다. 제2의 티타늄질화물층(340)은 하부의 제1의 티타늄질화물층(320)이 장벽 금속층으로 역할하는 데 비해, 텅스텐층(400)의 증착 특성을 개선하여 콘택홀 채움 특성을 개선하는 접착층으로 도입될 수 있다. Referring to FIG. 3, before depositing the tungsten layer 400, a process of depositing the second titanium nitride layer 340 as a glue layer on the nitrogen rich titanium nitride layer 330 may be further performed. have. The second titanium nitride layer 340 is an adhesive layer that improves contact hole filling properties by improving the deposition characteristics of the tungsten layer 400, while the first titanium nitride layer 320 serves as a barrier metal layer. Can be introduced.

하부의 제1의 티타늄질화물층(320)에는 티타늄실리사이드층(310)의 형성을 위한 열 공정 시 유발될 수 있는 마이크로 크랙(micro crack)을 보유할 수 있다. 이러한 마이크로 크랙은 제2의 티타늄질화물층(340) 증착 시 사용되는 사염화티타늄 가스(TiCl4)로부터 제공되는 염소를 포획(trap)하는 위치로 작용할 수 있어, 이러한 마이크로 크랙을 보상 보완하게 질화 처리를 수행한다. 이러한 질화 처리에 의해서 표면층으로 형성되는 질소 리치 티타늄질화물층(330)은, 마이크로 크랙을 완화시키고 또한 크랙을 채워 보상하게 된다. 이에 따라, 후속되는 제2의 티타늄질화물층(340) 증착 시 염소가 이러한 마이크로 크랙에 잔류하는 것을 유효하게 억제할 수 있어, 잔류하는 염소가 하부의 기판(100)으로 확산하여 보론 도펀트의 농도 프로파일을 열화시키는 것을 억제할 수 있다. 즉, 염소 확산에 대한 내성을 증가시켜 콘택의 접촉 저항 증가를 억제시킬 수 있다. The lower first titanium nitride layer 320 may have a micro crack that may be caused during a thermal process for forming the titanium silicide layer 310. The microcracks may serve as a position for trapping chlorine provided from titanium tetrachloride gas (TiCl 4 ) used in the deposition of the second titanium nitride layer 340, thereby performing nitriding treatment to compensate for the microcracks. Perform. The nitrogen-rich titanium nitride layer 330 formed as a surface layer by such a nitriding treatment mitigates micro cracks and fills cracks to compensate. Accordingly, it is possible to effectively suppress the remaining of chlorine in such micro cracks during the subsequent deposition of the second titanium nitride layer 340, so that the remaining chlorine diffuses into the lower substrate 100, thereby concentrating the concentration profile of the boron dopant. It can suppress deterioration. That is, the resistance to chlorine diffusion can be increased to suppress an increase in contact resistance of the contact.

접착층으로 제2의 티타늄질화물층(340)의 증착은 질화 처리와 인 시튜로 수행되며, 사염화티타늄 가스와 암모니아 가스를 제공하여 티타늄질화물의 증착 반응을 유도한다. 이후에, 텅스텐층(400)을 인 시튜로 증착하여 콘택을 형성한다. The deposition of the second titanium nitride layer 340 as an adhesive layer is performed in situ with the nitriding treatment, and provides titanium tetrachloride gas and ammonia gas to induce the deposition reaction of titanium nitride. Thereafter, the tungsten layer 400 is deposited in situ to form a contact.

상술한 바와 같은 본 발명의 실시예들은, 암모니아 가스 또는 질소 가스를 이용한 질화 처리를 사전처리로 수행함으로써, 티타늄질화물층의 계면에 잔류할 수 있는 자유 티타늄 원자(free Ti atoms) 및 티타늄 산화물(TiO)를 티타늄질화물(TiN)로 개질하여, 전체 막질을 개선할 수 있다. 즉, TiN층과 텅스텐층의 계면에 질소 리치 티타늄질화물층을 더 형성할 수 있다. 이에 따라, 티타늄질화물층에 실리사이드 형성 시 유발될 수 있는 마이크로 크랙을 실질적으로 제거할 수 있으며, 티타늄질화물층과 텅스텐층 계면의 불순물들에서 N의 농도를 상대적으로 증가시켜 다른 불순물인 염소 또는 불소의 상대적 농도를 감소시킬 수 있다. 또한, 티타늄질화물층의 막질 개선을 구현하여 염소 또는 불소와 같은 불순물에 대한 확산 내성을 증가시킬 수 있다. 이에 따라, 텅스텐층의 증착 시 텅스텐 소스인 육불화텅스텐 가스(WF6)의 공급량을 증가시킬 수 있어, 텅스텐층의 매립 속도를 증가시킬 수 있다. Embodiments of the present invention as described above, by performing a nitriding treatment using ammonia gas or nitrogen gas as a pre-treatment, free titanium atoms and titanium oxide (TiO) that can remain at the interface of the titanium nitride layer ) Can be modified with titanium nitride (TiN) to improve the overall film quality. That is, the nitrogen rich titanium nitride layer may be further formed at the interface between the TiN layer and the tungsten layer. Accordingly, it is possible to substantially eliminate the micro cracks that may be caused when silicide is formed in the titanium nitride layer, and the concentration of N in the impurities of the titanium nitride layer and the tungsten layer interface is increased relatively to the other impurities such as chlorine or fluorine. Relative concentrations can be reduced. In addition, it is possible to improve the film quality of the titanium nitride layer to increase the diffusion resistance to impurities such as chlorine or fluorine. Accordingly, when the tungsten layer is deposited, the supply amount of tungsten hexafluoride gas (WF 6 ), which is a tungsten source, may be increased, thereby increasing the embedding speed of the tungsten layer.

100...실리콘 기판 310...티타늄실리사이드층
320...제1티타늄질화물층 330...질소 리치 티타늄질화물층
340...제2티타늄질화물층 700...텅스텐층. 100 ... silicon substrate 310 ... titanium silicide layer
320 first titanium nitride layer 330 nitrogen rich titanium nitride layer
340... Second titanium nitride layer 700 .. tungsten layer.

Claims (6)

실리콘 기판 상에 장벽 금속층을 증착하는 단계;
상기 장벽 금속층 표면에 질화 처리를 수행하여 질소 리치(N rich) 질화금속층을 형성하는 단계;
상기 질화 처리와 인 시튜(in situ)로 텅스텐(W)층을 증착하는 단계를 포함하는 반도체 소자의 콘택 형성방법. Depositing a barrier metal layer on the silicon substrate;
Performing a nitriding treatment on the barrier metal layer to form an N rich metal nitride layer;
And depositing a tungsten (W) layer in situ with the nitriding treatment. 제1항에 있어서,
상기 장벽 금속층은
상기 실리콘 기판 상에 티타늄(Ti)층 및 티타늄질화물(TiN)층을 증착하는 단계; 및
상기 티타늄층을 실리사이드(silicide)화시키는 단계를 포함하고,
상기 질화 처리는 상기 티타늄질화물(TiN)층 표면에 잔류하는 티타늄(Ti) 및 티타늄산화물(TiO)을 티타늄질화물(TiN)로 질화시키는 반도체 소자의 콘택 형성방법. The method of claim 1,
The barrier metal layer
Depositing a titanium (Ti) layer and a titanium nitride (TiN) layer on the silicon substrate; And
Silicideing the titanium layer;
The nitriding treatment is a method for forming a contact of a semiconductor device to nitride the titanium (Ti) and titanium oxide (TiO) remaining on the surface of the titanium nitride (TiN) layer with titanium nitride (TiN). 제2항에 있어서,
상기 질소 리치 장벽 금속층은
상기 티타늄질화물(TiN)층에 비해 상기 질소의 농도가 더 높은 질소 리치 티타늄질화물층을 포함하는 반도체 소자의 콘택 형성방법. The method of claim 2,
The nitrogen rich barrier metal layer is
And a nitrogen rich titanium nitride layer having a higher concentration of nitrogen than the titanium nitride (TiN) layer. 제2항에 있어서,
상기 질화 처리는
상기 티타늄질화물층 표면을 예열하는 단계; 및
상기 티타늄질화물층 표면에 질소 가스 또는 암모니아 가스 분위기를 제공하고, 750℃ 내지 850℃ 온도에서 고온 처리하여 상기 예열 시 상기 티타늄질화물층 표면의 산화에 의해 유발되는 상기 티타늄(Ti) 및 티타늄산화물(TiO)을 질화시키는 단계를 포함하는 반도체 소자의 콘택 형성방법. The method of claim 2,
The nitriding treatment is
Preheating the titanium nitride layer surface; And
Providing a nitrogen gas or ammonia gas atmosphere on the surface of the titanium nitride layer, and treating it at a high temperature at a temperature of 750 ° C. to 850 ° C., the titanium (Ti) and titanium oxide (TiO) caused by oxidation of the surface of the titanium nitride layer during preheating. Contact forming method of a semiconductor device comprising nitriding). 제4항에 있어서,
상기 고온 처리는
상기 질소 가스 또는 암모니아 가스를 2 torr 내지 6 torr 압력의 공정 챔버(chamber) 내에 1 sccm 내지 2000 sccm 흐름량으로 제공하며 5초 내지 10초 처리하여, 상기 티타늄질화물층의 표면층이 적어도 10Å 깊이로 질화되게 수행되는 반도체 소자의 콘택 형성방법. The method of claim 4, wherein
The high temperature treatment
The nitrogen gas or ammonia gas was provided in a process chamber at a pressure of 2 torr to 6 torr at a flow rate of 1 sccm to 2000 sccm, and treated for 5 to 10 seconds to allow the surface layer of the titanium nitride layer to be nitrided to a depth of at least 10 μs. A method for forming a contact of a semiconductor device performed. 제1항에 있어서,
상기 텅스텐층의 증착 이전에
상기 질소 리치(N rich) 질화금속층 상에 티타늄질화물을 포함하는 접착층(glue layer)을 증착하는 단계를 더 포함하는 반도체 소자의 콘택 형성방법. The method of claim 1,
Prior to deposition of the tungsten layer
And depositing an adhesive layer containing titanium nitride on the nitrogen rich metal nitride layer.
KR1020100051277A 2010-05-31 2010-05-31 Method for forming contact of semiconductor device KR20110131703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100051277A KR20110131703A (en) 2010-05-31 2010-05-31 Method for forming contact of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051277A KR20110131703A (en) 2010-05-31 2010-05-31 Method for forming contact of semiconductor device

Publications (1)

Publication Number Publication Date
KR20110131703A true KR20110131703A (en) 2011-12-07

Family

ID=45500034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051277A KR20110131703A (en) 2010-05-31 2010-05-31 Method for forming contact of semiconductor device

Country Status (1)

Country Link
KR (1) KR20110131703A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134856B2 (en) 2015-09-15 2018-11-20 Samsung Electronics Co., Ltd. Semiconductor device including contact plug and method of manufacturing the same
WO2022066419A1 (en) * 2020-09-24 2022-03-31 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties
US11552179B2 (en) 2019-10-02 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134856B2 (en) 2015-09-15 2018-11-20 Samsung Electronics Co., Ltd. Semiconductor device including contact plug and method of manufacturing the same
US11552179B2 (en) 2019-10-02 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor device
WO2022066419A1 (en) * 2020-09-24 2022-03-31 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties

Similar Documents

Publication Publication Date Title
KR101990051B1 (en) Semiconductor device with fluorine free tungsten barrier layer and method for fabricating the same
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US20080213997A1 (en) Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
JP2000208510A (en) Oxide nitride gate dielectric body and forming the same
JP4987189B2 (en) Process for forming a semiconductor device
JP4819566B2 (en) Semiconductor device and manufacturing method thereof
JP2007042884A (en) Deposition method and apparatus therefor
JP2007053392A (en) Method of manufacturing mis field effect transistor and method of manufacturing semiconductor memory device
KR20110131703A (en) Method for forming contact of semiconductor device
JP2023548256A (en) Method and apparatus for low resistance and low stress tungsten gap filling
JP4477981B2 (en) Manufacturing method of semiconductor device
US7842609B2 (en) Method for manufacturing semiconductor device
JP3801923B2 (en) Method for forming tungsten silicide
KR100846391B1 (en) Method for fabricating WSix gate in semiconductor device
KR20000004346A (en) Semiconductor device and method for manufacturing the same
KR100604672B1 (en) CAPACITOR WITH HfN AND METHOD FOR FABRICATING THE SAME
KR20050070319A (en) Fabricating method of bit line contact in semiconductor device
US7528435B2 (en) Semiconductor constructions
KR20100112888A (en) Method of manufacturing semiconductor device
KR20080059766A (en) Gate dielectric layer of semiconductor device and method for forming the same
KR100564433B1 (en) Method for forming capacitor of the semiconductor device
KR100891519B1 (en) Method for forming metal line of semiconductor device
CN104409340A (en) Method for forming self-aligned metal silicide
KR20080020092A (en) Method of fabricating the metal contact in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid