JP2007042884A - Deposition method and apparatus therefor - Google Patents

Deposition method and apparatus therefor Download PDF

Info

Publication number
JP2007042884A
JP2007042884A JP2005225709A JP2005225709A JP2007042884A JP 2007042884 A JP2007042884 A JP 2007042884A JP 2005225709 A JP2005225709 A JP 2005225709A JP 2005225709 A JP2005225709 A JP 2005225709A JP 2007042884 A JP2007042884 A JP 2007042884A
Authority
JP
Japan
Prior art keywords
gas
film
teos
gate electrodes
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005225709A
Other languages
Japanese (ja)
Other versions
JP2007042884A5 (en
JP4624207B2 (en
Inventor
Kazuhide Hasebe
一秀 長谷部
Mitsuhiro Okada
充弘 岡田
Saiko Kin
採虎 金
Atsushi Ogawa
淳 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005225709A priority Critical patent/JP4624207B2/en
Publication of JP2007042884A publication Critical patent/JP2007042884A/en
Publication of JP2007042884A5 publication Critical patent/JP2007042884A5/ja
Application granted granted Critical
Publication of JP4624207B2 publication Critical patent/JP4624207B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a silicon oxide film having improved coverage properties and large resistance against a chemical liquid containing fluorine at a low deposition temperature. <P>SOLUTION: A workpiece is placed in a treatment container; TEOS gas, oxygen gas, and hydrogen gas are introduced into the treatment container; and the inside of the treatment container is heated at temperature that is lower than the decomposition temperature of the TEOS gas under a decompressed atmosphere, thus forming a silicon oxide film on the workpiece. The decomposition of the TEOS gas in a vapor phase is restrained for adsorbing on the workpiece. The hydrogen gas and oxygen gas generate hydroxyl group active species and oxygen active species on the workpiece, the TEOS adsorbed by the workpiece is decomposed by the active species, and a silicon oxide film is formed on the workpiece. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば層間絶縁膜として用いられるシリコン酸化膜の成膜方法及び成膜装置に関するものである。   The present invention relates to a method and apparatus for forming a silicon oxide film used as, for example, an interlayer insulating film.

MOSFETトランジスタでは、ソース領域とドレイン領域との間のゲート絶縁膜上にゲート電極が形成され、このゲート電極により、ソースードレイン領域間に流れる電流が制御される。前記ゲート電極としては、低抵抗化を図るために金属製のゲート電極が主流になりつつあり、本発明者らは、図6に示すように、ポリシリコン層10と、窒化タングステン(WN)層11と、タングステン(W)層12とを下側からこの順番で積層した金属製ゲート電極1A,1Bを用いることを検討している。なお図中18はゲート絶縁膜である。   In a MOSFET transistor, a gate electrode is formed on a gate insulating film between a source region and a drain region, and a current flowing between the source and drain regions is controlled by the gate electrode. As the gate electrode, a metal gate electrode is becoming mainstream in order to reduce the resistance. As shown in FIG. 6, the present inventors have made a polysilicon layer 10 and a tungsten nitride (WN) layer. 11 and the tungsten (W) layer 12 are examined from the lower side in this order. In the figure, 18 is a gate insulating film.

ところでMOSFETトランジスタでは、ゲート電極1A,1Bを形成した後、これらゲート電極1A,1B間に層間絶縁膜13を形成しているが、近年のデバイスの微細化や高集積化に伴い、これらゲート電極1A,1B間の凹部14のアスペクト比が例えば4以上と大きくなっている。このようなアスペクト比の高いゲート電極1A,1B間の凹部14を埋め込むための層間絶縁膜13としては従来よりBPSG膜が広く用いられている。このBPSG膜は、ボロン(B)及びリン(P)がドープされたシリケートガラス膜である。   By the way, in the MOSFET transistor, after forming the gate electrodes 1A and 1B, the interlayer insulating film 13 is formed between the gate electrodes 1A and 1B. With the recent miniaturization and high integration of devices, these gate electrodes are formed. The aspect ratio of the recess 14 between 1A and 1B is as large as 4 or more, for example. As the interlayer insulating film 13 for embedding the recess 14 between the gate electrodes 1A and 1B having such a high aspect ratio, a BPSG film has been widely used. This BPSG film is a silicate glass film doped with boron (B) and phosphorus (P).

しかしながらこのBPSG膜13は、成膜温度は600℃程度であるが、前記ゲート電極1A,1B間の凹部14にメルティングさせて埋め込むために850℃程度の高温で処理を行うことが必要であり、この処理時に金属製のゲート電極1A,1Bが高温に晒されると、形成されたMOSFETトランジスタの全体の抵抗が大きくなるという問題がある。   However, the BPSG film 13 has a film forming temperature of about 600 ° C., but it needs to be processed at a high temperature of about 850 ° C. in order to melt and fill the recess 14 between the gate electrodes 1A and 1B. When the metal gate electrodes 1A and 1B are exposed to a high temperature during this process, there is a problem that the overall resistance of the formed MOSFET transistor increases.

この理由については、前記ゲート電極1A,1Bでは、WN層11は抵抗が大きいので、それ程厚くできず、このため前記WN層11は厚さ5nm程度と薄くせざるを得ないが、このように薄いとゲート電極1A,1Bが高温に晒されたときに、このWN層11のWとポリシリコン層10とが反応してしまい、これにより抵抗の高いWSiが生成されてしまうためと推察される。   For this reason, in the gate electrodes 1A and 1B, since the resistance of the WN layer 11 is large, the WN layer 11 cannot be made so thick. For this reason, the WN layer 11 must be made as thin as about 5 nm. If the gate electrodes 1A and 1B are thin, the W of the WN layer 11 reacts with the polysilicon layer 10 when the gate electrodes 1A and 1B are exposed to a high temperature, so that it is assumed that WSi having a high resistance is generated. .

そこで、前記層間絶縁膜13をより低温で形成するために、BPSG膜の代わりとして、原料ガスとして有機シラン系のガス例えばTEOS(テトラエチルオルソシリケート)ガスと、アミノシラン系のガス例えばビスターシャルブチルアミノシランガスとを用いて化学気相成長法(CVD法)によりSiO2膜を形成することも検討したが、このプロセスでの成膜温度は680℃であって、低温化が不十分である上、この手法により形成されたSiO2膜は、図7(a)に示すボイド15や、図7(b)に示すシーム16等の空隙が形成されやすいという問題がある。図7中17はシリコン基板である。   Therefore, in order to form the interlayer insulating film 13 at a lower temperature, instead of the BPSG film, an organic silane-based gas such as TEOS (tetraethylorthosilicate) gas and an aminosilane-based gas such as a Vista butylaminosilane gas are used as a source gas. However, the film forming temperature in this process is 680 ° C., and the temperature is not sufficiently lowered. The SiO2 film formed by the method has a problem that voids such as the void 15 shown in FIG. 7A and the seam 16 shown in FIG. In FIG. 7, reference numeral 17 denotes a silicon substrate.

この理由については、このCVDプロセスは、TEOSガスを気相中で分解して、SiO2をゲート電極1A,1B間の凹部14に埋め込むものであるが、例えば図8(a)に示すように、気相中にて発生したTEOSガスの分解物18はゲート電極1A,1B上に降り積もるように付着するため、図8(b)に示すように、ゲート電極1A,1Bの上面や、これらの間の凹部14の底部には付着しやすいが、ゲート電極1A,1Bの側面には付着しにくい。このため図8(b),(c)に示すように、2つのゲート電極1A,1Bの上面の膜厚は大きく、側面の膜厚は小さくなってしまうので、上面からせり出したようにSiO2が付着しやすく、結果として図8(d)に示すように、2つのゲート電極間1A,1Bにボイド15が形成されてしまうためと推察される。   For this reason, this CVD process decomposes TEOS gas in the gas phase and embeds SiO2 in the recess 14 between the gate electrodes 1A and 1B. For example, as shown in FIG. Since the decomposition product 18 of the TEOS gas generated in the gas phase is deposited on the gate electrodes 1A and 1B so as to be deposited, as shown in FIG. 8B, the upper surfaces of the gate electrodes 1A and 1B, or between them, However, it is difficult to adhere to the side surfaces of the gate electrodes 1A and 1B. For this reason, as shown in FIGS. 8B and 8C, the thickness of the upper surface of the two gate electrodes 1A and 1B is large and the thickness of the side surface is small, so that SiO2 protrudes from the upper surface. This is presumably because the void 15 is formed between the two gate electrodes 1A and 1B as shown in FIG.

また仮にゲート電極間1A,1Bの凹部14にボイド15を形成せずにSiO2膜を埋め込んだ場合であっても、このSiO2膜の形成後に、SiO2膜が埋め込まれた凹部14のソース電極とドレイン電極の上部にコンタクトホールと呼ばれる貫通孔を形成し、フッ酸(HF)にて当該ホールの底面を洗浄する工程を行なう際に、この工程にて使用したフッ酸がコンタクトホールから染み出し、これによりこのフッ酸によって凹部14の中央部付近においてSiO2膜がエッチングされて、シーム16と呼ばれる空隙が形成されてしまう。   Even if the SiO2 film is embedded without forming the void 15 in the recess 14 between the gate electrodes 1A and 1B, the source electrode and drain of the recess 14 embedded with the SiO2 film are formed after the formation of the SiO2 film. When a through hole called a contact hole is formed in the upper part of the electrode and the bottom surface of the hole is washed with hydrofluoric acid (HF), the hydrofluoric acid used in this step oozes out from the contact hole. As a result, the SiO 2 film is etched in the vicinity of the central portion of the recess 14 by the hydrofluoric acid, and a void called a seam 16 is formed.

ここでTEOSガスを用いたCVDプロセスでは、SiO2生成とアルコール等の不純物の脱離が同時に起こってSiO2が成膜されていくが、SiO2膜は既述のようにゲート電極1A,1B間の凹部14に対して、この凹部14の両側(夫々のゲート電極1A,1Bの側壁側)から凹部14の中央に向かって順に埋め込まれていくので、最後の埋め込みの瞬間は、凹部14の両側から形成されたSiO2膜の壁が両側から閉じる状態となり、不純物が抜け出して行きにくい。このためこの部分については膜が不純物を含む状態であって脆いので、前記フッ酸がアタックしやすくなり、結果としてフッ酸によりエッチングされてシーム16が形成してしまうものと考えられる。   Here, in the CVD process using the TEOS gas, SiO2 formation and desorption of impurities such as alcohol occur at the same time to form SiO2, but the SiO2 film has a concave portion between the gate electrodes 1A and 1B as described above. 14 is embedded sequentially from both sides of the recess 14 (on the side walls of the gate electrodes 1A and 1B) toward the center of the recess 14, so that the last embedding instant is formed from both sides of the recess 14. The wall of the SiO2 film is closed from both sides, and impurities are difficult to escape. For this reason, since this portion is in a state containing an impurity and is brittle, the hydrofluoric acid is likely to attack, and as a result, it is considered that the seam 16 is formed by etching with hydrofluoric acid.

ここで層間絶縁膜の形成方法としては、原料ガスとしてTEOSガスとO3(オゾン)ガスとを用いて、2.66kPa(20Torr)未満の圧力、300℃以上500℃未満の温度でCVD処理を行う技術(特許文献1)や、TEOSガスと、オゾン含有酸素ガス(O3含有O2ガス)と、O2と組み合わせてH2Oを生成するガス例えばH2O2ガス等を用い、圧力1.33Pa(10Torr)、成膜温度200℃の処理条件でプラズマCVD処理を行う技術(特許文献2)等の種々の特許文献が存在する。   Here, as a method for forming an interlayer insulating film, a CVD process is performed at a pressure of less than 2.66 kPa (20 Torr) and a temperature of 300 ° C. or more and less than 500 ° C. using TEOS gas and O 3 (ozone) gas as source gases. Using a technique (Patent Document 1), a TEOS gas, an ozone-containing oxygen gas (O3-containing O2 gas), and a gas that generates H2O in combination with O2, such as H2O2 gas, a pressure of 1.33 Pa (10 Torr) is used. There are various patent documents such as a technique (Patent Document 2) for performing a plasma CVD process under a process condition of a temperature of 200 ° C.

しかしながら特許文献1の技術は、当該文献1中にもTEOS含有ガスとO3含有ガスが気相中で反応しやすいと記載されるように、気相中にてTEOSを分解してCVD処理を行なうものであるので、結局図8に示すメカニズムにて成膜が進行し、アスペクト比が4以上の高アスペクト比のゲート電極1A,1B間を、ボイド15やシーム16を形成せずに埋め込むには不十分である。   However, the technique of Patent Document 1 performs the CVD process by decomposing TEOS in the gas phase as described in the document 1 that the TEOS-containing gas and the O 3 -containing gas easily react in the gas phase. Therefore, in the end, the film formation proceeds by the mechanism shown in FIG. 8 and the gap between the high aspect ratio gate electrodes 1A and 1B having an aspect ratio of 4 or more is embedded without forming the void 15 or the seam 16. It is insufficient.

また特許文献2の技術は、プラズマCVDであって、TEOSガスとO3含有O2ガスとH2O2ガスとはプラズマにより分解されるので、この場合においても結局気相中にてTEOSを分解して成膜を行なっており、このため図8に示すメカニズムにて成膜が進行し、高アスペクト比のゲート電極1A,1B間を、ボイド15やシーム16を形成せずに埋め込むには不十分である。   The technique of Patent Document 2 is plasma CVD, in which TEOS gas, O3-containing O2 gas, and H2 O2 gas are decomposed by plasma. Even in this case, TEOS is eventually decomposed in the gas phase to form a film. For this reason, film formation proceeds by the mechanism shown in FIG. 8, which is insufficient for embedding between the high aspect ratio gate electrodes 1A and 1B without forming the void 15 or the seam 16.

そこで、集積回路の多層配線構造のゲート電極1A,1Bが形成された層の層間絶縁膜13として、ゲート電極1A,1Bへの悪影響を抑制するために例えば500℃以下の低い温度で成膜することができ、ゲート電極1A,1B間の高アスペクト比の凹部14を隙間なく埋め込めるようにカバレッジが良好であり、さらにフッ酸等のフッ素(F)を含む薬液に対して耐性が十分にあるという要請を満足する層間絶縁膜の開発が求められている。   Therefore, the interlayer insulating film 13 in the layer in which the gate electrodes 1A and 1B of the multilayer wiring structure of the integrated circuit are formed is formed at a low temperature of, for example, 500 ° C. or lower in order to suppress adverse effects on the gate electrodes 1A and 1B. The coverage is good so that the recess 14 having a high aspect ratio between the gate electrodes 1A and 1B can be filled without any gaps, and is sufficiently resistant to a chemical solution containing fluorine (F) such as hydrofluoric acid. The development of an interlayer insulating film that satisfies this requirement is required.

特許第3254294号Japanese Patent No. 3254294 特開平6−168930号公報JP-A-6-168930

本発明は、このような事情の下になされたものであり、その目的は、低い成膜温度で、カバレッジ性が良好なシリコン酸化膜を形成することができる技術を提供することにある。   The present invention has been made under such circumstances, and an object of the present invention is to provide a technique capable of forming a silicon oxide film with good coverage at a low film formation temperature.

このため本発明の成膜方法は、処理容器内に被処理体を載置する工程と、
前記処理容器内にシリコンを含む成膜ガスと、酸化性ガスと、還元性ガスとを導入すると共に、この処理容器内を減圧雰囲気に設定する工程と、
前記処理容器内を成膜ガスの分解温度よりも低い温度で加熱することにより、酸化性ガス及び還元性ガスにより発生した水酸基活性種及び酸素活性種を用いて、前記被処理体の上にシリコン酸化膜を形成する工程と、を含むことを特徴とする。ここで前記シリコンを含む成膜ガスとしては有機系シリコンソースの蒸気を用いることができる。
For this reason, the film forming method of the present invention includes a step of placing an object to be processed in a processing container,
Introducing a film-forming gas containing silicon, an oxidizing gas, and a reducing gas into the processing container, and setting the inside of the processing container in a reduced-pressure atmosphere;
By heating the inside of the processing vessel at a temperature lower than the decomposition temperature of the film forming gas, the hydroxyl group active species and the oxygen active species generated by the oxidizing gas and the reducing gas are used to form silicon on the object to be processed. And a step of forming an oxide film. Here, as a film forming gas containing silicon, vapor of an organic silicon source can be used.

また前記被処理体は例えば複数のゲート電極が形成されたものであり、前記シリコン酸化膜は、例えばこれらゲート電極間を埋め込むように、ゲート電極の上に形成される層間絶縁膜として用いることができる。   Further, the object to be processed is formed, for example, with a plurality of gate electrodes, and the silicon oxide film is used as an interlayer insulating film formed on the gate electrodes so as to embed between the gate electrodes, for example. it can.

また本発明の成膜装置は、内部に被処理体が載置される処理容器と、
前記処理容器内を減圧雰囲気に設定する圧力調整手段と、
前記処理容器内を加熱するための加熱手段と、
前記処理容器内にシリコンを含む成膜ガスを供給するための成膜ガス供給路と、
前記処理容器内に酸化性ガスを供給するための酸化性ガス供給路と、
前記処理容器内に還元性ガスを供給するための還元性ガス供給路と、
前記成膜ガス供給路と、酸化性ガス供給路と、還元性ガス供給路とに夫々設けられ、夫々成膜ガスと酸化性ガスと還元性ガスとの流量を調整するための流量調整手段と、
前記圧力調整手段と加熱手段と流量調整手段とを制御するための制御部と、を備え、
前記制御部は、前記処理容器内を減圧雰囲気に設定すると共に、成膜ガスの分解温度よりも低い温度で加熱することにより、酸化性ガス及び還元性ガスにより発生した水酸基活性種及び酸素活性種を用いて、前記被処理体の上にシリコン酸化膜を形成するように、前記圧力調整手段と加熱手段と流量調整手段とを制御することを特徴とする。
Further, the film forming apparatus of the present invention includes a processing container in which an object to be processed is placed,
Pressure adjusting means for setting the inside of the processing vessel to a reduced pressure atmosphere;
Heating means for heating the inside of the processing vessel;
A film forming gas supply path for supplying a film forming gas containing silicon into the processing container;
An oxidizing gas supply path for supplying an oxidizing gas into the processing vessel;
A reducing gas supply path for supplying reducing gas into the processing vessel;
A flow rate adjusting means provided in each of the film forming gas supply path, the oxidizing gas supply path, and the reducing gas supply path, for adjusting the flow rates of the film forming gas, the oxidizing gas, and the reducing gas; ,
A control unit for controlling the pressure adjusting means, the heating means, and the flow rate adjusting means,
The control unit sets the inside of the processing container to a reduced pressure atmosphere and heats at a temperature lower than the decomposition temperature of the film forming gas, thereby generating hydroxyl active species and oxygen active species generated by the oxidizing gas and the reducing gas. And controlling the pressure adjusting means, the heating means, and the flow rate adjusting means so as to form a silicon oxide film on the object to be processed.

本発明によれば、シリコンを含む成膜ガスと、酸化性ガスと、還元性ガスとを用い、減圧雰囲気の下で成膜ガスの分解温度よりも低い温度で加熱することにより、酸化性ガス及び還元性ガスにより発生した水酸基活性種及び酸素活性種を用いて、シリコン酸化膜を形成しているので、前記成膜ガスの分解温度よりも低い成膜温度でシリコン酸化膜を形成することができる。   According to the present invention, the oxidizing gas is heated by using a deposition gas containing silicon, an oxidizing gas, and a reducing gas at a temperature lower than the decomposition temperature of the deposition gas in a reduced pressure atmosphere. In addition, since the silicon oxide film is formed using the hydroxyl active species and oxygen active species generated by the reducing gas, the silicon oxide film can be formed at a deposition temperature lower than the decomposition temperature of the deposition gas. it can.

この際、シリコン酸化膜は、被処理体の上にシリコンを含む成膜ガスを分解させずに吸着させ、次いで水酸基活性種及び酸素活性種により被処理体に吸着された成膜ガスを分解することにより形成されるものと推察され、このように形成されたシリコン酸化膜はカバレッジ性が良好である。またラジカル酸化にて形成されるので膜質が強固であり、こうして形成されたシリコン酸化膜はフッ素を含む薬液に対する耐性が大きい。   At this time, the silicon oxide film adsorbs the deposition gas containing silicon on the object to be processed without being decomposed, and then decomposes the film forming gas adsorbed on the object to be processed by the hydroxyl active species and the oxygen active species. The silicon oxide film thus formed has good coverage. Further, since the film is formed by radical oxidation, the film quality is strong, and the silicon oxide film thus formed has a high resistance to a chemical solution containing fluorine.

このため例えばこのようなシリコン酸化膜を複数のゲート電極が形成された層の層間絶縁膜として用いる場合には、隣接する2つのゲート電極間の埋め込み特性が良好である。また前記成膜ガスを分解させない程度の低温で処理が行われるため、ゲート電極が金属を含むものであっても、ゲート電極が高温に晒されることにより発生する悪影響の発生を抑えることができる。   Therefore, for example, when such a silicon oxide film is used as an interlayer insulating film of a layer in which a plurality of gate electrodes are formed, the filling characteristics between two adjacent gate electrodes are good. Further, since the processing is performed at a low temperature that does not decompose the film forming gas, even if the gate electrode contains a metal, it is possible to suppress an adverse effect that occurs when the gate electrode is exposed to a high temperature.

本発明の手法により形成されるシリコン酸化膜である二酸化シリコン膜(SiO2膜)は、例えば集積回路の多層配線構造の金属製のゲート電極が形成された層の層間絶縁膜として用いられる。ここで金属製のゲート電極を備えたMOSFETトランジスタにおける、ゲート電極が形成された層の構造について図1を用いて簡単に説明する。このMOSFETトランジスタはP型Si基板20に、Nウェル21とPウェル22とが形成され、前記Nウェル21の表面近傍には、P型のソース/ドレイン領域21a,21bが形成され、その上にゲート電極3Aが設けられている。また前記Pウェル22の表面近傍には、N型のソース/ドレイン領域22a,22bが形成され、その上にゲート電極3Bが設けられている。 A silicon dioxide film (SiO2 film) which is a silicon oxide film formed by the method of the present invention is used as an interlayer insulating film of a layer in which a metal gate electrode of a multilayer wiring structure of an integrated circuit is formed, for example. Here, a structure of a layer in which a gate electrode is formed in a MOSFET transistor having a metal gate electrode will be briefly described with reference to FIG. In this MOSFET transistor, an N well 21 and a P well 22 are formed on a P type Si substrate 20, and P + type source / drain regions 21 a and 21 b are formed in the vicinity of the surface of the N well 21. Is provided with a gate electrode 3A. Near the surface of the P well 22, N + type source / drain regions 22a and 22b are formed, and a gate electrode 3B is provided thereon.

図中23はSiO2膜、24a、25aは夫々P型のソース領域21a,N型のソース領域22aに接続するソース電極であり、24b、25bは夫々P型のドレイン領域21b,N型のドレイン領域22bに接続するドレイン電極であって、これらソース電極24a,25a、ドレイン電極24b,25bは例えばアルミニウム(Al)により構成される。図中26はNウェル21とPウェル22との間に形成されるフィールドSiO2膜である。 In the figure, reference numeral 23 denotes an SiO 2 film, 24a and 25a denote source electrodes connected to the P + -type source region 21a and N + -type source region 22a, respectively, and 24b and 25b denote P + -type drain regions 21b and N +, respectively. A drain electrode connected to the drain region 22b of the mold, and the source electrodes 24a and 25a and the drain electrodes 24b and 25b are made of, for example, aluminum (Al). In the figure, reference numeral 26 denotes a field SiO 2 film formed between the N well 21 and the P well 22.

前記ゲート電極3A,3Bは共に、ポリシリコン層31とWN層32とW層33とを下側からこの順序で積層して構成され、ゲート電極3A,3Bの側壁にはサイドスペーサ34が形成されている。前記ゲート電極3A,3Bのポリシリコン層31は厚さ60nm、WN層32は厚さ5nm、W層33は厚さ40nm程度に形成され、これらゲート電極3A、3B間に形成される凹部35の幅は例えば60nm程度、各ゲート電極3A、3Bの高さは例えば250nm程度に夫々設定され、これにより前記ゲート電極3A,3B間の凹部35のアスペクト比は4以上となる。   Both the gate electrodes 3A and 3B are formed by laminating a polysilicon layer 31, a WN layer 32, and a W layer 33 in this order from the lower side, and side spacers 34 are formed on the side walls of the gate electrodes 3A and 3B. ing. The polysilicon layer 31 of the gate electrodes 3A and 3B is formed to a thickness of 60 nm, the WN layer 32 is formed to a thickness of 5 nm, and the W layer 33 is formed to a thickness of about 40 nm. A recess 35 is formed between the gate electrodes 3A and 3B. The width is set to about 60 nm, for example, and the height of each of the gate electrodes 3A and 3B is set to about 250 nm, for example, so that the aspect ratio of the recess 35 between the gate electrodes 3A and 3B becomes 4 or more.

このようなゲート電極3A,3Bの間は例えば本発明の手法により形成されたSiO2膜よりなる層間絶縁膜4が埋め込まれており、この層間絶縁膜4は例えば厚さが65nm程度に設定される。図中37は、ゲート電極3A,3Bの上面に接触するように形成されたビアホールと呼ばれる貫通孔、38はP型のソース電極24a,N型のソース電極25a、P型のドレイン電極24b、N型のドレイン電極24bの上面に接触するように形成されたコンタクトホールと呼ばれる貫通孔である。 An interlayer insulating film 4 made of, for example, a SiO2 film formed by the method of the present invention is buried between the gate electrodes 3A and 3B, and the interlayer insulating film 4 is set to have a thickness of about 65 nm, for example. . In the figure, 37 is a through hole called a via hole formed so as to be in contact with the upper surfaces of the gate electrodes 3A and 3B, 38 is a P + type source electrode 24a, an N + type source electrode 25a, and a P + type drain electrode. 24b is a through hole called a contact hole formed so as to be in contact with the upper surface of the N + -type drain electrode 24b.

続いて本発明の成膜方法を実施するための成膜装置の一例について図2を用いて説明する。図2中5は、例えば石英により縦型の円筒状に形成された処理容器を成す反応容器であり、この反応容器5の下端は、炉口として開口され、その開口部51の周縁部にはフランジ52が一体に形成されている。前記反応容器5の下方には、フランジ52の下面に当接して開口部51を気密に閉塞する、例えば石英製の蓋体53が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体53の中央部には、回転軸54が貫通して設けられ、その上端部には、被処理体保持具であるウエハボート55が搭載されている。   Next, an example of a film forming apparatus for carrying out the film forming method of the present invention will be described with reference to FIG. In FIG. 2, 5 is a reaction vessel that forms a processing vessel formed of, for example, quartz in a vertical cylindrical shape, and the lower end of the reaction vessel 5 is opened as a furnace port, The flange 52 is integrally formed. Below the reaction vessel 5, a lid 53 made of, for example, quartz that contacts the lower surface of the flange 52 and hermetically closes the opening 51 is provided so as to be opened and closed in a vertical direction by a boat elevator (not shown). A rotating shaft 54 is provided through the center of the lid 53, and a wafer boat 55, which is a workpiece holder, is mounted on the upper end of the lid.

このウエハボート55は、3本以上例えば4本の支柱56を備えており、複数枚例えば125枚の被処理体である半導体ウエハ(以下「ウエハ」という)Wを棚状に保持できるように、前記支柱56に溝(スロット)が形成されている。但し、125枚のウエハWの保持領域の内、上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハが保持されることになる。前記回転軸54の下部には、当該回転軸54を回転させる駆動部をなすモータMが設けられており、従ってウエハボート55はモータMにより回転することになる。また蓋体53の上には前記回転軸54を囲むように保温ユニット57が設けられている。   The wafer boat 55 includes three or more, for example, four support columns 56, and a plurality of, for example, 125 semiconductor wafers (hereinafter referred to as "wafers") W can be held in a shelf shape. A groove (slot) is formed in the support column 56. However, among the 125 wafer W holding regions, a plurality of dummy wafers are held at the upper and lower ends, and the product wafer is held in the region between them. A motor M that forms a drive unit for rotating the rotary shaft 54 is provided below the rotary shaft 54, so that the wafer boat 55 is rotated by the motor M. A heat retaining unit 57 is provided on the lid 53 so as to surround the rotating shaft 54.

前記反応容器5の下部のフランジ52には、反応容器5内のウエハWにガスを供給するためのL字型のインジェクタ61が挿入して設けられている。インジェクタ61の基端側には、ガス供給路であるガス供給管62が接続されており、ガス供給管62の他端側は、夫々流量調整手段をなす流量調整バルブV1,V2,V3を介して成膜ガス供給源63と、酸化性ガス例えば酸素(O2)ガスの供給源64と、還元性ガス例えば水素(H2)ガスの供給源65とに接続され、前記ガス供給管62、インジェクタ61を介して反応容器5の中に成膜に必要なガスを供給できるようになっている。ここでガス供給管62、成膜ガス供給源63、酸素ガスの供給源64、水素ガスの供給源65、流量調整バルブV1,V2,V3によりガス供給部6が構成されている。またガス供給部6の成膜ガス供給源63の下流側が成膜ガス供給路、ガス供給部6の酸素ガス供給源64の下流側が酸化性ガス供給路、ガス供給部6の水素ガス供給源65の下流側が還元性ガス供給路に夫々相当する。   An L-shaped injector 61 for supplying gas to the wafer W in the reaction vessel 5 is inserted into the flange 52 at the bottom of the reaction vessel 5. A gas supply pipe 62, which is a gas supply path, is connected to the base end side of the injector 61, and the other end side of the gas supply pipe 62 is connected to flow rate adjusting valves V1, V2, and V3 that respectively constitute flow rate adjusting means. A film forming gas supply source 63, an oxidizing gas such as oxygen (O 2) gas supply source 64, and a reducing gas such as hydrogen (H 2) gas supply source 65 are connected to the gas supply pipe 62 and the injector 61. The gas required for film formation can be supplied into the reaction vessel 5 via Here, the gas supply unit 6 includes the gas supply pipe 62, the film forming gas supply source 63, the oxygen gas supply source 64, the hydrogen gas supply source 65, and the flow rate adjusting valves V1, V2, and V3. Further, the downstream side of the film forming gas supply source 63 of the gas supply unit 6 is the film forming gas supply path, the downstream side of the oxygen gas supply source 64 of the gas supply unit 6 is the oxidizing gas supply path, and the hydrogen gas supply source 65 of the gas supply unit 6. The downstream side of each corresponds to a reducing gas supply path.

前記成膜ガスとしては、有機系シリコンソースの蒸気、例えばTEOSガス、BTBAS(ビスターシャルアミノシラン)ガス等や、無機系シリコンソースの蒸気、例えばモノシランガス、クロロシランガス、ヘキサクロロジシラン(HCD)ガス等を用いることができる。さらに酸化性ガスとしては酸素ガスの他に、NOガス、NOガス、NOガスよりなる群から選択される1つ以上のガスを用いることができ、還元性ガスとしては水素ガスの他に、NHガス、CHガス、HClガスよりなる群から選択される1つ以上のガスを用いることができる。 As the film forming gas, an organic silicon source vapor, for example, TEOS gas, BTBAS (Bistal aminosilane) gas, or the like, or an inorganic silicon source vapor, for example, monosilane gas, chlorosilane gas, hexachlorodisilane (HCD) gas, or the like is used. be able to. Furthermore, as the oxidizing gas, in addition to oxygen gas, one or more gases selected from the group consisting of N 2 O gas, NO gas, and NO 2 gas can be used, and the reducing gas can be hydrogen gas or the like. In addition, one or more gases selected from the group consisting of NH 3 gas, CH 4 gas, and HCl gas can be used.

さらに反応容器5の上方には、反応容器5内を排気するための排気口7が形成されている。この排気口7には、反応容器5内を所望の真空度に減圧排気可能な真空排気手段をなす真空ポンプ71及び圧力調整手段72を備えた排気管73が接続されている。反応容器5の周囲には、反応容器5内を加熱するための加熱手段であるヒータ74を備えた加熱炉75が設けられている。前記ヒータ74としては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤー等を用いることが好ましい。   Further, an exhaust port 7 for exhausting the inside of the reaction vessel 5 is formed above the reaction vessel 5. Connected to the exhaust port 7 is an exhaust pipe 73 having a vacuum pump 71 and a pressure adjusting means 72 that constitute a vacuum exhaust means capable of evacuating the reaction vessel 5 to a desired degree of vacuum. Around the reaction vessel 5, a heating furnace 75 provided with a heater 74 that is a heating means for heating the inside of the reaction vessel 5 is provided. As the heater 74, it is preferable to use a carbon wire or the like that is free from contamination and has excellent temperature rise and fall characteristics.

さらにこの成膜装置は、コンピュータからなる制御部100を備えている。この制御部100は、処理プログラムを起動し、図示しないメモリ内のプロセスレシピの記載事項を読み出して、そのレシピに基づいて処理条件を制御する機能を有し、ヒータ74、圧力調整手段72及びガス供給部6を夫々制御するための制御信号を出力する。   Further, this film forming apparatus includes a control unit 100 including a computer. This control unit 100 has a function of starting a processing program, reading out description items of a process recipe in a memory (not shown), and controlling processing conditions based on the recipe, and includes a heater 74, a pressure adjusting unit 72, and a gas. A control signal for controlling each of the supply units 6 is output.

次に上述の成膜装置を用いて実施する成膜方法の一例について説明する。先ず被処理体である半導体ウエハW、例えば図1に示すようなP型Si基板20上にゲート電極3A,3Bやソース電極24a,25a、ドレイン電極24b,25bが形成されたウエハWを所定枚数ウエハボート55に保持させて、例えば温度が100℃程度に維持された反応容器5内に、図示しないボートエレベータを上昇させることにより搬入(ロード)する。   Next, an example of a film formation method performed using the above-described film formation apparatus will be described. First, a predetermined number of semiconductor wafers W to be processed, such as wafers W on which gate electrodes 3A and 3B, source electrodes 24a and 25a, and drain electrodes 24b and 25b are formed on a P-type Si substrate 20 as shown in FIG. For example, the boat elevator (not shown) is raised (loaded) into the reaction vessel 5 held by the wafer boat 55 and maintained at a temperature of about 100 ° C., for example.

続いてウエハボート55が搬入されて反応容器5の下端開口部51が蓋体53により塞がれた後、反応容器5内の温度を例えば200℃/分の昇温速度で、TEOSガスの分解温度よりも低い温度例えば500℃程度まで昇温させると共に、反応容器5内を排気口7を通じて真空ポンプ71により例えば266Pa(2Torr)程度の真空度に真空排気する。   Subsequently, after the wafer boat 55 is loaded and the lower end opening 51 of the reaction vessel 5 is closed by the lid 53, the temperature in the reaction vessel 5 is decomposed at a rate of temperature increase of, for example, 200 ° C./minute. The temperature is raised to a temperature lower than the temperature, for example, about 500 ° C., and the inside of the reaction vessel 5 is evacuated to a degree of vacuum of about 266 Pa (2 Torr) by the vacuum pump 71 through the exhaust port 7.

ここで前記TEOSガスの分解温度よりも低い温度とは、当該減圧雰囲気でTEOSガスが分解せず、かつ酸素ガス及び水素ガスにより活性種が生成される温度をいい、例えば266PaでのTEOSガスの分解温度が例えば550℃程度であり、酸素ガス及び水素ガスは例えば1.33kPa(10Torr)以下の減圧下で水酸基活性種や酸素活性種等の活性種を生成するので、当該減圧雰囲気では例えば350℃以上550℃未満の温度をいう。   Here, the temperature lower than the decomposition temperature of the TEOS gas means a temperature at which the TEOS gas is not decomposed in the reduced pressure atmosphere and active species are generated by the oxygen gas and the hydrogen gas. For example, the temperature of the TEOS gas at 266 Pa is The decomposition temperature is about 550 ° C., for example, and oxygen gas and hydrogen gas generate active species such as hydroxyl active species and oxygen active species under a reduced pressure of, for example, 1.33 kPa (10 Torr) or less. It means a temperature of not lower than ℃ and lower than 550 ° C.

またTEOSガスと酸素ガス、水素ガスの流量については、TEOSガスと酸素ガスと水素ガスの流量比が、0.1〜0.2:2:1程度とするのが好ましく、減圧雰囲気とは1.33kPa(10Torr)以下が好ましい。   Regarding the flow rates of TEOS gas, oxygen gas and hydrogen gas, the flow rate ratio of TEOS gas, oxygen gas and hydrogen gas is preferably about 0.1 to 0.2: 2: 1. .33 kPa (10 Torr) or less is preferable.

そして反応容器5内の温度を例えば500℃に安定させた後、成膜ガス供給源63から例えばTEOSガスを所定の流量例えば150sccm、酸素ガス供給源64から酸素ガスを所定の流量例えば2000sccm、水素ガス供給源65から水素ガスを所定の流量例えば1000sccmで反応容器5内に供給し、更に圧力調整手段72により反応容器5内を例えば266Pa(2Torr)の減圧雰囲気に調整して成膜工程を10分程度行う。このようにすると反応容器5内では、後述するように、SiO2膜がウエハW上のゲート電極3A,3B間を埋め込むように成膜される。   Then, after stabilizing the temperature in the reaction vessel 5 at, for example, 500 ° C., for example, a TEOS gas from the film forming gas supply source 63 has a predetermined flow rate, for example, 150 sccm, and an oxygen gas from the oxygen gas supply source 64 has a predetermined flow rate, for example, 2000 sccm, hydrogen Hydrogen gas is supplied from the gas supply source 65 into the reaction vessel 5 at a predetermined flow rate, for example, 1000 sccm, and the inside of the reaction vessel 5 is adjusted to a reduced pressure atmosphere of, for example, 266 Pa (2 Torr) by the pressure adjusting means 72 to perform the film forming process 10. Do about minutes. In this way, in the reaction vessel 5, as will be described later, a SiO2 film is formed so as to embed between the gate electrodes 3A and 3B on the wafer W.

これら一連の工程を行っている間、ウエハボート55はモータMにより回転している。こうしてゲート電極3A,3B上に所定の厚さ例えば50nmでSiO2膜を形成した後、反応容器5内への成膜ガスの供給を停止する。また、図示しない窒素ガス源からN2ガスの供給を開始してパージを行い、反応容器5内の圧力を大気圧に戻すと共に、反応容器5内の温度を例えば200℃の設定された温度まで下降させ、ウエハボート55を反応容器5から搬出(アンロード)する。ここでこの成膜装置において行なわれるSiO2膜の形成のための一連の工程は、制御部100に格納されたプロセスレシピに基づいて、ヒータ74、圧力調整手段72及びガス供給部6等を制御して行なわれる。   During the series of steps, the wafer boat 55 is rotated by the motor M. Thus, after forming a SiO2 film with a predetermined thickness of, for example, 50 nm on the gate electrodes 3A and 3B, the supply of the film forming gas into the reaction vessel 5 is stopped. Further, the supply of N2 gas from a nitrogen gas source (not shown) is started and purged to return the pressure in the reaction vessel 5 to atmospheric pressure, and the temperature in the reaction vessel 5 is lowered to a set temperature of, for example, 200 ° C. Then, the wafer boat 55 is unloaded from the reaction vessel 5. Here, a series of steps for forming the SiO2 film performed in this film forming apparatus controls the heater 74, the pressure adjusting means 72, the gas supply unit 6 and the like based on the process recipe stored in the control unit 100. It is done.

そして搬出されたウエハWは、その後、ビアホール37やコンタクトホール38が形成され、さらにこれらホール37,38の底面をフッ酸で洗浄し、しかる後これらビアホール37,コンタントホール38に導電体材料例えばTiNが埋め込まれて、半導体装置であるMOSFETトランジスタが製造される。   The unloaded wafer W is then formed with via holes 37 and contact holes 38, and the bottom surfaces of these holes 37 and 38 are washed with hydrofluoric acid. TiN is embedded to manufacture a MOSFET transistor that is a semiconductor device.

この手法は、成膜ガスであるTEOSガスを分解させずに成膜対象である固体表面に吸着させると共に、前記固体表面にてTEOSを分解する活性種を生成させ、この活性種により前記固体表面に吸着したTEOSを分解することが可能な条件を見出した結果なされたものである。   In this method, the TEOS gas that is a film forming gas is adsorbed on the solid surface to be formed without being decomposed, and active species that decompose TEOS on the solid surface are generated, and the solid surface is generated by the active species. It was made as a result of finding a condition capable of decomposing TEOS adsorbed on the surface.

つまりTEOSガスと酸素ガスと水素ガスとを用い、減圧雰囲気下で、TEOSガスの分解温度よりも低い温度で加熱することによりSiO2膜を形成しているので、後述するように、ウエハWのゲート電極3A,3Bの上にTEOSガスを分解させずに吸着させ、次いで酸素ガス及び水素ガスにより生成される活性種である水酸基活性種(OH*)と酸素活性種(O*)により、前記ゲート電極3A,3Bに吸着されたTEOSが分解されてSiO2膜よりなる層間絶縁膜4が形成される。   That is, since the SiO2 film is formed by heating at a temperature lower than the decomposition temperature of the TEOS gas under a reduced pressure atmosphere using TEOS gas, oxygen gas, and hydrogen gas, the gate of the wafer W will be described later. The TEOS gas is adsorbed on the electrodes 3A and 3B without being decomposed, and then the gate is activated by the hydroxyl active species (OH *) and oxygen active species (O *) which are active species generated by oxygen gas and hydrogen gas. The TEOS adsorbed on the electrodes 3A and 3B is decomposed to form an interlayer insulating film 4 made of a SiO2 film.

このためTEOSガスの分解温度より低い温度である500℃以下の低温でSiO2膜を成膜することができ、カバレッジ性が良好であって、例えばアスペクト比が4以上と大きい凹部に対してもボイドを形成することなくSiO2膜を埋め込むことができる。また既述のように500℃以下の温度で成膜処理を行なっているので、例えばポリシリコン層31とWN層32とW層33とを積層して形成した金属製のゲート電極3A,3Bを備えるトランジスタであっても、例えばゲート電極を600℃以上の高温に晒すことによって生じる、例えば抵抗が大きくなること等の悪影響の発生を抑えてゲート電極3A,3B間に層間絶縁膜4を埋め込むことができる。   For this reason, the SiO2 film can be formed at a low temperature of 500 ° C. or lower, which is a temperature lower than the decomposition temperature of the TEOS gas, and the coverage is good. The SiO2 film can be embedded without forming the film. Further, since the film forming process is performed at a temperature of 500 ° C. or less as described above, for example, the metal gate electrodes 3A and 3B formed by laminating the polysilicon layer 31, the WN layer 32, and the W layer 33 are formed. Even in the case of the included transistor, the interlayer insulating film 4 is embedded between the gate electrodes 3A and 3B while suppressing the adverse effect of, for example, increasing the resistance caused by exposing the gate electrode to a high temperature of 600 ° C. or higher. Can do.

また本発明の成膜プロセスでは、TEOSを水酸基活性種と酸素活性種により前記固体表面にて分解するというラジカル酸化によりSiO2膜を形成していると推察されるので、TEOSガスを用いてCVDプロセスにて形成されたSiO2膜よりも膜質が強固である。このため後の工程でビアホール37やコンタクトホール38の底面をフッ酸で洗浄する際にも、フッ酸に対する対抗性が大きいので、フッ酸の凹部35への浸み込みが防止でき、シームの発生を抑えることができる。   Further, in the film forming process of the present invention, it is presumed that the SiO2 film is formed by radical oxidation in which TEOS is decomposed on the solid surface by hydroxyl active species and oxygen active species. Therefore, the CVD process is performed using TEOS gas. The film quality is stronger than that of the SiO2 film formed in (1). For this reason, even when the bottom surfaces of the via hole 37 and the contact hole 38 are washed with hydrofluoric acid in a later process, the resistance to hydrofluoric acid is large, so that permeation of hydrofluoric acid into the recess 35 can be prevented, and seam is generated. Can be suppressed.

次いで本発明の経緯について説明する。先ず本発明者らは、従来のTEOSガスとO2ガスとを用いたCVDプロセスにより、アスペクト比が4以上のゲート電極間の凹部にSiO2膜を埋め込む場合にボイドが形成されるメカニズムについて検討した。この結果、背景技術の欄に記載したように、気相中でTEOSガスが分解し、この分解物が前記ゲート電極や凹部に降り積もるように付着するため、前記分解物がゲート電極の上面には付着しやすいが、側壁には付着しにくく、このため凹部の中央部においてボイドが形成されやすいのではないかと推察した。   Next, the background of the present invention will be described. First, the present inventors examined a mechanism by which voids are formed when a SiO2 film is embedded in a recess between gate electrodes having an aspect ratio of 4 or more by a conventional CVD process using TEOS gas and O2 gas. As a result, as described in the background art section, the TEOS gas is decomposed in the gas phase, and this decomposed product adheres to the gate electrode and the recess, so that the decomposed product is deposited on the upper surface of the gate electrode. Although it adheres easily, it is hard to adhere to a side wall, Therefore It was guessed that a void might be easy to be formed in the center part of a recessed part.

そこで本発明者は、TEOSガスを分解させない状態でウエハW上のゲート電極3A,3Bに付着させ、こうしてゲート電極3A,3Bに付着させた後にTEOSを分解するようにすれば、ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでTEOSが付着されるので、前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜が形成でき、ボイドの形成が抑えられるのではないかと考え、この手法の実現性について検討することとした。   Therefore, the present inventor attaches the TEOS gas to the gate electrodes 3A and 3B on the wafer W without decomposing them, and if the TEOS is decomposed after being attached to the gate electrodes 3A and 3B, the gate electrodes 3A, 3B, Since TEOS adheres to the top surface and side walls of 3B and the bottom surface of the recess 35 with a uniform thickness, a SiO2 film can be formed with a uniform thickness on the top surface and side walls of the gate electrodes 3A and 3B and the bottom surface of the recess 35. We thought that the formation of voids could be suppressed, and decided to examine the feasibility of this method.

このため先ずTEOSガスを分解させずにゲート電極3A,3B等に吸着させるために、成膜処理の温度を反応容器5の減圧雰囲気下でTEOSガスが分解しない温度とし、前記減圧雰囲気下にてこの温度でゲート電極3A,3Bの表面において、前記ゲート電極3A,3B表面に付着したTEOSを分解するラジカル種を生成するガスを、種々の実験を行なうことにより選択した。この結果、TEOSガスを成膜ガスとし、酸素ガスと水素ガスとを添加することにより、後述の実験例からも明らかなように、前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜が形成できることを見出した。   Therefore, first, in order to adsorb the TEOS gas to the gate electrodes 3A, 3B and the like without decomposing, the temperature of the film forming process is set to a temperature at which the TEOS gas is not decomposed in the reduced pressure atmosphere of the reaction vessel 5, A gas that generates radical species that decompose TEOS attached to the surfaces of the gate electrodes 3A and 3B at the surface of the gate electrodes 3A and 3B at this temperature was selected by performing various experiments. As a result, by adding TEOS gas as a film forming gas and adding oxygen gas and hydrogen gas, as will be apparent from an experimental example described later, the gate electrodes 3A and 3B are formed on the top surface and side walls and the bottom surface of the recess 35. It has been found that a SiO2 film can be formed with a uniform thickness.

このようにTEOSと酸素ガスと水素ガスによってSiO2膜が形成されるメカニズムについては、TEOSガスは266Paの減圧下では500℃では分解しないので、この温度では図3(a)に示すようにゲート電極3A,3B等の固体表面に分解しない状態でそのまま供給される。このため気相中にてTEOSガスが分解し、この分解物が固体表面に供給される場合に比べて、供給種が大きく、重いので、分解していないTEOSガスは降り積もるようには供給されず、これにより前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでTEOS41が吸着される。   Regarding the mechanism by which the SiO2 film is formed by TEOS, oxygen gas, and hydrogen gas in this way, TEOS gas does not decompose at 500 ° C. under a reduced pressure of 266 Pa. Therefore, at this temperature, as shown in FIG. It is supplied as it is without being decomposed into a solid surface such as 3A or 3B. For this reason, the TEOS gas decomposes in the gas phase, and the decomposition product is larger and heavier than when the decomposition product is supplied to the solid surface. Therefore, the undecomposed TEOS gas is not supplied so as to accumulate. As a result, the TEOS 41 is adsorbed at a uniform thickness on the top and side walls of the gate electrodes 3A and 3B and the bottom surface of the recess 35.

一方酸素ガスや水素ガスは、例えば図3(b)に示すように、500℃、266Paの減圧雰囲気下では、ゲート電極3A,3B等の固体表面にて酸素と水素とが燃焼して、種々の活性種を生成する。そしてこの活性種のうち、特に水酸基活性種(OH*)や酸素活性種(O*)により、前記固体表面に吸着されているTEOSが分解され、SiO2に変わるものと考えられる。このように前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜42が形成されると、図3(c)に示すように、ゲート電極3A,3Bの上面と側面とに同じ厚さでSiO2膜42が形成される。このため2つのゲート電極3A,3Bの間の凹部35には、ゲート電極3A,3Bの上面から迫り出すようにSiO2膜が形成されることがなく、前記凹部35の両側面から徐々に内側に向かってSiO2膜が形成されるので、図3(d)に示すようにボイドを形成することなく、SiO2膜42を凹部35に埋め込むことができるものと推察される。   On the other hand, oxygen gas and hydrogen gas, for example, as shown in FIG. 3B, in a reduced pressure atmosphere of 500 ° C. and 266 Pa, oxygen and hydrogen burn on the solid surfaces of the gate electrodes 3A, 3B, etc. Of active species. Of these active species, it is considered that TEOS adsorbed on the solid surface is decomposed and converted into SiO 2 by hydroxyl active species (OH *) and oxygen active species (O *). When the SiO2 film 42 is formed with a uniform thickness on the top and side walls of the gate electrodes 3A and 3B and the bottom surface of the recess 35 as described above, the top surfaces of the gate electrodes 3A and 3B are formed as shown in FIG. And the SiO2 film 42 is formed with the same thickness on the side surfaces. Therefore, no SiO2 film is formed in the recess 35 between the two gate electrodes 3A and 3B so as to protrude from the upper surface of the gate electrodes 3A and 3B, and gradually inward from both side surfaces of the recess 35. Since the SiO2 film is formed, it is presumed that the SiO2 film 42 can be embedded in the recess 35 without forming a void as shown in FIG.

また本発明のSiO2膜は、既述のように、ウエハW等の固体上で発生したラジカル種とTEOSとの反応によるラジカル酸化により形成されるため、形成されるSiO2膜の膜質が強固であり、フッ素を含む薬液に対して耐性が大きいと考えられる。   Further, as described above, the SiO2 film of the present invention is formed by radical oxidation by reaction of radical species generated on a solid such as the wafer W and TEOS, so that the film quality of the formed SiO2 film is strong. The resistance to chemicals containing fluorine is considered high.

これに対してTEOSガスとO2ガスを用いてCVDによりSiO2膜を形成するプロセスや、あるいはTEOSガスとOラジカルとを用いてCVDによりSiO2を形成するプロセスでは、既述のようにTEOSガスが気相中にて分解して降り積もるように成膜されるのでボイドができる。またTEOSガスとO3含有O2ガスとH2O2ガスとを用いてプラズマCVDによりSiO2を形成するプロセスにおいても、プラズマによりTEOSやO3、O2、H2O2が分解されるので、結果として既述のようにTEOSガスが気相中にて分解して降り積もるように成膜されると推察される。またプラズマを用いてH2O2ガスを分解しているので、OHラジカルを生成せずに、Oラジカル、Hラジカルが生成されると考えられる。   On the other hand, in the process of forming a SiO2 film by CVD using TEOS gas and O2 gas, or in the process of forming SiO2 by CVD using TEOS gas and O radical, the TEOS gas is vaporized as described above. Voids are formed because the film is deposited so that it decomposes and accumulates in the phase. Also, in the process of forming SiO2 by plasma CVD using TEOS gas, O3-containing O2 gas, and H2O2 gas, TEOS, O3, O2, and H2O2 are decomposed by plasma, and as a result, TEOS gas as described above. It is inferred that the film is decomposed and deposited in the gas phase. Further, since H2O2 gas is decomposed using plasma, it is considered that O radicals and H radicals are generated without generating OH radicals.

上述の例では、層間絶縁膜を例に挙げているが、層間絶縁膜以外の絶縁膜であってもよい。   In the above example, the interlayer insulating film is taken as an example, but an insulating film other than the interlayer insulating film may be used.

続いて本発明の効果を確認するために行なった実験例について説明する。   Next, experimental examples performed to confirm the effects of the present invention will be described.

<実験例1>
(実施例1)
上述の装置を用いて、上述の条件、つまり反応容器5にTEOSガスと水素ガスと酸素ガスとを夫々150sccm、1000sccm、2000sccmの流量で供給し、成膜温度500℃、圧力266Pa(2.0Torr)の下で、アスペクト比が2.5の凹部を埋め込むように、厚さ30nmのSiO2膜を形成した後、このSiO2膜に対して50重量%HFとH2Oよりなるエッチング液により、1分間ウェットエッチングを行い、そのときのエッチングレートを測定した。ここで前記エッチング液の組成は、50重量%HF/H2O=1/399とした。
<Experimental example 1>
Example 1
Using the above-mentioned apparatus, TEOS gas, hydrogen gas, and oxygen gas are supplied to the reaction vessel 5 at the flow rates of 150 sccm, 1000 sccm, and 2000 sccm, respectively, the film forming temperature is 500 ° C., and the pressure is 266 Pa (2.0 Torr). ), An SiO 2 film having a thickness of 30 nm is formed so as to fill a recess having an aspect ratio of 2.5, and then wetted with an etching solution containing 50 wt% HF and H 2 O for 1 minute. Etching was performed, and the etching rate at that time was measured. Here, the composition of the etching solution was 50 wt% HF / H2O = 1/399.

(比較例1)
実施例1と同様の装置を用いて、従来のCVDプロセスにより前記アスペクト比が2.5の凹部を埋め込むように、厚さ50nmのSiO2膜を形成し、このSiO2膜に対して、実施例1と同様の条件でウェットエッチングを行い、そのときのエッチングレートを測定した。ここで成膜条件は、TEOSガス流量190sccm、成膜温度680℃、圧力53Paとした。
(Comparative Example 1)
Using an apparatus similar to that in Example 1, a SiO2 film having a thickness of 50 nm is formed by a conventional CVD process so as to fill the concave portion having the aspect ratio of 2.5. Wet etching was performed under the same conditions as above, and the etching rate at that time was measured. The film formation conditions here were a TEOS gas flow rate of 190 sccm, a film formation temperature of 680 ° C., and a pressure of 53 Pa.

この結果を図4に示す。この結果、HFを含むエッチング液によるエッチングレートは、本発明のプロセスにて形成されたSiO2膜(実施例1)の方が、従来のCVD法にて形成されたSiO2膜(比較例1)よりも小さくなり、実施例1のSiO2膜のエッチングレートは比較例1のSiO2膜のエッチングレートのほぼ半分であることが認められた。ここでエッチングレートが小さいということは、膜質が強固であり、フッ素を含むエッチング液に対して耐性が大きいことを示している。   The result is shown in FIG. As a result, the etching rate by the etching solution containing HF is higher in the SiO2 film (Example 1) formed by the process of the present invention than in the SiO2 film (Comparative Example 1) formed by the conventional CVD method. It was confirmed that the etching rate of the SiO2 film of Example 1 was almost half that of the SiO2 film of Comparative Example 1. Here, the low etching rate indicates that the film quality is strong and the resistance to the etching solution containing fluorine is high.

これにより本発明のプロセスは、従来のCVDプロセス(比較例1)の成膜温度よりも低い500℃という成膜温度で処理を行ないながらも、従来のCVDプロセスにて得られたSiO2膜よりも、膜質を強固なものとし、フッ酸に対する耐性が大きいことが認められる。またフッ酸に対する耐性が大きいので、フッ酸がSiO2膜に浸み込むことにより形成されるシームの発生が抑えられることが理解される。   As a result, the process of the present invention is performed at a film formation temperature of 500 ° C., which is lower than the film formation temperature of the conventional CVD process (Comparative Example 1), but more than the SiO 2 film obtained by the conventional CVD process. It is recognized that the film quality is strong and the resistance to hydrofluoric acid is high. Further, it is understood that since the resistance to hydrofluoric acid is high, the generation of seams formed when hydrofluoric acid penetrates into the SiO2 film can be suppressed.

<実験例2>
(実施例2)
上述の装置を用いて、上述の条件、つまり反応容器にTEOSガスと水素ガスと酸素ガスとを夫々150sccm、1000sccm、2000sccmの流量で供給し、成膜温度500℃、圧力266Pa(2.0Torr)の下で、アスペクト比が2.4の凹部を埋め込むようにSiO2膜を形成した後、このSiO2膜の上に厚さ100nmのポリシリコン膜を形成し、このSiO2膜とポリシリコン膜との断層写真をSEM(電子顕微鏡)により撮影した。ここでSiO2膜の上にポリシリコン膜を形成したのは、SiO2膜の断層写真を撮影するためである。
<Experimental example 2>
(Example 2)
Using the above-described apparatus, TEOS gas, hydrogen gas, and oxygen gas are supplied to the reaction vessel at the flow rates of 150 sccm, 1000 sccm, and 2000 sccm, respectively, the film forming temperature is 500 ° C., and the pressure is 266 Pa (2.0 Torr). After forming a SiO2 film so as to fill a recess having an aspect ratio of 2.4, a polysilicon film having a thickness of 100 nm is formed on the SiO2 film, and a fault between the SiO2 film and the polysilicon film is formed. The photograph was taken with an SEM (electron microscope). The reason why the polysilicon film is formed on the SiO2 film is to take a tomographic photograph of the SiO2 film.

このSiO2膜の断層写真をトレースしたものを図5に示す。図5中81はシリコン基板、82,83はシリコン基板上に形成されたゲート電極、84はゲート電極の間に形成された凹部であり、この凹部84のアスペクト比は2.4である。また図中85はSiO2膜、86はポリシリコン膜を夫々示している。   A trace of the tomographic image of this SiO2 film is shown in FIG. In FIG. 5, 81 is a silicon substrate, 82 and 83 are gate electrodes formed on the silicon substrate, 84 is a recess formed between the gate electrodes, and the aspect ratio of the recess 84 is 2.4. In the figure, reference numeral 85 denotes a SiO2 film, and 86 denotes a polysilicon film.

そして形成されたSiO2膜85の厚さを、ゲート電極82の上部aと、側壁部bと、凹部84の底部cとについて測定したところ、SiO2膜の厚さは、上部a:34nm、側壁部b:35nm、底部c:34nm、つまりb/a=1.029、c/a=1.0であり、本発明の方法によりゲート電極82の上部と側壁部と凹部84の底部とにSiO2膜をほぼ均一な厚さで形成できることが認められる。   Then, when the thickness of the formed SiO2 film 85 was measured for the upper part a of the gate electrode 82, the side wall part b, and the bottom part c of the recess 84, the thickness of the SiO2 film was the upper part a: 34 nm, and the side wall part. b: 35 nm, bottom c: 34 nm, that is, b / a = 1.029, c / a = 1.0. By the method of the present invention, the SiO2 film is formed on the top and side walls of the gate electrode 82 and the bottom of the recess 84. It can be seen that can be formed with a substantially uniform thickness.

(比較例3)
実施例1と同様の装置を用いて、TEOSガスとO3ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量190sccm、O3ガス流量200sccm、成膜温度500℃、圧力266Paとした。
(Comparative Example 3)
Using an apparatus similar to that in Example 1, a SiO2 film is formed using TEOS gas and O3 gas so as to fill the recess 84 having the aspect ratio of 2.4 shown in FIG. In addition, a tomographic photograph of this SiO2 film was taken. The film formation conditions in this example were a TEOS gas flow rate of 190 sccm, an O3 gas flow rate of 200 sccm, a film formation temperature of 500 ° C., and a pressure of 266 Pa.

前記断層写真に基づいて、ゲート電極82の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.05、c/a=0.95であった。   Based on the tomographic image, when the thickness of the formed SiO2 film was measured for the upper part a of the gate electrode 82, the side wall part b, and the bottom part c of the recess 84, b / a = 1.05, c / a = 0.95.

(比較例4)
実施例1と同様の装置を用いて、TEOSガスとO3ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量190sccm、O3ガス流量 200sccm、成膜温度550℃、圧力133Paとした。
(Comparative Example 4)
Using an apparatus similar to that in Example 1, a SiO2 film is formed using TEOS gas and O3 gas so as to fill the recess 84 having the aspect ratio of 2.4 shown in FIG. In addition, a tomographic photograph of this SiO2 film was taken. The film formation conditions in this example were set to a TEOS gas flow rate of 190 sccm, an O3 gas flow rate of 200 sccm, a film formation temperature of 550 ° C., and a pressure of 133 Pa.

前記断層写真に基づいて、ゲート電極82の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.0、c/a=0.93であった。   Based on the tomographic image, the thickness of the formed SiO2 film was measured for the upper part a of the gate electrode 82, the side wall part b, and the bottom part c of the concave part 84. As a result, b / a = 1.0, c / a = 0.93.

(比較例5)
実施例1と同様の装置を用いて、TEOSガスとO2ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量130sccm、O2ガス流量100sccm、成膜温度600℃、圧力266Paとした。
(Comparative Example 5)
Using the same apparatus as in the first embodiment, a SiO2 film is formed using TEOS gas and O2 gas so as to fill the recess 84 having the aspect ratio of 2.4 shown in FIG. In addition, a tomographic photograph of this SiO2 film was taken. The film forming conditions in this example were TEOS gas flow rate 130 sccm, O 2 gas flow rate 100 sccm, film forming temperature 600 ° C., and pressure 266 Pa.

前記断層写真に基づいて、ゲート電極の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.0、c/a=0.97であった。   Based on the tomographic image, when the thickness of the formed SiO2 film was measured for the upper part a of the gate electrode, the side wall part b, and the bottom part c of the recess 84, b / a = 1.0 and c / a = 0. 97.

ここでこの実験例2は、アスペクト比が高い凹部84へのSiO2膜の埋め込み特性を間接的に評価したものである。この実験の結果、本発明のプロセスにて形成されたSiO2膜(実施例2)は、比較例3,4よりも成膜温度が低いながらも、SiO2膜をゲート電極82の上部、側壁部、凹部84の底部に均一に形成できることが理解される。   Here, in Experimental Example 2, the embedding characteristic of the SiO2 film in the recess 84 having a high aspect ratio is indirectly evaluated. As a result of this experiment, the SiO2 film (Example 2) formed by the process of the present invention has a lower film formation temperature than Comparative Examples 3 and 4, but the SiO2 film is formed on the upper portion of the gate electrode 82, the side wall portion, It will be understood that the recess 84 can be formed uniformly at the bottom.

このようにゲート電極82,83の上面のSiO2膜の厚さと、ゲート電極82,83の側面のSiO2膜の厚さと、凹部84の底面のSiO2膜の厚さがほぼ同じであるということは、既述のようにゲート電極82の上面と側面とに同じように徐々に膜が形成されていくので、ゲート電極82の上面から迫り出すようにSiO2膜が形成されないため、ボイドが形成されにくいことを示唆している。   Thus, the thickness of the SiO2 film on the top surfaces of the gate electrodes 82 and 83, the thickness of the SiO2 film on the side surfaces of the gate electrodes 82 and 83, and the thickness of the SiO2 film on the bottom surface of the recess 84 are substantially the same. Since the film is gradually formed in the same manner on the upper surface and the side surface of the gate electrode 82 as described above, the SiO2 film is not formed so as to protrude from the upper surface of the gate electrode 82, so that voids are not easily formed. It suggests.

またこのことにより、本発明のプロセスにて形成されるSiO2膜の形成メカニズムについては、気相中にてTEOSガスが分解し、この分解物がゲート電極上に降り積もることによって、膜が形成されるタイプとは異なるものであることを示している。   In addition, as for the formation mechanism of the SiO2 film formed by the process of the present invention, the film is formed by the decomposition of the TEOS gas in the gas phase and the decomposition product falling on the gate electrode. It is different from the type.

さらにこの実験により、比較例5については、実施例2とほぼ同じ程度に、SiO2膜をゲート電極の上部、側壁部、凹部の底部に均一に形成できることが認められ、このことから成膜温度が高くなると、SiO2膜をゲート電極の上部、側壁部、凹部の底部に均一に形成しやすくなる傾向にあることが理解される。   Furthermore, this experiment shows that in Comparative Example 5, the SiO2 film can be uniformly formed on the top of the gate electrode, the side wall, and the bottom of the recess, almost the same as in Example 2. It is understood that when the height is increased, the SiO2 film tends to be easily formed uniformly on the top of the gate electrode, the side wall, and the bottom of the recess.

以上の実験から、本発明の成膜方法のように、TEOSガスと酸素ガスと水素ガスとを用い、減圧雰囲気下で、TEOSガスの分解温度よりも低い温度で加熱することにより、例えば500℃以下の低温であっても、高アスペクト比の凹部に対するカバレッジ性が良好であり、かつフッ素を含むガスに対して耐性が良好なSiO2膜を形成することができることが認められる。   From the above experiment, by using TEOS gas, oxygen gas, and hydrogen gas and heating at a temperature lower than the decomposition temperature of TEOS gas in a reduced pressure atmosphere as in the film forming method of the present invention, for example, 500 ° C. It can be seen that even at the following low temperatures, it is possible to form a SiO2 film that has good coverage with respect to a high aspect ratio recess and good resistance to fluorine-containing gas.

本発明のシリコン酸化膜が用いられるMOSFETトランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of the MOSFET transistor in which the silicon oxide film of this invention is used. 本発明の成膜方法を実施する成膜装置を示す縦断断面図である。1 is a longitudinal sectional view showing a film forming apparatus for performing a film forming method of the present invention. 本発明の成膜方法の作用を説明するための工程図である。It is process drawing for demonstrating the effect | action of the film-forming method of this invention. 本発明の成膜方法の効果を確認するために行った実験結果であるエッチングレートを示す特性図である。It is a characteristic view which shows the etching rate which is an experimental result conducted in order to confirm the effect of the film-forming method of this invention. 本発明の成膜方法により形成されたSiO2膜の断層写真のトレース図である。It is a trace figure of the tomographic photograph of the SiO2 film formed by the film-forming method of the present invention. 金属製のゲート電極を説明するための断面図である。It is sectional drawing for demonstrating metal gate electrodes. 従来のTEOSガスを用いたCVDプロセスにより成膜されるSiO2膜に形成されるボイドとシームとを説明するための断面図である。It is sectional drawing for demonstrating the void and seam formed in the SiO2 film | membrane formed into a film by the CVD process using the conventional TEOS gas. 従来のTEOSガスを用いたCVDプロセスの作用を説明するための工程図である。It is process drawing for demonstrating the effect | action of the CVD process using the conventional TEOS gas.

符号の説明Explanation of symbols

W 半導体ウエハ
20 P型Si基板
21a P型ソース領域
21b P型ドレイン領域
22a N型ソース領域
21b N型ドレイン領域
24a P型ソース電極
24b P型ドレイン電極
25a N型ソース電極
25b N型ドレイン電極
3A,3B ゲート電極
31 ポリシリコン層
32 WN層
33 W層
37 ビアホール
38 コンタクトホール
5 反応容器
55 ウエハボート
6 ガス供給部
62 ガス供給管
63 成膜ガス供給源
64 酸素ガス供給源
65 水素ガス供給源
71 真空ポンプ
74 ヒータ
75 加熱炉
W Semiconductor wafer 20 P type Si substrate 21a P + type source region 21b P + type drain region 22a N + type source region 21b N + type drain region 24a P + type source electrode 24b P + type drain electrode 25a N + type source electrode 25b N + type drain electrodes 3A and 3B Gate electrode 31 Polysilicon layer 32 WN layer 33 W layer 37 Via hole 38 Contact hole 5 Reaction vessel 55 Wafer boat 6 Gas supply part 62 Gas supply pipe 63 Film formation gas supply source 64 Oxygen gas supply Source 65 Hydrogen gas supply source 71 Vacuum pump 74 Heater 75 Heating furnace

Claims (4)

処理容器内に被処理体を載置する工程と、
前記処理容器内にシリコンを含む成膜ガスと、酸化性ガスと、還元性ガスとを導入すると共に、この処理容器内を減圧雰囲気に設定する工程と、
前記処理容器内を成膜ガスの分解温度よりも低い温度で加熱することにより、酸化性ガス及び還元性ガスにより発生した水酸基活性種及び酸素活性種を用いて
、前記被処理体の上にシリコン酸化膜を形成する工程と、を含むことを特徴とする成膜方法。
Placing the object to be processed in the processing container;
Introducing a film-forming gas containing silicon, an oxidizing gas, and a reducing gas into the processing container, and setting the inside of the processing container in a reduced-pressure atmosphere;
By heating the inside of the processing vessel at a temperature lower than the decomposition temperature of the film forming gas, the hydroxyl group active species and the oxygen active species generated by the oxidizing gas and the reducing gas are used to form silicon on the object to be processed. And a step of forming an oxide film.
前記シリコンを含む成膜ガスは有機系シリコンソースの蒸気であることを特徴とする請求項1記載の成膜方法。   The film forming method according to claim 1, wherein the film forming gas containing silicon is vapor of an organic silicon source. 前記被処理体は、複数のゲート電極が形成されたものであり、請求項1のシリコン酸化膜は、これらゲート電極間を埋め込むように、ゲート電極の上に形成される層間絶縁膜であることを特徴とする請求項1または2記載の成膜方法。   The object to be processed is formed with a plurality of gate electrodes, and the silicon oxide film according to claim 1 is an interlayer insulating film formed on the gate electrodes so as to be embedded between the gate electrodes. The film-forming method of Claim 1 or 2 characterized by these. 内部に被処理体が載置される処理容器と、
前記処理容器内を減圧雰囲気に設定する圧力調整手段と、
前記処理容器内を加熱するための加熱手段と、
前記処理容器内にシリコンを含む成膜ガスを供給するための成膜ガス供給路と、
前記処理容器内に酸化性ガスを供給するための酸化性ガス供給路と、
前記処理容器内に還元性ガスを供給するための還元性ガス供給路と、
前記成膜ガス供給路と、酸化性ガス供給路と、還元性ガス供給路とに夫々設けられ、夫々成膜ガスと酸化性ガスと還元性ガスとの流量を調整するための流量調整手段と、
前記圧力調整手段と加熱手段と流量調整手段とを制御するための制御部と、を備え、
前記制御部は、前記処理容器内を減圧雰囲気に設定すると共に、成膜ガスの分解温度よりも低い温度で加熱することにより、酸化性ガス及び還元性ガスにより発生した水酸基活性種及び酸素活性種を用いて、前記被処理体の上にシリコン酸化膜を形成するように、前記圧力調整手段と加熱手段と流量調整手段とを制御することを特徴とする成膜装置。

A processing container in which an object to be processed is placed;
Pressure adjusting means for setting the inside of the processing vessel to a reduced pressure atmosphere;
Heating means for heating the inside of the processing vessel;
A film forming gas supply path for supplying a film forming gas containing silicon into the processing container;
An oxidizing gas supply path for supplying an oxidizing gas into the processing vessel;
A reducing gas supply path for supplying reducing gas into the processing vessel;
A flow rate adjusting means provided in each of the film forming gas supply path, the oxidizing gas supply path, and the reducing gas supply path, for adjusting the flow rates of the film forming gas, the oxidizing gas, and the reducing gas; ,
A control unit for controlling the pressure adjusting means, the heating means, and the flow rate adjusting means,
The control unit sets the inside of the processing container to a reduced pressure atmosphere and heats at a temperature lower than the decomposition temperature of the film forming gas, thereby generating hydroxyl active species and oxygen active species generated by the oxidizing gas and the reducing gas. And controlling the pressure adjusting means, the heating means, and the flow rate adjusting means so as to form a silicon oxide film on the object to be processed.

JP2005225709A 2005-08-03 2005-08-03 Film forming method and film forming apparatus Expired - Fee Related JP4624207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225709A JP4624207B2 (en) 2005-08-03 2005-08-03 Film forming method and film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225709A JP4624207B2 (en) 2005-08-03 2005-08-03 Film forming method and film forming apparatus

Publications (3)

Publication Number Publication Date
JP2007042884A true JP2007042884A (en) 2007-02-15
JP2007042884A5 JP2007042884A5 (en) 2008-08-14
JP4624207B2 JP4624207B2 (en) 2011-02-02

Family

ID=37800586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225709A Expired - Fee Related JP4624207B2 (en) 2005-08-03 2005-08-03 Film forming method and film forming apparatus

Country Status (1)

Country Link
JP (1) JP4624207B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525601A (en) * 2010-04-16 2013-06-20 フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ Apparatus for coating substrates in a vacuum chamber by plasma enhanced chemical vapor deposition
KR20130075695A (en) 2011-12-27 2013-07-05 도쿄엘렉트론가부시키가이샤 Film forming method
JP2014064039A (en) * 2013-12-25 2014-04-10 Tokyo Electron Ltd Film deposition method and film deposition device
US8753988B2 (en) 2009-06-03 2014-06-17 Tokyo Electron Limited Starting material for use in forming silicon oxide film and method for forming silicon oxide film using same
US9293321B2 (en) 2013-09-13 2016-03-22 Tokyo Electron Limited Method of manufacturing a silicon oxide film
US9368341B2 (en) 2013-09-13 2016-06-14 Tokyo Electron Limited Method of manufacturing a silicon oxide film
US10287675B2 (en) 2016-01-29 2019-05-14 Tokyo Electron Limited Film deposition method
US10458016B2 (en) 2015-12-25 2019-10-29 Tokyo Electron Limited Method for forming a protective film
US10796902B2 (en) 2016-05-23 2020-10-06 Tokyo Electron Limited Film deposition method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115911A (en) * 1994-08-25 1996-05-07 Sony Corp Manufacture of semiconductor device
JPH08227888A (en) * 1995-02-21 1996-09-03 Sony Corp Forming method of dielectric film
JPH10107028A (en) * 1996-05-24 1998-04-24 Lsi Logic Corp Method and device for forming dielectric film
JP2005123275A (en) * 2003-10-14 2005-05-12 Tokyo Electron Ltd Method and equipment forming film
JP2006054432A (en) * 2004-07-15 2006-02-23 Tokyo Electron Ltd Film forming method, film-forming device, and storage medium
JP2006190787A (en) * 2005-01-05 2006-07-20 Hitachi Kokusai Electric Inc Substrate treatment apparatus and method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115911A (en) * 1994-08-25 1996-05-07 Sony Corp Manufacture of semiconductor device
JPH08227888A (en) * 1995-02-21 1996-09-03 Sony Corp Forming method of dielectric film
JPH10107028A (en) * 1996-05-24 1998-04-24 Lsi Logic Corp Method and device for forming dielectric film
JP2005123275A (en) * 2003-10-14 2005-05-12 Tokyo Electron Ltd Method and equipment forming film
JP2006054432A (en) * 2004-07-15 2006-02-23 Tokyo Electron Ltd Film forming method, film-forming device, and storage medium
JP2006190787A (en) * 2005-01-05 2006-07-20 Hitachi Kokusai Electric Inc Substrate treatment apparatus and method of manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753988B2 (en) 2009-06-03 2014-06-17 Tokyo Electron Limited Starting material for use in forming silicon oxide film and method for forming silicon oxide film using same
JP2013525601A (en) * 2010-04-16 2013-06-20 フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ Apparatus for coating substrates in a vacuum chamber by plasma enhanced chemical vapor deposition
KR20130075695A (en) 2011-12-27 2013-07-05 도쿄엘렉트론가부시키가이샤 Film forming method
US8835332B2 (en) 2011-12-27 2014-09-16 Tokyo Electron Limited Film deposition method
US9023738B2 (en) 2011-12-27 2015-05-05 Tokyo Electron Limited Film deposition method
TWI551715B (en) * 2011-12-27 2016-10-01 東京威力科創股份有限公司 Film deposition method
US9293321B2 (en) 2013-09-13 2016-03-22 Tokyo Electron Limited Method of manufacturing a silicon oxide film
US9368341B2 (en) 2013-09-13 2016-06-14 Tokyo Electron Limited Method of manufacturing a silicon oxide film
JP2014064039A (en) * 2013-12-25 2014-04-10 Tokyo Electron Ltd Film deposition method and film deposition device
US10458016B2 (en) 2015-12-25 2019-10-29 Tokyo Electron Limited Method for forming a protective film
US10287675B2 (en) 2016-01-29 2019-05-14 Tokyo Electron Limited Film deposition method
US10796902B2 (en) 2016-05-23 2020-10-06 Tokyo Electron Limited Film deposition method

Also Published As

Publication number Publication date
JP4624207B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
KR102627584B1 (en) Cyclical deposition method and apparatus for filling a recess formed within a substrate surface
JP4624207B2 (en) Film forming method and film forming apparatus
KR100861851B1 (en) Method and apparatus for forming silicon oxide film
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US8575042B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
JP6457101B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, and program
TWI331364B (en)
KR101514867B1 (en) Film forming method and film forming apparatus
KR102415040B1 (en) Method and apparatus for forming silicon oxide film
JP6583064B2 (en) Mask structure forming method and film forming apparatus
KR102295441B1 (en) Method and apparatus for forming silicon oxide film on tungsten film
KR100860683B1 (en) Film forming method and heat treating device
JP2021193748A (en) Manufacturing method of semiconductor device, substrate processing method, substrate processing device, and program
JP4039385B2 (en) Removal method of chemical oxide film
JP2007035740A (en) Film deposition method, film deposition equipment, and storage medium
KR102396170B1 (en) Semiconductor device manufacturing method and film forming apparatus
KR102360687B1 (en) Semiconductor device manufacturing method, substrate processing apparatus and program
KR102306488B1 (en) Etching method and etching apparatus
JP2006203038A (en) Method for forming nitride film, method for manufacturing semiconductor device and capacitor, and device for forming nitride film
JP2019029576A (en) Method and apparatus for forming silicon film
US11728165B2 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP4112591B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP7462065B2 (en) SUBSTRATE PROCESSING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING APPARATUS, PROGRAM, AND SUBSTRATE PROCESSING APPARATUS
JP2019102780A (en) Semiconductor device manufacturing method and deposition apparatus
JP7135190B2 (en) Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus, and program

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees