KR20110114836A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20110114836A
KR20110114836A KR1020100034184A KR20100034184A KR20110114836A KR 20110114836 A KR20110114836 A KR 20110114836A KR 1020100034184 A KR1020100034184 A KR 1020100034184A KR 20100034184 A KR20100034184 A KR 20100034184A KR 20110114836 A KR20110114836 A KR 20110114836A
Authority
KR
South Korea
Prior art keywords
stage
turn
scan
node
output terminal
Prior art date
Application number
KR1020100034184A
Other languages
English (en)
Other versions
KR101658150B1 (ko
Inventor
김빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100034184A priority Critical patent/KR101658150B1/ko
Publication of KR20110114836A publication Critical patent/KR20110114836A/ko
Application granted granted Critical
Publication of KR101658150B1 publication Critical patent/KR101658150B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 누설전류를 방지하여 구동능력을 향상시킬 수 있는 쉬프트 레지스터에 관한 것으로, 차례로 스캔펄스들을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 세트 노드, 리세트 노드, 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 상기 세트 노드 및 리세트 노드의 신호상태를 제어하는 노드 제어부, 및 상기 세트 노드 및 리세트 노드의 신호상태에 따라 외부로부터 공급되는 어느 하나의 클럭펄스를 출력단자를 통해 스캔펄스로서 출력하는 출력부를 포함하며; 상기 각 스테이지에 구비된 노드 제어부는, 1) 전단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 충전상태를 유지하는 충전부; 2) 후단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 방전상태를 유지하는 방전부를 포함함을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 누설전류를 방지하여 구동능력을 향상시킬 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
이러한 쉬프트 레지스터는 다수의 스위칭소자들을 형성된 다수의 스테이지들을 포함한다.
각 스테이지는 세트 노드 및 리세트 노드의 전압 상태를 변경시킴으로써 순차적으로 스캔펄스들을 출력한다. 각 스테이지가 스캔펄스 출력하기 위해서는 각 스테이지의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 세트된 스테이지는 이후 공급되는 클럭펄스를 스캔펄스로서 출력하게 되는데, 종래에는 세트 노드에 접속된 스위칭소자들이 완전히 턴-오프되지 않아 이 스테이지의 출력 기간에 세트 노드의 전압이 상기 스위칭소자들에 의해 방전되는 문제점이 있었다. 즉, 스위칭소자들이 열화되면 이 스위칭소자의 문턱전압이 쉬프트되어 이 스위칭소자의 게이트-소스전극간 전압이 0로 유지되어도 누설 전류가 발생하게 된다. 이러한 누설전류는 스테이지가 인에이블 상태일 때 이로부터 출력되는 스캔펄스의 하이상태에서의 전압값을 떨어뜨리게 되어 쉬프트 레지스터의 구동능력을 저감시키게 되고, 이는 결국 화상을 표시하는 표시장치에서의 화질 불량을 야기한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 세트 노드에 접속된 스위칭소자의 게이트-소스전극간 전압이 부극성을 갖도록 함으로써 누설전류를 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스들을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 세트 노드, 리세트 노드, 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 상기 세트 노드 및 리세트 노드의 신호상태를 제어하는 노드 제어부, 및 상기 세트 노드 및 리세트 노드의 신호상태에 따라 외부로부터 공급되는 어느 하나의 클럭펄스를 출력단자를 통해 스캔펄스로서 출력하는 출력부를 포함하며; 상기 각 스테이지에 구비된 노드 제어부는, 1) 전단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 충전상태를 유지하는 충전부; 2) 후단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 방전상태를 유지하는 방전부를 포함함을 특징으로 한다.
제 n 스테이지의 충전부는, 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n-2 스테이지의 출력단자와 상기 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 충전용 스위칭소자; 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 1 공통 노드와 상기 제 n 스테이지의 세트 노드를 서로 연결하는 제 2 충전용 스위칭소자; 및, 제 n 스테이지의 출력부에 공급되는 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 1 공통 노드를 연결하는 제 3 충전용 스위칭소자를 포함함을 특징으로 한다.
제 n 스테이지의 방전부는, 제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n+2 스테이지의 출력단자와 상기 제 n 스테이지의 제 2 공통 노드를 서로 연결하는 제 1 방전용 스위칭소자; 제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 2 공통 노드와 상기 제 n 스테이지의 세트 노드를 서로 연결하는 제 2 방전용 스위칭소자; 및, 제 n 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 2 공통 노드를 서로 연결하는 제 3 방전용 스위칭소자를 포함함을 특징으로 한다.
제 n 스테이지에 구비된 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 및, 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 출력단자를 서로 연결하는 풀다운 스위칭소자를 포함함을 특징으로 한다.
제 n 스테이지에 구비된 출력부는, 제 n-2 스테이지 및 제 n+2 스테이지로 스캔펄스를 공급하는 캐리 출력부, 및 제 n 게이트 라인으로 스캔펄스를 출력하는 스캔 출력부로 구성되며; 제 n 스테이지의 출력단자는 상기 캐리 출력부로부터의 스캔펄스를 출력하는 캐리출력단자, 및 상기 스캔 출력부로부터의 스캔펄스를 출력하는 스캔출력단자로 구성됨을 특징으로 한다.
제 n 스테이지의 캐리 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및, 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀다운 스위칭소자를 포함하며; 제 n 스테이지의 스캔 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 및, 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀다운 스위칭소자를 포함하며; 상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며; 상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스인 것을 특징으로 한다.
제 n 스테이지에 구비된 노드 제어부는, 충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 상기 충전용전원라인과 제 n 스테이지의 리세트 노드를 서로 연결하는 제 1 스위칭소자; 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 리세트 노드와 방전용 전압을 전송하는 방전용전원라인을 서로 연결하는 제 2 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드와 제 n-1 스테이지의 출력단자를 서로 연결하는 제 3 스위칭소자를 더 포함하며; 상기 제 3 스위칭소자에 공급되는 클럭펄스가 상기 제 n 스테이지의 출력부에 공급되는 클럭펄스보다 앞선 위상을 갖는 것을 특징으로 한다.
스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각의 노드 제어부는 리세트 스위칭소자를 더 포함하며; 상기 리세트 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결하는 것을 특징으로 한다.
상기 리세트 노드는 제 1 및 제 2 리세트 노드로 구분되며; 제 n 스테이지의 캐리 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 제 n 스테이지의 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 제 1 캐리풀다운 스위칭소자; 제 n 스테이지의 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 제 2 캐리풀다운 스위칭소자를 포함하며; 제 n 스테이지의 스캔 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 캐리풀업 스위칭소자; 제 n 스테이지의 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 제 1 스캔풀다운 스위칭소자; 및 제 n 스테이지의 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 제 2 스캔풀다운 스위칭소자를 포함하며; 상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며; 상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스인 것을 특징으로 한다.
제 n 스테이지에 구비된 노드 제어부는, 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드를 서로 연결하는 제 1 스위칭소자; 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드와 방전용전원라인을 서로 연결하는 제 2 스위칭소자; 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드를 서로 연결하는 제 3 스위칭소자; 세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 리세트 노드와 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 5 스위칭소자를 더 포함하며; 상기 제 5 스위칭소자에 공급되는 클럭펄스가 상기 제 n 스테이지의 캐리 출력부에 공급되는 클럭펄스보다 앞선 위상을 가지며; 상기 제 1 교류 전압과 제 2 교류 전압이 서로 180도 위상 반전된 형태인 것을 특징으로 한다.
제 n 스테이지의 캐리 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀다운 스위칭소자를 포함하며; 제 n 스테이지의 스캔 출력부는, 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀다운 스위칭소자를 포함하며; 상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며; 상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며; 상기 캐리풀다운 스위칭소자와 스캔풀다운 스위칭소자에 공급되는 클럭펄스가 동일하며; 상기 캐리풀업 스위칭소장에 공급되는 클럭펄스와 캐리풀다운 스위칭소자에 공급되는 클럭펄스가 서로 중첩하지 않는 것을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터는 다음과 같은 효과를 갖는다.
본 발명에서는 세트 노드에 접속된 스위칭소자의 게이트-소스전극간 전압이 부극성을 갖도록 함으로써 누설전류를 방지할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도
도 3은 본 발명의 제 1 실시예에 따른 스테이지의 구성을 나타낸 도면
도 4는 도 3에 구비된 노드 제어부의 제 1 실시예에 따른 상세 회로 구성도
도 5는 도 3에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도
도 6은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 7은 본 발명의 제 2 실시예에 따른 스테이지의 구성을 나타낸 도면
도 8은 도 7에 구비된 노드 제어부의 제 1 실시예에 따른 상세 회로 구성도
도 9는 도 7에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도
도 10은 도 7에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도
도 11은 도 7에 구비된 노드 제어부의 제 3 실시예에 따른 상세 회로 구성도
도 12는 도 7에 구비된 노드 제어부의 제 4 실시예에 따른 상세 회로 구성도
도 13은 도 7에 구비된 노드 제어부의 제 5 실시예에 따른 상세 회로 구성도
도 14는 본 발명의 실시예에 따른 쉬프트 레지스터의 효과를 설명하기 위한 도면
제 1 실시예
도 1은 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 도 1의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면이다.
본 발명의 제 1실시예에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들(ST1, ST2, ...)을 포함한다. 여기서, 각 스테이지들은 각각의 출력단자(OT)를 통해 한 프레임기간동안 한 번의 스캔펄스(SP1, SP2, ...)를 출력한다.
하나의 스테이지로부터 출력되는 스캔펄스는 자신에게 접속된 게이트 라인을 구동함과 아울러, 자신으로부터 전단 및 후단에 위치한 스테이지의 동작을 제어한다.
스테이지들은 빠른 번호를 부여를 받은 스테이지부터 차례로 스캔펄스를 출력한다. 즉, 제 1 스테이지(ST1)가 제 1 스캔펄스(SP1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(SP2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(SP3)를 출력하고, ...., 다음으로 제 a 스테이지가 제 a 스캔펄스 및 제 a 캐리펄스를 출력한다. 여기서, a는 4이상의 자연수이다.
한편, 도면에 도시하지 않았지만, 이 쉬프트 레지스터는 제 a-1 스테이지를 리셋시키기 위한 스캔펄스를 출력하는 제 a+1 스테이지와, 제 a 스테이지를 리셋시키기 위한 스캔펄스 출력하는 제 a+2 스테이지를 더 포함하는 바, 이 제 a+1 및 제 a+2 스테이지는 게이트 라인에 접속되지 않는 더미 스테이지다. 즉, 이 더미 스테이지로부터의 스캔펄스는 게이트 라인에 공급되지 않는다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부의 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 각 스테이지는 충전용 전압(VDD), 제 1 방전용 전압(VSS1), 제 2 방전용 전압(VSS2)을 공급받는다. 또한 각 스테이지는 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나 이상을 인가받는다. 한편, 스테이지의 구조에 따라 각 스테이지는 상술된 충전용 전압(VDD) 대신 제 1 교류 전압(VDD_O) 및 제 2 교류 전압(VDD_E)을 공급받을 수 있다.
한편, 상기 스테이지들 중 제 1 및 제 2 스테이지(ST1, ST2)는 제 1 및 제 2 스타트 펄스(S1, S2)를 더 공급받는다.
충전용 전압(VDD)은 주로 각 스테이지의 노드들을 충전시키는데 사용되며, 제 1 방전용 전압(VSS1)은 주로 각 스테이지의 노드들 및 캐리출력단자(COT)를 방전시키는데 사용된다. 그리고, 제 2 방전용 전압(VSS2)은 주로 각 스테이지의 스캔출력단자(SOT)를 방전시키는데 사용된다.
충전용 전압(VDD) 및 제 2 방전용 전압(VSS2)은 모두 직류 전압으로서, 충전용 전압(VDD)은 정극성을 나타내며, 제 2 방전용 전압(VSS2)은 부극성을 나타낸다. 한편, 제 2 방전용 전압(VSS2)은 접지전압이 될 수 있다. 제 1 방전용 전압(VSS1)도 직류 전압으로서, 이 제 1 방전용 전압(VSS1)은 제 2 방전용 전압(VSS2)보다 더 낮은 값을 갖는다. 각 클럭펄스(CLK1 내지 CLK4)의 로우상태의 전압값은 제 1 방전용 전압(VSS1)의 전압값과 동일하다.
제 1 및 제 2 교류 전압(VDD_E)은 주로 각 스테이지의 노드들 중 리세트 노드(QB)들의 충전과 방전을 제어하기 위한 신호들로서, 각 스테이지들은 그 구조에 따라서 상술된 충전용 전압(VDD) 대신 상기 제 1 및 제 2 교류 전압(VDD_E)을 공급받는다. 제 1 교류 전압(VDD_O) 및 제 2 교류 전압(VDD_E)은 모두 교류 전압으로서, 제 1 교류 전압(VDD_O)은 제 2 교류 전압(VDD_E)에 대하여 180도 위상 반전된 형태를 갖는다. 상기 제 1 및 제 2 교류 전압(VDD_E)의 하이상태에서의 전압값은 상기 충전용 전압(VDD)의 전압값과 동일 할 수도 있다. 또한, 제 1 및 제 2 교류 전압(VDD_O, VDD_E)의 로우상태에서의 전압값은 상기 제 1 또는 제 2 방전용 전압(VSS1, VSS2)의 전압값과 동일 할 수도 있다. 제 1 및 제 2 교류 전압(VDD_O, VDD_E)은 t 프레임 기간을 주기로 하여 그들의 상태가 반전된다. 여기서, t는 자연수 이다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지의 스캔펄스 및 캐리펄스를 생성하는데 사용되는 신호들로서, 각 스테이지들은 이들 제 1 내지 제 4 클럭펄스(CLK4)들 중 어느 하나를 공급받아 상기 스캔펄스 및 캐리펄스를 생성하여 출력한다. 예를 들어, 제 4k+1 스테이지는 제 1 클럭펄스(CLK1)를 사용하여 스캔펄스 및 캐리펄스를 출력하고, 제 4k+2 스테이지는 제 2 클럭펄스(CLK2)를 사용하여 스캔펄스 및 캐리펄스를 출력하며, 제 4k+3 스테이지는 제 3 클럭펄스(CLK3)를 사용하여 스캔펄스 및 캐리펄스를 출력하며, 제 4k+4 스테이지는 제 4 클럭펄스(CLK4)를 사용하여 스캔펄스 및 캐리펄스를 출력한다. 여기서, k는 자연수를 나타낸다.
한편, 각 스테이지는 상술된 클럭펄스와 다른 위상을 갖는 클럭펄스를 더 공급받아 특정 노드의 전압을 주기적으로 방전시킬 수 있다.
발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 상기 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다. 제 1 내지 제 4 클럭펄스(CLK4)는 서로 위상차를 갖고 출력된다. 이때, 서로 인접한 기간에 출력되는 클럭펄스의 하이구간이 서로 중첩될 수 있다. 예를 들어, 도 2에는 1/3 H(수평기간)가 중첩된 클럭펄스들이 나타나 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다. 여기서, 상기 제 4 클럭펄스(CLK4)와 제 1 스타트 펄스(S1)를 서로 동기시켜 출력하거나, 또는 상기 제 4 클럭펄스(CLK4)와 제 2 스타트 펄스(S2)를 서로 동기시켜 출력할 수도 있다. 이와 같이 상기 제 4 클럭펄스(CLK4)와 제 1 또는 제 2 스타트 펄스(S1, S2)가 서로 동기될 때, 상기 제 1 내지 제 4 클럭펄스(CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다.
각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러 번 출력되지만, 상기 제 1 및 제 2 스타트 펄스(S1, S2)는 한 프레임 기간동안 단 한번 출력된다.
다시 말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 제 1 및 제 2 스타트 펄스(S2)는 한 프레임 기간동안 단 한 번의 액티브상태를 나타낸다.
한편, 이와 같은 쉬프트 레지스터는 제 1 및 제 2 스타트 펄스(S1, S2) 중 어느 하나만을 사용할 수 있으며, 이때 제 1 및 제 2 스테이지(ST1, ST2)는 제 1 및 제 2 스타트 펄스(S2) 중 어느 하나를 공통으로 공급받는다. 이와 같이 하나의 스타트 펄스를 사용할 경우, 이 하나의 스타트 펄스의 펄스폭은 상기 제 1 및 제 2 스타트 펄스(S2)의 펄스폭 중 어느 하나의 펄스폭과 동일할 수 도 있으며, 또는 상기 제 1 스타트 펄스(S1)의 펄스폭과 제 2 스타트 펄스(S2)의 펄스폭을 합한 크기의 펄스폭과 동일할 수 있다.
각 스테이지가 스캔펄스를 출력하기 위해서는 각 스테이지의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 이를 위해 각 스테이지는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다.
예를 들어, 제 s 스테이지는 제 s-2 스테이지로부터의 스캔펄스에 응답하여 인에이블된다. 여기서, s는 자연수로서, 마이너스 스테이지는 존재하지 않는다는 것을 의미한다. 즉, 가장 상측에 위치한 제 1 스테이지(ST1)의 바로 전단에는 스테이지가 존재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1)에 응답하여 인에이블된다. 이와 비슷한 방식으로, 상기 제 2 스테이지(ST2)의 두 번째 전단에는 스테이지가 존재하지 않으므로, 제 2 스테이지(ST2)는 타이밍 콘트롤러부터의 제 2 스타트 펄스(S2)에 응답하여 인에이블된다. 여기서, 제 2 스테이지(ST2)는 제 2 스타트 펄스(S2) 대신에 제 1 스타트 펄스(S1)에 의해 인에이블될 수 도 있다.
또한, 각 스테이지는 다음단 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다. 스테이지가 디스에이블된다는 것은, 이 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다.
예를 들어, 제 s 스테이지는 제 s+2 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다.
한편, 더미 스테이지들의 후단에는 스테이지가 존재하지 않으므로, 상기 제 a+1 스테이지 및 제 a+2 스테이지는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)에 응답하여 디스에이블된다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 쉬프트 레지스터에서 각 스테이지(ST1 내지 STn+1)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 3은 도 1에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 3에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 출력부(OB)를 포함한다.
노드 제어부는 세트 노드(Q) 및 리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 상기 세트 노드 및 리세트 노드의 신호상태를 제어하는 바, 이를 위해 이 노드 제어부는 충전부(CB) 및 방전부(DB)를 포함한다.
충전부(CB)는 전단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 충전상태를 유지하는 바, 이를 위해 이 충전부(CB)는, 제 1 내지 제 3 충전용 스위칭소자(Tc3)들을 포함한다.
제 n 스테이지에 구비된 제 1 충전용 스위칭소자(Tc1)는 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n-2 스테이지의 출력단자와 상기 제 n 스테이지의 제 1 공통 노드(N1)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 충전용 스위칭소자(Tc2)는 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 1 공통 노드(N1)와 상기 제 n 스테이지의 세트 노드를 서로 연결한다.
제 n 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3)는 제 n 스테이지의 출력부에 공급되는 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 1 공통 노드(N1)를 연결한다. 다른 실시예로서, 제 n 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3)의 게이트전극은 상기 클럭펄스를 전송하는 클럭전송라인 대신에 제 n 스테이지의 출력단자에 접속될 수도 있다.
방전부(DB)는 후단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 방전상태를 유지하는 바, 이를 위해 이 방전부(DB)는 제 1 내지 제 3 방전용 스위칭소자(Td3)들을 포함한다.
제 n 스테이지에 구비된 제 1 방전용 스위칭소자(Td1)는 제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n+2 스테이지의 출력단자와 상기 제 n 스테이지의 제 2 공통 노드(N2)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 방전용 스위칭소자(Td2)는 제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 2 공통 노드(N2)와 상기 제 n 스테이지의 세트 노드를 서로 연결한다.
제 n 스테이지에 구비된 제 3 방전용 스위칭소자(Td3)는 제 n 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 2 공통 노드(N2)를 서로 연결한다. 다른 실시예로서, 제 n 스테이지에 구비된 제 3 방전용 스위칭소자(Td3)의 게이트전극은 상기 제 n 스테이지의 출력단자 대신에 클럭펄스를 전송하는 클럭전송라인에 접속될 수도 있다.
출력부는 세트 노드 및 리세트 노드의 신호상태에 따라 외부로부터 공급되는 어느 하나의 클럭펄스를 출력단자를 통해 스캔펄스로서 출력하는 바, 이를 위해 이 출력부는 풀업 스위칭소자 및 풀다운 스위칭소자를 포함한다.
여기서, 도 3에 도시된 제 3 충전용 스위칭소자(Tc3)의 접속 방식을 제 1 접속방식이라고 정의하고, 도시되지 않은 다른 실시예에 따른 제 3 충전용 스위칭소자(Tc3)의 접속 방식(제 n 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3)의 게이트전극이 상기 클럭펄스를 전송하는 클럭전송라인 대신에 제 n-2 스테이지의 출력단자에 접속된 방식)을 제 2 접속 방식으로 정의하고, 마찬가지로 도 3에 도시된 제 3 방전용 스위칭소자(Td3)의 접속 방식을 제 1 접속방식이라고 정의하고, 도시되지 않은 다른 실시예에 따른 제 3 방전용 스위칭소자(Td3)의 접속 방식(제 n 스테이지에 구비된 제 3 방전용 스위칭소자(Td3)의 게이트전극이 상기 제 n-2 스테이지의 출력단자 대신에 클럭펄스를 전송하는 클럭전송라인에 접속된 방식)을 제 2 접속 방식으로 정의할 때, 각각의 접속 방식을 조합하여 구성할 수 있다. 즉, 제 3 충전용 스위칭소자(Tc3)와 제 3 방전용 스위칭소자(Td3)를 모두 제 1 접속 방식으로 구성하는 제 1 조합, 제 3 충전용 스위칭소자(Tc3)와 제 3 방전용 스위칭소자(Td3)를 모두 제 2 접속 방식으로 구성하는 제 2 조합, 제 3 충전용 스위칭소자(Tc3)를 제 1 접속 방식으로 구성하고 제 3 방전용 스위칭소자(Td3)를 제 2 접속 방식으로 구성하는 제 3 조합, 그리고 제 3 충전용 스위칭소자(Tc3)를 제 2 접속 방식으로 구성하고 제 3 방전용 스위칭소자(Td3)를 제 1 접속 방식으로 구성하는 제 4 조합 중 어느 하나가 적용될 수 있다.
제 n 스테이지에 구비된 풀업 스위칭소자는 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 출력단자를 서로 연결한다.
제 n 스테이지에 구비된 풀다운 스위칭소자는 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 출력단자를 서로 연결한다.
도 4는 도 3에 구비된 노드 제어부의 제 1 실시예에 따른 상세 회로 구성도이다.
도 4에 도시된 바와 같이, 각 스테이지의 노드 제어부는 제 1 내지 제 3 스위칭소자들을 더 포함할 수 있다.
제 n 스테이지에 구비된 제 1 스위칭소자는 충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 상기 충전용전원라인과 제 n 스테이지의 리세트 노드를 서로 연결한다.
제 n 스테이지에 구비된 제 2 스위칭소자는 제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 세트 노드와 리세트 노드를 서로 연결한다.
제 n 스테이지에 구비된 제 3 스위칭소자는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드와 제 n-1 스테이지의 출력단자를 서로 연결한다. 이때, 제 3 스위칭소자에 공급되는 클럭펄스가 상기 제 n 스테이지의 출력부에 공급되는 클럭펄스보다 앞선 위상을 갖는다. 예를 들어, 출력부의 풀업 스위칭소자에 제 2 클럭펄스가 공급된다면 제 3 스위칭소자에는 제 1 클럭펄스가 공급된다. 만약, 출력부의 풀업 스위칭소자에 제 1 클럭펄스가 공급된다면 제 3 스위칭소자에는 이 보다 앞서 출력되는 제 4 클럭펄스가 공급된다.
이와 같이 구성된 스테이지의 동작을 설명하면 다음과 같다.
동작에 대한 설명은 제 3 스테이지(ST3)를 예로 들어 설명하기로 한다.
먼저, 제 3 스테이지(ST3)의 세트 기간동안 이 제 3 스테이지(ST3)의 동작을 설명한다.
이 세트 기간에 제 3 스테이지(ST3)의 제 1 및 제 2 충전용 스위칭소자(Tc2)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(SP1)에 응답하여 턴-온된다. 이 턴-온된 제 1 및 제 2 충전용 스위칭소자(Tc2)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(SP1)를 세트 노드(Q)에 공급한다. 그러면, 이 세트 노드(Q)가 충전된다. 이 충전된 노드에 게이트전극을 통해 접속된 제 2 스위칭소자(Tr2) 및 풀업 스위칭소자(PU)가 턴-온된다.
턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압(VSS)이 리세트 노드(QB)에 공급되어 이 리세트 노드(QB)가 방전된다. 한편, 이 리세트 노드(QB)에는 충전용 전압(VDD)원에 의해 항상 턴-온된 상태를 유지하는 다이오드 형태의 제 1 스위칭소자(Tr1)로부터 출력된 충전용 전압(VDD)이 공급되는 바, 이 제 1 스위칭소자(Tr1)보다 제 2 스위칭소자(Tr2)의 면적이 더 크므로, 상기 리세트 노드(QB)는 방전 상태로 유지된다. 이 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(PD)가 턴-오프된다.
한편, 이 세트 기간에 이 제 2 스테이지로부터는 스캔펄스는 로우상태, 즉 방전용 전압(VSS) 레벨로 낮아진 상태로 유지되므로, 이를 공급받는 이 제 2 스테이지의 제 3 충전용 스위칭소자(Tc3)는 턴-오프상태이다. 마찬가지로 이 세트 기간에 제 4 스테이지로부터의 스캔펄스는 로우상태, 즉 방전용 전압 레벨로 낮아진 상태로 유지되므로, 이를 공급받는 이 제 2 스테이지의 제 1 내지 제 3 방전용 스위칭소자(Td3)는 턴-오프상태이다.
이어서, 제 3 스테이지(ST3)의 출력 기간동안 이 제 3 스테이지(ST3)의 동작을 설명한다.
이 출력 기간에 제 1 스캔펄스(SP1)가 방전용 전압 레벨로 떨어지게 되어 이를 공급받는 제 2 스테이지(ST2)의 제 1 및 제 2 충전용 스위칭소자(Tc2)가 턴-오프되고, 이로 인해 이 제 2 스테이지(ST2)의 세트 노드(Q)가 플로팅된다. 한편, 이 출력 기간에 제 3 클럭펄스(CLK3)가 이 제 2 스테이지(ST2)의 풀업 스위칭소자(PU)에 공급된다. 이에 따라 플로팅상태의 세트 노드(Q)의 전압이 부트스트랩핑 현상에 의해 증폭된다. 이 세트 노드(Q)에 접속된 풀업 스위칭소자(PU)는 제 3 스캔펄스(SP3)를 출력한다. 이 제 3 스캔펄스(SP3)는 제 3 스테이지(ST3)의 출력단자(OT)를 통해 출력된다.
이 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(SP3)는 제 3 게이트 라인에 공급됨과 아울러, 제 5 스테이지(ST5)에 구비된 제 1 및 제 2 충전용 스위칭소자(Tc2)의 게이트전극, 제 4 스테이지(ST4)에 구비된 제 3 스위칭소자(Tr3)의 게이트 전극, 그리고 제 1 스테이지(ST1)에 구비된 제 1 및 제 2 방전용 스위칭소자(Td2)의 게이트전극에 공급된다.
또한, 이 제 3 스테이지로부터의 제 3 스캔펄스는 이 제 3 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3) 및 제 3 방전용 스위칭소자(Td3)의 게이트전극에 각각 공급된다. 이에 따라 제 3 충전용 스위칭소자(Tc3)가 턴-온되고, 이 턴-온된 제 3 충전용 스위칭소자(Tc3)를 통해 하이상태의 제 3 스캔펄스가 제 3 스테이지의 제 1 공통 노드(N1)에 공급된다. 이 제 1 공통 노드(N1)는 제 1 충전용 스위칭소자(Tc1) 및 제 2 충전용 스위칭소자(Tc2)의 공통 소스전극으로서, 이 소스전극의 전압이 하이 상태의 제 3 스캔펄스의 전압으로 상승됨에 따라 이 제 1 충전용 스위칭소자(Tc1)의 게이트-소스전극간 전압, 그리고 제 2 충전용 스위칭소자(Tc2)의 게이트-소스전극간 전압이 부극성으로 유지된다. 이는 제 1 및 제 2 충전용 스위칭소자(Tc2)의 각 게이트전극이 이 출력 기간에 방전용 전압의 레벨로 유지되는 반면, 이들 각 스위칭소자의 공통 소스전극인 제 1 공통 노드(N1)의 전극이 하이 상태의 제 3 스캔펄스의 전압으로 유지되기 때문이다. 이에 따라 제 1 및 제 2 충전용 스위칭소자(Tc2)가 완전히 턴-오프 상태로 유지되어 이 출력 기간에 제 1 및 제 2 충전용 스위칭소자(Tc2)로부터 누설 전류가 발생되는 것이 방지된다. 이로써 이 출력 기간에 제 3 스테이지의 세트 노드(Q)의 전압이 안정적으로 유지되어, 이 제 3 스테이지로부터의 스캔펄스가 안정적으로 출력된다.
마찬가지로, 이 출력 기간에 제 3 방전용 스위칭소자(Td3)도 턴-온되며, 이에 의해 제 3 스테이지의 제 2 공통 노드도 하이 상태의 제 3 스캔펄스의 전압으로 유지된다. 이에 따라 제 1 및 제 2 방전용 스위칭소자(Td2)들 역시 완전히 턴-오프 상태로 유지되어 누설 전류가 발생되지 않는다.
도 5는 도 3에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도이다.
도 5에 도시된 바와 같이, 각 스테이지의 노드 제어부는 제 1 내지 제 3 스위칭소자들, 그리고 리세트 스위칭소자(Trr)를 더 포함할 수 있다.
여기서, 제 1 내지 제 3 스위칭소자들은 도 4에서의 제 1 내지 제 3 스위칭소자들과 동일하다.
제 n 스테이지에 구비된 리세트 스위칭소자(Trr)는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 리세트 스위칭소자(Trr)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 리세트 스위칭소자(Trr)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST2)를 제외한 나머지 스테이지들에만 이 리세트 스위칭소자(Trr)가 구비된다.
제 2 실시예
도 6은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 다수의 스테이지들(ST1, ST2, ...)을 포함한다. 여기서, 각각의 스테이지는 두 개의 스캔펄스들을 출력한다. 설명의 편의상, 두 개의 스캔펄스들 중 스캔출력단자를 통해 출력되는 스캔펄스는 그대로 스캔펄스라고 정의하고, 캐리출력단자를 통해 출력되는 스캔펄스를 캐리펄스로 고쳐 부르기로 한다.
다시 말하여, 각 스테이지들은 각각의 스캔출력단자(SOT)를 통해 한 프레임기간동안 한 번의 스캔펄스(SP1, SP2, ...)를 출력함과 아울러, 각각의 캐리출력단자(COT)를 통해 한 프레임 기간동안 한 번의 캐리펄스(CP1, CP2, ...)를 출력한다.
하나의 스테이지로부터 출력되는 스캔펄스와 캐리펄스는 동일 위상을 갖는다. 각 스테이지(ST1, ST2, ...)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동한다. 또한, 각 스테이지는 캐리펄스를 이용하여 자신으로부터 전단에 위치한 스테이지의 동작 및 후단에 위치한 스테이지의 동작을 제어한다.
스테이지들은 빠른 번호를 부여를 받은 스테이지부터 차례로 스캔펄스 및 캐리펄스를 출력한다. 즉, 제 1 스테이지(ST1)가 제 1 스캔펄스(SP1) 및 제 1 캐리펄스(CP1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(SP2) 및 제 2 캐리펄스(CP2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(SP3) 및 제 3 캐리펄스(CP3)를 출력하고, ...., 다음으로 제 a 스테이지가 제 a 스캔펄스 및 제 a 캐리펄스를 출력한다. 여기서, a는 4이상의 자연수이다.
한편, 도면에 도시하지 않았지만, 이 쉬프트 레지스터는 제 a-1 스테이지를 리셋시키기 위한 스캔펄스를 출력하는 제 a+1 스테이지와, 제 a 스테이지를 리셋시키기 위한 스캔펄스 출력하는 제 a+2 스테이지를 더 포함하는 바, 이 제 a+1 및 제 a+2 스테이지는 게이트 라인에 접속되지 않는 더미 스테이지다. 즉, 이 더미 스테이지로부터의 스캔펄스는 게이트 라인에 공급되지 않는다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부의 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 각 스테이지는, 도 2에 도시된 바와 같은 충전용 전압(VDD), 제 1 방전용 전압(VSS1), 제 2 방전용 전압(VSS2)을 공급받는다. 또한 각 스테이지는 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나 이상을 인가받는다. 한편, 스테이지의 구조에 따라 각 스테이지는 상술된 충전용 전압(VDD) 대신 제 1 교류 전압(VDD_O) 및 제 2 교류 전압(VDD_E)을 공급받을 수 있다.
한편, 상기 스테이지들 중 제 1 및 제 2 스테이지(ST1, ST2)는 제 1 및 제 2 스타트 펄스(S1, S2)를 더 공급받는다.
충전용 전압(VDD)은 주로 각 스테이지의 노드들을 충전시키는데 사용되며, 제 1 방전용 전압(VSS1)은 주로 각 스테이지의 노드들 및 캐리출력단자(COT)를 방전시키는데 사용된다. 그리고, 제 2 방전용 전압(VSS2)은 주로 각 스테이지의 스캔출력단자(SOT)를 방전시키는데 사용된다.
한편, 각 스테이지는 상술된 클럭펄스와 다른 위상을 갖는 클럭펄스를 더 공급받아 특정 노드의 전압을 주기적으로 방전시킬 수 있다.
각 스테이지가 스캔펄스 및 캐리펄스를 출력하기 위해서는 각 스테이지의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 이를 위해 각 스테이지는 자신으로부터 전단에 위치한 스테이지로부터의 캐리펄스를 공급받아 인에이블된다.
예를 들어, 제 s 스테이지는 제 s-2 스테이지로부터의 캐리펄스 및 스캔펄스에 응답하여 인에이블된다. 여기서, s는 자연수로서, 마이너스 스테이지는 존재하지 않는다는 것을 의미한다. 즉, 가장 상측에 위치한 제 1 스테이지(ST1)의 바로 전단에는 스테이지가 존재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1)에 응답하여 인에이블된다. 이와 비슷한 방식으로, 상기 제 2 스테이지(ST2)의 두 번째 전단에는 스테이지가 존재하지 않으므로, 제 2 스테이지(ST2)는 타이밍 콘트롤러부터의 제 2 스타트 펄스(S2)에 응답하여 인에이블된다. 여기서, 제 2 스테이지(ST2)는 제 2 스타트 펄스(S2) 대신에 제 1 스타트 펄스(S1)에 의해 인에이블될 수 도 있다.
또한, 각 스테이지는 다음단 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다. 스테이지가 디스에이블된다는 것은, 이 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다.
예를 들어, 제 s 스테이지는 제 s+2 스테이지로부터의 캐리펄스에 응답하여 디스에이블된다.
한편, 더미 스테이지들의 후단에는 스테이지가 존재하지 않으므로, 상기 제 a+1 스테이지 및 제 a+2 스테이지는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)에 응답하여 디스에이블된다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 쉬프트 레지스터에서 각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 7은 본 발명의 제 2 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 이 도 7은 도 6에서의 어느 하나의 스테이지의 구성을 나타낸 도면이다.
하나의 스테이지는, 도 6에 도시된 바와 같이, 세트 노드(Q), 리세트 노드(QB), 노드 제어부, 캐리 출력부(CO) 및 스캔 출력부(SO)를 포함한다.
노드 제어부는 세트 노드(Q) 및 리세트 노드(QB)의 신호상태를 제어한다. 이 노드 제어부는 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 상기 세트 노드 및 리세트 노드의 신호상태를 제어하는 바, 이를 위해 이 노드 제어부는 충전부(CB) 및 방전부(DB)를 포함한다.
충전부(CB)는 전단 스테이지로부터의 캐리펄스 및 자신이 위치한 스테이지로부터의 캐리펄스에 따라 상기 세트 노드(Q)의 충전상태를 유지하는 바, 이를 위해 이 충전부(CB)는, 제 1 내지 제 3 충전용 스위칭소자(Tc1 내지 Tc3)들을 포함한다.
제 n 스테이지에 구비된 제 1 충전용 스위칭소자(Tc1)는 제 n-2 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n-2 스테이지의 캐리출력단자(COT)와 상기 제 n 스테이지의 제 1 공통 노드(N1)를 서로 연결한다. 다른 실시예로서, 이 제 1 충전용 스위칭소자(Tc1)의 드레인전극에는 상술된 캐리펄스 대신에 스캔펄스가 공급될 수 있다. 이와 같은 경우, 이 제 1 충전용 스위칭소자는 턴-온시 제 n-2 스테이지의 스캔출력단자(SOT)와 상기 제 n 스테이지의 제 1 공통 노드(N1)을 서로 연결한다.
제 n 스테이지에 구비된 제 2 충전용 스위칭소자(Tc2)는 제 n-2 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 1 공통 노드(N1)와 상기 제 n 스테이지의 세트 노드(Q)를 서로 연결한다.
제 n 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3)는 제 n 스테이지의 캐리 출력부(또는 스캔 출력부)에 공급되는 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자(COT)와 상기 제 1 공통 노드(N1)를 연결한다. 다른 실시예로서, 제 n 스테이지에 구비된 제 3 충전용 스위칭소자(Tc3)의 게이트전극은 상기 클럭펄스를 전송하는 클럭전송라인 대신에 제 n 스테이지의 캐리출력단자(COT)에 접속될 수도 있다.
방전부(DB)는 후단 스테이지로부터의 캐리펄스 및 자신이 위치한 스테이지로부터의 캐리펄스에 따라 상기 세트 노드(Q)의 방전상태를 유지하는 바, 이를 위해 이 방전부(DB)는 제 1 내지 제 3 방전용 스위칭소자(Td1 내지 Td3)들을 포함한다.
제 n 스테이지에 구비된 제 1 방전용 스위칭소자(Td1)는 제 n+2 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n+2 스테이지의 캐리출력단자(COT)와 상기 제 n 스테이지의 제 2 공통 노드(N2)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 방전용 스위칭소자(Td2)는 제 n+2 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 2 공통 노드(N2)와 상기 제 n 스테이지의 세트 노드(Q)를 서로 연결한다.
제 n 스테이지에 구비된 제 3 방전용 스위칭소자(Td3)는 제 n 스테이지로부터의 캐리펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 캐리출력단자(COT)와 상기 제 2 공통 노드(N2)를 서로 연결한다. 다른 실시예로서, 제 n 스테이지에 구비된 제 3 방전용 스위칭소자(Td3)의 게이트전극은 상기 제 n-2 스테이지의 캐리출력단자(COT) 대신에 클럭펄스를 전송하는 클럭전송라인에 접속될 수도 있다.
제 n 스테이지의 캐리 출력부(CO)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자(COT)를 서로 연결하는 캐리풀업 스위칭소자(Uc); 및, 제 n 스테이지의 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압(VSS)을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자(COT)를 서로 연결하는 캐리풀다운 스위칭소자(Dc)를 포함한다.
제 n 스테이지의 스캔 출력부(SO)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자(SOT)를 서로 연결하는 스캔풀업 스위칭소자(Us); 및, 제 n 스테이지의 리세트 노드(QB)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자(SOT)를 서로 연결하는 스캔풀다운 스위칭소자(Ds)를 포함한다.
도 8은 도 7에 구비된 노드 제어부의 제 1 실시예에 따른 상세 회로 구성도이다.
도 8에 도시된 바와 같이, 각 스테이지의 노드 제어부는 제 1 내지 제 3 스위칭소자들(Tr1 내지 Tr3)을 더 포함할 수 있다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 충전용전원라인으로부터의 충전용 전압(VDD)에 따라 턴-온/오프가 제어되며, 턴-온시 상기 충전용전원라인과 제 n 스테이지의 리세트 노드(QB)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 리세트 노드(QB)와 방전용 전압(VSS)을 전송하는 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드(Q)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이때, 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스가 상기 제 n 스테이지의 캐리 출력부(CO)(또는 스캔 출력부)에 공급되는 클럭펄스보다 앞선 위상을 갖는다. 예를 들어, 캐리 출력부(CO)의 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CLK2)가 공급된다면 제 3 스위칭소자(Tr3)에는 제 1 클럭펄스(CLK1)가 공급된다. 만약, 캐리 출력부의 캐리풀업 스위칭소자(Uc)에 제 1 클럭펄스(CLK1)가 공급된다면 제 3 스위칭소자(Tr3)에는 이 보다 앞서 출력되는 제 4 클럭펄스(CLK4)가 공급된다.
도 9는 도 7에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도이다.
도 9에 도시된 바와 같이, 각 스테이지의 노드 제어부는 제 1 내지 제 3 스위칭소자들, 그리고 리세트 스위칭소자(Trr)를 더 포함할 수 있다.
여기서, 제 1 내지 제 3 스위칭소자들(Tr1 내지 Tr3)은 도 8에서의 제 1 내지 제 3 스위칭소자들(Tr1 내지 Tr3)과 동일하다.
제 n 스테이지에 구비된 리세트 스위칭소자(Trr)는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드(Q)와 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 리세트 스위칭소자(Trr)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 리세트 스위칭소자(Trr)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST2)를 제외한 나머지 스테이지들에만 이 리세트 스위칭소자(Trr)가 구비된다.
도 10은 도 7에 구비된 노드 제어부의 제 2 실시예에 따른 상세 회로 구성도로서, 이 도 10에서의 리세트 노드는 제 1 리세트 노드와 제 2 리세트 노드로 구분된다. 또한 이로 인해 각 스테이지의 캐리 출력부, 스캔 출력부 및 노드 제어부도 다음과 같은 구성을 갖는다.
제 n 스테이지에 구비된 캐리 출력부(CO)는 캐리풀업 스위칭소자(Uc), 제 1 캐리풀다운 스위칭소자(Dc1) 및 제 2 캐리풀다운 스위칭소자(Dc2)를 포함한다.
캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 서로 위상차를 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 캐리출력단자(COT)를 서로 연결한다.
제 1 캐리풀다운 스위칭소자(Dc1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 방전용 전압(VSS)을 전송하는 방전용전원라인을 서로 연결한다.
제 2 캐리풀다운 스위칭소자(Dc2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 캐리출력단자(COT)와 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 스캔 출력부(SO)는 스캔풀업 스위칭소자(Us), 제 1 스캔풀다운 스위칭소자(Ds1) 및 제 2 스캔풀다운 스위칭소자(Ds2)를 포함한다.
제 n 스테이지에 구비된 스캔풀업 스위칭소자(Us)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 클럭전송라인들 중 어느 하나와 스캔출력단자(SOT)를 서로 연결한다.
제 n 스테이지에 구비된 제 1 스캔풀다운 스위칭소자(Ds1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 2 스캔풀다운 스위칭소자(Ds2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 스캔출력단자(SOT)와 방전용전원라인을 서로 연결한다.
노드 제어부는 충전부(CB) 및 방전부(DB), 그리고 제 1 내지 제 5 스위칭소자(Tr1 내지 Tr5)를 포함한다.
충전부(CB) 및 방전부(DB)의 구성은 도 8에서의 충전부(CB) 및 방전부(DB)의 구성과 동일하다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD_O)에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드(QB1)를 서로 연결한다.
제 n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드(QB1)와 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD_E)에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드(QB2)를 서로 연결한다.
제 n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 리세트 노드(QB2)와 방전용전원라인을 서로 연결한다.
제 n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드(Q)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이때, 제 5 스위칭소자(Tr5)에 공급되는 클럭펄스가 상기 제 n 스테이지의 캐리 출력부(CO)(또는 스캔 출력부)에 공급되는 클럭펄스보다 앞선 위상을 가진다. 이 제 5 스위칭소자(Tr5)는 앞서 설명된 도 9에서의 제 3 스위칭소자(Tr3)와 동일한 역할을 한다.
도 11은 도 7에 구비된 노드 제어부의 제 3 실시예에 따른 상세 회로 구성도이다.
도 11에 도시된 바와 같이, 각 스테이지의 노드 제어부는 제 1 내지 제 5 스위칭소자들(Tr1 내지 Tr5), 그리고 리세트 스위칭소자(Trr)를 더 포함할 수 있다.
여기서, 제 1 내지 제 5 스위칭소자들(Tr1 내지 Tr5)은 도 10에서의 제 1 내지 제 5 스위칭소자들(Tr1 내지 Tr5)과 동일하다.
제 n 스테이지에 구비된 리세트 스위칭소자(Trr)는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 리세트 스위칭소자(Trr)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 리세트 스위칭소자(Trr)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 스테이지들에만 이 리세트 스위칭소자(Trr)가 구비된다.
도 12는 도 7에 구비된 노드 제어부의 제 4 실시예에 따른 상세 회로 구성도이다.
도 12에 도시된 노드 제어부는 충전부(CB), 방전부(DB) 및 제 1 스위칭소자를 포함한다. 충전부(CB) 및 방전부(DB)의 구성은 앞서 설명된 도 8에서의 충전부(CB) 및 방전부(DB)와 동일하다.
제 n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드(Q)와 제 n-1 스테이지의 캐리출력단자(COT)를 서로 연결한다. 이때, 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스가 상기 제 n 스테이지의 캐리 출력부(CO)(또는 스캔 출력부)에 공급되는 클럭펄스보다 앞선 위상을 갖는다. 예를 들어, 캐리 출력부(CO)의 캐리풀업 스위칭소자(Uc)에 제 2 클럭펄스(CKL2)가 공급된다면 제 3 스위칭소자(Tr3)에는 제 1 클럭펄스(CLK1)가 공급된다. 만약, 캐리 출력부의 캐리풀업 스위칭소자(Uc)에 제 1 클럭펄스(CLK1)가 공급된다면 제 3 스위칭소자(Tr3)에는 이 보다 앞서 출력되는 제 4 클럭펄스(CLK4)가 공급된다.
제 n 스테이지의 캐리 출력부(CO)는 캐리풀업 스위칭소자(Uc) 및 캐리풀다운 스위칭소자(Dc)를 포함한다.
제 n 스테이지에 구비된 캐리풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지에 구비된 캐리풀다운 스위칭소자(Dc)는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압(VSS)을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자(COT)를 서로 연결한다.
제 n 스테이지의 스캔 출력부(SO)는 스캔풀업 스위칭소자(Uc) 및 스캔풀다운 스위칭소자(Dc)를 포함한다.
제 n 스테이지에 구비된 스캔풀업 스위칭소자(Uc)는 제 n 스테이지의 세트 노드(Q)의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자(SOT)를 서로 연결한다.
제 n 스테이지에 구비된 스캔풀다운 스위칭소자(Dc)는 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자(SOT)를 서로 연결한다.
여기서, 캐리풀다운 스위칭소자(Dc)와 스캔풀다운 스위칭소자(Ds)에 공급되는 클럭펄스가 동일하며, 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스와 캐리풀다운 스위칭소자(Dc)에 공급되는 클럭펄스가 서로 중첩하지 않는다. 이때, 캐리풀업 스위칭소자(Uc)에 공급되는 클럭펄스는 캐리풀다운 스위칭소자(Dc)에 공급되는 클럭펄스보다 더 앞선 위상을 갖는다.
도 13은 도 7에 구비된 노드 제어부의 제 5 실시예에 따른 상세 회로 구성도이다.
도 13에 도시된 바와 같이, 노드 제어부는 제 1 스위칭소자(Tr1) 및 리세트 스위칭소자(Trr)를 더 포함할 수 있다.
제 1 스위칭소자(Tr1)는 도 12에서의 제 1 스위칭소자(Tr1)와 동일하다.
제 n 스테이지에 구비된 리세트 스위칭소자(Trr)는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결한다. 이 스타트 펄스는 제 1 스타트 펄스(S1) 또는 제 2 스타트 펄스(S2)가 될 수 있다. 이 리세트 스위칭소자(Trr)는 모든 스테이지들에 구비되지 않고, 스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지에만 구비된다. 예를 들어, 제 1 스타트 펄스(S1)에 의해 세트되는 제 1 스테이지(ST1) 및 제 2 스타트 펄스(S2)에 의해 세트되는 제 2 스테이지(ST2)에는 리세트 스위칭소자(Trr)가 구비되지 않으며, 이 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 스테이지들에만 이 리세트 스위칭소자(Trr)가 구비된다.
도 14는 본 발명의 실시예에 따른 쉬프트 레지스터의 효과를 설명하기 위한 도면으로서, 도 14의 (a)에 도시된 종래의 쉬프트 레지스터에 따르면 세트 노드(Q)의 전압(V_Q)이 상승하자마자 바로 하강함을 알 수 있다. 이러한 현상은 세트 노드(Q)에 접속된 스위칭소자들(즉, 충전부(CB) 및 방전부(DB)의 스위칭소자들)의 문턱전압이 쉬프트되어 완전히 턴-오프되지 않아 이 스위칭소자들을 통해 세트 노드(Q)의 전압(V_Q)이 방전되기 때문에 발생된다. 반면, 도 14의 (b)에 도시된 본 발명의 실시예에 따른 쉬프트 레지스터에 따르면 세트 노드(Q)의 전압(V_Q)이 일정 기간동안 상승된 상태로 유지된 후 정상적인 타이밍에 하강함을 알 수 있다. 이는 상술된 바와 같이 세트 노드(Q)에 접속된 스위칭소자들의 게이트-소스전극간 전압이 부극성으로 유지되어 완전히 턴-온 상태를 유지하기 때문이다. 한편, 부호 V_O는 캐리펄스 또는 스캔펄스의 전압을 의미하며, V_QB는 리세트 노드(QB)의 전압을 의미한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
CB: 충전부 DB: 방전부
N1 및 N2: 제 1 및 제 2 공통 노드 PU: 풀업 스위칭소자
PD: 풀다운 스위칭소자 VSS: 방전용 전압
OB: 출력부 Q: 세트 노드
QB: 리세트 노드 OT: 출력단자
Tc1 내지 Tc3: 제 1 내지 제 3 충전용 스위칭소자
Td1 내지 Td3: 제 1 내지 제 3 방전용 스위칭소자

Claims (12)

  1. 차례로 스캔펄스들을 발생시키는 다수의 스테이지들을 포함하는 쉬프트 레지스터에 있어서,
    상기 각 스테이지가, 세트 노드, 리세트 노드, 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 상기 세트 노드 및 리세트 노드의 신호상태를 제어하는 노드 제어부, 및 상기 세트 노드 및 리세트 노드의 신호상태에 따라 외부로부터 공급되는 어느 하나의 클럭펄스를 출력단자를 통해 스캔펄스로서 출력하는 출력부를 포함하며;
    상기 각 스테이지에 구비된 노드 제어부는,
    1) 전단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 충전상태를 유지하는 충전부;
    2) 후단 스테이지로부터의 스캔펄스 및 자신이 위치한 스테이지로부터의 스캔펄스에 따라 상기 세트 노드의 방전상태를 유지하는 방전부를 포함함을 특징으로 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    제 n 스테이지의 충전부는,
    제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n-2 스테이지의 출력단자와 상기 제 n 스테이지의 제 1 공통 노드를 서로 연결하는 제 1 충전용 스위칭소자;
    제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 1 공통 노드와 상기 제 n 스테이지의 세트 노드를 서로 연결하는 제 2 충전용 스위칭소자; 및,
    제 n 스테이지의 출력부에 공급되는 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 1 공통 노드를 연결하는 제 3 충전용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    제 n 스테이지의 방전부는,
    제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n+2 스테이지의 출력단자와 상기 제 n 스테이지의 제 2 공통 노드를 서로 연결하는 제 1 방전용 스위칭소자;
    제 n+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 제 2 공통 노드와 상기 제 n 스테이지의 세트 노드를 서로 연결하는 제 2 방전용 스위칭소자; 및,
    제 n 스테이지로부터의 스캔펄스에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 출력단자와 상기 제 2 공통 노드를 서로 연결하는 제 3 방전용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    제 n 스테이지에 구비된 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 및,
    제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 출력단자를 서로 연결하는 풀다운 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    제 n 스테이지에 구비된 출력부는, 제 n-2 스테이지 및 제 n+2 스테이지로 스캔펄스를 공급하는 캐리 출력부, 및 제 n 게이트 라인으로 스캔펄스를 출력하는 스캔 출력부로 구성되며;
    제 n 스테이지의 출력단자는 상기 캐리 출력부로부터의 스캔펄스를 출력하는 캐리출력단자, 및 상기 스캔 출력부로부터의 스캔펄스를 출력하는 스캔출력단자로 구성됨을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    제 n 스테이지의 캐리 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및, 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀다운 스위칭소자를 포함하며;
    제 n 스테이지의 스캔 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 및, 제 n 스테이지의 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀다운 스위칭소자를 포함하며;
    상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며;
    상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스인 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 1 항에 있어서,
    제 n 스테이지에 구비된 노드 제어부는,
    충전용전원라인으로부터의 충전용 전압에 따라 턴-온/오프가 제어되며, 턴-온시 상기 충전용전원라인과 제 n 스테이지의 리세트 노드를 서로 연결하는 제 1 스위칭소자;
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 n 스테이지의 리세트 노드와 방전용 전압을 전송하는 방전용전원라인을 서로 연결하는 제 2 스위칭소자; 및,
    외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드와 제 n-1 스테이지의 출력단자를 서로 연결하는 제 3 스위칭소자를 더 포함하며;
    상기 제 3 스위칭소자에 공급되는 클럭펄스가 상기 제 n 스테이지의 출력부에 공급되는 클럭펄스보다 앞선 위상을 갖는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 1 항에 있어서,
    스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각의 노드 제어부는 리세트 스위칭소자를 더 포함하며;
    상기 리세트 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결하는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 5 항에 있어서,
    상기 리세트 노드는 제 1 및 제 2 리세트 노드로 구분되며;
    제 n 스테이지의 캐리 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자;
    제 n 스테이지의 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 제 1 캐리풀다운 스위칭소자;
    제 n 스테이지의 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 제 2 캐리풀다운 스위칭소자를 포함하며;
    제 n 스테이지의 스캔 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자;
    제 n 스테이지의 제 1 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 제 1 스캔풀다운 스위칭소자; 및
    제 n 스테이지의 제 2 리세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 제 2 스캔풀다운 스위칭소자를 포함하며;
    상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며;
    상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스인 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    제 n 스테이지에 구비된 노드 제어부는,
    제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드를 서로 연결하는 제 1 스위칭소자;
    세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 1 리세트 노드와 방전용전원라인을 서로 연결하는 제 2 스위칭소자;
    제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    세트 노드의 신호 상태에 따라 턴-온/오프가 제어되며, 턴-온시 제 2 리세트 노드와 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 세트 노드와 제 n-1 스테이지의 캐리출력단자를 서로 연결하는 제 5 스위칭소자를 더 포함하며;
    상기 제 5 스위칭소자에 공급되는 클럭펄스가 상기 제 n 스테이지의 캐리 출력부에 공급되는 클럭펄스보다 앞선 위상을 가지며;
    상기 제 1 교류 전압과 제 2 교류 전압이 서로 180도 위상 반전된 형태인 것을 특징으로 하는 쉬프트 레지스터.
  11. 제 5 항에 있어서,
    제 n 스테이지의 캐리 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀업 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 방전용 전압을 전송하는 방전용전원라인과 상기 제 n 스테이지의 캐리출력단자를 서로 연결하는 캐리풀다운 스위칭소자를 포함하며;
    제 n 스테이지의 스캔 출력부는,
    제 n 스테이지의 세트 노드의 신호상태에 따라 턴-온/오프가 제어되며, 턴-온시 어느 하나의 클럭전송라인과 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀업 스위칭소자; 및, 외부로부터의 클럭펄스에 따라 턴-온/오프가 제어되며, 턴-온시 상기 방전용전원라인과 상기 제 n 스테이지의 스캔출력단자를 서로 연결하는 스캔풀다운 스위칭소자를 포함하며;
    상기 충전부에 공급되는 스캔펄스들은 제 n-2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며;
    상기 방전부에 공급되는 스캔펄스들은 제 n+2 스테이지의 캐리출력단자로부터의 스캔펄스 및 제 n 스테이지의 캐리출력단자로부터의 스캔펄스이며;
    상기 캐리풀다운 스위칭소자와 스캔풀다운 스위칭소자에 공급되는 클럭펄스가 동일하며;
    상기 캐리풀업 스위칭소장에 공급되는 클럭펄스와 캐리풀다운 스위칭소자에 공급되는 클럭펄스가 서로 중첩하지 않는 것을 특징으로 하는 쉬프트 레지스터.
  12. 제 10 및 제 11 항 중 어느 한 항에 있어서,
    스타트 펄스에 의해 세트되는 스테이지를 제외한 나머지 스테이지들 각각의 노드 제어부는 리세트 스위칭소자를 더 포함하며;
    상기 리세트 스위칭소자는 외부로부터의 스타트 펄스에 따라 턴-온/오프가 제어되며, 턴-온시 세트 노드와 방전용전원라인을 서로 연결하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020100034184A 2010-04-14 2010-04-14 쉬프트 레지스터 KR101658150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100034184A KR101658150B1 (ko) 2010-04-14 2010-04-14 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034184A KR101658150B1 (ko) 2010-04-14 2010-04-14 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20110114836A true KR20110114836A (ko) 2011-10-20
KR101658150B1 KR101658150B1 (ko) 2016-09-30

Family

ID=45029646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034184A KR101658150B1 (ko) 2010-04-14 2010-04-14 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101658150B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098881A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 표시장치용 구동회로
KR20140148021A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터
KR20150126286A (ko) * 2014-05-02 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
CN105047119A (zh) * 2014-05-02 2015-11-11 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
KR20150136148A (ko) * 2014-05-26 2015-12-07 엘지디스플레이 주식회사 표시장치 및 표시패널
KR20160087950A (ko) * 2015-01-14 2016-07-25 삼성디스플레이 주식회사 게이트 구동 회로
CN110610676A (zh) * 2019-09-30 2019-12-24 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035266A (ko) * 2006-10-19 2008-04-23 엘지디스플레이 주식회사 쉬프트 레지스터
KR20080060824A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20080083379A (ko) * 2007-03-12 2008-09-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090073966A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035266A (ko) * 2006-10-19 2008-04-23 엘지디스플레이 주식회사 쉬프트 레지스터
KR20080060824A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20080083379A (ko) * 2007-03-12 2008-09-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090073966A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 쉬프트 레지스터

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098881A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 표시장치용 구동회로
KR20140148021A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터
KR20150126286A (ko) * 2014-05-02 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
CN105047119A (zh) * 2014-05-02 2015-11-11 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
US10810920B2 (en) 2014-05-02 2020-10-20 Lg Display Co., Ltd. Shift register and display device using the same
KR20150136148A (ko) * 2014-05-26 2015-12-07 엘지디스플레이 주식회사 표시장치 및 표시패널
KR20160087950A (ko) * 2015-01-14 2016-07-25 삼성디스플레이 주식회사 게이트 구동 회로
CN110610676A (zh) * 2019-09-30 2019-12-24 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN110610676B (zh) * 2019-09-30 2021-10-26 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
US11508297B2 (en) 2019-09-30 2022-11-22 Hefei Boe Joint Technology Co., Ltd. Display device, gate drive circuit, shift register circuit and driving method thereof for preventing leakage currents

Also Published As

Publication number Publication date
KR101658150B1 (ko) 2016-09-30

Similar Documents

Publication Publication Date Title
KR102028992B1 (ko) 쉬프트 레지스터
KR102102902B1 (ko) 쉬프트 레지스터
KR102066083B1 (ko) 쉬프트 레지스터
US9524797B2 (en) Shift register
KR101768485B1 (ko) 쉬프트 레지스터
KR101756667B1 (ko) 쉬프트 레지스터 및 이를 포함하는 표시장치
KR101451575B1 (ko) 쉬프트 레지스터
KR101296645B1 (ko) 쉬프트 레지스터
KR20110110502A (ko) 쉬프트 레지스터
KR101568258B1 (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR20100096656A (ko) 쉬프트 레지스터
KR101830607B1 (ko) 쉬프트 레지스터
KR20110114836A (ko) 쉬프트 레지스터
KR20120011765A (ko) 쉬프트 레지스터
KR102034046B1 (ko) 쉬프트 레지스터
KR20140014746A (ko) 쉬프트 레지스터
KR102034053B1 (ko) 쉬프트 레지스터
KR101941449B1 (ko) 쉬프트 레지스터
KR20150047038A (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR102034045B1 (ko) 쉬프트 레지스터
KR101287214B1 (ko) 쉬프트 레지스터
KR20140137646A (ko) 쉬프트 레지스터
KR20080060721A (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant