KR20110106889A - Microcrystalline silicon alloys for thin film and wafer based solar applications - Google Patents

Microcrystalline silicon alloys for thin film and wafer based solar applications Download PDF

Info

Publication number
KR20110106889A
KR20110106889A KR1020117016901A KR20117016901A KR20110106889A KR 20110106889 A KR20110106889 A KR 20110106889A KR 1020117016901 A KR1020117016901 A KR 1020117016901A KR 20117016901 A KR20117016901 A KR 20117016901A KR 20110106889 A KR20110106889 A KR 20110106889A
Authority
KR
South Korea
Prior art keywords
layer
type
wsr
sccm
layers
Prior art date
Application number
KR1020117016901A
Other languages
Korean (ko)
Inventor
슈란 솅
용기 채
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110106889A publication Critical patent/KR20110106889A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

태양 전지를 형성하는 방법 및 장치가 제공된다. 탄소, 산소 및 질소를 포함하는 도프 결정질 반도체 합금이 박막 태양 전지를 위한 광 포획 향상 층 및 전하 수집 층으로서 사용된다. 반도체 합금 층은 반도체 소오스 화합물과 공동-성분 소오스 화합물을 처리 챔버로 제공하고 기판 상에 층을 증착하도록 가스를 이온화함으로써 형성된다. 합금 층은 개선된 굴절 지수의 제어, 폭넓은 광학적 밴드갭 및 높은 전도율을 제공한다.A method and apparatus for forming a solar cell are provided. Doped crystalline semiconductor alloys comprising carbon, oxygen and nitrogen are used as light trapping enhancement layers and charge collection layers for thin film solar cells. The semiconductor alloy layer is formed by providing a semiconductor source compound and a co-component source compound to the processing chamber and ionizing the gas to deposit a layer on the substrate. The alloy layer provides improved control of the refractive index, wide optical bandgap and high conductivity.

Description

박막 및 웨이퍼 기반의 태양 전지 분야용 미세결정질 실리콘 합금{MICROCRYSTALLINE SILICON ALLOYS FOR THIN FILM AND WAFER BASED SOLAR APPLICATIONS}Microcrystalline Silicon Alloys for Thin Film and Wafer Based Solar Cell Applications

본 발명의 실시예들은 일반적으로 태양 전지와 그 제조 방법에 관한 것이다. 특히, 본 발명의 실시예들은 박막 및 결정질 태양 전지에 형성되는 파장 선택형 반사 층에 관한 것이다.Embodiments of the present invention generally relate to solar cells and methods for their manufacture. In particular, embodiments of the present invention relate to wavelength selective reflective layers formed in thin films and crystalline solar cells.

결정질 실리콘 태양 전지 및 박막 태양 전지는 태양 전지의 두가지 종류이다. 결정질 실리콘 태양 전지는 통상적으로 단결정질 기판(즉, 순수 실리콘의 단결정 기판) 또는 다결정질 실리콘 기판(즉, 다결정 또는 폴리실리콘)을 사용한다. 추가의 필름 층이 상기 실리콘 기판 상에 증착되어 전기 회로로부터 광 캡쳐를 개선하며 소자들을 보호한다. 박막 태양 전지는 하나 또는 그 이상의 p-n 접합을 형성하도록 적합한 기판 상에 증착되는 얇은 층의 재료를 사용한다. 적합한 기판은 유리, 금속, 및 폴리머 기판을 포함한다.Crystalline silicon solar cells and thin film solar cells are two types of solar cells. Crystalline silicon solar cells typically use monocrystalline substrates (ie, monocrystalline substrates of pure silicon) or polycrystalline silicon substrates (ie, polycrystalline or polysilicon). An additional film layer is deposited on the silicon substrate to improve light capture from the electrical circuit and protect the devices. Thin film solar cells use a thin layer of material that is deposited on a suitable substrate to form one or more p-n junctions. Suitable substrates include glass, metal, and polymer substrates.

태양 전지의 경제적인 용도를 확대하기 위해, 효율이 개선되어야 한다. 태양 전지 효율은 유용한 전력으로 변환되는 입사 방사선의 비율과 관련이 있다. 더 많은 분야에 사용될 수 있게 하기 위해서, 태양 전지 효율은 현재 최고 성능의 대략 15%를 초과하도록 개선되어야 한다. 에너지 비용이 증가함에 따라, 개선된 박막 태양 전지와 이를 공장 환경하에서 제조하기 위한 방법 및 장치가 필요하다.In order to expand the economical use of solar cells, the efficiency must be improved. Solar cell efficiency is related to the percentage of incident radiation that is converted into useful power. To be able to be used in more applications, solar cell efficiency must be improved to exceed approximately 15% of current peak performance. As energy costs increase, there is a need for improved thin film solar cells and methods and apparatus for manufacturing them in a factory environment.

본 발명의 실시예들은 태양 전지 제조 방법을 제공한다. 몇몇 실시예들은 전도체 층을 기판 상에 형성하는 단계, 상기 전도체 층 상에 p형 결정질 반도체 합금 층을 형성하는 단계를 포함하는 태양 전지 제조 방법을 제공한다. 본 발명의 몇몇 실시예들은 또한 비정질 또는 진성 반도체 층, n형 도프 비정질 또는 결정질 층, 버퍼 층, 변성 도프 층, 및 전도체 층을 포함할 수도 있다. 제 2 전도체 층이 n형 도프 결정질 층 상에 형성될 수 있다.Embodiments of the present invention provide a solar cell manufacturing method. Some embodiments provide a method of fabricating a solar cell comprising forming a conductor layer on a substrate and forming a p-type crystalline semiconductor alloy layer on the conductor layer. Some embodiments of the present invention may also include an amorphous or intrinsic semiconductor layer, an n-type dope amorphous or crystalline layer, a buffer layer, a modified dope layer, and a conductor layer. A second conductor layer can be formed on the n-type dope crystalline layer.

대체 실시예들은 전도체 층을 기판 상에 형성하는 단계, 제 1 도프 결정질 반도체 합금 층을 상기 전도체 층 상에 형성하는 단계, 및 제 2 도프 결정질 반도체 합금 층을 상기 제 1 도프 결정질 반도체 합금 층 상에 형성하는 단계를 포함하는 태양 전지 제조 방법을 제공한다. 몇몇 실시예들은 또한 도프 비정질 또는 결정질 반도체 층, 버퍼 층, 변성 도프 층, 및 전도체 층을 포함할 수 있다. 몇몇 실시예들은 또한 탠덤-접합 구조에 제 3 및 제 4 도프 결정질 반도체 합금 층을 포함할 수 있다.Alternative embodiments include forming a conductor layer on a substrate, forming a first dope crystalline semiconductor alloy layer on the conductor layer, and forming a second dope crystalline semiconductor alloy layer on the first dope crystalline semiconductor alloy layer. It provides a solar cell manufacturing method comprising the step of forming. Some embodiments may also include dope amorphous or crystalline semiconductor layers, buffer layers, modified dope layers, and conductor layers. Some embodiments may also include third and fourth dope crystalline semiconductor alloy layers in tandem-junction structures.

추가의 실시예들은 반사 층을 반도체 기판 상에 형성하는 단계, 및 결정질 접합부를 상기 반사 층 상에 형성하는 단계를 포함하며, 상기 반사 층이 하나 또는 그 이상의 결정질 반도체 합금 층을 포함하는 태양 전지 제조 방법을 제공한다.Further embodiments include forming a reflective layer on a semiconductor substrate, and forming a crystalline junction on the reflective layer, wherein the reflective layer comprises one or more crystalline semiconductor alloy layers. Provide a method.

본 발명의 실시예들은 제 1 p-i-n 접합과 제 2 p-i-n 접합 사이에 배치된 반사 층을 포함하고, 그 내부에 형성된 복수의 통공을 가지며, 상기 복수의 통공은 각각 상기 제 2 p-i-n 접합이 상기 반사 층 위에 형성되기 전에 상기 반사 층으로부터 재료의 일부를 제거함으로써 형성되는 광전지 소자를 더 제공할 수 있다. Embodiments of the present invention include a reflective layer disposed between a first pin junction and a second pin junction, and have a plurality of apertures formed therein, each of the plurality of apertures wherein the second pin junction is the reflective layer. A photovoltaic device can be further provided that is formed by removing a portion of the material from the reflective layer before it is formed thereon.

본 발명의 실시예들은 제 1 p-i-n 접합을 기판의 표면 상에 형성하는 단계, 제 1 반사 층을 상기 제 1 p-i-n 접합 위에 형성하는 단계 및 제 2 p-i-n 접합을 상기 제 1 반사 층에 형성하는 단계를 포함하고, 상기 제 1 반사 층은 약 550㎚ 내지 약 800㎚ 범위의 파장을 가진 빛을 상기 제 1 p-i-n 접합으로 선택적으로 반사시키는, 태양 전지 소자 제조 방법을 더 제공할 수 있다. Embodiments of the present invention include forming a first pin junction on a surface of a substrate, forming a first reflective layer over the first pin junction, and forming a second pin junction in the first reflective layer. And wherein the first reflective layer selectively reflects light having a wavelength in the range of about 550 nm to about 800 nm to the first pin junction.

본 발명의 실시예들은, p형 실리콘 함유 층을 기판의 표면 상에 증착하도록 된 제 1 증착 챔버, 진성 실리콘 함유 층과 n형 실리콘 함유 층을 상기 기판의 표면 상에 증착하도록 된 제 2 증착 챔버, n형 반사 층을 상기 기판의 표면 상에 증착하도록 된 제 3 증착 챔버, 복수의 통공을 상기 n형 반사 층에 형성하도록 된 패터닝 챔버, 및 상기 제 1 증착 챔버, 제 2 증착 챔버, 제 3 증착 챔버 및 패터닝 챔버 사이로 기판을 이송하도록 된 자동 컨베이어 장치를 포함하는, 자동화되고 통합된 태양 전지 제조 시스템을 더 제공할 수 있다. Embodiments of the invention include a first deposition chamber adapted to deposit a p-type silicon containing layer on a surface of a substrate, and a second deposition chamber configured to deposit an intrinsic silicon containing layer and an n-type silicon containing layer onto a surface of the substrate. a third deposition chamber configured to deposit an n-type reflective layer on the surface of the substrate, a patterning chamber configured to form a plurality of through holes in the n-type reflective layer, and the first deposition chamber, the second deposition chamber, and a third It can further provide an automated and integrated solar cell manufacturing system comprising an automatic conveyor device adapted to transfer a substrate between a deposition chamber and a patterning chamber.

본 발명의 실시예들은, p형 실리콘 함유 층을 기판의 표면 상에 증착하도록 된 적어도 하나의 처리 챔버, 진성 실리콘 함유 층을 상기 기판의 표면 상에 증착하도록 된 적어도 하나의 처리 챔버 및 진성 실리콘 함유 층을 상기 기판의 표면 상에 증착하도록 된 적어도 하나의 처리 챔버를 포함하는 제 1 클러스터 툴; n형 반사 층을 상기 기판의 표면 상에 증착하도록 된 적어도 하나의 처리 챔버를 포함하는 제 2 클러스터 툴; 및 상기 제 1 및 제 2 클러스터 툴 사이로 기판을 이송하도록 된 자동 컨베이어 장치;를 포함하는 자동화되고 통합된 태양 전지 제조 시스템을 더 제공할 수 있다. Embodiments of the invention include at least one processing chamber adapted to deposit a p-type silicon containing layer on a surface of a substrate, at least one processing chamber adapted to deposit an intrinsic silicon containing layer on a surface of the substrate and an intrinsic silicon containing layer. A first cluster tool comprising at least one processing chamber adapted to deposit a layer on a surface of the substrate; a second cluster tool comprising at least one processing chamber adapted to deposit an n-type reflective layer on a surface of the substrate; And an automatic conveyor device adapted to transfer the substrate between the first and second cluster tools.

전술한 본 발명의 특징들이 실현되고 더 상세히 이해될 수 있는 방식으로, 첨부 도면에 도시되어 있는 실시예들을 참조하여, 위에서 개략적으로 약술한 본 발명을 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 접합부 사이에 배치된 파장 선택형 반사 층을 가진 탠덤 접합(tandem junction) 박막 태양 전지의 개략적인 측면도이고,
도 2는 본 발명의 일 실시예에 따른 단일 접합 박막 태양 전지의 개략적인 측면도이며,
도 3은 본 발명의 일 실시예에 따른 접합부 사이에 배치된 파장 선택형 반사 층을 가진 탠덤 접합 박막 태양 전지의 개략적인 측면도이고,
도 4는 본 발명의 다른 실시예에 따른 탠덤 접합 박막 태양 전지의 개략적인 측면도이며,
도 5A 및 도 5B는 본 발명의 일 실시예에 따른 접합부 사이에 배치된 파장 선택형 반사 층을 가진 탠덤 접합 박막 태양 전지의 개략적인 측면도이고,
도 6A 및 도 6B는 본 발명의 일 실시예에 따른 접합부 사이에 배치된 파장 선택형 반사 층의 확대도이며,
도 7은 본 발명의 일 실시예에 따른 장치의 단면도이고,
도 8은 본 발명의 일 실시예에 따른 장치의 평면도이며,
도 9는 본 발명의 일 실시예에 따른 도 7 및 도 8의 장치가 통합된 제조 라인의 일부를 도시한 평면도이다.
이해를 용이하게 하기 위해, 도면에서 공통적인 동일한 구성 요소를 나타내기 위해 가능하다면 동일한 도면 부호가 사용되었다. 일 실시예에 설명된 구성 요소들은 특별히 언급하지 않더라도 다른 실시예들에서 유리하게 이용될 수 있다고 이해해야 한다.
그러나, 첨부 도면은 단지 본 발명의 전형적인 실시예만을 도시한 것이므로 본 발명의 범주를 제한하는 것이라 생각해서는 안 되며 다른 동등한 유효한 실시예들이 있을 수 있다고 이해해야 한다.In the manner in which the features of the present invention described above can be realized and understood in more detail, the present invention outlined above will be described in more detail with reference to the embodiments shown in the accompanying drawings.
1 is a schematic side view of a tandem junction thin film solar cell with a wavelength selective reflective layer disposed between junctions in accordance with one embodiment of the present invention;
2 is a schematic side view of a single junction thin film solar cell according to an embodiment of the present invention,
3 is a schematic side view of a tandem junction thin film solar cell with a wavelength selective reflective layer disposed between junctions in accordance with one embodiment of the present invention;
4 is a schematic side view of a tandem junction thin film solar cell according to another embodiment of the present invention,
5A and 5B are schematic side views of a tandem junction thin film solar cell with a wavelength selective reflective layer disposed between junctions in accordance with one embodiment of the present invention;
6A and 6B are enlarged views of wavelength selective reflective layers disposed between junctions according to one embodiment of the present invention,
7 is a cross-sectional view of an apparatus according to an embodiment of the present invention,
8 is a plan view of an apparatus according to an embodiment of the present invention,
9 is a plan view of a portion of a manufacturing line incorporating the apparatus of FIGS. 7 and 8 in accordance with one embodiment of the present invention.
To facilitate understanding, the same reference numerals have been used where possible to represent the same components that are common in the figures. It is to be understood that the components described in one embodiment may be advantageously used in other embodiments even if not specifically mentioned.
However, it is to be understood that the appended drawings illustrate only typical embodiments of this invention and are not to be considered limiting of its scope, for the understanding that there may be other equivalent effective embodiments.

일반적으로, 박막 태양 전지는 다수의 다른 방식으로 함께 적층될 수 있는 다양한 종류의 필름 또는 층으로 제조된다. 그러한 소자들에 사용된 대부분의 필름들은 실리콘, 게르마늄, 카본, 보론, 포스포로스, 니트로겐, 옥시겐, 하이드로겐 등을 포함하는 반도체 요소와 결합된다. 상이한 필름의 특성에는 결정질화 정도, 도펀트 유형, 도펀트 농도, 필름 굴절률, 필름 흡광계수, 필름 투명도, 필름 흡수율 및 전도율이 포함된다. 통상적으로, 대부분의 그러한 필름들은 어느 정도의 이온화 또는 플라즈마 형성을 포함할 수 있는 화학 기상 증착 공정들에 의해 형성될 수 있다.Generally, thin film solar cells are made of various kinds of films or layers that can be stacked together in a number of different ways. Most of the films used in such devices combine with semiconductor elements including silicon, germanium, carbon, boron, phosphorus, nitrogen, oxygen, hydrogen, and the like. The properties of the different films include the degree of crystallization, dopant type, dopant concentration, film refractive index, film extinction coefficient, film transparency, film absorption and conductivity. Typically, most such films can be formed by chemical vapor deposition processes, which may include some degree of ionization or plasma formation.

태양 전지에 사용되는 필름Film used for solar cell

태양광발전 프로세스에서의 전하 생성은 일반적으로 실리콘 함유 층과 같은 벌크(bulk) 반도체 층에 의해 제공된다. 벌크 층은 또한 때때로, 태양 전지 내에 존재하는 다양한 도프 층들과 구별하기 위해 진성(intrinsic) 층으로도 지칭된다. 진성 층은 광 흡수 특성에 영향을 주는 임의의 소정의 결정화율을 가질 수 있다. 예를 들어, 비정질 실리콘과 같은 비정질 진성 층은 일반적으로 미세결정질 실리콘과 같이 상이한 정도의 결정화율을 갖는 진성 층으로부터 상이한 파장에서 광을 흡수한다. 이러한 이유로, 대부분의 태양 전지는 광범위한 잠재적 흡수 특성을 생성하기 위해 두 형태의 층을 모두 사용한다. 몇몇의 경우에, 진성 층은 두 층들 사이에 광학적 또는 전기적 특성의 보다 유연한 전이를 제공하기 위해 두 개의 별개 형태의 층들 사이에서 버퍼 층으로서 사용될 수 있다.Charge generation in photovoltaic processes is generally provided by bulk semiconductor layers, such as silicon containing layers. The bulk layer is also sometimes referred to as the intrinsic layer to distinguish it from the various dope layers present in the solar cell. The intrinsic layer can have any desired crystallization rate that affects the light absorption properties. For example, amorphous intrinsic layers, such as amorphous silicon, generally absorb light at different wavelengths from intrinsic layers having different degrees of crystallization, such as microcrystalline silicon. For this reason, most solar cells use both types of layers to produce a wide range of potential absorption properties. In some cases, the intrinsic layer can be used as a buffer layer between two separate types of layers to provide a more flexible transition of optical or electrical properties between the two layers.

실리콘과 다른 반도체들이 다양한 결정화율을 갖는 솔리드(solid)로 형성될 수 있다. 본질적으로 결정화율이 없는 솔리드는 비정질이며, 결정화율이 무시할만한 실리콘은 비정질 실리콘으로 지칭된다. 완전한 결정질 실리콘은 결정질, 폴리결정질, 단결정질 실리콘으로 지칭된다. 폴리결정질 실리콘은 입계에 의해 분리된 다수의 결정 입자로 형성되는 결정질 실리콘이다. 단결정질 실리콘은 단결정 실리콘이다. 부분 결정질, 즉 약 5% 내지 약 95% 범위의 결정질 분율을 갖는 솔리드는 일반적으로 비정질 상 내에 현탁되는 결정 입자의 크기를 지칭하는 나노결정질 또는 미세결정질로 지칭된다. 더 큰 결정 입자를 갖는 솔리드는 미세결정질로 지칭되는 반면에, 보다 작은 결정 입자를 갖는 솔리드는 나노결정질로 지칭된다. 용어, "결정질 실리콘"은 미세결정질 및 나노결정질 실리콘을 포함하는 결정 상을 갖는 임의의 형태의 실리콘을 지칭할 수 있다.Silicon and other semiconductors can be formed into solids having various crystallization rates. In essence, solids without crystallization are amorphous, and silicon with negligible crystallization is referred to as amorphous silicon. Fully crystalline silicon is referred to as crystalline, polycrystalline, monocrystalline silicon. Polycrystalline silicon is crystalline silicon formed of a plurality of crystal particles separated by grain boundaries. Monocrystalline silicon is monocrystalline silicon. Partially crystalline, ie, solids having a crystalline fraction ranging from about 5% to about 95% are generally referred to as nanocrystalline or microcrystalline, which refers to the size of the crystalline particles suspended in the amorphous phase. Solids with larger crystalline particles are referred to as microcrystalline, while solids with smaller crystalline particles are referred to as nanocrystalline. The term “crystalline silicon” may refer to any form of silicon having a crystalline phase, including microcrystalline and nanocrystalline silicon.

도 1은 빛 또는 태양 복사(101)를 향하여 배향된 다중 접합 태양 전지(100)의 실시예의 개략도이다. 태양 전지(100)는 유리 기판, 폴리머 기판, 금속 기판 또는 다른 적합한 기판과 같은 기판(102)과, 그 위에 형성된 박막들을 포함한다. 상기 태양 전지(100)는 상기 기판(102) 위에 형성된 제 1 투명 전도성 산화물(TCO) 층(104)과, 상기 제 1 TCO 층(104) 위에 형성된 제 1 p-i-n 접합(126)을 포함하며, 하나의 구성에서, 상기 제 1 p-i-n 접합(126) 위에 형성된 파장 선택형 반사(WSR) 층(112), 상기 제 1 p-i-n 접합(126) 위에 형성된 제 2 p-i-n 접합(128), 상기 제 2 p-i-n 접합(128) 위에 형성된 제 2 TCO 층(122) 및 상기 제 2 TCO 층(122) 위에 형성된 금속 배면 층(back layer)(124)을 더 포함한다. 일 실시예에서, 상기 WSR 층(112)은 상기 제 1 p-i-n 접합(126)과 제 2 p-i-n 접합(128) 사이에 배치되며, 제조된 태양 전지(100)에서 광 산란과 전류 발생을 개선하는 필름 특성을 갖도록 구성된다. 추가적으로, 상기 WSR 층(112)은 또한 제조된 태양 전지의 광 변환 효율을 개선하기 위해 그 투과성과 반사성에 영향을 주는 높은 전기 전도율과 조절된 밴드갭 범위를 가진 우수한 p-n 터널 접합을 제공한다. 상기 WSR 층(112)에 대해서는 아래에서 구체적으로 설명한다. 1 is a schematic diagram of an embodiment of a multi-junction solar cell 100 oriented towards light or solar radiation 101. Solar cell 100 includes a substrate 102, such as a glass substrate, a polymer substrate, a metal substrate, or other suitable substrate, and thin films formed thereon. The solar cell 100 includes a first transparent conductive oxide (TCO) layer 104 formed on the substrate 102 and a first pin junction 126 formed on the first TCO layer 104, one In the configuration, the wavelength selective reflective (WSR) layer 112 formed on the first pin junction 126, the second pin junction 128 formed on the first pin junction 126, the second pin junction 128 A second TCO layer 122 formed on the top layer) and a metal back layer 124 formed on the second TCO layer 122. In one embodiment, the WSR layer 112 is disposed between the first pin junction 126 and the second pin junction 128, a film that improves light scattering and current generation in the fabricated solar cell 100 Configured to have characteristics. In addition, the WSR layer 112 also provides a good p-n tunnel junction with a controlled bandgap range and high electrical conductivity that affects its transmission and reflectivity to improve the light conversion efficiency of the fabricated solar cell. The WSR layer 112 will be described in detail below.

광 포획을 향상시켜 광 흡수율을 개선하기 위해, 상기 기판 및/또는 그 위에 형성된 하나 또는 그 이상의 박막이 습식, 플라즈마, 이온 및/또는 기계적 프로세스에 의해 선택적으로 조직화(textured)될 수 있다. 예를 들면, 도 1에 도시된 실시예에서, 제 1 TCO 층(104)이 조직화되고, 그 위에 순차적으로 증착된 박막들이 그 아래 표면의 포토그래피를 일반적으로 따르게 된다. In order to improve light trapping to improve light absorption, the substrate and / or one or more thin films formed thereon can be selectively textured by wet, plasma, ionic and / or mechanical processes. For example, in the embodiment shown in FIG. 1, the first TCO layer 104 is organized and thin films deposited sequentially thereon generally follow the photography of the surface below.

상기 제 1 TCO 층(104)과 제 2 TCO 층(104)은 각각 주석 산화물, 아연 산화물, 인듐 주석 산화물, 주석산(stannate) 카드뮴, 이들의 조합물, 또는 다른 적합한 재료를 포함할 수 있다. 또한, 상기 TCO 재료들은 추가의 도펀트와 성분들도 포함할 수 있음을 이해할 수 있다. 예를 들어, 아연 산화물은 알루미늄, 갈륨, 붕소, 및 다른 적합한 도펀트와 같은 도펀트들을 더 포함할 수 있다. 아연 산화물은 바람직하게, 5 원자% 또는 그 미만의 도펀트, 및 더 바람직하게 2.5 원자% 또는 그 미만의 알루미늄을 포함한다. 특정 예에서, 상기 기판(101)은 제 1 TCO 층(104)이 미리 형성되어 있는 상태로 유리 제작자에 의해 제공될 수 있다. The first TCO layer 104 and the second TCO layer 104 may each comprise tin oxide, zinc oxide, indium tin oxide, stannate cadmium, combinations thereof, or other suitable materials. In addition, it will be appreciated that the TCO materials may also include additional dopants and components. For example, zinc oxide may further comprise dopants such as aluminum, gallium, boron, and other suitable dopants. The zinc oxide preferably comprises 5 atomic% or less dopant, and more preferably 2.5 atomic% or less aluminum. In a particular example, the substrate 101 may be provided by the glass manufacturer with the first TCO layer 104 preformed.

상기 제 1 p-i-n 접합(126)은 p형 비정질 실리콘 층(106), 상기 p형 비정질 실리콘 층(106) 위에 형성된 진성 비정질 실리콘 층(108), 상기 진성 비정질 실리콘 층(124) 위에 형성된 n형 미세결정질 실리콘 층(110)을 포함할 수 있다. 특정 실시예에서, 상기 p형 비정질 실리콘 층(106)은 약 60Å 내지 약 300Å 범위의 두께로 형성될 수 있다. 특정 실시예에서, 상기 진성 비정질 실리콘 층(108)은 약 1,500Å 내지 약 3,500Å 범위의 두께로 형성될 수 있다. 특정 실시예에서, 상기 n형 미세결정질 실리콘 층(110)은 약 100Å 내지 약 400Å 범위의 두께로 형성될 수 있다. The first pin junction 126 is a p-type amorphous silicon layer 106, an intrinsic amorphous silicon layer 108 formed on the p-type amorphous silicon layer 106, and an n-type fine formed on the intrinsic amorphous silicon layer 124. The crystalline silicon layer 110 may be included. In certain embodiments, the p-type amorphous silicon layer 106 may be formed to a thickness in a range from about 60 microns to about 300 microns. In certain embodiments, the intrinsic amorphous silicon layer 108 may be formed in a thickness ranging from about 1,500 kPa to about 3,500 kPa. In a particular embodiment, the n-type microcrystalline silicon layer 110 may be formed to a thickness in a range of about 100 GPa to about 400 GPa.

상기 제 1 p-i-n 접합(126)과 제 2 p-i-n 접합(128) 사이에 배치된 WSR 층(112)은 일반적으로 소정의 필름 특성을 갖도록 구성된다. 이 구성에서, 상기 WSR 층(112)은 태양 전지(100)의 광 입사면으로부터 수용된 빛을 반사시키기 위해 바람직한 반사율 또는 반사율 범위를 가진 중간 반사체로서 역할을 능동적으로 한다. 또한, 상기 WSR 층(112)은 상기 제 1 p-i-n 접합(126)에서 단파장 내지 중파장의 빛(예를 들어, 280㎚ 내지 800㎚)의 흡수를 촉진하고 단락 전류를 개선하는 접합 층으로서 역할함으로써, 양자(quantum)와 변환 효율을 개선한다. 상기 WSR 층(112)은 접합(128)에 형성된 층들에 대한 빛의 투과를 용이하게 하기 위해 중파장 내지 장파장의 빛(예를 들어, 500㎚ 내지 1100㎚)에 대한 높은 필름 투과율을 더 갖는다. 아울러, 상기 WSR 층(112)은 상기 제 1 p-i-n 접합(126) 내의 층들로 소정 파장(예를 들어, 단파장)의 빛을 반사시키고, 상기 제 2 p-i-n 접합(128) 내의 층들로 소정 파장(예를 들어, 장파장)의 빛을 전송하면서, 가능한 한 빛을 적게 흡수하는 것이 일반적으로 바람직하다. 부가적으로, 상기 WSR 층(112)은 발생된 전류를 효과적으로 전도하고 상기 제 1 p-i-n 접합(126)으로부터 상기 제 2 p-i-n 접합(128)으로 전자가 흐를 수 있도록 하며 발생된 전류의 차단을 회피하도록 바람직한 밴드갭과 높은 필름 전도성을 가질 수 있다. 상기 WSR 층(112)은 상기 제 2 p-i-n 접합(128)으로 실질적으로 모든 장파장의 빛이 통과할 수 있도록 하면서 상기 제 1 p-i-n 접합(126)으로 단파장의 빛을 반사시키는 것이 요구된다. 소정 파장에 대한 높은 필름 투과율, 낮은 필름 광 흡수율, 바람직한 밴드갭 특성(예를 들어, 광대역 갭 범위) 및 높은 전기 전도율을 갖도록 WSR 층(112)을 형성함으로써, 전체 태양 전지 변환 효율이 개선될 수 있다. The WSR layer 112 disposed between the first p-i-n junction 126 and the second p-i-n junction 128 is generally configured to have certain film properties. In this configuration, the WSR layer 112 actively serves as an intermediate reflector having a desired reflectance or reflectance range for reflecting light received from the light incident surface of the solar cell 100. In addition, the WSR layer 112 serves as a bonding layer that promotes absorption of short to medium wavelengths of light (eg, 280 nm to 800 nm) and improves short circuit current in the first pin junction 126. Improve quantum and conversion efficiency The WSR layer 112 further has a high film transmittance for medium to long wavelengths of light (eg, 500 nm to 1100 nm) to facilitate light transmission for the layers formed in the junction 128. In addition, the WSR layer 112 reflects light of a predetermined wavelength (eg, short wavelength) to the layers in the first pin junction 126, and transmits a predetermined wavelength (eg, to the layers in the second pin junction 128). For example, it is generally desirable to absorb as little light as possible while transmitting light of longer wavelengths. Additionally, the WSR layer 112 effectively conducts the generated current, allows electrons to flow from the first pin junction 126 to the second pin junction 128 and avoids blocking of the generated current. It can have a desirable bandgap and high film conductivity. The WSR layer 112 is required to reflect short wavelengths of light into the first p-i-n junction 126 while allowing substantially all long wavelengths of light to pass through the second p-i-n junction 128. By forming the WSR layer 112 to have high film transmittance, low film light absorption, desirable bandgap characteristics (eg, wide band gap range), and high electrical conductivity for a given wavelength, the overall solar cell conversion efficiency can be improved. have.

일 실시예에서, 상기 WSR 층(112)은 당해 WSR 층(112) 내에 증착된 n형 또는 p형 도펀트를 가진 미세결정질 실리콘 층일 수 있다. 예시적 실시예에서, 상기 WSR 층(112)은 당해 WSR 층(112) 내에 증착된 n형 도펀트를 가진 n형 결정질 실리콘 합금이다. 또한, 상기 WSR 층(112) 내에 배치된 다른 도펀트는 밴드갭, 결정질 분율, 전도율, 투명도, 필름 굴절율, 흡광계수 등과 같은 상기 WSR 층의 필름 광학적 및 전기적 특성에 영향을 줄 수 있다. 몇몇의 예에서, 밴드갭, 일함수(들), 전도성, 투명도 등을 효과적으로 조절 및 제어하기 위해 하나 또는 그 이상의 도펀트가 상기 WSR 층(112)의 다양한 영역에 도프될 수 있다. 일 실시예에서, 상기 WSR 층(112)은 약 1.4 내지 약 4 범위의 굴절률, 적어도 약 2eV의 밴드갭 및 약 0.3 S/cm 보다 큰 전도율을 갖도록 제어된다. In one embodiment, the WSR layer 112 may be a microcrystalline silicon layer having an n-type or p-type dopant deposited in the WSR layer 112. In an exemplary embodiment, the WSR layer 112 is an n-type crystalline silicon alloy with an n-type dopant deposited within the WSR layer 112. In addition, other dopants disposed within the WSR layer 112 may affect the film optical and electrical properties of the WSR layer, such as bandgap, crystalline fraction, conductivity, transparency, film refractive index, extinction coefficient, and the like. In some examples, one or more dopants may be doped in various regions of the WSR layer 112 to effectively adjust and control bandgap, work function (s), conductivity, transparency, and the like. In one embodiment, the WSR layer 112 is controlled to have a refractive index in the range of about 1.4 to about 4, a bandgap of at least about 2 eV, and a conductivity greater than about 0.3 S / cm.

일 실시예에서, 상기 WSR 층(112)은 실리콘 옥사이드(SiOx, SiO2), 실리콘 카바이드(SiC), 실리콘 옥시니트라이드(SiON), 실리콘 니트라이드(SiN), 실리콘 카본 니트라이드(SiCN), 실리콘 옥시카바이드(SiOC), 실리콘 옥시카본 니트라이드(SiOCN) 등과 같은 n형 도프 실리콘 합금 층을 포함할 수 있다. 예시적 실시예에서, 상기 WSR 층(112)은 n형 SiON 또는 SiC 층이다. In one embodiment, the WSR layer 112 includes silicon oxide (SiOx, SiO 2 ), silicon carbide (SiC), silicon oxynitride (SiON), silicon nitride (SiN), silicon carbon nitride (SiCN), N-type dope silicon alloy layers such as silicon oxycarbide (SiOC), silicon oxycarbon nitride (SiOCN), and the like. In an exemplary embodiment, the WSR layer 112 is an n-type SiON or SiC layer.

상기 제 2 p-i-n 접합(128)은 p형 미세결정질 실리콘 층(114)과, 일부 실시예에서, 상기 p형 미세결정질 실리콘 층(114) 위에 형성된 선택적인 p-i 버퍼형 진성 비정질 실리콘(PIB) 층(116)을 포함할 수 있다. 후속하여, 진성형 미세결정질 실리콘 층(118)이 상기 p형 미세결정질 실리콘 층(114) 위에 형성되고, n형 비정질 실리콘 층(120)이 상기 진성형 미세결정질 실리콘 층(118) 위에 형성된다. 특정 실시예에서, 상기 p형 비정질 실리콘 층(114)은 약 100Å 내지 약 400Å 범위의 두께로 형성될 수 있다. 특정 실시예에서, 상기 p-i 버퍼형 진성 비정질 실리콘(PIB) 층(116)은 약 50Å 내지 약 500Å 범위의 두께로 형성될 수 있다. 특정 실시예에서, 상기 진성형 미세결정질 실리콘 층(118)은 약 10,000Å 내지 약 30,000Å 범위의 두께로 형성될 수 있다. 특정 실시예에서, 상기 n형 비정질 실리콘 층(120)은 약 100Å 내지 약 500Å 범위의 두께로 형성될 수 있다. The second pin junction 128 may comprise a p-type microcrystalline silicon layer 114 and, in some embodiments, an optional pi buffered intrinsic amorphous silicon (PIB) layer formed on the p-type microcrystalline silicon layer 114 ( 116). Subsequently, an intrinsic microcrystalline silicon layer 118 is formed over the p-type microcrystalline silicon layer 114, and an n-type amorphous silicon layer 120 is formed over the intrinsic microcrystalline silicon layer 118. In certain embodiments, the p-type amorphous silicon layer 114 may be formed to a thickness in a range from about 100 kPa to about 400 kPa. In certain embodiments, the p-i buffered intrinsic amorphous silicon (PIB) layer 116 may be formed to a thickness in a range from about 50 microns to about 500 microns. In certain embodiments, the intrinsic microcrystalline silicon layer 118 may be formed in a thickness ranging from about 10,000 kPa to about 30,000 kPa. In certain embodiments, the n-type amorphous silicon layer 120 may be formed to a thickness in a range from about 100 kV to about 500 kV.

상기 금속 배면 층(124)은 Al, Ag, Ti, Cr, Au, Cu, Pt, 이들의 합금, 또는 이들의 조합물로 구성되는 그룹으로부터 선택된 재료를 포함할 수 있으나, 이에 한정되지는 않는다. 레이저 스크라이빙 프로세스와 같은 다른 프로세스가 태양 전지(100)를 제조하기 위해 실시될 수 있다. 태양 전지 소자를 완성하기 위해, 다른 필름들, 재료들, 기판들 및/또는 패키징이 금속 배면 층(124) 위에 제공될 수 있다. 제조된 태양 전지들은 모듈을 형성하도록 상호연결될 수 있으며, 상기 모듈들은 어레이를 형성하도록 서로 연결될 수 있다. The metal backing layer 124 may include a material selected from the group consisting of Al, Ag, Ti, Cr, Au, Cu, Pt, alloys thereof, or a combination thereof, but is not limited thereto. Other processes, such as a laser scribing process, can be performed to manufacture the solar cell 100. To complete the solar cell device, other films, materials, substrates and / or packaging may be provided over the metal backing layer 124. The manufactured solar cells can be interconnected to form a module, and the modules can be connected to each other to form an array.

태양 복사(101)는 상기 p-i-n 접합(126,128)의 진성 층(108,118)에 의해 주로 흡수되어, 전자 정공 쌍(electron-holes pairs)으로 변환된다. 상기 p형 층(106,114)과 상기 n형 층(110,120) 사이에 생성된 전기장이 상기 진성 층(108,118)을 가로질러 신장됨으로써, 전자는 상기 n형 층(110,120)을 향하여 흐르고 정공은 상기 p형 층(106,114)을 향하여 흐르게 되어 전류를 발생시킨다. 비정질 실리콘과 미세결정질 실리콘은 태양 복사(101)의 서로 다른 파장을 흡수하기 때문에, 상기 제 1 p-i-n 접합(126)은 진성형 비정질 실리콘 층(108)을 포함하고, 상기 제 2 p-i-n 접합(128)은 진성형 미세결정질 실리콘 층(118)을 포함한다. 따라서, 제조된 태양 전지(100)는 태양 복사 스펙트럼의 많은 부분은 포획하기 때문에 더 효과적이다. 비정질 실리콘이 미세결정질 실리콘보다 더 큰 밴드갭을 갖기 때문에, 먼저, 태양 복사(101)가 진성형 비정질 실리콘 층(118)에 충돌하고, 상기 WSR 층(112)을 통과한 다음, 상기 진성형 미세결정질 실리콘 층(118)에 충돌하게 되는 방식으로, 상기 진성 비정질 실리콘 층(108,118)과 상기 진성 미세결정질 층은 적층된다. 상기 제 1 p-i-n 접합(126)에 의해 흡수되지 않은 태양 복사는 상기 WSR 층(112)을 통과하여 상기 제 2 p-i-n 접합(128)으로 계속 진행한다. Solar radiation 101 is mainly absorbed by the intrinsic layers 108 and 118 of the p-i-n junctions 126 and 128 and converted into electron-holes pairs. The electric field generated between the p-type layers 106 and 114 and the n-type layers 110 and 120 extends across the intrinsic layers 108 and 118 so that electrons flow toward the n-type layers 110 and 120 and holes are directed to the p-type. Flow towards layers 106 and 114 to generate current. Because amorphous silicon and microcrystalline silicon absorb different wavelengths of solar radiation 101, the first pin junction 126 includes an intrinsic amorphous silicon layer 108 and the second pin junction 128. Silver intrinsic microcrystalline silicon layer 118. Thus, the manufactured solar cell 100 is more effective because it captures a large portion of the solar radiation spectrum. Since amorphous silicon has a larger bandgap than microcrystalline silicon, firstly, solar radiation 101 impinges on the intrinsic amorphous silicon layer 118, passes through the WSR layer 112, and then the intrinsic microstructure. The intrinsic amorphous silicon layers 108 and 118 and the intrinsic microcrystalline layer are stacked in such a way as to impinge on the crystalline silicon layer 118. Solar radiation not absorbed by the first p-i-n junction 126 continues through the WSR layer 112 to the second p-i-n junction 128.

상기 진성 비정질 실리콘 층(108)은 수소 가스 대 실란 가스의 가스 혼합물을 약 20 : 1 또는 그보다 적은 비율로 제공함으로써 증착될 수 있다. 실란 가스는 약 0.5 sccm/L 내지 약 7 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 약 5 sccm/L 내지 60 sccm/L 범위의 유동률로 제공될 수 있다. 15 mW/㎠ 내지 약 250 mW/㎠ 범위의 RF 전력이 샤워헤드로 제공될 수 있다. 챔버의 압력은 약 0.5 torr 내지 약 5 torr 범위와 같이, 약 0.1 torr 내지 20 torr의 범위로 유지될 수 있다. 진성형 비정질 실리콘 층(108)의 증착율은 약 100 Å/분 또는 그 이상일 수 있다. 예시적인 실시예에서, 진성형 비정질 실리콘 층(108)은 약 12.5 : 1의 수소 대 실란 비율로 증착된다.The intrinsic amorphous silicon layer 108 may be deposited by providing a gas mixture of hydrogen gas to silane gas in a ratio of about 20: 1 or less. Silane gas may be provided at a flow rate ranging from about 0.5 sccm / L to about 7 sccm / L. Hydrogen gas may be provided at a flow rate in the range of about 5 sccm / L to 60 sccm / L. RF power in the range of 15 mW / cm 2 to about 250 mW / cm 2 may be provided to the showerhead. The pressure in the chamber may be maintained in the range of about 0.1 torr to 20 torr, such as in the range of about 0.5 torr to about 5 torr. The deposition rate of the intrinsic amorphous silicon layer 108 may be about 100 GPa / min or more. In an exemplary embodiment, intrinsic amorphous silicon layer 108 is deposited at a hydrogen to silane ratio of about 12.5: 1.

상기 p-i 버퍼형 진성 비정질 실리콘(PIB) 층(116)은 수소 대 실란 가스의 가스 혼합물을 예를 들어 30 : 1 미만과 같은 약 50 : 1 또는 그보다 적은, 예를 들어 약 25 : 1과 같은 약 20 : 1 내지 약 30 : 1의 비율로 제공함으로써 증착될 수 있다. 실란 가스는 약 2.3 sccm/L과 같은 약 0.5 sccm/L 내지 약 5 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 약 20 sccm/L 내지 약 65 sccm/L 범위와 같은 약 5 sccm/L 내지 약 80 sccm/L 범위, 예를 들어 약 57 sccm/L의 유동률로 제공될 수 있다. 약 30 mW/㎠와 같은 15 mW/㎠ 내지 약 250 mW/㎠ 범위의 RF 전력이 샤워헤드로 제공될 수 있다. 챔버의 압력은 약 0.1 torr 내지 20 torr, 바람직하게 약 3 torr와 같은 약 0.5 torr 내지 약 5 torr 범위로 유지될 수 있다. 상기 PIB 층의 증착율은 약 100 Å/분 또는 그 이상일 수 있다.The pi buffered intrinsic amorphous silicon (PIB) layer 116 may contain a gaseous mixture of hydrogen to silane gas, for example about 50: 1 or less, such as less than 30: 1, or about 25: 1, for example. And may be deposited by providing a ratio of 20: 1 to about 30: 1. Silane gas may be provided at a flow rate ranging from about 0.5 sccm / L to about 5 sccm / L, such as about 2.3 sccm / L. Hydrogen gas may be provided at a flow rate between about 5 sccm / L and about 80 sccm / L, such as about 57 sccm / L, such as between about 20 sccm / L and about 65 sccm / L. RF power in the range of 15 mW / cm 2 to about 250 mW / cm 2, such as about 30 mW / cm 2, may be provided to the showerhead. The pressure in the chamber may be maintained in the range of about 0.5 torr to about 5 torr, such as about 0.1 torr to 20 torr, preferably about 3 torr. The deposition rate of the PIB layer may be about 100 GPa / min or more.

상기 진성형 미세결정질 실리콘 층은 약 20 : 1 내지 약 200 : 1 범위의 수소 대 실란의 비율로 실란 가스와 수소 가스의 가스 혼합물을 제공함으로써 증착될 수 있다. 실란 가스는 약 0.5 sccm/L 내지 약 5 sccm/L 범위의 유동율로 제공될 수 있다. 수소 가스는 약 40 sccm/L 내지 약 400 sccm/L 범위의 유동율로 제공될 수 있다. 특정 실시예에서, 실란 유동율은 증착 중에 제 1 유동율로부터 제 2 유동율로 램프 업(ramp up)될 수 있다. 특정 실시예에서, 수소 유동율은 증착 중에 제 1 유동율로부터 제 2 유동율로 램프 다운(ramp down)될 수 있다. 약 1 torr 내지 약 100 torr, 바람직하게 3 torr 내지 약 20 torr, 더 바람직하게 약 4 torr 내지 약 12 torr 범위의 챔버 압력에서, 약 300 mW/㎠ 또는 그보다 큰, 바람직하게 600 mW/㎠ 또는 그보다 큰 범위의 RF 전력 인가로 일반적으로 약 20% 내지 약 80%, 바람직하게 55% 내지 약 75% 범위의 결정질 분율을 갖는 진성형 미세결정질 실리콘 층을 약 200 Å/분 또는 그보다 높은, 바람직하게 약 500 Å/분의 비율로 증착할 것이다. 몇몇 실시예에서, 증착 중에 제 1 전력 밀도로부터 제 2 전력 밀도로 인가된 RF 전력의 전력 밀도를 램프시키는 것이 바람직하다.The intrinsic microcrystalline silicon layer may be deposited by providing a gas mixture of silane gas and hydrogen gas in a ratio of hydrogen to silane in the range of about 20: 1 to about 200: 1. Silane gas may be provided at a flow rate in the range of about 0.5 sccm / L to about 5 sccm / L. Hydrogen gas may be provided at a flow rate in the range of about 40 sccm / L to about 400 sccm / L. In certain embodiments, the silane flow rate may ramp up from the first flow rate to the second flow rate during deposition. In certain embodiments, the hydrogen flow rate may ramp down from the first flow rate to the second flow rate during deposition. At chamber pressures ranging from about 1 torr to about 100 torr, preferably from 3 torr to about 20 torr, more preferably from about 4 torr to about 12 torr, about 300 mW / cm 2 or greater, preferably 600 mW / cm 2 or greater A large range of RF power applications generally results in an intrinsic microcrystalline silicon layer having a crystalline fraction ranging from about 20% to about 80%, preferably from 55% to about 75%, of about 200 mA / min or higher, preferably about It will deposit at a rate of 500 mA / min. In some embodiments, it is desirable to ramp the power density of the RF power applied from the first power density to the second power density during deposition.

또 다른 실시예에서, 상기 진성형 미세결정질 실리콘 층(118)은 각각 상이한 결정 분율을 가지는 다중 단계로 증착될 수 있다. 일 실시예에서, 예를 들어 수소 대 실란의 비율은 100 : 1로부터 95 : 1로, 그리고 90 : 1로 그리고 나서 85 : 1의 비율로 4 단계로 감소될 수 있다. 일 실시예에서, 실란 가스는 약 0.97 sccm/L과 같은 약 0.1 sccm/L 내지 약 5 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 약 80 sccm/L 내지 105 sccm/L와 같은 약 10 sccm/L 내지 약 200 sccm/L 범위의 유동률로 제공될 수 있다. 증착이 다단계, 예를 들어 4 단계로 수행되는 예시적인 실시예에서, 수소 가스 유동은 제 1 단계에서 약 97 sccm/L로 시작되어 다음의 후속하는 단계에서 각각, 약 92 sccm/L, 88 sccm/L, 및 83 sccm/L로 점차적으로 감소될 수 있다. 약 9 torr와 같은 약 4 torr 내지 약 12 torr 범위와 같은 예를 들어, 약 3 torr 내지 약 20 torr 범위와 같은 약 1 torr 내지 약 100 torr 범위의 챔버 압력에서, 약 490 mW/㎠와 같은 약 300 mW/㎠ 또는 그보다 높은 RF 전력의 인가는 400 Å/분과 같은 약 200 Å/분 또는 그보다 높은 비율로 진성형 미세결정질 실리콘 층의 증착을 초래할 것이다.In another embodiment, the intrinsic microcrystalline silicon layer 118 may be deposited in multiple steps, each having a different crystal fraction. In one embodiment, for example, the ratio of hydrogen to silane may be reduced in four steps from 100: 1 to 95: 1 and then 90: 1 and then 85: 1. In one embodiment, the silane gas may be provided at a flow rate ranging from about 0.1 sccm / L to about 5 sccm / L, such as about 0.97 sccm / L. Hydrogen gas may be provided at a flow rate in the range of about 10 sccm / L to about 200 sccm / L, such as about 80 sccm / L to 105 sccm / L. In an exemplary embodiment in which the deposition is performed in multiple steps, for example four steps, the hydrogen gas flow begins at about 97 sccm / L in the first step and about 92 sccm / L, 88 sccm respectively in the subsequent subsequent steps. / L, and 83 sccm / L. At a chamber pressure ranging from about 1 torr to about 100 torr, such as from about 4 torr to about 20 torr, for example from about 4 torr to about 12 torr, such as about 9 torr, Application of 300 mW / cm 2 or higher RF power will result in the deposition of a true formed microcrystalline silicon layer at a rate of about 200 mW / min or higher, such as 400 mW / min.

전하 수집은 일반적으로 p형 또는 n형 도펀트로 도프된 실리콘 층과 같은 도프된 반도체 층에 의해 제공된다. p형 도펀트는 일반적으로 붕소 또는 알루미늄과 같은 3족 원소들이다. n형 도펀트는 일반적으로 인, 비소, 또는 안티몬과 같은 5족 원소들이다. 대부분의 실시예에서, 붕소가 p형 도펀트로서 사용되며 인이 n형 도펀트로서 사용된다. 이들 도펀트는 반응 혼합물 내에 붕소 함유 또는 인 함유 화합물을 포함함으로써 전술한 p형 및 n형 층(106,110,114,120)에 첨가될 수 있다. 적합한 붕소 및 인 화합물은 일반적으로 치환형 및 미치환형 보다 적은 붕소 및 포스핀 올리고머를 포함한다. 몇몇 적합한 붕소 화합물은 트리메틸보론[B(CH3)3 또는 TMB], 디보란(B2H6), 보론 트리플루오라이드(BF3), 및 트리에틸보론[B(C2H5)3 또는 TEB]를 포함한다. 포스핀은 가장 일반적인 인 화합물이다. 도펀트는 일반적으로 수소, 헬륨, 아르곤과 같은 캐리어 가스, 및 다른 적합한 가스로 제공된다. 수소가 캐리어 가스로서 사용되면, 이는 반응 혼합물 내의 전체 수소에 첨가된다. 따라서, 수소 비율은 도펀트용 캐리어 가스로서 사용되는 수소를 포함할 것이다.Charge collection is generally provided by a doped semiconductor layer, such as a silicon layer doped with a p-type or n-type dopant. P-type dopants are generally Group III elements, such as boron or aluminum. N-type dopants are generally Group 5 elements such as phosphorus, arsenic, or antimony. In most embodiments, boron is used as the p-type dopant and phosphorus is used as the n-type dopant. These dopants can be added to the p-type and n-type layers 106, 110, 114, 120 described above by including boron containing or phosphorus containing compounds in the reaction mixture. Suitable boron and phosphorus compounds generally comprise less boron and phosphine oligomers than substituted and unsubstituted. Some suitable boron compounds are trimethylboron [B (CH 3 ) 3 or TMB], diborane (B 2 H 6 ), boron trifluoride (BF 3 ), and triethylboron [B (C 2 H 5 ) 3 or TEB]. Phosphine is the most common phosphorus compound. Dopants are generally provided as carrier gases such as hydrogen, helium, argon, and other suitable gases. If hydrogen is used as the carrier gas, it is added to the total hydrogen in the reaction mixture. Thus, the hydrogen ratio will include hydrogen used as the carrier gas for the dopant.

도펀트는 일반적으로 불활성 가스 내에 희석 가스 혼합물로서 제공될 것이다. 예를 들어, 도펀트는 캐리어 가스 내에 약 0.5%의 몰랄 또는 체적 농도로 제공될 수 있다. 도펀트가 1.0 sccm/L로 유동하는 캐리어 가스 내에 0.5 %의 체적 농도로 제공되면, 결과적인 도펀트 유동율은 0.005 sccm/L이 될 것이다. 도펀트는 소정의 도핑 정도에 따라 약 0.0002 sccm/L 내지 약 0.1 sccm/L 사이의 유동률로 반응 챔버에 제공될 것이다. 일반적으로, 도펀트 농도는 약 1018 원자/㎤ 내지 약 1020 원자/㎤ 범위로 유지된다.Dopants will generally be provided as a diluent gas mixture in an inert gas. For example, the dopant may be provided at a molar or volume concentration of about 0.5% in the carrier gas. If the dopant is provided at a volume concentration of 0.5% in the carrier gas flowing at 1.0 sccm / L, the resulting dopant flow rate will be 0.005 sccm / L. Dopants will be provided to the reaction chamber at a flow rate between about 0.0002 sccm / L and about 0.1 sccm / L, depending on the degree of doping desired. Generally, the dopant concentration is maintained in the range of about 10 18 atoms / cm 3 to about 10 20 atoms / cm 3.

일 실시예에서, 상기 p형 미세결정질 실리콘 층(114)은 예를 들어, 약 250 : 1 내지 약 800 : 1인 1000 : 1 또는 그 미만과 같은 약 200 : 1 또는 그보다 높은, 추가의 예로서 약 601 : 1 또는 약 401 : 1의 수소 대 실란의 비율을 갖는 수소 가스와 실란 가스의 가스 혼합물을 제공함으로써 증착될 수 있다. 실란 가스는 약 0.2 sccm/L 내지 약 0.38 sccm/L과 같은 약 0.1 sccm/L 내지 약 0.8 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 143 sccm/L과 같은 약 60 sccm/L 내지 약 500 sccm/L 범위의 유동률로 제공될 수 있다. TMB는 0.00115 sccm/L과 같은 약 0.0002 sccm/L 내지 약 0.0016 sccm/L 범위의 유동률로 제공될 수 있다. TMB가 캐리어 가스 내에 0.5% 몰랄 또는 체적 농도로 제공되면, 도펀트/캐리어 가스 혼합물은 0.23 sccm/L과 같은 약 0.04 sccm/L 내지 약 0.32 sccm/L 범위의 유동률로 제공될 수 있다. 약 7 torr 또는 약 9 torr와 같은, 약 1 torr 내지 약 100 torr, 바람직하게 약 3 torr 내지 약 20 torr, 더 바람직하게 약 4 torr 내지 약 12 torr 범위의 챔버 압력에서, 약 290 mW/㎠ 내지 약 440 mW/㎠와 같은 약 50 mW/㎠ 내지 약 700 mW/㎠ 범위의 RF 전력의 인가에 의해, 약 143 Å/분 또는 그보다 높은 비율과 같은 약 10 Å/분 또는 그보다 높은 비율에서, 미세결정질 층을 위한 약 20% 내지 약 80%, 바람직하게 약 50% 내지 약 70% 범위의 결정질 분률을 갖는 p형 미세결정질 층을 증착할 것이다.In one embodiment, the p-type microcrystalline silicon layer 114 is a further example, about 200: 1 or higher, such as 1000: 1 or less, for example, about 250: 1 to about 800: 1. And a gas mixture of hydrogen gas and silane gas having a ratio of hydrogen to silane of about 601: 1 or about 401: 1. Silane gas may be provided at a flow rate in the range of about 0.1 sccm / L to about 0.8 sccm / L, such as about 0.2 sccm / L to about 0.38 sccm / L. Hydrogen gas may be provided at a flow rate ranging from about 60 sccm / L to about 500 sccm / L, such as 143 sccm / L. TMB may be provided at a flow rate ranging from about 0.0002 sccm / L to about 0.0016 sccm / L, such as 0.00115 sccm / L. If TMB is provided at 0.5% molar or volume concentration in the carrier gas, the dopant / carrier gas mixture may be provided at a flow rate ranging from about 0.04 sccm / L to about 0.32 sccm / L, such as 0.23 sccm / L. At a chamber pressure ranging from about 1 torr to about 100 torr, preferably from about 3 torr to about 20 torr, more preferably from about 4 torr to about 12 torr, such as about 7 torr or about 9 torr, from about 290 mW / cm 2 to By application of RF power in the range of about 50 mW / cm 2 to about 700 mW / cm 2, such as about 440 mW / cm 2, at a rate of about 10 mW / minute or higher, such as about 143 mW / min or higher, The p-type microcrystalline layer will be deposited with a crystalline fraction ranging from about 20% to about 80%, preferably from about 50% to about 70% for the crystalline layer.

일 실시예에서, 상기 p형 비정질 실리콘 층(106)은 약 20 : 1 또는 그 미만의 비율을 갖는 수소 가스 대 실란 가스의 가스 혼합물을 제공함으로써 증착될 수 있다. 실란 가스는 약 1 sccm/L 내지 약 10 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 약 5 sccm/L 내지 약 60 sccm/L 범위의 유동률로 제공될 수 있다. 트리메틸보론은 약 0.005 sccm/L 내지 약 0.05 sccm/L 범위의 유동률로 제공될 수 있다. 트리메틸보론이 캐리어 가스 내에 0.5% 몰랄 또는 체적 농도로 제공되면, 도펀트/캐리어 가스 혼합물은 약 1 sccm/L 내지 약 10 sccm/L 범위의 유동률로 제공될 수 있다. 약 0.1 torr 내지 20 torr, 바람직하게 약 1 torr 내지 약 4 torr 범위의 챔버 압력에서 약 15 mW/㎠ 내지 약 200 mW/㎠ 범위의 RF 전력 인가에 의해, 약 100 Å/분 또는 그보다 높은 비율로 p형 비정질 실리콘 층을 증착할 것이다.In one embodiment, the p-type amorphous silicon layer 106 may be deposited by providing a gas mixture of hydrogen gas to silane gas having a ratio of about 20: 1 or less. Silane gas may be provided at a flow rate in the range of about 1 sccm / L to about 10 sccm / L. Hydrogen gas may be provided at a flow rate in the range of about 5 sccm / L to about 60 sccm / L. Trimethylboron may be provided at a flow rate ranging from about 0.005 sccm / L to about 0.05 sccm / L. If trimethylboron is provided at 0.5% molar or volume concentration in the carrier gas, the dopant / carrier gas mixture may be provided at a flow rate in the range of about 1 sccm / L to about 10 sccm / L. At a rate of about 100 mW / min or higher by applying RF power in the range of about 15 mW / cm 2 to about 200 mW / cm 2 at a chamber pressure ranging from about 0.1 torr to 20 torr, preferably from about 1 torr to about 4 torr. A p-type amorphous silicon layer will be deposited.

일 실시예에서, 상기 n형 미세결정질 실리콘 층(110)은 예를 들어, 약 304 : 1 또는 약 203 : 1과 같은, 또는 약 150 : 1 내지 약 400 : 1과 같은, 또는 500 : 1 또는 그 미만과 같은 약 100 : 1 또는 그보다 큰 비율을 갖는 수소 가스 대 실란 가스의 가스 혼합물을 제공함으로써 증착될 수 있다. 실란 가스는 예를 들어, 약 0.35 sccm/L인 약 0.32 sccm/L 내지 약 0.45 sccm/L 범위와 같은 약 0.1 sccm/L 내지 약 0.8 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 예를 들어, 약 71.43 sccm/L인 약 68 sccm/L 내지 약 143 sccm/L 범위와 같은 약 30 sccm/L 내지 약 250 sccm/L 범위의 유동률로 제공될 수 있다. 포스핀은 예를 들어, 약 0.005 sccm/L인 약 0.0025 sccm/L 내지 약 0.015 sccm/L 범위와 같은 약 0.0005 sccm/L 내지 약 0.006 sccm/L 범위의 유동률로 제공될 수 있다. 환언하면, 포스핀이 캐리어 가스 내에 0.5 몰랄 또는 체적 농도로 제공되면, 도펀트/캐리어 가스는 예를 들어, 약 0.9 sccm/L 내지 약 1.088 sccm/L인 약 0.5 sccm/L 내지 약 3 sccm/L 범위와 같은 약 0.1 sccm/L 내지 약 5 sccm/L 범위의 유동률로 제공될 수 있다. 약 6 torr 또는 약 9 torr인 약 1 torr 내지 약 100 torr, 바람직하게 약 3 torr 내지 약 20 torr, 더 바람직하게 약 4 torr 내지 약 12 torr 범위의 챔버 압력에서, 약 370 mW/㎠와 같은 약 100 mW/㎠ 내지 약 900 mW/㎠ 범위의 RF 전력의 인가에 의해 약 150 Å/분 또는 그보다 높은 비율과 같은 약 50 Å/분 또는 그보다 높은 비율에서, 약 20% 내지 약 80%, 바람직하게 약 50% 내지 약 70% 범위의 결정질 분률을 갖는 n형 미세결정질 실리콘 층을 증착할 것이다.In one embodiment, the n-type microcrystalline silicon layer 110 is, for example, about 304: 1 or about 203: 1, or about 150: 1 to about 400: 1, or 500: 1 or And by providing a gas mixture of hydrogen gas to silane gas having a ratio of about 100: 1 or greater. Silane gas may be provided at a flow rate in the range of about 0.1 sccm / L to about 0.8 sccm / L, such as in the range of about 0.32 sccm / L to about 0.45 sccm / L, for example about 0.35 sccm / L. Hydrogen gas may be provided at a flow rate in the range of about 30 sccm / L to about 250 sccm / L, such as in the range of about 68 sccm / L to about 143 sccm / L, for example about 71.43 sccm / L. Phosphine may be provided at a flow rate in the range of about 0.0005 sccm / L to about 0.006 sccm / L, such as in the range of about 0.0025 sccm / L to about 0.015 sccm / L, for example about 0.005 sccm / L. In other words, if phosphine is provided at 0.5 molar or volume concentration in the carrier gas, the dopant / carrier gas may be, for example, from about 0.5 sccm / L to about 3 sccm / L, for example from about 0.9 sccm / L to about 1.088 sccm / L. Such as ranges from about 0.1 sccm / L to about 5 sccm / L. At a chamber pressure in a range from about 1 to about 100 torr, preferably from about 3 to about 20 torr, more preferably from about 4 to about 12 torr, which is about 6 torr or about 9 torr, such as about 370 mW / cm 2 From about 20% to about 80%, preferably at a rate of about 50 mW / min or higher, such as a ratio of about 150 mW / min or higher by application of RF power in the range of 100 mW / cm 2 to about 900 mW / cm 2 An n-type microcrystalline silicon layer having a crystalline fraction ranging from about 50% to about 70% will be deposited.

일 실시예에서, 상기 n형 비정질 실리콘 층(120)은 약 5.5 : 1 또는 7.8 : 1과 같은 약 20 : 1 또는 그 미만의 비율을 갖는 수소 가스 대 실란 가스의 가스 혼합물을 제공함으로써 증착될 수 있다. 실란 가스는 예를 들어, 약 1.42 sccm/L 또는 5.5 sccm/L인, 약 1 sccm/L 내지 약 10 sccm/L, 약 0.1 sccm/L 내지 약 5 sccm/L, 또는 약 0.5 sccm/L 내지 약 3 sccm/L과 같은 약 0.1 sccm/L 내지 약 10 sccm/L 범위의 유동률로 제공될 수 있다. 수소 가스는 예를 들어, 약 6.42 sccm/L 또는 27 sccm/L인, 약 4 sccm/L 내지 약 40 sccm/L, 또는 약 1 sccm/L 내지 약 10 sccm/L 범위와 같은 약 1 sccm/L 내지 약 40 sccm/L 범위의 유동률로 제공될 수 있다. 포스핀은 예를 들어 약 0.0095 sccm/L 또는 0.023 sccm/L인 약 0.0005 sccm/L 내지 약 0.0015 sccm/L 또는 0.015 sccm/L 내지 약 0.03 sccm/L 범위와 같은 약 0.0005 sccm/L 내지 약 0.075 sccm/L 범위의 유동률로 제공될 수 있다. 포스핀이 캐리어 가스 내에 0.5% 몰랄 또는 체적 농도로 제공되면, 도펀트/캐리어 가스는 예를 들어, 약 1.9 sccm/L 또는 약 4.71 sccm/L인, 약 0.1 sccm/L 내지 약 3 sccm/L, 약 2 sccm/L 내지 약 15 sccm/L, 또는 약 3 sccm/L 내지 약 6 sccm/L 범위와 같은 약 0.1 sccm/L 내지 약 15 sccm/L의 유동률로 제공될 수 있다. 약 1.5 torr와 같은 약 0.1 torr 내지 약 20 torr, 바람직하게 약 0.5 torr 내지 약 4 torr 범위의 챔버 압력에서, 약 60 mW/㎠ 또는 약 80 mW/㎠와 같은 약 25 mW/㎠ 내지 약 250 mW/㎠ 범위의 RF 전력의 인가에 의해 예를 들어, 약 300 Å/분 또는 약 600 Å/분인, 약 200 Å/분 또는 그보다 높은 비율과 같은 약 100 Å/분 또는 그보다 높은 비율로 n형 비정질 실리콘 층을 증착할 것이다.In one embodiment, the n-type amorphous silicon layer 120 may be deposited by providing a gas mixture of hydrogen gas to silane gas having a ratio of about 20: 1 or less, such as about 5.5: 1 or 7.8: 1. have. The silane gas is, for example, about 1.42 sccm / L or 5.5 sccm / L, from about 1 sccm / L to about 10 sccm / L, from about 0.1 sccm / L to about 5 sccm / L, or from about 0.5 sccm / L to It may be provided at a flow rate ranging from about 0.1 sccm / L to about 10 sccm / L, such as about 3 sccm / L. Hydrogen gas is, for example, about 6.42 sccm / L or 27 sccm / L, about 1 sccm / L, such as about 4 sccm / L to about 40 sccm / L, or about 1 sccm / L to about 10 sccm / L It may be provided at a flow rate ranging from L to about 40 sccm / L. Phosphine is, for example, from about 0.0005 sccm / L to about 0.075, such as from about 0.0005 sccm / L to about 0.0015 sccm / L or from 0.015 sccm / L to about 0.03 sccm / L, which is about 0.0095 sccm / L or 0.023 sccm / L. It can be provided at flow rates in the sccm / L range. If phosphine is provided at a 0.5% molar or volume concentration in the carrier gas, the dopant / carrier gas is, for example, about 1.9 sccm / L or about 4.71 sccm / L, from about 0.1 sccm / L to about 3 sccm / L, It may be provided at a flow rate between about 0.1 sccm / L and about 15 sccm / L, such as between about 2 sccm / L and about 15 sccm / L, or between about 3 sccm / L and about 6 sccm / L. At a chamber pressure ranging from about 0.1 torr to about 20 torr, preferably from about 0.5 torr to about 4 torr, such as from about 25 mW / cm 2 to about 250 mW, such as about 60 mW / cm 2 or about 80 mW / cm 2 N-type amorphous at a rate of about 100 mW / min or higher, such as about 200 mW / min or higher, for example about 300 mW / min or about 600 mW / min by application of RF power in the range of Silicon layer will be deposited.

몇몇 실시예에서, 층들은 예를 들어, 전술한 예의 상위에 있는 비율인 높은 비율로 도펀트 화합물을 공급함으로써 밀집되게 도프되거나 또는 변성되게 도프될 수 있다. 변성 도핑(degenerate doping)이 낮은 저항의 접촉 접합을 제공함으로써 전하 수집을 개선한다고 생각된다. 변성 도핑 또한 비정질 층과 같은 몇몇 층의 전도율을 개선한다고 생각된다.In some embodiments, the layers may be densely doped or denatured, for example, by feeding the dopant compound at a high rate, which is a ratio above the example described above. It is believed that degenerate doping improves charge collection by providing a low resistance contact junction. Modified doping is also believed to improve the conductivity of some layers, such as amorphous layers.

몇몇 실시예에서, 산소, 탄소, 질소, 수소 및 게르마늄과 같은 다른 원소들과 실리콘의 합금이 유용할 수 있다. 이들 다른 원소들은 각각의 소오스에 의해 반응 가스 혼합물을 보충함으로써 실리콘 필름에 첨가될 수 있다. p형, n형, PIB, WSR 층 또는 진성형 실리콘 층을 포함하는 임의의 형태의 실리콘 층에 실리콘의 합금이 사용될 수 있다. 예를 들어, 탄소는 메탄(CH4)와 같은 탄소 소오스를 가스 혼합물에 첨가함으로써 상기 실리콘 필름에 첨가될 수 있다. 일반적으로, 대부분의 C1-C4 하이드로카본이 탄소 소오스로서 사용될 수 있다. 이와는 달리, 본 기술분야에 알려진 유기실란, 유기실록산, 유기실란올 등과 같은 유기실리콘 화합물이 실리콘과 탄소 소오스로서의 역할을 모두 할 수 있다. 시릴게르만(silylgermans) 또는 게르밀실란(germylsilanes)과 같이 실리콘과 게르마늄을 포함하는 화합물과 함께, 게르만과 유기게르만과 같은 게르마늄 화합물이 게르마늄 소오스로서의 역할을 할 수 있다. 산소 가스(O2)가 산소 소오스로서의 역할을 할 수 있다. 다른 산소 소오스에는 질소 산화물(N2O, NO, N2O3, NO2, N2O4, N2O5, 및 NO3), 과산화수소(H2O2), 일산화탄소 또는 이산화탄소(CO, CO2), 오존(O3), 산소 원자, 산소 라디칼, 및 알콜(ROH, 여기서 R은 유기 또는 헤테로-유기 라디칼 족임)이 포함되나, 이에 한정되지는 않는다. 질소 소오스에는 N2, NH3, N2H2, 아민(RXNR'3 -X, 여기서 X는 0 내지 3, 그리고 각각 R과 R'는 무관한 임의의 유기 또는 헤테로-유기 라디칼 족임), 아미드[(RCO)XNR'3 -X, 여기서 X는 0 내지 3, 그리고 각각 R과 R'는 무관한 임의의 유기 또는 헤테로-유기 라디칼 족임), 이미드[(RCONCOR', 여기서 각각 R과 R'는 무관한 임의의 유기 또는 헤테로-유기 라디칼 족임), 에나민(R1R2C=C3NR4R5, 여기서 각각 R1- R5는 무관한 어떤 유기 또는 헤테로-유기 라디칼 족임), 및 질소 원자와 라디칼이 포함될 수 있다.In some embodiments, alloys of silicon with other elements such as oxygen, carbon, nitrogen, hydrogen, and germanium may be useful. These other elements can be added to the silicon film by supplementing the reaction gas mixture with each source. Alloys of silicon may be used in any type of silicon layer, including p-type, n-type, PIB, WSR layers, or intrinsic silicon layers. For example, carbon can be added to the silicon film by adding a carbon source such as methane (CH 4 ) to the gas mixture. In general, most C 1 -C 4 hydrocarbons can be used as carbon sources. Alternatively, organosilicon compounds known in the art, such as organosilanes, organosiloxanes, organosilanols, etc., can serve as both silicon and carbon sources. In addition to compounds containing silicon and germanium, such as silylgermans or germanylsilanes, germanium compounds such as germane and organic germanes may serve as germanium sources. Oxygen gas (O 2 ) may serve as an oxygen source. Other oxygen sources include nitrogen oxides (N 2 O, NO, N 2 O 3 , NO 2 , N 2 O 4 , N 2 O 5 , and NO 3 ), hydrogen peroxide (H 2 O 2 ), carbon monoxide or carbon dioxide (CO, CO 2 ), ozone (O 3 ), oxygen atoms, oxygen radicals, and alcohols (ROH, wherein R is an organic or hetero-organic radical group). Nitrogen sources include N 2 , NH 3 , N 2 H 2 , amines (R X NR ′ 3 -X , where X is 0 to 3, and R and R ′ are each an independent organic or hetero-organic radical group) , An amide [(RCO) X NR ' 3 -X , wherein X is from 0 to 3, and R and R' are each independently an independent organic or hetero-organic radical group), imide [(RCONCOR ', where R is each And R ′ are any organic or hetero-organic radical group that is irrelevant, enamine (R 1 R 2 C═C 3 NR 4 R 5 , wherein each R 1 -R 5 is irrelevant to any organic or hetero-organic radical) Group), and nitrogen atoms and radicals.

다수의 실시예에 있어서, 전술한 층들의 증착을 위한 기판 및/또는 반응 챔버를 준비하기 위해 예비 세정 공정이 사용될 수 있음을 주목해야 한다. 수소 또는 아르곤 플라즈마 예비 처리 공정이 수소 가스 또는 아르곤 가스를 예를 들어 약 20 sccm/L 내지 약 36 sccm/L 범위인, 약 15 sccm/L 내지 약 40 sccm/L 범위와 같은 약 10 sccm/L 내지 약 45 sccm/L 범위로 처리 챔버에 공급함으로써 기판 및/또는 챔버 벽으로부터 오염물을 제거하도록 수행될 수 있다. 일 실시예에서, 수소 가스는 약 21 sccm/L로 공급될 수 있으며, 아르곤 가스는 약 36 sccm/L로 공급될 수 있다. 상기 처리는, 예를 들어 수소 처리를 위해 60 mW/㎠ 또는 80 mW/㎠, 아르곤 처리를 위해 약 25 mW/㎠인, 약 25 mW/㎠ 내지 약 250 mW/㎠ 범위와 같은 약 10 mW/㎠ 내지 약 250 mW/㎠ 범위의 RF 전력을 인가함으로써 달성된다. 다수의 실시예에서, p형 비정질 실리콘층을 증착하기 이전에 아르곤 플라즈마 예비 처리 공정을 수행하고, 다른 형태의 층을 증착하기 이전에 수소 플라즈마 예비 처리 공정을 수행하는 것이 바람직하다.It should be noted that in many embodiments, a preliminary cleaning process may be used to prepare the substrate and / or reaction chamber for the deposition of the layers described above. About 10 sccm / L, such as in a range from about 15 sccm / L to about 40 sccm / L, wherein the hydrogen or argon plasma pretreatment process includes hydrogen gas or argon gas, for example, in the range of about 20 sccm / L to about 36 sccm / L. And to remove contaminants from the substrate and / or chamber walls by feeding the processing chamber in the range of from about 45 sccm / L. In one embodiment, hydrogen gas may be supplied at about 21 sccm / L and argon gas may be supplied at about 36 sccm / L. The treatment is, for example, about 10 mW / cm 2, such as in the range of about 25 mW / cm 2 to about 250 mW / cm 2, which is about 60 mW / cm 2 or 80 mW / cm 2 for hydrogen treatment and about 25 mW / cm 2 for argon treatment. This is accomplished by applying RF power in the range of cm 2 to about 250 mW / cm 2. In many embodiments, it is desirable to perform an argon plasma pretreatment process prior to depositing the p-type amorphous silicon layer, and to perform a hydrogen plasma pretreatment process prior to depositing another type of layer.

일 실시예에서, 상기 WSR 층(112)은 상기 n형 미세결정질 실리콘 층(110) 위에 형성된 n형 결정질 실리콘 합금 층이다. 상기 WSR 층(112)의 상기 n형 결정질 실리콘 합금 층은 미세결정질, 나노결정질, 또는 폴리결정질일 수 있다. 상기 n형 결정질 실리콘 합금 WSR 층(112)은 탄소, 산소, 질소, 또는 임의의 이들의 조합물을 포함할 수 있다. 이는 단일 균질 층, 하나 또는 그 이상의 개선된 특성을 갖는 단일 층, 또는 다중 층으로서 증착될 수 있다. 개선된 특성은 결정질화도, 도펀트 농도(예를 들어, 인), 합금 재료(예를 들어, 탄소, 산소, 질소) 농도, 또는 유전체 상수, 반사율, 전도율, 또는 밴드갭(bandgap)과 같은 다른 특성을 포함할 수 있다. 상기 n형 결정질 실리콘 합금 WSR 층(112)은 n형 실리콘 카바이드 층, n형 실리콘 산화물 층, n형 실리콘 질화물 층, 및 n형 실리콘 산질화물 층, n형 실리콘 산탄화물 층, 및/또는 n형 실리콘 산탄화물 층일 수 있다.In one embodiment, the WSR layer 112 is an n-type crystalline silicon alloy layer formed on the n-type microcrystalline silicon layer 110. The n-type crystalline silicon alloy layer of the WSR layer 112 may be microcrystalline, nanocrystalline, or polycrystalline. The n-type crystalline silicon alloy WSR layer 112 may comprise carbon, oxygen, nitrogen, or any combination thereof. It can be deposited as a single homogeneous layer, a single layer with one or more improved properties, or as multiple layers. Improved properties may include crystallinity, dopant concentration (eg, phosphorus), alloy material (eg, carbon, oxygen, nitrogen) concentration, or other such as dielectric constant, reflectance, conductivity, or bandgap. May contain properties. The n-type crystalline silicon alloy WSR layer 112 is an n-type silicon carbide layer, n-type silicon oxide layer, n-type silicon nitride layer, and n-type silicon oxynitride layer, n-type silicon oxycarbide layer, and / or n-type Silicon oxycarbide layer.

상기 n형 결정질 실리콘 합금 WSR 층(116) 내의 2차 성분의 양은 화학량론적 비율로부터 약간 벗어날 수 있다. 예를 들어, n형 실리콘 카바이드 층은 약 1 원자% 내지 약 50 원자% 범위의 탄소를 가질 수 있다. n형 실리콘 질화물 층은 유사하게, 약 1 원자% 내지 약 50 원자%의 질소를 가진다. n형 실리콘 산화물 층은 약 1 원자% 내지 약 50 원자%의 산소를 가진다. 하나 이상의 2차 성분을 포함하는 합금에서, 2차 성분의 함량은 약 1 원자% 내지 약 50 원자% 범위이며, 실리콘 함량은 50 원자% 내지 99 원자% 범위일 수 있다. 2차 성분의 양은 처리 챔버 내에서 전구체 가스의 비율을 조절함으로써 조절될 수 있다. 상기 비율은 층진 구조물을 형성하거나 개선된 단일 층을 연속적으로 형성하는 단계에서 조절될 수 있다.The amount of secondary components in the n-type crystalline silicon alloy WSR layer 116 may deviate slightly from the stoichiometric ratio. For example, the n-type silicon carbide layer may have carbon in the range of about 1 atomic% to about 50 atomic%. The n-type silicon nitride layer similarly has about 1 atomic% to about 50 atomic% nitrogen. The n-type silicon oxide layer has about 1 atomic percent to about 50 atomic percent oxygen. In alloys comprising at least one secondary component, the content of the secondary component can range from about 1 atomic% to about 50 atomic% and the silicon content can range from 50 atomic% to 99 atomic%. The amount of secondary components can be controlled by adjusting the proportion of precursor gas in the processing chamber. The ratio can be adjusted in the step of forming a layered structure or continuously forming an improved single layer.

메탄(CH4)과 같은 탄소 함유 가스는, n형 미세결정질 실리콘 카바이드 WSR 층(112)을 형성하도록 n형 미세결정질 실리콘 층을 위한 반응 혼합물에 첨가될 수 있다. 일 실시예에서, 탄소 함유 가스 유동률 대 실란 유동률의 비율은 예를 들어, 약 0.25인 약 0.20 내지 약 0.35 범위와 같은 약 0 내지 약 0.5 범위이다. 공급시 탄소 함유 가스 대 실란의 상기 비율은 증착된 박막 내의 탄소량을 조절하도록 변화될 수 있다. 상기 WSR 층(112)은 각각 상이한 탄소 함량을 갖는 다수의 층으로 증착될 수 있거나, 상기 탄소 함량이 증착되는 WSR 층(112)에서 연속적으로 조절될 수 있다. 또한, 탄소 및 도펀트 함량은 상기 WSR 층(112) 내에서 조절되는 동시에 개선될 수 있다. 다수의 스택 층으로 상기 WSR 층(112)을 증착하는 것이 유리한데, 이는 각 층이 상이한 굴절 지수를 가질 수 있는 다중 층이 단파장 내지 중파장 범위와 같은 소정의 파장 범위에서 상기 WSR 층(112)의 반사율을 현저히 개선하는 브래그 반사체(bragg reflector)로서 작동할 수 있기 때문이다.A carbon containing gas such as methane (CH 4 ) may be added to the reaction mixture for the n-type microcrystalline silicon layer to form the n-type microcrystalline silicon carbide WSR layer 112. In one embodiment, the ratio of carbon containing gas flow rate to silane flow rate is in the range of about 0 to about 0.5, such as in the range of about 0.20 to about 0.35, for example about 0.25. The ratio of carbon-containing gas to silane on supply can be varied to control the amount of carbon in the deposited thin film. The WSR layer 112 may be deposited in multiple layers each having a different carbon content, or may be continuously adjusted in the WSR layer 112 where the carbon content is deposited. In addition, the carbon and dopant content can be controlled and improved at the same time in the WSR layer 112. It is advantageous to deposit the WSR layer 112 in multiple stack layers, where multiple layers, where each layer can have a different refractive index, are selected for the WSR layer 112 in a predetermined wavelength range, such as the short to medium wavelength range. This is because it can act as a Bragg reflector, which significantly improves the reflectance of.

전술한 바와 같이, 상기 n형 결정질 실리콘 합금 WSR 층(112)은 여러 장점을 제공할 수 있다. 예를 들어, 상기 n형 결정질 실리콘 합금 WSR 층(112)은 중간 반사 층, 제 2 WSR 반사체(예를 들어, 도 6B의 참조번호 512)로서 역할하거나, 접합 층으로서 역할하도록, 태양 전지 내에서 적어도 3개의 포지션에 위치될 수 있다. 접합 층으로서의 상기 n형 결정질 실리콘 합금 WSR 층(112)의 개재물(inclusion)은 제 1 p-i-n 접합(126)에 의한 단파장 광의 흡수를 촉진하고 단락 전류를 개선함으로써, 양자와 변환 효율을 개선한다. 더욱이, 상기 n형 결정질 실리콘 합금 WSR 층(112)은 소정의 반사성 및 투과성을 위해 높은 전도율, 밴드갭 및 굴절률과 같은 소정의 광학적 및 전기적 필름 특성을 갖는다. 예를 들어, 미세결정질 실리콘 카바이드는 60% 이상의 결정질 분률, 2 eV 이상의 밴드갭 폭, 및 센치미터당 0.01 지멘스(siemens)(S/cm)보다 큰 전도율을 개선한다. 또한, 10 % 미만의 두께 편차로 150 내지 200 Å/분 또는 그 이상의 비율로 증착될 수 있다. 밴드갭과 굴절률은 반응 혼합물 내의 탄소 함유 가스 대 실란의 비율을 변경함으로써 조절될 수 있다. 조절가능한 굴절률은 넓은 밴드갭을 갖는 높은 전도성의 반사층을 형성할 수 있어서 발생된 전류를 개선한다.As mentioned above, the n-type crystalline silicon alloy WSR layer 112 may provide several advantages. For example, the n-type crystalline silicon alloy WSR layer 112 may serve as an intermediate reflective layer, a second WSR reflector (eg, reference number 512 in FIG. 6B), or serve as a bonding layer, within the solar cell. It may be located in at least three positions. Inclusion of the n-type crystalline silicon alloy WSR layer 112 as a bonding layer promotes absorption of short wavelength light by the first p-i-n junction 126 and improves short circuit current, thereby improving quantum and conversion efficiency. Moreover, the n-type crystalline silicon alloy WSR layer 112 has certain optical and electrical film properties such as high conductivity, bandgap and refractive index for desired reflectivity and transmission. For example, microcrystalline silicon carbide improves crystalline fraction of at least 60%, bandgap width of at least 2 eV, and conductivity greater than 0.01 simens (S / cm) per cm. It may also be deposited at a rate of 150 to 200 milliseconds per minute or more with a thickness variation of less than 10%. The bandgap and refractive index can be adjusted by varying the ratio of carbon containing gas to silane in the reaction mixture. The adjustable refractive index can form a highly conductive reflective layer with a wide bandgap to improve the generated current.

도 2는 본 발명의 다른 실시예에 따른 단일 접합 박막 태양 전지(200)의 개략적인 측면도이다. 도 2의 실시예는 도 1의 p형 비정질 실리콘 층(106)과 제 1 TCO 층 사이에 p형 결정질 실리콘 합금 층(206)을 포함한다는 점에서 도 1의 실시예와 상이하다. 대안적으로, 상기 p형 결정질 실리콘 합금 층(206)은 합금 층(206)에 밀집되게 도프된 p형 도펀트를 가진 변성 도프된 층일 수 있다. 따라서, 도 2의 실시예는 도 1의 제 1 TCO 층(104)과 유사한 TCO 층과 같은 전도체 층(204)이 위에 형성된 기판(201)을 포함한다. 전술한 바와 같이, 상기 전도체 층(204) 위에 p형 결정질 실리콘 합금 층(206)이 형성된다. 상기 p형 결정질 실리콘 합금 층(206)은 낮은 도핑으로 인한 개선된 밴드갭, 변성 도프된 층의 굴절률보다 일반적으로 낮은 조절가능한 굴절률, 높은 전도성, 및 포함된 합금 성분으로 인한 산소 침식에 대한 저항성을 갖는다. p-i-n 접합(220)은, p형 비정질 실리콘 층(208), PIB 층(210), 진성 비정질 실리콘 층(212), 및 n형 비정질 실리콘 층(214)을 형성함으로써, p형 결정질 실리콘 합금 층(206) 위에 형성된다. 도 1의 전도체 층(122,124)과 유사한 금속 또는 금속/TCO 스택일 수 있는 제 2 전도체 층(218)과, 도 1의 상기 WSR 층(112)와 유사한 n형 결정질 실리콘 합금 층(216)으로, 전술한 실시예들과 유사하게, 도 2의 태양 전지(200)가 완성된다.2 is a schematic side view of a single junction thin film solar cell 200 according to another embodiment of the present invention. The embodiment of FIG. 2 differs from the embodiment of FIG. 1 in that it includes a p-type crystalline silicon alloy layer 206 between the p-type amorphous silicon layer 106 and the first TCO layer of FIG. 1. Alternatively, the p-type crystalline silicon alloy layer 206 may be a modified doped layer with a p-type dopant doped densely in the alloy layer 206. Thus, the embodiment of FIG. 2 includes a substrate 201 having a conductor layer 204 formed thereon, such as a TCO layer similar to the first TCO layer 104 of FIG. 1. As described above, a p-type crystalline silicon alloy layer 206 is formed over the conductor layer 204. The p-type crystalline silicon alloy layer 206 has improved bandgap due to low doping, an adjustable refractive index that is generally lower than the refractive index of the modified doped layer, high conductivity, and resistance to oxygen erosion due to the alloying components involved. Have The pin junction 220 forms the p-type crystalline silicon alloy layer (208) by forming the p-type amorphous silicon layer 208, the PIB layer 210, the intrinsic amorphous silicon layer 212, and the n-type amorphous silicon layer 214. 206 is formed. A second conductor layer 218, which may be a metal or metal / TCO stack similar to conductor layers 122 and 124 of FIG. 1, and an n-type crystalline silicon alloy layer 216 similar to the WSR layer 112 of FIG. Similar to the embodiments described above, the solar cell 200 of FIG. 2 is completed.

도 3은 본 발명의 다른 실시예에 따른 탠덤 접합 박막 태양 전지(300)의 개략적인 측면도이다. 도 3의 실시예는 제 1 전도체 층(304)과 p형 비정질 실리콘 합금 층(308) 사이에 제 1 p형 결정질 실리콘 합금 층(306)을 포함한다는 점에서 도 1의 실시예와 상이하다. 대안적으로, 상기 제 1 p형 결정질 실리콘 합금 층(306)도 형성된 결정질 실리콘 층 내에 배치된 p형 도펀트를 가진 변성 도프된 p형 비정질 실리콘 층일 수도 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 전술한 실시예들의 기판과 유사한 기판(301)은 위에 형성된 전도체 층(304), 제 1 p형 결정질 실리콘 합금 층(306), p형 비정질 실리콘 합금 층(308), 및 제 1 PIB 층(310)을 포함한다. 상기 제 1 PIB 층(310)은 선택적으로 형성될 수 있다. 일 예에서, 상기 탠덤 접합 박막 태양 전지(300)의 제 1 p-i-n 접합(328)은 상기 전도체 층(304), 제 1 p형 결정질 실리콘 합금 층(306) 및 p형 비정질 실리콘 합금 층(308) 위에 진성 비정질 실리콘 층(312), n형 비정질 실리콘 층(314)을 형성함으로써 완성된다. 제 1 p-i-n 접합(328)과 제 2 p-i-n 접합(330) 사이에 WSR 층(316)이 형성될 수 있다. 여기서, 상기 제 2 p-i-n 접합(330)은 제 2 p형 결정질 실리콘 합금 층(318), 제 2 PIB 층(320), 진성 결정질 실리콘 층(322) 및 제 2 n형 결정질 실리콘 합금 층(324)을 가진 상기 WSR 층(316) 위에 형성된다. 상기 제 2 p-i-n 접합은 도 1의 태양 전지(100)의 제 2 p-i-n 접합(128)과 유사하다. 도 1에 개시된 WSR 층(112)과 유사하게, 상기 WSR 층(316)은 제 1 p-i-n 접합(328) 위에 형성된 n형 결정질 실리콘 합금일 수 있다. 상기 태양 전지(300)는 제 2 n형 결정질 실리콘 합금 층(324) 위에 제 2 콘택트 층(326)을 추가함으로써 완성된다. 전술한 바와 같이, 제 2 콘택트 층(326)은 금속 층 또는 금속/TCO 스택 층일 수있다. 3 is a schematic side view of a tandem junction thin film solar cell 300 according to another embodiment of the present invention. The embodiment of FIG. 3 differs from the embodiment of FIG. 1 in that it includes a first p-type crystalline silicon alloy layer 306 between the first conductor layer 304 and the p-type amorphous silicon alloy layer 308. Alternatively, the first p-type crystalline silicon alloy layer 306 may also be a modified doped p-type amorphous silicon layer having a p-type dopant disposed within the formed crystalline silicon layer. In one embodiment, as shown in FIG. 3, a substrate 301 similar to the substrates of the foregoing embodiments includes a conductor layer 304 formed thereon, a first p-type crystalline silicon alloy layer 306, and a p-type amorphous silicon. An alloy layer 308, and a first PIB layer 310. The first PIB layer 310 may be selectively formed. In one example, the first pin junction 328 of the tandem junction thin film solar cell 300 includes the conductor layer 304, the first p-type crystalline silicon alloy layer 306, and the p-type amorphous silicon alloy layer 308. It is completed by forming an intrinsic amorphous silicon layer 312, an n-type amorphous silicon layer 314 thereon. A WSR layer 316 may be formed between the first p-i-n junction 328 and the second p-i-n junction 330. The second pin junction 330 may include a second p-type crystalline silicon alloy layer 318, a second PIB layer 320, an intrinsic crystalline silicon layer 322, and a second n-type crystalline silicon alloy layer 324. It is formed on the WSR layer 316 having a. The second p-i-n junction is similar to the second p-i-n junction 128 of the solar cell 100 of FIG. 1. Similar to the WSR layer 112 disclosed in FIG. 1, the WSR layer 316 may be an n-type crystalline silicon alloy formed over the first p-i-n junction 328. The solar cell 300 is completed by adding a second contact layer 326 over the second n-type crystalline silicon alloy layer 324. As mentioned above, the second contact layer 326 may be a metal layer or a metal / TCO stack layer.

도 4는 본 발명의 또 다른 실시예에 따른 결정질 태양 전지(400)의 개략적인 측면도이다. 도 4의 실시예는 결정질 실리콘 합금 층(404)이 상부에 형성되는 반도체 기판(402)을 포함한다. 결정질 실리콘 합금 층(404)은 전술한 방법 및 실시예 중의 어느 하나에 따라 형성될 수 있으며, 단일 합금 층 또는 합금 층들로 이루어진 다층 스택일 수 있다. 결정질 실리콘 합금 층(404)은 전술한 바와 같이 조절가능한 낮은 굴절률을 가지며, 반사도를 개선하도록 구조화될 수 있어서, 결정질 실리콘 합금 층(404)이 상부에 형성되는 결정질 태양 전지(406)를 위한 후면 반사체 층으로서의 역할을 한다. 도 4의 실시예에서, 상기 결정질 실리콘 합금 층(404)은 층 구조에 따라 임의의 통상의 두께로 형성될 수 있다. 단일 층 실시예는 예를 들어, 약 1,500 Å인 약 1,000 Å 내지 약 2,000 Å 범위와 같은 약 500 Å 내지 약 5,000 Å 범위의 두께를 가질 수 있다. 다층 구조는 각각 약 100 Å 내지 약 1,000 Å 범위의 두께를 갖는 복수의 층들을 특징으로 한다.4 is a schematic side view of a crystalline solar cell 400 according to another embodiment of the present invention. The embodiment of FIG. 4 includes a semiconductor substrate 402 with a crystalline silicon alloy layer 404 formed thereon. The crystalline silicon alloy layer 404 may be formed according to any of the methods and embodiments described above, and may be a single alloy layer or a multilayer stack of alloy layers. The crystalline silicon alloy layer 404 has a low refractive index that is adjustable as described above, and can be structured to improve reflectivity, such that the back reflector for the crystalline solar cell 406 on which the crystalline silicon alloy layer 404 is formed. It serves as a layer. In the embodiment of FIG. 4, the crystalline silicon alloy layer 404 may be formed to any conventional thickness, depending on the layer structure. Single layer embodiments may have a thickness in a range from about 500 mm to about 5,000 mm, such as in a range from about 1,000 mm to about 2,000 mm 3, for example about 1500 mm. The multilayer structure is characterized by a plurality of layers each having a thickness in the range of about 100 GPa to about 1,000 GPa.

도 5A는 본 발명의 또 다른 실시예에 따른 탠덤 접합 박막 태양 전지(500)의 개략적인 측면도이다. 도 5의 실시예는 도 1과 유사한 구조를 갖고, 기판(102) 상에 배치된 제 1 TCO 층(104)과, 2개의 p-i-n 접합(508,510)을 갖는다. 제 1 p-i-n 접합(508)과 제 2 p-i-n 접합(510) 사이에 WSR 층(112)이 배치된다. 일 실시예에서, 상기 WSR 층(112)은 SiO2, SiC, SiON, SiN, SiCN, SiOC, SiOCN 등과 같은 n형 도프 실리콘 합금 층일 수 있다. 예시적 실시예에서, 상기 WSR 층(112)은 n형 SiON 또는 SiC 층이다. 5A is a schematic side view of a tandem junction thin film solar cell 500 according to another embodiment of the present invention. The embodiment of FIG. 5 has a structure similar to that of FIG. 1 and has a first TCO layer 104 disposed on a substrate 102 and two pin junctions 508 and 510. A WSR layer 112 is disposed between the first pin junction 508 and the second pin junction 510. In one embodiment, the WSR layer 112 may be an n-type dope silicon alloy layer, such as SiO 2 , SiC, SiON, SiN, SiCN, SiOC, SiOCN, and the like. In an exemplary embodiment, the WSR layer 112 is an n-type SiON or SiC layer.

부가적으로, 제 2 WSR 층(512)(예를 들어, 배면 반사체 층으로도 호칭됨)이 제 2 p-i-n 접합(510)과 제 2 TCO 층(122) 또는 금속 배면 층(124) 사이에 배치될 수도 있다. 제 2 WSR 층(512)은 전술한 제 1 WSR 층(112)과 유사한 필름 특성을 가질 수 있다. 제 1 WSR 층(112)이 빛의 단파장을 제 1 p-i-n 접합(508)으로 바람직하게 반사시키고 빛의 장파장은 제 2 p-i-n 접합(510)을 통과할 수 있도록 하는 것과 같이, 제 2 WSR 층(512)은 빛의 장파장을 제 2 p-i-n 접합(510)으로 반사시키고, 제 2 WSR 층(512)으로 흐르는 전류 흐름을 촉진하기 위해 낮은 전기적 저항을 갖는다. 일 실시예에서, 제 2 WSR 층(512)은 제 2 TCO 층(122)에 대한 낮은 접촉 저항을 가지면서, 높은 반사율에 대해 낮은 굴절률과 높은 막 전도율을 갖는다. 따라서, 제 2 WSR 층(512)이 이웃한 층들에 대한 낮은 접촉 저항, 낮은 굴절률과 아울러 높은 반사율을 갖도록 제조하는 것이 바람직하다. 상기 실시예에서, 통상적으로 SiC 층들이 실리콘 옥시니트라이드(SiON)에 비해 더 높은 전도율을 갖기 때문에, 제 2 WSR 층(512)은 탄소 도프 n형 실리콘 합금 층(SiC)을 포함한다. 몇몇 경우에서, 통상적으로 n형 SiON 층들이 n형 SiC 층들보다 더 낮은 굴절률을 갖기 때문에, 제 1 WSR 층(112) 또는 제 2 WSR 층(512)은 n형 SiON 층으로 제조된다. In addition, a second WSR layer 512 (also referred to as a back reflector layer) is disposed between the second pin junction 510 and the second TCO layer 122 or the metal back layer 124. May be The second WSR layer 512 may have film properties similar to the first WSR layer 112 described above. The second WSR layer 512, such that the first WSR layer 112 preferably reflects the short wavelength of light to the first pin junction 508 and allows the long wavelength of light to pass through the second pin junction 510. ) Reflects the long wavelength of light to the second pin junction 510 and has a low electrical resistance to facilitate current flow through the second WSR layer 512. In one embodiment, the second WSR layer 512 has a low contact resistance to the second TCO layer 122 while having a low refractive index and high film conductivity for high reflectance. Thus, it is desirable for the second WSR layer 512 to be fabricated to have high contact reflectance as well as low contact resistance to neighboring layers. In this embodiment, the second WSR layer 512 includes a carbon dope n-type silicon alloy layer (SiC) because typically SiC layers have higher conductivity compared to silicon oxynitride (SiON). In some cases, since the n-type SiON layers typically have a lower refractive index than the n-type SiC layers, the first WSR layer 112 or the second WSR layer 512 is made of an n-type SiON layer.

일 실시예에서, 상기 제 1 WSR 층(112)은 약 2와 같은 약 1.4 내지 약 4 범위의 굴절률을 갖는 것이 바람직한 반면, 상기 제 2 WSR 층(512)은 약 2와 같은 약 1.4 내지 약 4 범위의 굴절률을 갖는 것이 바람직하다. 상기 제 1 WSR 층(112)은 약 10-9 S/cm 보다 큰 전도율을 갖는 것이 바람직하고, 제 2 WSR 층(512)은 약 10-4S/cm 보다 큰 전도율을 갖는 것이 바람직하다. In one embodiment, the first WSR layer 112 preferably has a refractive index in the range of about 1.4 to about 4, such as about 2, while the second WSR layer 512 is about 1.4 to about 4, such as about 2. It is desirable to have a refractive index in the range. Preferably, the first WSR layer 112 has a conductivity of greater than about 10 −9 S / cm, and the second WSR layer 512 preferably has a conductivity of greater than about 10 −4 S / cm.

도 1에 도시된 제 1 p-i-n 접합(126)과 유사하게, 제 1 p-i-n 접합(508)은 p형 비정질 실리콘 층(106), 진성형 비정질 실리콘 층(108), n형 미세결정질 실리콘 층(110)을 포함한다. 도 2 및 도 3에 도시된 구조와 유사하게, 상기 전도체 층(104) 위에 변성 도프된 p형 비정질 실리콘 층(502)(밀집되게 도프된 p형 비정질 실리콘 층)이 형성된다. 아울러, 진성형 비정질 실리콘 층(108)과 n형 미세결정질 실리콘 층(110) 사이에 n형 비정질 실리콘 버퍼 층(504)이 형성된다. 상기 n형 비정질 실리콘 버퍼 층(504)은 약 10Å 내지 약 200Å 범위의 두께로 형성된다. 진성형 비정질 실리콘 층(108)과 n형 미세결정질 실리콘 층(110) 사이에 존재하는 것으로 여겨지는 밴드갭 오프셋을 상기 n형 비정질 실리콘 버퍼 층(504)이 브릿지하는 것으로 생각된다. 따라서, 상기 n형 비정질 실리콘 버퍼 층(504)이 추가됨으로써 전류 수집이 개선되어 전지 효율이 향상되는 것으로 여겨진다. Similar to the first pin junction 126 shown in FIG. 1, the first pin junction 508 is a p-type amorphous silicon layer 106, an intrinsic amorphous silicon layer 108, an n-type microcrystalline silicon layer 110. ). Similar to the structure shown in FIGS. 2 and 3, a modified doped p-type amorphous silicon layer 502 (densely doped p-type amorphous silicon layer) is formed on the conductor layer 104. In addition, an n-type amorphous silicon buffer layer 504 is formed between the intrinsic amorphous silicon layer 108 and the n-type microcrystalline silicon layer 110. The n-type amorphous silicon buffer layer 504 is formed to a thickness in a range from about 10 microns to about 200 microns. It is believed that the n-type amorphous silicon buffer layer 504 bridges a bandgap offset that is believed to exist between the intrinsic amorphous silicon layer 108 and the n-type microcrystalline silicon layer 110. Accordingly, it is believed that the addition of the n-type amorphous silicon buffer layer 504 improves current collection and thus improves battery efficiency.

도 1에 도시된 제 2 p-i-n 접합(128)과 유사하게, 제 2 p-i-n 접합(510)은 p형 미세결정질 실리콘 층(114)과, 상기 p형 미세결정질 실리콘 층(114) 위에 형성될 수 있는 선택적 p-i 버퍼형 진성 비정질 실리콘(PIB) 층(116)을 포함한다. 일반적으로, 상기 진성형 미세결정질 실리콘 층(118)은 선택적 p-i 버퍼형 진성 비정질 실리콘(PIB) 층(116) 위에 형성되고, 상기 n형 비정질 실리콘 층(120)은 진성형 미세결정질 실리콘 층(118) 위에 형성된다. 아울러, 제 2 TCO 층(122)과의 개선된 저항 접촉을 제공하기 위해, 상기 변성 도프된 n형 비정질 실리콘 층(406)은 밀집되게 도프된 n형 비정질 실리콘 층으로서 주로 형성될 수 있다. 일 실시예에서, 밀집되게 도프된 n형 비정질 실리콘 층(406)은 약 1020원자/㎤ 내지 약 1021 원자/㎤ 범위의 도펀트 농도를 갖는다. Similar to the second pin junction 128 shown in FIG. 1, the second pin junction 510 may be formed over the p-type microcrystalline silicon layer 114 and the p-type microcrystalline silicon layer 114. An optional pi buffered intrinsic amorphous silicon (PIB) layer 116. Generally, the intrinsic microcrystalline silicon layer 118 is formed over the selective pi buffered intrinsic amorphous silicon (PIB) layer 116, and the n-type amorphous silicon layer 120 is intrinsic microcrystalline silicon layer 118. ) Is formed on the top. In addition, the modified doped n-type amorphous silicon layer 406 may be mainly formed as a densely doped n-type amorphous silicon layer to provide improved ohmic contact with the second TCO layer 122. In one embodiment, the densely doped n-type amorphous silicon layer 406 has a dopant concentration in the range of about 10 20 atoms / cm 3 to about 10 21 atoms / cm 3.

도 5B는 본 발명의 다른 실시예에 따른 탠덤-접합 박막 태양 전지(500)에 형성된 제 1 WSR 층(112) 및 제 2 WSR 층(512)의 단면도이다. 일 실시예에서, 제조된 태양 전지(500)의 여러 부분에 대한 서로 다른 파장의 빛의 반사 및/또는 투과를 조절하기 위해서, 제 1 WSR 층(112) 및 제 2 WSR 층(512)은 층(112a,112b) 및 층(512a,512b)과 같은 복수의 증착 층으로 각각 형성될 수 있다. 예를 들면, 제 1 WSR 층(112) 내의 층(112a,112b)은 하나 또는 그 이상의 소정 파장의 빛(예를 들어, 단파장 내지 중파장)은 효과적으로 반사시키고 다른 파장(예를 들어, 중파장 내지 장파장)들은 투과시키도록 각각 상이한 굴절률을 가질 수 있다. 상기 층(112a,112b)을 통과한 파장은 후속하여 제 2 WSR 층(512)에 의해 제 2 p-i-n 접합(510)으로 반사된다. WSR 층(112,512)에서 발견된 복수의 층들 각각의 굴절률을 조절함으로써, 서로 다른 파장의 빛을 선택적으로 반사 또는 투과하도록 조절될 수 있음에 따라, 태양 전지의 소정 영역에서 입사광의 흡수를 최대화하여 전류 발생과 태양 전지 효율을 개선한다. 도 5B는 WSR 층(112,512)이 각각 2개의 층을 포함하는 구성을 도시하고 있으나, 이 구성은 명세서에 개시된 발명의 범위를 한정하고자 하는 것은 아니며, 일반적으로, WSR 층이 2 또는 그 이상의 적층된 층을 포함하는 구성을 단지 예시하고자 하는 것이다. 도 6A는 2 또는 그 이상의 적층된 층의 일 구성을 도시하고 있으며, 이하에서 보다 구체적으로 설명한다. 5B is a cross-sectional view of a first WSR layer 112 and a second WSR layer 512 formed in a tandem-junction thin film solar cell 500 according to another embodiment of the present invention. In one embodiment, the first WSR layer 112 and the second WSR layer 512 are layers to control the reflection and / or transmission of light of different wavelengths to various portions of the fabricated solar cell 500. And a plurality of deposition layers, such as 112a and 112b and layers 512a and 512b, respectively. For example, layers 112a and 112b in the first WSR layer 112 effectively reflect one or more predetermined wavelengths of light (eg, short to medium wavelengths) and other wavelengths (eg, medium wavelengths). To long wavelengths) may each have a different refractive index to transmit. The wavelength passing through the layers 112a and 112b is subsequently reflected by the second WSR layer 512 to the second p-i-n junction 510. By adjusting the refractive indices of each of the plurality of layers found in the WSR layers 112 and 512, they can be adjusted to selectively reflect or transmit light of different wavelengths, thereby maximizing the absorption of incident light in certain regions of the solar cell and Improves generation and solar cell efficiency. Although FIG. 5B illustrates a configuration in which the WSR layers 112 and 512 each comprise two layers, this configuration is not intended to limit the scope of the invention disclosed in the specification, and generally, two or more WSR layers are stacked. It is merely illustrative of the configuration comprising the layer. 6A illustrates one configuration of two or more stacked layers, described in more detail below.

일 실시예에서, 상기 층(112a,112b,512a,512b) 내에서 각각 이웃한 층은 높은 굴절률 콘트라스트와 상이한 두께를 갖도록 구성된다. 상기 층(112a,112b,512a,512b) 내에 포함된 층들의 높은 굴절률 콘트라스트와 상이한 두께는 형성된 층(112a,112b,512a,512b)의 광학 특성 조정에 도움이 된다. 일 실시예에서, 상기 층(112a,112b,512a,512b)은 또한 각각 n형 층(110), p형 층(114) 및 제 2 TCO 층(122)과 같이 이웃하여 위치된 층과 높은 굴절률 콘트라스트를 갖도록 구성된다. 일반적으로, 용어 "굴절률 콘트라스트"는 이웃한 층들의 굴절률에서의 차이의 정도를 설명하기 위한 것이며, 통상적으로 굴절률의 비율로서 표시된다. 따라서, 낮은 굴절률 콘트라스트는 이웃한 층들 간에 굴절률의 차이가 단지 작다는 것을 의미하고, 높은 굴절률 콘트라스트는 이웃한 재료의 굴절률에 큰 차이가 있다는 것을 의미한다. 일 예에서, 상기 층(112a,112b,512a,512b)의 광학 특성은 서로 다른 파장의 빛을 반사 및 투과하도록 구성된다. 일 실시예에서, 상기 층(112a,112b,512a,512b)은 약 550㎚ 내지 약 1,100㎚ 범위의 파장의 빛을 반사하도록 구성된다. 일 실시예에서, 제 1 WSR 층(112)은 약 550㎚ 내지 약 800㎚ 범위의 파장의 빛을 반사하도록 구성된 반면, 제 2 WSR 층(512)은 약 700㎚ 내지 약 1,100㎚ 범위의 파장의 빛을 반사하도록 구성된다. 일 실시예에서, 제 1 층(112a)은 더 낮은 굴절률을 갖도록 구성되고, 제 2 층(112b)은 더 높은 굴절률을 갖도록 구성된다. 예를 들어, 제 1 층(112a)의 재료(예를 들어, SiC, SiOx, SixOyNz)는 제 2 층(112b)을 위해 선택된 재료(예를 들어, Si) 보다 더 낮은 굴절률을 갖도록 선택된다. 제 1 층(112a)의 두께는 제 2 층(112b) 보다 더 두꺼운 두께를 갖도록 구성된다. 일 실시예에서, 제 2 층(112b) 대 제 1 층(112a)의 굴절률 비율(제 2 층 굴절률/제 1 층 굴절률)은 약 1.5 보다 더 큰, 약 1.2 보다 더 크게 조절된다. 일 실시예에서, 제 1 층(112a)은 약 1.4 내지 약 2.5 범위의 굴절률을 갖고, 제 2 층(112b)은 약 3 내지 약 4 범위의 굴절률을 갖는다. 제 1 층(112a) 대 제 2 층(112b)의 두께 비율(제 1 층 두께/제 2 층 두께)은 약 1.5 보다 더 큰 것과 같이, 약 1.2 보다 더 크게 조절된다. In one embodiment, adjacent layers in the layers 112a, 112b, 512a, and 512b are each configured to have a different thickness than the high refractive index contrast. The different refractive index contrast and the thickness of the layers included in the layers 112a, 112b, 512a and 512b help to adjust the optical properties of the formed layers 112a, 112b, 512a and 512b. In one embodiment, the layers 112a, 112b, 512a, and 512b also have high refractive indices with adjacently located layers such as n-type layer 110, p-type layer 114, and second TCO layer 122, respectively. It is configured to have contrast. In general, the term "refractive index contrast" is intended to describe the degree of difference in refractive index of neighboring layers and is usually expressed as a ratio of refractive index. Thus, low refractive index contrast means that the difference in refractive index between neighboring layers is only small, and high refractive index contrast means that there is a big difference in the refractive index of neighboring materials. In one example, the optical properties of the layers 112a, 112b, 512a, 512b are configured to reflect and transmit light of different wavelengths. In one embodiment, the layers 112a, 112b, 512a, and 512b are configured to reflect light in a wavelength ranging from about 550 nm to about 1,100 nm. In one embodiment, the first WSR layer 112 is configured to reflect light in the wavelength range of about 550 nm to about 800 nm, while the second WSR layer 512 has a wavelength in the range of about 700 nm to about 1,100 nm. It is configured to reflect light. In one embodiment, the first layer 112a is configured to have a lower refractive index and the second layer 112b is configured to have a higher refractive index. For example, the material of the first layer 112a (eg, SiC, SiOx, SixOyNz) is selected to have a lower refractive index than the material selected for the second layer 112b (eg, Si). The thickness of the first layer 112a is configured to have a thickness thicker than the second layer 112b. In one embodiment, the refractive index ratio (second layer refractive index / first layer refractive index) of the second layer 112b to the first layer 112a is adjusted to be greater than about 1.2, which is greater than about 1.5. In one embodiment, the first layer 112a has a refractive index in the range of about 1.4 to about 2.5, and the second layer 112b has a refractive index in the range of about 3 to about 4. The thickness ratio (first layer thickness / second layer thickness) of the first layer 112a to the second layer 112b is adjusted to be greater than about 1.2, such as greater than about 1.5.

일 실시예에서, 제 1 층(112a)은 약 75Å 내지 약 750Å 범위의 두께를 가진 n형 미세결정질 실리콘 합금 층이고, 제 2 층(112b)은 약 50Å 내지 약 500Å 범위의 두께를 가진 n형 미세결정질 실리콘 합금 층이다. 그러나, 상기 WSR 층의 광학 특성을 전체로서 변화시키기 위해 사용되는, 그 계면에서 굴절률이 불연속성을 갖도록 제 1 층(112a)과 제 2 층(112b), 또는 일련의 반복하는 제 1 층과 제 2 층을 형성함으로써, 높은 반사율과 허용가능한 흡수 손실을 가진 주기적 구조가 형성될 수 있기 때문에, (즉, 제 1 층과 제 2 층의 두께를 각각 λ/4n(Si)과 λ/4n(Si-합금)으로 변화시키는 것 이외의) 다른 기술에 의해서도 WSR 층의 광학 특성을 변화시킬 수 있다. 일 실시예에서, 상기 제 1 층(112a)은 약 450Å의 두께를 가진 SiC 또는 SiON 층과 같은 n형 미세결정질 실리콘 합금 층이고, 상기 제 2 층(112b)은 약 300Å의 두께를 가진 n형 미세결정질 실리콘 층이다. 유사하게, 상기 제 2 WSR 층(512)은 높은 굴절률 콘트라스트와, 제 1 층(112a)과 제 2 층(112b) 사이의 상이한 두께를 갖도록 유사하게 구성될 수 있다. 상기 제 2 WSR 층(512)은 제 1 WSR 층(112)과 유사하게 구성될 수 있다고 생각되기 때문에, 간결함을 위해 제 2 WSR 층(512)에 대해서는 더 이상의 구체적인 설명을 생략한다. In one embodiment, the first layer 112a is an n-type microcrystalline silicon alloy layer having a thickness in the range of about 75 kPa to about 750 kPa, and the second layer 112b is an n-type having a thickness in the range of about 50 kPa to about 500 kPa. Microcrystalline silicon alloy layer. However, the first layer 112a and the second layer 112b, or a series of repeating first and second layers, such that the refractive index at the interface is discontinuous, used to change the optical properties of the WSR layer as a whole. By forming the layer, since a periodic structure with high reflectance and acceptable absorption loss can be formed (that is, the thicknesses of the first layer and the second layer are λ / 4n (Si) and λ / 4n (Si−), respectively). It is also possible to change the optical properties of the WSR layer by other techniques (other than changing the alloy). In one embodiment, the first layer 112a is an n-type microcrystalline silicon alloy layer, such as a SiC or SiON layer, having a thickness of about 450 GPa, and the second layer 112b is an n-type having a thickness of about 300 GPa. Microcrystalline silicon layer. Similarly, the second WSR layer 512 may be similarly configured to have a high refractive index contrast and a different thickness between the first layer 112a and the second layer 112b. Since it is contemplated that the second WSR layer 512 may be configured similarly to the first WSR layer 112, further description of the second WSR layer 512 is omitted for the sake of brevity.

도 5B는 제 1 층(112a)과 제 2 층(112b)과 같은 두 층의 쌍만을 도시하고 있다. 제 1 층(112a)과 제 2 층(112b)의 쌍은 반복적으로 여러번 형성되어, 도 6A에 도시된 바와 같은 WSR 층(112)을 형성하는 제 1 다층 스택을 형성하고 있음을 알 수 있다. 일 실시예에서, 제1 WSR 층(112)은 다수의 쌍의 제 1 층(112a1, 112a2, 112a3) 및 제 2 층(112b1, 112b2, 112b3)을 포함할 수 있다. 일 실시예에서, 도 6A에 도시된 바와 같이, 제 1 및 제 2 층으로 이루어진 3쌍이 보인다. 쌍으로 형성된 제 1 및 제 2 층(112a1 내지 112a3, 112b1 내지 112b3)은 각각 상이한 굴절률과 상이한 두께를 가질 수 있다. 예를 들면, 층의 제 1 쌍(112a1, 112b1)은 약 1.5 보다 큰 것 같이, 약 1.2 보다 큰 제 2 층( 112b1) 대 제 1 층(112a1)의 굴절률 비율을 가질 수 있다. 반면에, 층의 제 1 쌍(112a1, 112b1)은 약 1.5 보다 큰 것 같이, 약 1.2 보다 큰 제 1 층(112a1) 대 제 2 층(112b1)의 두께 비율을 가질 수 있다. 층의 제 2 쌍(112a2, 112b2)은 제 1 WSR 층(112)에 의한 빛의 반사를 돕기 위해, 제 1 쌍(112a1, 112b1)에 비해 더 높거나 더 낮은 굴절률 비율을 가질 수 있다. 아울러, 층의 제 3 쌍(112a3, 112b3)은 제 1 쌍(112a1, 112b1)과 제 2 쌍(112a2, 112b2)에 비해 더 높거나 더 낮은 굴절률 콘트라스트를 가질 수 있다. 5B shows only two pairs of layers, such as first layer 112a and second layer 112b. It can be seen that the pair of the first layer 112a and the second layer 112b are formed repeatedly several times, forming a first multilayer stack forming the WSR layer 112 as shown in FIG. 6A. In one embodiment, first WSR layer 112 may include a plurality of pairs of first layers 112a1, 112a2, 112a3 and second layers 112b1, 112b2, 112b3. In one embodiment, as shown in FIG. 6A, three pairs of first and second layers are visible. The first and second layers 112a1 to 112a3 and 112b1 to 112b3 formed in pairs may have different refractive indices and different thicknesses, respectively. For example, the first pair of layers 112a1, 112b1 may have a refractive index ratio of the second layer 112b1 to the first layer 112a1 that is greater than about 1.2, such as greater than about 1.5. On the other hand, the first pair of layers 112a1, 112b1 may have a thickness ratio of the first layer 112a1 to the second layer 112b1 greater than about 1.2, such as greater than about 1.5. The second pairs of layers 112a2 and 112b2 may have a higher or lower refractive index ratio than the first pairs 112a1 and 112b1 to assist in the reflection of light by the first WSR layer 112. In addition, the third pair 112a3, 112b3 of the layer may have a higher or lower refractive index contrast than the first pair 112a1, 112b1 and the second pair 112a2, 112b2.

일 실시예에서, 제 1 WSR 층(112)은 그 내부에 형성된 층(112a,112b)의 3쌍을 가질 수 있다. 다른 실시예에서, 제 1 WSR 층(112)은 층(112a,112b)의 5쌍까지 가질 수 있다. 또 다른 실시예에서, 제 1 WSR 층(112)은 필요에 따라 층(112a,112b)의 5쌍 보다 더 많은 쌍을 가질 수 있다. 대안적으로, 제 1 쌍(112a1, 112b1), 제 2 쌍(112a2, 112b2) 및 제 3 쌍(112a3, 112b3)은 각 쌍에서 유사한 굴절률 콘트라스트와 두께 편차를 가진 반복된 층의 쌍을 포함할 수 있다. 굴절률의 주기와 비율을 조절함으로써, 주어진 파장에 대한 반사율은 최적화될 수 있으며, 따라서 소망하는 파장 선택형 반사체를 제조할 수 있다. In one embodiment, the first WSR layer 112 may have three pairs of layers 112a and 112b formed therein. In another embodiment, the first WSR layer 112 may have up to five pairs of layers 112a and 112b. In another embodiment, the first WSR layer 112 may have more than five pairs of layers 112a and 112b as needed. Alternatively, the first pair 112a1, 112b1, the second pair 112a2, 112b2 and the third pair 112a3, 112b3 may comprise a pair of repeated layers with similar refractive index contrast and thickness deviation in each pair. Can be. By adjusting the period and ratio of the refractive index, the reflectance for a given wavelength can be optimized, thus producing the desired wavelength selective reflector.

일 실시예에서, 제 1 쌍에서 제 1 층(112a1)은 약 2.5의 굴절률과 약 150Å의 두께를 가질 수 있고, 제 2 층(112a2)은 약 3.8의 굴절률과 약 100Å의 두께를 가질 수 있다. 제 2 쌍에서 제 1 층(112a2)은 약 2.5의 굴절률과 약 150Å의 두께를 가질 수 있고, 제 2 쌍에서 제 2 층(112b2)은 약 3.8의 굴절률과 약 100Å의 두께를 갖는다. 제 3 쌍에서 제 1 층(112a3)은 약 2.5의 굴절률과 약 150Å의 두께를 가질 수 있고, 제 3 쌍에서 제 2 층(112b2)은 약 3.8의 굴절률과 약 100Å의 두께를 갖는다. 일 실시예에서, 제 1 WSR 층(112)의 전체 두께는 약 750Å로 조절된다. In one embodiment, the first layer 112a1 in the first pair may have a refractive index of about 2.5 and a thickness of about 150 GPa, and the second layer 112a2 may have a refractive index of about 3.8 and a thickness of about 100 GPa. . The first layer 112a2 in the second pair may have a refractive index of about 2.5 and a thickness of about 150 GPa, and the second layer 112b2 in the second pair has a refractive index of about 3.8 and a thickness of about 100 GPa. In the third pair, the first layer 112a3 may have a refractive index of about 2.5 and a thickness of about 150 GPa, and in the third pair, the second layer 112b2 has a refractive index of about 3.8 and a thickness of about 100 GPa. In one embodiment, the overall thickness of the first WSR layer 112 is adjusted to about 750 kPa.

도 6B는 광 반사, 전류 수집 및 광 투과를 개선하기 위해 사용될 수 있는 WSR 층(112)의 다른 구성을 도시하고 있다. 이 특수한 실시예에서, WSR 층(112)은 Si, SiO2, SiON, SiN 등과 같이 낮은 굴절률을 갖는 도 6B에 도시된 다층과 같은 하나 또는 그 이상의 절연층을 포함한다. WSR 층(112)을 형성하기 위해 사용된 도펀트 또는 합금 성분이 필름 전도성을 개선할 수 있으나, 역으로 흡수 손실을 증가시킬 수도 있으며, 그로 인해, 제조된 태양 전지에서 여러 접합 간의 광 반사율과 투과율을 저감할 수 있는 것으로 생각된다. 따라서, 일 실시예에서, 높은 전도율을 가진 순차적으로 증착된 층(예를 들어, 참조번호 114)이 발생된 전류의 상당량을 WSR 층(112)을 통하여 운반할 수 있는 일련의 분류 경로(shunt path)(602A)를 형성할 수 있도록, WSR 층(112) 내에 통공 어레이(602), 또는 피쳐, 트랜치 또는 패턴 영역을 형성하는 것이 바람직하다. 따라서, WSR 층(112)과 형성된 일련의 분류 경로(602A)는 상기 WSR 층(112)의 소정의 광학 특성을 개선하기 위해 조합하여 이용되는 한편, 형성된 일련의 분류 경로(602A)를 이용하여 상기 WSR 층(112)에서의 감소된 직렬 저항을 갖는다. 이 구성은 상기 WSR 층(112)이, 그들의 광학 특성(예를 들어, 반사성 및/또는 투과성)을 위해 주로 필요한, 하나 또는 그 이상의 고저항 층 또는 유전 재료를 포함하는 경우에 유용할 수 있다. 6B shows another configuration of the WSR layer 112 that can be used to improve light reflection, current collection, and light transmission. In this particular embodiment, the WSR layer 112 includes one or more insulating layers, such as the multilayer shown in FIG. 6B with low refractive indices, such as Si, SiO 2 , SiON, SiN, and the like. The dopant or alloying components used to form the WSR layer 112 may improve film conductivity, but conversely increase absorption loss, thereby reducing light reflectance and transmittance between the various junctions in the fabricated solar cell. It is thought that it can reduce. Thus, in one embodiment, a series of shunt paths in which a sequentially deposited layer with high conductivity (e.g., reference numeral 114) can carry a significant amount of generated current through the WSR layer 112. In order to be able to form 602A, it is desirable to form the aperture array 602, or feature, trench or pattern region in the WSR layer 112. Thus, the series of classification paths 602A formed with the WSR layer 112 are used in combination to improve the desired optical properties of the WSR layer 112, while the series of classification paths 602A formed with the Has a reduced series resistance in the WSR layer 112. This configuration may be useful when the WSR layer 112 includes one or more high resistance layers or dielectric materials, which are primarily needed for their optical properties (eg, reflective and / or transmissive).

일 예에서, WSR 층은 2 미만과 같은 낮은 굴절률을 가진 절연 층을 포함한다. 그 후, 상기 절연성 WSR 층(112)은 당해 절연성 WSR 층(112) 내에 홀, 트랜치, 슬롯 또는 다르게 성형된 개구의 어레이를 형성하도록 패턴화된다. 일반적으로, 상기 통공 어레이(602)는 WSR 층(112)에서의 평균 저항을 소정 레벨로 감소시키기에 충분한 밀도와 크기(예를 들어, 직경)를 갖고, 상기 WSR 층(112)이 바람직한 광학 특성을 유지하도록 보장한다. 패터닝 프로세스와 패터닝 프로세스를 실시하기 위해 사용될 수 있는 적당한 패터닝 챔버에 대한 구체적 설명은 도 9를 참조하여 다음에 설명한다. 일 예에서, 상기 통공(602)은 하나 또는 그 이상의 절연성 WSR 층(112) 위에 배치된 p형 미세결정질 실리콘 층(114)으로 충진되어 분류 경로(602A)를 형성한다. 이 구성에서, 낮은 굴절률을 가진 WSR 층(112)을 선택함으로써, 상기 WSR 층(112) 내의 하나 또는 그 이상의 층들의 광학 특성이 얻어질 수 있다. 형성된 통공을 p형 미세결정질 실리콘 층(114)으로 충진함으로써, 형성된 WSR 층(112)에서의 평균 저항이 감소할 수 있고, 그에 따라 패턴화된 WSR 층(112)의 평균 광학 특성 및 평균 전기적 특성, 그리고 형성된 태양 전지 소자의 효율이 개선된다. 일 실시예에서, 상기 절연성 WSR 층(112)은 그 내부에 p형 미세결정질 실리콘 층(114)이 형성된 실리콘 산화물 층이다. In one example, the WSR layer includes an insulating layer with a low refractive index, such as less than two. The insulating WSR layer 112 is then patterned to form an array of holes, trenches, slots, or other shaped openings in the insulating WSR layer 112. In general, the aperture array 602 has a density and size (eg, diameter) sufficient to reduce the average resistance in the WSR layer 112 to a predetermined level, and the WSR layer 112 has desirable optical properties. To ensure it is maintained. A detailed description of the patterning process and a suitable patterning chamber that can be used to implement the patterning process is described next with reference to FIG. In one example, the aperture 602 is filled with a p-type microcrystalline silicon layer 114 disposed over one or more insulating WSR layers 112 to form the fractionation path 602A. In this configuration, by selecting the WSR layer 112 with low refractive index, the optical properties of one or more layers in the WSR layer 112 can be obtained. By filling the formed apertures with the p-type microcrystalline silicon layer 114, the average resistance in the formed WSR layer 112 can be reduced, thereby the average optical and average electrical properties of the patterned WSR layer 112. And the efficiency of the formed solar cell element is improved. In one embodiment, the insulating WSR layer 112 is a silicon oxide layer having a p-type microcrystalline silicon layer 114 formed therein.

상기 탠덤 및/또는 몇몇 실시예에서 트리플 접합 실시예는 다양한 층에 포함된 합금 재료의 종류에서의 이용가능한 변화를 고려한다. 예를 들어, 일 실시예에서, 하나의 p-i-n 접합의 층들은 합금 재료로서 탄소를 사용할 수 있는 반면, 다른 p-i-n 접합의 층들은 게르마늄 함유 재료를 포함할 수 있다. 예를 들어, 도 1, 도 5A 및 도 5B의 실시예에서, 결정질 합금 WSR 층(112)은 실리콘과 탄소의 합금을 포함할 수 있는 반면, 제 1 및 제 2 p-i-n 접합(126,128,508,510)의 층들은 실리콘과 게르마늄의 합금을 포함하거나, 그 반대일 수 있다. 마지막으로, 도 1, 도 5A 및 도 5B의 실시예는 진성 층중 하나가 합금 층이 아닌 변화를 고려한다. 예를 들어, 도 1, 도 5A 및 도 5B의 대체 실시예에서, 층들(108,118)은 합금 층이 아닌 진성 미세결정질 실리콘 층이다. 이러한 변동은 태양 전지의 흡수 특성을 확대하고, 그 전하 분리능을 개선한다. In the tandem and / or in some embodiments, the triple bonding embodiment takes into account the available variations in the type of alloy material included in the various layers. For example, in one embodiment, the layers of one p-i-n junction may use carbon as the alloying material, while the layers of the other p-i-n junction may comprise germanium containing material. For example, in the embodiments of FIGS. 1, 5A, and 5B, the crystalline alloy WSR layer 112 may comprise an alloy of silicon and carbon, while the layers of the first and second pin junctions 126, 128, 508, 510 are It may include an alloy of silicon and germanium or vice versa. Finally, the embodiments of FIGS. 1, 5A, and 5B contemplate changes in which one of the intrinsic layers is not an alloy layer. For example, in alternative embodiments of FIGS. 1, 5A, and 5B, layers 108, 118 are intrinsic microcrystalline silicon layers, not alloy layers. This variation expands the absorption characteristics of the solar cell and improves its charge resolution.

예Yes

280Å 미세결정질 실리콘 카바이드 n층으로 구성되는 단일 접합 태양 전지는 (양자 효율(QE) 측정으로부터 얻어진 13.4 mA/㎠와 같은) 13.6 mA/㎠의 단락 전류(Jsc) 및 73.9%의 충전 인자(FF)를 9.4%의 변환 효율(CE)로 나타내었다. 그에 비해, 미세결정질 실리콘을 사용한 유사한 태양 전지는 (QE 측정으로부터 얻어진 13.0 mA/㎠와 같은) 13.2 mA/㎠의 Jsc, 73.6%의 FF 및 9.0%의 CE를 나타내었다. 그에 비해, 80Å이 변성 도프된 280Å 비정질 실리콘 n-층을 사용하는 유사한 태양 전지는 (QE 측정으로부터 얻어진 12.7 mA/㎠와 같은) 13.1 mA/㎠의 Jsc, 74.7%의 FF 및 9.0%의 CE를 나타내었다.A single junction solar cell consisting of 280 Å microcrystalline silicon carbide n-layers (such as 13.4 mA / cm 2 obtained from quantum efficiency (QE) measurements) has a short circuit current (Jsc) of 13.6 mA / cm 2 and a charge factor (FF) of 73.9% Is represented by a conversion efficiency (CE) of 9.4%. In comparison, similar solar cells using microcrystalline silicon showed 13.2 mA / cm 2 Jsc, 73.6% FF, and 9.0% CE (such as 13.0 mA / cm 2 obtained from QE measurements). By comparison, a similar solar cell using a 280 Å amorphous silicon n-layer doped with 80 Å denaturation (such as 12.7 mA / cm 2 obtained from QE measurements) would have a 13.1 mA / cm 2 Jsc, 74.7% FF, and 9.0% CE. Indicated.

270 Å의 미세결정질 실리콘 카바이드를 포함하는 바닥 전지 n-층, 및 100 Å의 n형 비정질 실리콘 및 250 Å의 n형 미세결정질 실리콘 카바이드를 포함하는 상부 전지 n-층을 갖는 탠덤 접합 태양 전지가 구성되었다. 바닥 전지는 700 nm 파장에서 9.69 mA/㎠의 Jsc 및 58%의 QE를 나타내었다. 상부 전지는 500 nm 파장에서 10.82 mA/㎠의 Jsc 및 78%의 QE를 나타내었다. 270 Å의 n형 미세결정질 실리콘 카바이드를 포함하는 바닥 전지 n-층, 및 50 Å의 n형 비정질 실리콘 및 250 Å의 n형 미세결정질 실리콘 카바이드를 포함하는 상부 전지 n-층을 갖는 다른 탠덤 태양 전지가 구성되었다. 바닥 전지는 700 nm 파장에서 9.62 mA/㎠의 Jsc 및 58%의 QE를 나타내었다. 상부 전지는 500 nm 파장에서 10.86 mA/㎠의 Jsc 및 78%의 QE를 나타내었다. 그에 비해, 270 Å의 n형 미세결정질 실리콘을 포함하는 바닥 전지 n-층, 및 200 Å의 n형 비정질 실리콘 및 90 Å의 변성 도프된(n형) 비정질 실리콘을 포함하는 상부 전지 n-층을 갖는 탠덤 접합 태양 전지가 구성되었다. 바닥 전지는 700 nm 파장에서 9.00 mA/㎠의 Jsc 및 53%의 QE를 나타내었다. 상부 전지는 500 nm 파장에서 10.69 mA/㎠의 Jsc 및 56%의 QE를 나타내었다. 따라서 실리콘 카바이드의 사용으로 양 전지에서 흡수율이 개선되었으며 바닥 전지에서 가장 현저했다.A tandem junction solar cell with a bottom cell n-layer comprising 270 microns of microcrystalline silicon carbide and a top cell n-layer comprising 100 microns of n-type amorphous silicon and 250 microns of n-type microcrystalline silicon carbide It became. The bottom cell showed 9.69 mA / cm 2 Jsc and 58% QE at 700 nm wavelength. The top cell showed a Jsc of 10.82 mA / cm 2 and a QE of 78% at 500 nm wavelength. Another tandem solar cell having a bottom cell n-layer comprising 270 microns of n-type microcrystalline silicon carbide and a top cell n-layer comprising 50 microns of n-type amorphous silicon and 250 microns of n-type microcrystalline silicon carbide Was composed. The bottom cell showed 9.62 mA / cm 2 Jsc and 58% QE at 700 nm wavelength. The top cell showed a Jsc of 10.86 mA / cm 2 and a QE of 78% at 500 nm wavelength. In comparison, a bottom cell n-layer comprising 270 microns of n-type microcrystalline silicon, and a top cell n-layer comprising 200 microns of n-type amorphous silicon and 90 microns of modified doped (n-type) amorphous silicon. The tandem junction solar cell which has is comprised. The bottom cell showed 9.00 mA / cm 2 Jsc and 53% QE at 700 nm wavelength. The top cell showed a Jsc of 10.69 mA / cm 2 and a QE of 56% at 500 nm wavelength. Thus, the use of silicon carbide improved the absorption in both cells and was most pronounced in the bottom cell.

시스템 및 장치의 구성System and device configuration

도 7은 도 1 내지 도 4의 태양 전지와 같은 박막 태양 전지의 하나 또는 그이상의 필름이 증착될 수 있는 플라즈마 강화 화학 기상 증착(PECVD) 챔버(700)의 일 실시예를 도시하는 개략적인 횡단면도이다. 하나의 적합한 플라즈마 강화 화학 기상 증착 챔버는 미국 산타클라라 소재의 어플라이드 머티리얼즈 인코포레이티드로부터 이용가능하다. 이는 다른 제작자로부터의 증착 챔버를 포함하는 다른 증착 챔버들도 본 발명을 실시하는데 이용될 수 있다고 이해해야 한다.FIG. 7 is a schematic cross-sectional view illustrating one embodiment of a plasma enhanced chemical vapor deposition (PECVD) chamber 700 in which one or more films of a thin film solar cell, such as the solar cells of FIGS. 1 to 4, may be deposited. . One suitable plasma enhanced chemical vapor deposition chamber is available from Applied Materials, Inc. of Santa Clara, USA. It should be understood that other deposition chambers, including deposition chambers from other manufacturers, may also be used to practice the present invention.

챔버(700)는 일반적으로 기판 처리 공간(706)을 한정하는, 벽(702), 바닥(704), 샤워헤드(710), 및 기판 지지대(730)를 포함한다. 상기 처리 공간은 기판이 챔버(700)로부터 내외측으로 전달될 수 있도록 밸브(708)를 통해 접근된다. 기판 지지대(730)는 기판을 지지하기 위한 기판 수용면(732) 및 기판 지지대(730)를 상승 및 하강시키도록 리프트 시스템(736)에 연결되는 스템(734)을 포함한다. 샤워 링(733)은 기판(102) 주변부 위에 선택적으로 놓일 수 있다. 리프트 핀(738)은 기판을 기판 수용면(732)으로부터 그리고 기판 수용면으로 이동시키도록 기판 지지대(730)를 통해 이동가능하게 배열된다. 기판 지지대(730)는 또한 소정의 온도로 기판 지지대(730)를 유지하기 위한 가열 및/또는 냉각 소자(739)를 포함할 수 있다. 기판 지지대(730)는 또한 기판 지지대(730)의 주변에서 RF 접지를 제공하기 위한 접지 스트랩(731)도 포함할 수 있다.Chamber 700 generally includes a wall 702, a bottom 704, a showerhead 710, and a substrate support 730, which define a substrate processing space 706. The processing space is accessed through a valve 708 to allow the substrate to be transferred in and out of the chamber 700. The substrate support 730 includes a substrate receiving surface 732 for supporting the substrate and a stem 734 connected to the lift system 736 to raise and lower the substrate support 730. Shower ring 733 may optionally be placed over the periphery of substrate 102. The lift pins 738 are movably arranged through the substrate support 730 to move the substrate from the substrate receiving surface 732 and to the substrate receiving surface. Substrate support 730 may also include heating and / or cooling elements 739 to maintain substrate support 730 at a predetermined temperature. The substrate support 730 may also include a ground strap 731 for providing RF ground around the substrate support 730.

샤워헤드(710)는 서스펜션(714)에 의해 주변부에서 후면판(712)에 연결된다. 샤워헤드(710)는 또한 샤워헤드(710)의 평탄도/곡률을 제어 및/또는 처짐을 방지하는데 도움을 주도록 하나 또는 그 이상의 중심 지지대(716)에 의해 후면판에 연결될 수도 있다. 가스 소오스(720)는 후면판(712) 및 샤워헤드(710)를 통해 기판 수용면(732)으로 가스를 제공하도록 후면판(712)에 연결된다. 진공 펌프(709)는 소정의 압력으로 처리 공간(706)을 제어하도록 챔버(700)에 연결된다. RF 전력 소오스(722)는 전기장이 샤워헤드와 기판 지지대(730) 사이에 형성되어 플라즈마가 샤워헤드(710)와 기판 지지대(730) 사이의 가스로부터 생성될 수 있도록 RF 전력을 샤워헤드(710)로 제공하기 위해 후면판(712) 및/또는 샤워헤드(710)에 연결된다. 약 0.3 ㎒ 내지 약 200 ㎒ 범위의 주파수와 같은 다양한 RF 주파수가 사용될 수 있다. 일 실시예에서, RF 전력 소오스는 13.56 ㎒의 주파수에서 제공된다.The showerhead 710 is connected to the backplane 712 at the periphery by suspension 714. The showerhead 710 may also be connected to the backplane by one or more central supports 716 to help control the flatness / curvature of the showerhead 710 and / or prevent sagging. The gas source 720 is connected to the backplate 712 to provide gas to the substrate receiving surface 732 through the backplate 712 and the showerhead 710. The vacuum pump 709 is connected to the chamber 700 to control the processing space 706 at a predetermined pressure. The RF power source 722 is configured to provide RF power to the showerhead 710 such that an electric field is formed between the showerhead and the substrate support 730 such that a plasma can be generated from the gas between the showerhead 710 and the substrate support 730. It is connected to the backplane 712 and / or showerhead 710 to provide. Various RF frequencies may be used, such as frequencies in the range of about 0.3 MHz to about 200 MHz. In one embodiment, the RF power source is provided at a frequency of 13.56 MHz.

유도 결합 원격 플라즈마 소오스와 같은 원격 플라즈마 소오스(724)도 가스 소오스와 후면판 사이에 연결될 수 있다. 처리 기판들 사이에서 세정 가스가 원격 플라즈마 소오스(724)에 제공되어 원격 플라즈마가 생성되어 챔버 부품들을 세정하기 위해 제공된다. 세정 가스는 샤워헤드에 제공되는 RF 전력 소오스(722)에 의해 추가로 여기될 수 있다. 적합한 세정 가스로는 NF3, F2 및 SF6가 포함되나, 이에 한정되지는 않는다.Remote plasma sources 724, such as inductively coupled remote plasma sources, may also be connected between the gas source and the backplane. A cleaning gas is provided to the remote plasma source 724 between the processing substrates so that a remote plasma is generated and provided to clean the chamber parts. The cleaning gas may be further excited by the RF power source 722 provided to the showerhead. Suitable cleaning gases include, but are not limited to, NF 3 , F 2 and SF 6 .

도 1 내지 도 4의 층들 중 하나 또는 그 이상의 층과 같은 하나 또는 그 이상의 층들을 위한 증착 방법은 도 6의 처리 챔버 또는 다른 적합한 챔버에 다음과 같은 증착 변수들을 포함할 수 있다. 10,000 ㎠ 또는 그 이상인, 바람직하게 40,000 ㎠ 또는 그 이상인, 더 바람직하게 55,000 ㎠ 또는 그 이상인 표면적을 갖는 기판이 챔버로 제공된다. 처리 후, 기판은 보다 작은 태양 전지를 형성하도록 절단될 수 있다고 이해해야 한다.The deposition method for one or more layers, such as one or more of the layers of FIGS. 1-4, may include the following deposition parameters in the processing chamber or other suitable chamber of FIG. 6. A substrate is provided to the chamber having a surface area of 10,000 cm 2 or more, preferably 40,000 cm 2 or more, more preferably 55,000 cm 2 or more. After processing, it should be understood that the substrate can be cut to form smaller solar cells.

일 실시예에서, 가열 및/또는 냉각 소자(739)가 약 400 ℃ 또는 그 미만, 바람직하게 약 200 ℃와 같은, 약 100 ℃ 내지 약 400 ℃, 더 바람직하게 약 150 ℃ 내지 약 300 ℃ 범위의 증착 중 기판 지지대 온도를 제공하도록 설정될 수 있다.In one embodiment, the heating and / or cooling elements 739 range from about 100 ° C. to about 400 ° C., more preferably from about 150 ° C. to about 300 ° C., such as about 400 ° C. or less, preferably about 200 ° C. It can be set to provide a substrate support temperature during deposition.

기판 수용면(732) 상에 배열되는 기판의 상부면과 샤워헤드(710) 사이에서의 증착 중 간격은 400 mil 내지 약 1,200 mil, 바람직하게 400 mil 내지 약 800 mil 범위일 수 있다.The spacing during deposition between the showerhead 710 and the top surface of the substrate arranged on the substrate receiving surface 732 may range from 400 mils to about 1,200 mils, preferably 400 mils to about 800 mils.

도 8은 도 7의 PECVD 챔버(700)와 같은 복수의 처리 챔버(831-837) 또는 실리콘 필름을 증착할 수 있는 다른 적합한 챔버를 갖는 처리 시스템(800)의 일 실시예를 개략적으로 도시하는 평면도이다. 처리 시스템(800)은 로드록 챔버(810)에 연결되는 이송 챔버(820) 및 처리 챔버(831-837)를 포함한다. 로드록 챔버(810)는 시스템 외측의 주위 환경과 이송 챔버(820) 및 처리 챔버(831-837) 내측의 진공 환경 사이에서 기판이 이송될 수 있게 한다. 로드록 챔버(810)는 하나 또는 그 이상의 기판을 유지하는 하나 또는 그 이상의 배기가능한 영역을 포함한다. 배기가능한 영역은 시스템(800) 내측으로 기판의 유입 중에 펌핑 다운되며 시스템(800)으로부터 기판의 유출 중에 배기된다. 이송 챔버(820)는 로드록 챔버(810)와 처리 챔버(831-837) 사이로 기판을 이송하도록 구성되는 내부에 배열되는 적어도 하나의 진공 로봇(822)을 가진다. 7 개의 처리 챔버가 도 8에 도시되어 있으나, 이 구성에 의해 본 발명의 범위가 한정되지 않고, 상기 시스템은 임의의 적합한 수의 처리 챔버를 가질 수 있다. 8 is a plan view schematically illustrating one embodiment of a processing system 800 having a plurality of processing chambers 831-837, such as the PECVD chamber 700 of FIG. 7, or another suitable chamber capable of depositing a silicon film. to be. The processing system 800 includes a transfer chamber 820 and a processing chamber 831-837 connected to the load lock chamber 810. The loadlock chamber 810 allows substrate transfer between an ambient environment outside the system and a vacuum environment inside the transfer chamber 820 and the processing chambers 831-837. The loadlock chamber 810 includes one or more evacuable regions that hold one or more substrates. The evacuable region is pumped down during the inflow of the substrate into the system 800 and evacuated during the outflow of the substrate from the system 800. The transfer chamber 820 has at least one vacuum robot 822 arranged therein configured to transfer the substrate between the loadlock chamber 810 and the processing chambers 831-837. Although seven processing chambers are shown in FIG. 8, this configuration is not intended to limit the scope of the invention, and the system may have any suitable number of processing chambers.

본 발명의 특정 실시예에서, 하나의 시스템(800)은 다중 접합 태양 전지 중의 제 1 p-i-n 접합(예를 들어, 참조번호 126,328,508)을 증착하도록 구성된다. 일 실시예에서, 처리 챔버(831-837) 중의 하나는 제 1 p-i-n 접합의 p형 층(들)을 증착하도록 구성되는 반면에, 나머지 처리 챔버(831-837)는 진성형 층(들)과 n형 층(들)을 증착하도록 각각 구성된다. 제 1 p-i-n 접합의 진성형 층(들)과 n형 층(들)은 증착 단계들 사이에 어떠한 패시베이션 공정 없이 동일한 챔버 내에서 증착될 수 있다. 따라서, 일 구성에서, 기판은 로드록 챔버(810)를 통해 시스템으로 유입되며, 진공 로봇에 의해 p형 층(들)을 증착하도록 구성된 지정 처리 챔버의 내측으로 이송된다. p형 층이 형성된 후, 기판은 진공 로봇에 의해 진성형 층(들)과 n형 층(들)을 증착하도록 구성된 나머지 처리 챔버 중의 하나의 내측으로 이송된다. 진성형 층과 n형 층이 형성된 후, 기판은 진공 로봇에 의해 로드록 챔버(810)로 다시 이송된다. 특정 실시예에서, p형 층을 형성하기 위해 처리 챔버에서 기판을 처리하는 시간은 단일 챔버에서 진성형 층(들)과 n형 층(들)을 형성하는 시간보다 대략 4배 또는 그 이상, 바람직하게 6배 또는 그 이상 더 빠르다. 그러므로, 제 1 p-i-n 접합을 증착하기 위한 시스템의 특정 실시예에서, p-챔버 대 i/n-챔버의 비율은 1 : 4 또는 그보다 크며, 바람직하게 1 : 6 또는 그보다 크다. 처리 챔버의 플라즈마 세정을 제공하는 시간을 포함한 시스템 처리능력은 약 10 기판/시간 또는 그보다 크며, 바람직하게 20 기판/시간 또는 그보다 크다.In certain embodiments of the invention, one system 800 is configured to deposit a first p-i-n junction (eg, reference numbers 126,328,508) in a multiple junction solar cell. In one embodiment, one of the processing chambers 831-837 is configured to deposit the p-type layer (s) of the first pin junction, while the remaining processing chambers 831-837 are formed with the intrinsic layer (s). each configured to deposit n-type layer (s). The intrinsic layer (s) and n-type layer (s) of the first p-i-n junction may be deposited in the same chamber without any passivation process between deposition steps. Thus, in one configuration, the substrate enters the system through the loadlock chamber 810 and is transported into a designated processing chamber configured to deposit the p-type layer (s) by a vacuum robot. After the p-type layer is formed, the substrate is transferred into one of the remaining processing chambers configured to deposit the intrinsic layer (s) and n-type layer (s) by a vacuum robot. After the intrinsic and n-type layers are formed, the substrate is transferred back to the loadlock chamber 810 by a vacuum robot. In certain embodiments, the time for processing the substrate in the processing chamber to form the p-type layer is approximately four times or more, preferably greater than the time for forming the intrinsic layer (s) and n-type layer (s) in a single chamber. 6 times or more faster. Therefore, in certain embodiments of a system for depositing a first p-i-n junction, the ratio of p-chamber to i / n-chamber is 1: 4 or greater, preferably 1: 6 or greater. System throughput, including time to provide plasma cleaning of the processing chamber, is about 10 substrates / hour or greater, preferably 20 substrates / hour or greater.

본 발명의 특정 실시예에서, 하나의 시스템(800)은 다중 접합 태양 전지 중의 제 2 p-i-n 접합(예를 들어, 참조번호 128,330,510)을 증착하도록 구성된다. 일 실시예에서, 처리 챔버(831-837) 중의 하나는 제 2 p-i-n 접합의 p형 층(들)을 증착하도록 구성되는 반면에, 나머지 처리 챔버(831-837)는 진성형 층(들)과 n형 층(들)을 증착하도록 각각 구성된다. 제 2 p-i-n 접합의 진성형 층(들)과 n형 층(들)은 증착 단계들 사이에 어떠한 패시베이션 공정 없이 동일한 챔버 내에서 증착될 수 있다. 특정 실시예에서, p형 층(들)을 형성하기 위해 처리 챔버에서 기판을 처리하는 시간은 단일 챔버에서 진성형 층(들)과 n형 층(들)을 형성하는 시간보다 대략 4배 또는 그보다 더 빠르다. 그러므로, 제 2 p-i-n 접합을 증착하기 위한 시스템의 특정 실시예에서, p-챔버 대 i/n-챔버의 비율은 1 : 4 또는 그보다 크며, 바람직하게 1 : 6 또는 그보다 크다. 처리 챔버의 플라즈마 세정을 제공하는 시간을 포함한 시스템 처리능력은 약 3 기판/시간 또는 그보다 크며, 바람직하게 5 기판/시간 또는 그보다 크다.In certain embodiments of the present invention, one system 800 is configured to deposit a second p-i-n junction (eg, reference numerals 128,330,510) in a multiple junction solar cell. In one embodiment, one of the processing chambers 831-837 is configured to deposit the p-type layer (s) of the second pin junction, while the remaining processing chambers 831-837 are formed with the intrinsic layer (s). each configured to deposit n-type layer (s). The intrinsic layer (s) and n-type layer (s) of the second p-i-n junction may be deposited in the same chamber without any passivation process between deposition steps. In certain embodiments, the time to process the substrate in the processing chamber to form the p-type layer (s) is approximately four times or more than the time to form the intrinsic layer (s) and n-type layer (s) in a single chamber. Faster Therefore, in certain embodiments of a system for depositing a second p-i-n junction, the ratio of p-chamber to i / n-chamber is 1: 4 or greater, preferably 1: 6 or greater. System throughput, including time to provide plasma cleaning of the processing chamber, is about 3 substrates / hour or greater, preferably 5 substrates / hour or greater.

본 발명의 특정 실시예에서, 하나의 시스템(800)은 제 1 및 제 2 p-i-n 접합 또는 제 2 p-i-n 접합과 제 2 TCO 층 사이에 배치될 수 있는, 도 1, 도 5A 및 도 5B에 도시된 바와 같은, WSR 층(112,512)을 증착하도록 구성될 수 있다. 일 실시예에서, 처리 챔버(831-837) 중의 하나는 하나 또는 그 이상의 WSR 층을 증착하도록 구성되고, 처리 챔버(831-837) 중의 다른 하나는 제 2 p-i-n 접합의 p형 층(들)을 증착하도록 구성되는 반면에, 나머지 처리 챔버(831-837)는 진성형 층(들)과 n형 층(들)을 증착하도록 각각 구성된다. WSR 층을 증착하도록 구성된 챔버의 수는 p형 층(들)을 증착하도록 구성된 챔버의 수와 유사하다. 부가적으로, 상기 WSR 층은 진성형 층(들)과 n형 층(들)을 증착하도록 구성된 동일한 챔버에서 증착될 수도 있다. In certain embodiments of the invention, one system 800 is shown in FIGS. 1, 5A and 5B, which may be disposed between a first and second pin junction or between a second pin junction and a second TCO layer. As such, it may be configured to deposit WSR layers 112, 512. In one embodiment, one of the processing chambers 831-837 is configured to deposit one or more WSR layers, and the other of the processing chambers 831-837 deposits the p-type layer (s) of the second pin junction. While configured to deposit, the remaining processing chambers 831-837 are each configured to deposit intrinsic layer (s) and n-type layer (s). The number of chambers configured to deposit the WSR layer is similar to the number of chambers configured to deposit the p-type layer (s). In addition, the WSR layer may be deposited in the same chamber configured to deposit intrinsic layer (s) and n-type layer (s).

특정 실시예에서, 진성형 비정질 실리콘 층을 포함하는 제 1 p-i-n 접합을 증착하도록 구성된 시스템(800)의 처리능력은 진성형 미세결정질 실리콘 층을 포함하는 제 2 p-i-n 접합을 증착하기 위해 사용되는 시스템(800)의 처리능력보다 대략 2 배 더 크며, 이는 진성형 미세결정질 실리콘 층(들)과 진성형 비정질 실리콘 층(들)간의 두께 차이 때문이다. 그러므로, 진성형 비정질 실리콘 층을 포함하는 제 1 p-i-n 접합을 증착하도록 구성된 단일 시스템(800)은 진성형 미세결정질 실리콘 층을 포함하는 제 2 p-i-n 접합을 증착하도록 구성된 두 개 또는 그보다 많은 시스템(800)과 조화될 수 있다. 따라서, WSR 층 증착 공정은 효과적인 처리능력 제어를 위해 제 1 p-i-n 접합을 증착하도록 구성된 시스템에서 실시되도록 구성될 수 있다. 제 1 p-i-n 접합이 하나의 시스템에서 형성되면, 기판은 주위 환경(즉, 비 진공 환경)에 노출될 수 있으며 제 2 시스템으로 이송되고, 제 2 시스템에서 제 2 p-i-n 접합이 형성된다. 제 2 p-i-n 접합과 제 1 p-i-n 접합을 증착하는 제 1 시스템 사이에 기판의 습식 또는 건식 세정이 필요할 수 있다. 일 실시예에서, 상기 WSR 층 증착 공정은 별도의 시스템에서 증착하도록 구성될 수 있다. In a particular embodiment, the processing capability of system 800 configured to deposit a first pin junction comprising an intrinsic amorphous silicon layer is used to deposit a second pin junction comprising an intrinsic microcrystalline silicon layer. It is approximately twice as large as the processing capacity of 800) due to the difference in thickness between the intrinsic microcrystalline silicon layer (s) and the intrinsic amorphous silicon layer (s). Thus, a single system 800 configured to deposit a first pin junction comprising an intrinsic amorphous silicon layer may comprise two or more systems 800 configured to deposit a second pin junction comprising an intrinsic microcrystalline silicon layer. Can be harmonized with Thus, the WSR layer deposition process can be configured to be implemented in a system configured to deposit the first p-i-n junction for effective throughput control. Once the first p-i-n junction is formed in one system, the substrate may be exposed to an ambient environment (ie, a non-vacuum environment) and transferred to the second system, where a second p-i-n junction is formed. Wet or dry cleaning of the substrate may be required between the first system that deposits the second p-i-n junction and the first p-i-n junction. In one embodiment, the WSR layer deposition process may be configured to deposit in a separate system.

도 9는 자동화 장치(902)에 의해 이송가능하게 연결된 복수의 증착 시스템(904,905,906) 또는 클러스터 툴을 가진 제조 라인(900)의 일부의 일 구성을 도시한 도면이다. 일 실시예에서, 도 9에 도시된 바와 같이, 상기 제조 라인(900)은 기판(102) 상에 하나 또는 그 이상의 층들을 형성하거나, p-i-n 접합(들)을 형성하거나, 태양 전지 소자를 형성하는데 이용될 수 있는 복수의 증착 시스템(904,905,906)을 포함한다. 상기 시스템(904,905,906)은 도 8에 도시된 시스템(800)과 유사할 수 있으나, 일반적으로 기판(102) 상에 서로 다른 층(들) 또는 접합(들)을 증착하도록 구성되어 있다. 일반적으로, 각각의 증착 시스템(904,905,906)은 로드록 챔버(810)와 유사한 로드록(904F,905F,906F)을 가지며, 이들은 각각 자동화 장치(902)와 이송가능하게 소통한다. 9 illustrates one configuration of a portion of a manufacturing line 900 having a plurality of deposition systems 904, 905, 906 or cluster tools transportably connected by an automation device 902. In one embodiment, as shown in FIG. 9, the manufacturing line 900 is used to form one or more layers, form pin junction (s), or form a solar cell device on a substrate 102. A plurality of deposition systems 904, 905, 906 can be used. The systems 904, 905, 906 may be similar to the system 800 shown in FIG. 8, but are generally configured to deposit different layer (s) or junction (s) on the substrate 102. In general, each deposition system 904, 905, 906 has load locks 904F, 905F, 906F similar to the load lock chamber 810, each of which is in transferable communication with the automation device 902.

처리 과정중에, 기판은 일반적으로 시스템 자동화 장치(902)로부터 시스템(904,905,906)중 하나에 이송된다. 일 실시예에서, 상기 시스템(906)은 제 1 p-i-n 접합을 형성할 때 하나 또는 그 이상의 층을 증착 또는 처리하도록 각각 구성된 복수의 챔버(906A 내지 906H)를 가지며, 복수의 챔버(905A 내지 905H)를 가진 시스템(905)은 하나 또는 그 이상의 WSR 층(들)을 증착하도록 구성되고, 복수의 챔버(904A 내지 904H)를 가진 시스템(904)은 제 2 p-i-n 접합을 형성할 때 하나 또는 그 이상의 층을 증착 도는 처리하도록 구성된다. 각각의 시스템에서 각 층을 증착하도록 구성된 챔버의 수와 시스템의 수는 여러가지 처리 요건과 구조를 충족하기 위해 변경될 수 있다. 일 실시예에서, 형성된 태양 전지 소자 또는 후속하여 형성된 태양 전지 소자들에서 하나 또는 그 이상의 층들이 교차 오염되는 것을 방지하기 위해, p형, 진성 또는 n형 층 증착 챔버으로부터 WSR 층 증착 처리 챔버를 분리 또는 격리하는 것이 바람직하다. WSR 층이 탄소 또는 산소 함유 층을 포함하는 구조에서, 일반적으로, 형성된 접합에서 형성된 진성 층(들)의 교차 오염을 방지하고, 및/또는 쉴드 또는 처리 챔버 내의 다른 챔버 부품 상에 형성된 산소 또는 탄소 함유 증착 재료 층에서의 변형력으로 인한 입자 발생 문제를 방지하는 것이 중요하다. During processing, the substrate is generally transferred from the system automation device 902 to one of the systems 904, 905, 906. In one embodiment, the system 906 has a plurality of chambers 906A-906H, each configured to deposit or process one or more layers when forming a first pin junction, and a plurality of chambers 905A-905H. The system 905 with a system is configured to deposit one or more WSR layer (s), and the system 904 with a plurality of chambers 904A through 904H forms one or more layers when forming a second pin junction. Is configured to deposit or process. The number of chambers and the number of systems configured to deposit each layer in each system can be varied to meet various processing requirements and structures. In one embodiment, separating the WSR layer deposition processing chamber from a p-type, intrinsic or n-type layer deposition chamber to prevent cross contamination of one or more layers in the formed solar cell device or subsequently formed solar cell devices. Or isolation. In structures where the WSR layer comprises a carbon or oxygen containing layer, it generally prevents cross-contamination of the intrinsic layer (s) formed in the formed junction, and / or oxygen or carbon formed on other chamber components within the shield or processing chamber. It is important to avoid particle generation problems due to strain in the containing deposition material layer.

상기 자동화 장치(902)는 일반적으로 기판을 이동시키고 위치결정하도록 된 로봇 장치 또는 컨베이어를 포함할 수 있다. 일 예에서, 상기 자동화 장치(902)는 바람직하게 제조 라인 내에서 기판을 이동시키고 위치결정하도록 구성된 일련의 통상적인 기판 컨베이어(예를 들어, 롤러형 컨베이어) 및/또는 로봇 장치(예를 들어, 6축 로봇, SCARA 로봇)이다. 일 실시예에서, 하나 또는 그 이상의 자동화 장치(902)는 또한 하나 또는 그 이상의 기판 리프팅 요소 또는 도개교(drawbridge) 컨베이어를 포함하며, 이들은 제조 라인(900) 내에서 다른 소정 위치로 그 이동이 차단된 기판을 지나 소정 시스템의 상류 기판들이 전달될 수 있도록 하는데 사용된다. 이러한 방식으로, 다양한 시스템으로의 기판들의 이동은 다른 시스템으로 전달되고자 대기중인 다른 기판에 의해 지연되지 않을 수 있다. The automation device 902 may generally include a robotic device or a conveyor configured to move and position the substrate. In one example, the automation device 902 is preferably a series of conventional substrate conveyors (eg, roller conveyors) and / or robotic devices (eg, configured to move and position substrates within a manufacturing line). 6-axis robot, SCARA robot). In one embodiment, the one or more automation devices 902 also include one or more substrate lifting elements or drawbridge conveyors, which are blocked from moving to other predetermined locations within the manufacturing line 900. It is used to allow substrates upstream of a system to be transferred past the substrate. In this way, the movement of the substrates to the various systems may not be delayed by other substrates waiting to be transferred to another system.

제조 라인(900)의 일 실시예에서, 패터닝 챔버(950)는 하나 또는 그 이상의 자동화 장치(902)와 소통하며, 형성된 WSR 층 내의 하나 또는 그 이상의 층들에 대해 패터닝 처리를 실시하도록 구성된다. 일 예에서, 패터닝 챔버(950)는 통상의 방법으로 WSR 층 내의 하나 또는 그 이상의 층들에 대해 패터닝 처리를 실시하기 위해 유리하게 위치된다. 패터닝 처리는 도 6B에 도시된 바와 같이 절연성 WSR 층(112) 내에 형성된 통공(602)과 같이, WSR 층 내에 패턴화된 영역을 형성하기 위해 이용될 수 있다. 패터닝 처리는 태양 전지 소자 제조 공정중에 기형성된 하나 또는 그 이상의 층들에서 하나 또는 그 이상의 영역을 에칭하기 위해 사용될 수도 있을 것으로 생각된다. 통공(602)을 형성하기 위해 사용될 수 있는 통상의 처리는 리소그라픽 패터닝 및 건식 에칭 기술, 레이저 어블레이션 기술, 패터닝 및 습식 에칭 기술 또는 WSR 층(112)에 소정의 패턴을 형성하기 위해 사용될 수 있는 다른 유사한 처리를 포함하나, 이에 한정되는 것은 아니다. WSR 층(112) 내에 형성된 통공(602) 어레이는 일반적으로 WSR 층(112) 위에 형성된 층들과 WSR 층(112) 아래에 형성된 층들 간에 전기적 접속이 통하여 이루어질 수 있는 영역을 제공한다. In one embodiment of manufacturing line 900, patterning chamber 950 is in communication with one or more automation devices 902 and is configured to perform patterning processing on one or more layers within the formed WSR layer. In one example, patterning chamber 950 is advantageously positioned to effect the patterning process on one or more layers in the WSR layer in a conventional manner. The patterning process can be used to form patterned regions within the WSR layer, such as through holes 602 formed in the insulating WSR layer 112 as shown in FIG. 6B. It is contemplated that the patterning process may be used to etch one or more regions in one or more layers preformed during the solar cell device manufacturing process. Conventional treatments that may be used to form the aperture 602 may be used to form the desired pattern in the lithographic patterning and dry etching technique, laser ablation technique, patterning and wet etching technique or the WSR layer 112. Other similar processes include, but are not limited to. The array of through holes 602 formed in the WSR layer 112 generally provides a region through which electrical connections can be made between the layers formed above the WSR layer 112 and the layers formed below the WSR layer 112.

상기 패터닝 챔버(950)의 구성을 에칭식 패너닝 처리와 관련하여 설명하였으나, 이 구성이 명세서에 개시된 발명의 범주를 한정하는 것은 아니다. 일 실시예에서, 패터닝 챔버(950)는 기판 표면에 형성된 하나 또는 그 이상의 층들 상에 하나 또는 그 이상의 재료 층(예를 들어, 도펀트 함유 재료, 금속 페이스트)을 증착하거나 및/또는 하나 또는 그 이상의 형성된 층들에서 하나 또는 그 이상의 영역을 제거하기 위해 사용된다. Although the configuration of the patterning chamber 950 has been described in connection with an etched panning process, this configuration does not limit the scope of the invention disclosed in the specification. In one embodiment, patterning chamber 950 deposits one or more layers of material (eg, dopant containing material, metal paste) and / or one or more layers on one or more layers formed on the substrate surface. It is used to remove one or more areas in the formed layers.

일 실시예에서, 통공(602)은 증착 패턴 에칭 처리를 이용하여 WSR 층(112) 속으로 에칭된다. 상기 증착 패턴 에칭 처리는 일반적으로 WSR 층(112)에 형성될 통공(602)의 소정 구조와 일치하도록 기판(102)의 표면에 소정 패턴으로 에천트 재료를 먼저 증착함으로써 시작된다. 일 실시예에서, 상기 에천트 재료는 통상의 잉크 젯 프린팅 장치, 러버 스탬핑 장치, 스크린 프린팅 장치, 또는 다른 유사한 처리를 이용하여 패터닝 챔버(950) 내에서 WSR 층(112) 상에 선택적으로 증착된다. 일 실시예에서, 상기 에천트 재료는 암모니움 플루오라이드(NH4F), 암모니움 플루오라이드와 함께 균질 혼합물을 형성하는 용제, pH 조절제(예를 들어, BOE, HF) 및 계면활성제/습윤제를 포함한다. 일 예에서, 에천트 재료는 5㎖의 디메틸아민과 함께 혼합된 20g의 암모니움 플루오라이드, 및 25g의 글리세린을 포함하며, 이는 혼합물의 pH가 약 7에 도달하고 균질 혼합물이 형성될 때까지 후에 100℃로 가열된다. 알칼리 화학 물질을 사용하는 하나의 장점은 후속하는 가열 공정(들)이 암모니아(NH3)를 배출하기 시작할 때까지 휘발성 HF 증기가 발생하지 않아서, 가열 공정(들)을 실시하기 전에 고가의 복잡한 배기 및 취급 구조의 필요성이 적다는 점이다. In one embodiment, the aperture 602 is etched into the WSR layer 112 using a deposition pattern etch process. The deposition pattern etch process generally begins by first depositing an etchant material in a predetermined pattern on the surface of the substrate 102 to match the desired structure of the aperture 602 to be formed in the WSR layer 112. In one embodiment, the etchant material is selectively deposited on the WSR layer 112 in the patterning chamber 950 using conventional ink jet printing apparatus, rubber stamping apparatus, screen printing apparatus, or other similar processing. . In one embodiment, the etchant material comprises ammonium fluoride (NH 4 F), a solvent that forms a homogeneous mixture with ammonium fluoride, a pH adjuster (e.g., BOE, HF) and a surfactant / wetting agent. Include. In one example, the etchant material comprises 20 g of ammonium fluoride mixed with 5 ml of dimethylamine, and 25 g of glycerine, until after the pH of the mixture reaches about 7 and a homogeneous mixture is formed. Heated to 100 ° C. One advantage of using alkaline chemicals is that no volatile HF vapor is generated until the subsequent heating process (s) begin to discharge ammonia (NH 3 ), so that expensive and complex exhausts are carried out before the heating process (s) are carried out. And the need for a handling structure is small.

에천트 재료가 소정 패턴으로 증착된 후, 패터닝 챔버(950) 내에서 통상의 IR 가열 요소 또는 IR 램프를 이용하여 기판이 약 200 내지 300℃ 범위의 온도로 가열됨으로써, 에천트 재료 내의 화학 물질이 WSR 층(112)을 에칭하여 통공(602)을 형성하게 된다. 통공(602)은 도 6B에 도시된 바와 같이 WSR 층(112) 내에 개구를 제공하며, 이를 통하여 WSR 층(112) 위에 형성된 층들과 WSR 층(112) 아래에 형성된 층들 간에 접속이 이루어질 수 있다. 일 실시예에서, 기판 표면에서의 통공(602)은 약 5㎛ 내지 약 2,000㎛ 범위의 직경을 갖는다. 따라서, 소정의 온도에서 소정의 시간(예를 들어, ~2분) 동안 처리한 후, 휘발성 에칭 생성물은 제거되고, 통공(602) 내에 깨끗한 표면이 남게 됨으로써, 안정적인 전기적 접촉이 이들 영역에서 형성될 수 있다. 본 명세서에 개시된 처리 순서 및 에천트 조성의 하나의 바람직한 양태는 증발에 의해 에칭 생성물과 잔류 에천트 재료의 제거하고, 그에 따라 제 2 p-i-n 접합(510,128)이 위에 형성될 수 있는 깨끗한 표면을 남기기 때문에, 어떠한 세정후 처리를 실시할 필요없이 WSR 층(112) 내에 통공(602)을 형성할 수 있는 능력이다. 몇몇 경우에서, 기판의 세척과 건조에 필요한 시간 추가와, 습식 처리 단계 실시와 관련된 소유 비용의 증가, 통공(602)의 산화 또는 오염 가능성을 피하기 위해, 습식 처리 단계를 실시하지 않는 것이 바람직하다. 그러나, 일 실시예에서, 패터닝 챔버(950), 또는 부착된 다른 처리 챔버는 임의의 바람직하지 않은 잔류 물질을 제거하거나, 및/또는 기판 위에 형성된 제 2 p-i-n 접합(510,128) 앞에 패시베이션된 표면을 형성하기 위해, 기판에 선택적 세척 처리를 실시하도록 되어 있다. 일 실시예에서, 세척 처리는 세척액으로 기판을 적심으로써 세척 처리가 실시될 수 있다. 적심은 분사, 범람(flooding), 침지 또는 다른 적당한 기술로 이루어질 수 있다. 하나 또는 그 이상의 통공(602)을 형성하기 위해 사용될 수 있는 증착 패턴 에칭 재료 처리의 예가 통상 양도되어 동시계속하는 2008년 11월 19일자 출원의 미국특허 출원번호 제12/274,023호(대리인 관리번호: APPM 12974.02)에 더 논의되어 있으며, 상기 출원은 그 전체가 인용에 의해 본 명세서에 포함되었다. After the etchant material is deposited in a predetermined pattern, the substrate is heated in a patterning chamber 950 using a conventional IR heating element or an IR lamp to a temperature in the range of about 200 to 300 ° C., whereby the chemicals in the etchant material The WSR layer 112 is etched to form the aperture 602. The through hole 602 provides an opening in the WSR layer 112, as shown in FIG. 6B, through which a connection may be made between the layers formed above the WSR layer 112 and the layers formed under the WSR layer 112. In one embodiment, the aperture 602 at the substrate surface has a diameter in the range of about 5 μm to about 2,000 μm. Thus, after treatment at a given temperature for a predetermined time (e.g., ~ 2 minutes), the volatile etch product is removed and a clean surface remains in the through hole 602, so that stable electrical contact can be formed in these areas. Can be. One preferred embodiment of the processing sequence and etchant composition disclosed herein is because of the removal of the etch product and residual etchant material by evaporation, thus leaving a clean surface on which second pin junctions 510 and 128 can be formed. The ability to form the apertures 602 in the WSR layer 112 without any post-cleaning treatment. In some cases, it is desirable not to perform the wet treatment step in order to avoid the additional time needed to clean and dry the substrate, increase the cost of ownership associated with performing the wet treatment step, and possibly oxidize or contaminate the apertures 602. However, in one embodiment, the patterning chamber 950, or other processing chamber attached, removes any undesirable residual material and / or forms a passivated surface before the second pin junctions 510, 128 formed over the substrate. In order to do this, the substrate is subjected to a selective washing process. In one embodiment, the cleaning treatment may be performed by soaking the substrate with the cleaning liquid. Wetting may be accomplished by spraying, flooding, dipping or other suitable technique. US Patent Application No. 12 / 274,023 to Agent No. 12 / 274,023, filed Nov. 19, 2008, which is commonly assigned and co-exists with an example of a deposition pattern etch material treatment that may be used to form one or more apertures 602. APPM 12974.02, which is hereby incorporated by reference in its entirety.

이상, 본 발명의 실시예들에 대해 설명하였지만, 본 발명의 추가의 실시예들이 본 발명의 기본 사상으로부터 이탈함이 없이 안출될 수 있으며 본 발명의 범주는 하기된 특허청구범위에 의해 결정된다. 예를 들어, 도 7의 처리 챔버는 수평 위치로 도시되어 있다. 본 발명의 다른 실시예에서, 처리 챔버는 수직과 같은 임의의 비수평 위치에 있을 수 있다고 이해해야 한다. 본 발명의 실시예들은 도 8의 다중-처리 챔버 클러스터 툴을 참조하여 설명하였지만, 인-라인 시스템 및 하이브리드 인-라인/클러스터 시스템도 사용될 수 있다. 본 발명의 실시예들은 제 1 p-i-n 접합을 형성하도록 구성된 제 1 시스템, WSR 층을 형성하도록 구성된 제 2 시스템 및 제 2 p-i-n 접합을 형성하도록 구성된 제 3 시스템을 참조하여 설명하였지만, 제 1 p-i-n 접합, WSR 층 및 제 2 p-i-n 접합이 단일 시스템에서 형성될 수도 있다. 본 발명의 실시예들은 WSR 층, 진성형 층과 n형 층을 증착하도록 구성된 처리 챔버를 참조하여 설명하였지만, 별도의 챔버들이 진성형 층, n형 층 및 WSR 층을 증착하도록 구성될 수 있으며, 단일 처리 챔버가 p형 층, WSR 층 및 진성형 층을 모두 증착하도록 구성될 수 있다. 마지막으로, 본 명세서 설명한 실시예들은 유리와 같은 투명 기판에 일반적으로 적용가능한 p-i-n 구성이지만, 다른 실시예들에서는 n-i-p 접합, 단일 또는 다중 스택이 스테인레스 스틸 또는 폴리머와 같은 불투명 기판 상에 역 증착 시퀀스에 의해 구성될 수 있다고 이해해야 한다.While the embodiments of the present invention have been described above, further embodiments of the present invention can be devised without departing from the basic spirit thereof, and the scope of the present invention is determined by the claims that follow. For example, the processing chamber of FIG. 7 is shown in a horizontal position. In other embodiments of the invention, it should be understood that the processing chamber may be in any non-horizontal position, such as vertical. Although embodiments of the present invention have been described with reference to the multi-process chamber cluster tool of FIG. 8, in-line systems and hybrid in-line / cluster systems may also be used. Embodiments of the invention have been described with reference to a first system configured to form a first pin junction, a second system configured to form a WSR layer and a third system configured to form a second pin junction, but the first pin junction, The WSR layer and the second pin junction may be formed in a single system. Although embodiments of the present invention have been described with reference to a processing chamber configured to deposit a WSR layer, an intrinsic layer, and an n-type layer, separate chambers may be configured to deposit the intrinsic, n-type, and WSR layers, A single processing chamber may be configured to deposit all of the p-type layer, the WSR layer and the intrinsic layer. Finally, the embodiments described herein are pin configurations that are generally applicable to transparent substrates such as glass, while in other embodiments a nip junction, single or multiple stacks may be subjected to a reverse deposition sequence on an opaque substrate such as stainless steel or polymer. It should be understood that it can be configured by.

따라서, 태양 전지 소자에 WSR 층을 형성하기 위한 장치 및 방법이 제공된다. 상기 방법은 태양 전지 내에서 광 포획을 향상시키기 위해 높은 투명도과 낮은 굴절률을 가진 접합 사이에 배치된 WSR 층을 유리하게 제조한다. 부가적으로, 상기 WSR 층은 또한 서로 다른 파장의 빛을 효과적으로 반사 또는 흡수할 수 있는 조절가능한 밴드갭을 제공함으로써, 종래의 방법에 비해 PV 태양 전지의 광전 변환 효율 및 소자 성능을 향상시킨다. Thus, an apparatus and method for forming a WSR layer in a solar cell device are provided. The method advantageously produces a WSR layer disposed between the junctions with high transparency and low index of refraction to enhance light capture within the solar cell. In addition, the WSR layer also provides an adjustable bandgap that can effectively reflect or absorb light of different wavelengths, thereby improving the photoelectric conversion efficiency and device performance of PV solar cells over conventional methods.

이상, 본 발명의 실시예들에 대해 설명하였지만, 본 발명의 추가의 실시예들이 본 발명의 기본 사상으로부터 이탈함이 없이 안출될 수 있으며 본 발명의 범주는 하기된 특허청구범위에 의해 결정된다. While the embodiments of the present invention have been described above, further embodiments of the present invention can be devised without departing from the basic spirit thereof, and the scope of the present invention is determined by the claims that follow.

Claims (15)

제 1 p-i-n 접합과 제 2 p-i-n 접합 사이에 배치된 반사체 층을 포함하고,
상기 반사체 층은,
제 1 층; 및
상기 제 1 층 위에 배치된 제 2 층;을 포함하며,
상기 제 2 층 대 제 1 층의 굴절률 비율은 약 1.2 보다 큰,
광전지 소자.A reflector layer disposed between the first pin junction and the second pin junction,
The reflector layer,
First layer; And
A second layer disposed on the first layer;
The refractive index ratio of the second layer to the first layer is greater than about 1.2,
Photovoltaic device. 제 1 항에 있어서,
상기 제 1 p-i-n 접합은,
p형 비정질 실리콘 층;
진성형 비정질 실리콘 층; 및
n형 미세결정질 실리콘 층;을 포함하며,
상기 제 2 p-i-n 접합은,
상기 제 2 층 위에 배치된 p형 미세결정질 실리콘 층;
진성형 미세결정질 실리콘 층; 및
상기 진성형 미세결정질 실리콘 층에 인접한 n형 비정질 실리콘 층;을 포함하는,
광전지 소자.The method of claim 1,
The first pin junction is,
p-type amorphous silicon layer;
Intrinsic amorphous silicon layer; And
It includes; n-type microcrystalline silicon layer,
The second pin junction is,
A p-type microcrystalline silicon layer disposed on the second layer;
Intrinsic microcrystalline silicon layer; And
Containing, an n-type amorphous silicon layer adjacent to the intrinsic microcrystalline silicon layer.
Photovoltaic device. 제 1 항에 있어서,
상기 제 1 층 대 제 2 층의 두께 비율은 약 1.2 보다 큰,
광전지 소자.The method of claim 1,
The thickness ratio of the first layer to the second layer is greater than about 1.2,
Photovoltaic device. 제 1 항에 있어서,
상기 제 2 층 위에 배치된 제 3 층; 및
상기 제 3 층 위에 배치된 제 4 층;을 포함하는 제 2 층 쌍과,
상기 제 4 층 위에 배치된 제 5 층; 및
상기 제 5 층 위에 배치된 제 6 층;을 포함하는 제 3 층 쌍을 더 포함하고,
상기 제 2 층 대 제 3 층의 굴절률 비율은 약 1.2 보다 크며,
상기 제 4 층 대 제 3 층의 굴절률 비율은 약 1.2 보다 크고,
상기 제 4 층 대 제 5 층의 굴절률 비율은 약 1.2 보다 크며,
상기 제 6 층 대 제 5 층의 굴절률 비율은 약 1.2 보다 큰,
광전지 소자.The method of claim 1,
A third layer disposed over the second layer; And
A second layer pair comprising; a fourth layer disposed over the third layer;
A fifth layer disposed over the fourth layer; And
And a third layer pair including; a sixth layer disposed over the fifth layer.
The refractive index ratio of the second layer to the third layer is greater than about 1.2,
The refractive index ratio of the fourth layer to the third layer is greater than about 1.2,
The refractive index ratio of the fourth layer to the fifth layer is greater than about 1.2,
The refractive index ratio of the sixth layer to the fifth layer is greater than about 1.2,
Photovoltaic device. 제 1 항에 있어서,
상기 제 2 층은 제 1 층 보다 더 높은 굴절률을 가진,
광전지 소자.The method of claim 1,
The second layer has a higher refractive index than the first layer,
Photovoltaic device. 제 1 항에 있어서,
상기 반사체 층은 약 550㎚ 내지 약 800㎚ 범위의 파장의 빛을 선택적으로 반사시키는,
광전지 소자.The method of claim 1,
The reflector layer selectively reflects light in a wavelength ranging from about 550 nm to about 800 nm,
Photovoltaic device. 제 1 항에 있어서,
상기 제 1 층은 n형 미세결정질 실리콘 합금 층이고, 상기 제 2 층은 n형 미세결정질 실리콘 층인,
광전지 소자.The method of claim 1,
The first layer is an n-type microcrystalline silicon alloy layer, and the second layer is an n-type microcrystalline silicon layer,
Photovoltaic device. 제 1 항에 있어서,
상기 제 1 층은 실리콘, 산소, 및 질소와 탄소로 이루어지는 군으로부터 선택된 원소를 포함하는,
광전지 소자.The method of claim 1,
Wherein the first layer comprises silicon, oxygen, and an element selected from the group consisting of nitrogen and carbon,
Photovoltaic device. 제 1 항에 있어서,
상기 제 1 층은 약 1.4 내지 약 2.5 범위의 굴절률을 갖고, 상기 제 2 층은 약 3 내지 약 4 범위의 굴절률을 갖는,
광전지 소자.The method of claim 1,
The first layer having a refractive index in the range of about 1.4 to about 2.5 and the second layer having a refractive index in the range of about 3 to about 4
Photovoltaic device. 기판의 표면 상에 제 1 p-i-n 접합을 형성하는 단계;
상기 제 1 p-i-n 접합 위에 제 1 반사체 층을 형성하는 단계; 및
상기 제 1 반사체 층 위에 제 2 p-i-n 접합을 형성하는 단계;를 포함하며,
상기 제 1 반사체 층은 약 550㎚ 내지 약 800㎚ 범위의 파장의 빛을 상기 제 1 p-i-n 접합으로 선택적으로 반사시키는,
태양 전지 소자 제조 방법.Forming a first pin junction on a surface of the substrate;
Forming a first reflector layer over the first pin junction; And
Forming a second pin junction on the first reflector layer;
The first reflector layer selectively reflecting light in a wavelength ranging from about 550 nm to about 800 nm to the first pin junction;
Solar cell device manufacturing method. 제 10 항에 있어서,
상기 제 1 반사체 층을 형성하는 단계는,
약 1.4 내지 약 4 범위의 굴절률을 가진 제 1 반사체 층과 n형 미세결정질 실리콘 합금을 형성하는 단계;를 더 포함하는,
태양 전지 소자 제조 방법.The method of claim 10,
Forming the first reflector layer,
Forming an n-type microcrystalline silicon alloy with a first reflector layer having a refractive index in a range from about 1.4 to about 4;
Solar cell device manufacturing method. 제 10 항에 있어서,
상기 제 1 반사체 층을 형성하는 단계는,
상기 제 1 p-i-n 접합 위에 제 1 층 및 제 2 층을 형성하는 단계;를 더 포함하고,
상기 제 2 층 대 제 1 층의 굴절률 비율은 1.2보다 큰,
태양 전지 소자 제조 방법.The method of claim 10,
Forming the first reflector layer,
And forming a first layer and a second layer on the first pin junction.
The refractive index ratio of the second layer to the first layer is greater than 1.2,
Solar cell device manufacturing method. 제 12 항에 있어서,
상기 제 1 층은 n형 미세결정질 실리콘 합금 층이고, 상기 제 2 층은 n형 미세결정질 실리콘 층을 포함하는,
태양 전지 소자 제조 방법.The method of claim 12,
The first layer is an n-type microcrystalline silicon alloy layer, and the second layer comprises an n-type microcrystalline silicon layer,
Solar cell device manufacturing method. 제 12 항에 있어서,
상기 제 1 층 및 제 2 층의 제 2 쌍을 제 1 쌍 위에 형성하는 단계; 및
상기 제 1 층 및 제 2 층의 제 3 쌍을 제 2 쌍 위에 형성하는 단계;를 더 포함하는,
태양 전지 소자 제조 방법.The method of claim 12,
Forming a second pair of the first and second layers over the first pair; And
Forming a third pair of the first layer and the second layer over a second pair;
Solar cell device manufacturing method. 제 12 항에 있어서,
상기 반사체 층 내에 복수의 통공을 형성하는 단계를 더 포함하고,
상기 복수의 통공은 상기 반사체 위에 형성된 상기 제 2 p-i-n 접합 앞에 형성되고, 각각의 통공은 상기 반사체 층의 일부를 제거하여 형성된,
태양 전지 소자 제조 방법.The method of claim 12,
Further comprising forming a plurality of apertures in the reflector layer,
The plurality of apertures are formed before the second pin junction formed on the reflector, each aperture formed by removing a portion of the reflector layer;
Solar cell device manufacturing method.
KR1020117016901A 2008-12-19 2009-12-16 Microcrystalline silicon alloys for thin film and wafer based solar applications KR20110106889A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13939008P 2008-12-19 2008-12-19
US61/139,390 2008-12-19

Publications (1)

Publication Number Publication Date
KR20110106889A true KR20110106889A (en) 2011-09-29

Family

ID=42317062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016901A KR20110106889A (en) 2008-12-19 2009-12-16 Microcrystalline silicon alloys for thin film and wafer based solar applications

Country Status (6)

Country Link
EP (1) EP2359411A4 (en)
JP (1) JP2012513125A (en)
KR (1) KR20110106889A (en)
CN (1) CN102272950A (en)
TW (1) TW201029208A (en)
WO (1) WO2010080446A2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426737A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Thin-film solar fabrication process, deposition method for solar cell precursor layer stack, and solar cell precursor layer stack
EP2439792A1 (en) * 2010-10-05 2012-04-11 Applied Materials, Inc. Thin-film solar cell fabrication process, deposition method for solar cell precursor layer stack, and solar cell precursor layer stack
JP2012114296A (en) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp Thin-film solar cell and method of manufacturing the same
US8088990B1 (en) * 2011-05-27 2012-01-03 Auria Solar Co., Ltd. Color building-integrated photovoltaic (BIPV) panel
TWI473281B (en) * 2011-04-01 2015-02-11 Nexpower Technology Corp Thin film solar cell structure
TW201246588A (en) * 2011-05-06 2012-11-16 Auria Solar Co Ltd Solar cell module and manufacturing method thereof
EP2533318A1 (en) * 2011-06-08 2012-12-12 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Thin film solar cell module and greenhouse provided with the same
DE102011081655A1 (en) * 2011-08-26 2013-02-28 Robert Bosch Gmbh Thin film solar cell
WO2013106439A1 (en) * 2012-01-13 2013-07-18 Applied Materials, Inc. High work-function buffer layers for silicon-based photovoltaic devices
CN104272473A (en) * 2012-05-10 2015-01-07 Tel太阳能公司 Silicon-based solar cells with improved resistance to light-induced degradation
TWI484076B (en) * 2012-07-20 2015-05-11 Sino American Silicon Prod Inc Improved process for solar wafer and solar wafer
KR20150078549A (en) * 2013-12-31 2015-07-08 한국과학기술원 Apparatus for manufacturing integrated thin film solar cell
US10192717B2 (en) * 2014-07-21 2019-01-29 Applied Materials, Inc. Conditioning remote plasma source for enhanced performance having repeatable etch and deposition rates
JP2017143103A (en) * 2016-02-08 2017-08-17 本田技研工業株式会社 Power generation battery
CN112018207B (en) * 2020-08-14 2023-02-03 隆基绿能科技股份有限公司 Laminated solar cell and preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189917B2 (en) * 2003-03-26 2007-03-13 Canon Kabushiki Kaisha Stacked photovoltaic device
JP4063735B2 (en) * 2003-07-24 2008-03-19 株式会社カネカ Thin film photoelectric conversion module including stacked photoelectric conversion device
JP2008181965A (en) * 2007-01-23 2008-08-07 Sharp Corp Laminated optoelectric converter and its fabrication process
JP2008060605A (en) * 2007-11-06 2008-03-13 Kaneka Corp Stacked photoelectric converter
JP2009231505A (en) * 2008-03-21 2009-10-08 Sanyo Electric Co Ltd Solar battery

Also Published As

Publication number Publication date
EP2359411A4 (en) 2013-07-10
WO2010080446A3 (en) 2010-10-28
EP2359411A2 (en) 2011-08-24
CN102272950A (en) 2011-12-07
JP2012513125A (en) 2012-06-07
WO2010080446A2 (en) 2010-07-15
TW201029208A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
KR20110106889A (en) Microcrystalline silicon alloys for thin film and wafer based solar applications
US8252624B2 (en) Method of manufacturing thin film solar cells having a high conversion efficiency
US20100269896A1 (en) Microcrystalline silicon alloys for thin film and wafer based solar applications
KR101019273B1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) Multi-junction solar cells and methods and apparatuses for forming the same
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
US8895842B2 (en) High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US7919398B2 (en) Microcrystalline silicon deposition for thin film solar applications
KR20100031090A (en) Microcrystalline silicon alloys for thin film and wafer based solar applications
US20130186464A1 (en) Buffer layer for improving the performance and stability of surface passivation of silicon solar cells
US20080264480A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US20110272008A1 (en) Oxide nitride stack for backside reflector of solar cell
US20110088760A1 (en) Methods of forming an amorphous silicon layer for thin film solar cell application
US20080223440A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
EP2408023A1 (en) Thin-film Solar Fabrication Process, Deposition method for TCO layer, and Solar cell precursor layer stack
US20110120536A1 (en) Roughness control of a wavelength selective reflector layer for thin film solar applications
EP2439792A1 (en) Thin-film solar cell fabrication process, deposition method for solar cell precursor layer stack, and solar cell precursor layer stack
US20090101201A1 (en) Nip-nip thin-film photovoltaic structure
EP2426737A1 (en) Thin-film solar fabrication process, deposition method for solar cell precursor layer stack, and solar cell precursor layer stack
US20120285522A1 (en) Thin-film solar fabrication process, deposition method for tco layer, and solar cell precursor layer stack
WO2010117548A2 (en) High quality tco-silicon interface contact structure for high efficiency thin film silicon solar cells
US20110275200A1 (en) Methods of dynamically controlling film microstructure formed in a microcrystalline layer
WO2012113441A1 (en) Thin-film solar fabrication process, deposition method for a layer stack of a solar cell, and solar cell precursor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid