KR20110098433A - 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법 - Google Patents

종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110098433A
KR20110098433A KR1020100018059A KR20100018059A KR20110098433A KR 20110098433 A KR20110098433 A KR 20110098433A KR 1020100018059 A KR1020100018059 A KR 1020100018059A KR 20100018059 A KR20100018059 A KR 20100018059A KR 20110098433 A KR20110098433 A KR 20110098433A
Authority
KR
South Korea
Prior art keywords
paper
metal wiring
wiring layer
manufacturing
semiconductor device
Prior art date
Application number
KR1020100018059A
Other languages
English (en)
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100018059A priority Critical patent/KR20110098433A/ko
Publication of KR20110098433A publication Critical patent/KR20110098433A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 일반적으로 전자 소자 등의 전자 장치 및 반도체 장치 등의 제조에 사용되는 기판과 그 제조방법 및, 상기한 기판을 이용하여 제조된 반도체 장치 및 그 제조방법에 관한 것이다. 본 발명에 있어서는 종이를 기재로 사용하고, 이 종이위에 도전성 금속을 배선하여 기판을 구성하게 된다. 이때, 금속 배선은 진공증착방법을 통해 형성된다. 그리고, 상기 금속 배선 상에는 다른 전자 소자가 부착되거나, 반도체층을 포함하는 무기물 또는 유기물 층이 적층 형성된다.

Description

종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법{Paper substrate and the method of manufacturing the same, and semiconductor device and manufacturing method thereof using the same}
본 발명은 일반적으로 전자 소자 등의 전자 장치 및 반도체 장치 등의 제조에 사용되는 기판과 그 제조방법 및, 상기한 기판을 이용하여 제조된 반도체 장치 및 그 제조방법에 관한 것이다.
트랜지스터나 메모리 등의 반도체 소자의 경우에는 예컨대 실리콘 등의 기판상에 다수의 배선층이나 무기물 층을 형성하는 방법을 통해 제조된다. 그런데, 이와 같은 실리콘 기판을 만들기 위해서는 일정한 방향성을 갖도록 실리콘을 성장시켜 잉곳을 만든 후, 이를 절단 및 경면가공하는 복잡한 과정이 요구되므로 제조시간 및 비용이 많이 소요되는 문제가 있게 된다.
한편, 대한민국 특허출원 10-2007-0030811 및 10-2009-0014155에는 종이, 코팅된 종이 또는 플라스틱 상에 일렉트로포토그래피 기술을 이용하여 다양한 배선층을 형성하는 방법을 통해 전자 소자를 제조하는 방법에 대하여 개시된 바 있다.
그러나, 상기한 방법은 드럼을 대전시킨 후, 여기에 토너를 부착시켜 인쇄를 실행하기 때문에 나노급 배선을 형성하기가 곤란하고, 또한 다른 배선층을 형성할 때 이전에 드럼에 부착된 토너가 완전하게 제거되지 않고 오염물질로서 작용함으로 인하여 반도체 장치와 같은 정밀한 소자를 제조하는데 부적절하다는 문제가 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 친환경적이고 가격이 저렴한 종이를 이용하여 전자장치나 반도체 장치의 제조에 적합한 기판과 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 종이를 기판으로 사용하는 반도체 장치와 그 제조방법을 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 종이를 이용한 기판은 종이와, 상기 종이위에 형성된 금속 배선층을 포함하여 구성되고, 상기 금속 배선층은 종이에 진공증착되는 것을 특징으로 한다.
또한, 상기 종이는 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 열처리된 것을 특징으로 한다.
또한, 상기 금속 배선층위에 전자 소자가 부착되는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 종이를 이용한 기판의 제조방법은 종이를 준비하는 단계와, 진공증착방법을 통해 상기 종이위에 도전성 금속으로 이루어지는 금속 배선층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 진공증착에 앞서 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 종이를 열처리하는 것을 특징으로 한다.
또한, 상기 금속 배선층이 마스크를 이용하여 형성되는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 종이를 이용한 반도체 장치는 종이와, 상기 종이위에 진공증착되는 금속 배선층, 상기 금속 배선층상에 형성되는 반도체층 및, 상기 금속 배선층상에 형성되는 무기물 또는 유기물층을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 종이는 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 열처리된 것을 특징으로 한다.
본 발명의 제4 관점에 따른 종이를 이용한 반도체 장치의 제조방법은 종이를 준비하는 단계와, 진공증착방법을 통해 상기 종이위에 도전성 금속으로 이루어지는 금속 배선층을 형성하는 단계, 상기 금속 배선층의 상측에 반도체층을 형성하는 단계 및, 상기 금속 배선층의 상측에 무기물 또는 유기물층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 진공증착에 앞서 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 종이를 열처리하는 것을 특징으로 한다.
또한, 상기 금속 배선층이 마스크를 이용하여 형성되는 것을 특징으로 한다.
또한, 반도체 장치의 외측에 내습성 필름을 피복하는 단계를 추가로 포함하여 구성되는 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, 종이에 각종 무기물층 및 유기물층을 형성하거나, 또는 금속 배선 상에 필요한 디바이스를 부착하는 방법을 통해 전자 장치나 반도체 장치를 구현할 수 있게 된다. 따라서, 종래에 비해 매우 저렴한 가격으로 전자 장치나 반도체 장치를 제조할 수 있게 된다.
또한, 해당 제품을 폐기하는 경우에는 내습성 피복을 제거한 후 종이를 연소시키거나 또는 제품을 물에 침지시켜 종이를 제거하는 방법을 통해 종이 상에 형성된 물질을 용이하게 회수할 수 있게 된다.
도 1은 본 발명에 따른 반도체 장치의 일례로서, 본 발명에 의해 형성되는 트랜지스터의 구조를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 반도체 장치의 일례로서, 본 발명에 의해 형성되는 메모리 장치의 구조를 나타낸 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 또한, 이하에 설명하는 실시예는 본 발명의 하나의 바람직한 구현예를 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 발명의 기본적인 개념을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
본 발명에서 종이라 함은 펄프를 주원료하여 제조된 일체의 종이를 포함하고, 본 발명은 일반적인 종이 이외에 종이에 내열성 코팅재가 도포된 것도 사용이 가능하다. 또한, 본 발명에서 기판이라 함은 기재상에 필요한 배선패턴이 형성된 것을 지칭한다.
본 발명에서는 종이에 도전성 금속을 이용하여 배선 패턴을 형성하는 방법을 통해 전자 소자의 제조에 이용할 수 있는 기판을 생성한다. 배선 패턴의 형성에는 진공증착 방법을 채용한다.
우선, 종이 위에 형성할 배선 패턴에 적합한 마스크를 준비한다. 그리고, 상기 마스크를 이용하여 종이에 예컨대 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속을 진공증착하여 종이에 배선 패턴을 형성한다.
이때, 배선 패턴을 형성하는 방법으로는 종이 위에 전체적으로 도전성 금속을 도포한 후 불필요한 부분을 애칭하거나, 또는 종이 위에 전체적으로 도전성 금속을 도포한 후 사용되지 않는 부분의 상측에 절연물질을 도포하는 방법도 채용할 수 있다.
한편, 종이에 금속을 진공증착할 때, 종이의 조직내에 수분이나 공기가 포함되어 있는 경우에는 증착시에 가해지는 열에 의해 종이가 연소될 수 있다. 따라서, 바람직하게는 진공증착에 앞서 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스나 질소(N) 가스 분위기내에서 종이를 열처리함으로써 종이에 포함되어 있는 수분이나 공기를 제거한다.
상기한 방법에 따라 기판을 생성한 후에는 종이 상의 배선패턴에 필요한 소자를 도전성 접착제를 이용하여 부착하거나 다른 적절한 배선층이나 물질층을 적층하고, 최종적으로 내습성 수지 필름 등을 이용하여 전체 구조체를 도포함으로써 원하는 제품을 완성하게 된다.
본 발명에 따른 기판은 RF ID 태그나 트랜지스터, 메모리, 센서 등의 반도체 소자를 만드는데 유효하게 사용될 수 있다.
본 발명에 따른 기판은 친환경 재질인 종이로 구성되어 있기 때문에 환경 오염을 초래하지 않고, 후에 해당 장치를 파기하는 경우에는 해당 제품에 열을 가하여 종이를 연소시키거나 또는 해당 제품을 물에 일정 시간 이상 침지시켜 종이를 제거함으로써 종이상에 부착된 금속 등을 용이하게 회수할 수 있게 된다.
도 1은 종이를 기판으로 사용하는 본 발명에 따른 반도체 장치의 구조를 나타낸 단면도로서, 이는 반도체 장치로서 트랜지스터를 제조한 경우의 구조를 나타낸 것이다.
우선, 기판으로서 종이(1)를 준비한다. 이때 종이(1)는 필요에 따라 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스나 질소(N) 가스 분위기내에서 종이를 열처리한다.
이어, 마스크를 이용하는 진공증착방법을 통해 종이(1)위에 예컨대 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속으로 이루어지는 금속 배선을 형성한다. 이때, 상기 금속 배선(2)은 트랜지스터의 게이트 전극으로서 형성된 것이다.
다음, 상기 금속 배선(2)상에 예컨대 질화막 등의 절연층(3)을 형성하고, 이 절연층(3)상에 예컨대 펜타센 등을 증착하여 상기 절연체층(3)상에 반도체층(4)을 형성하고, 반도체층(4)상에 금속 또는 도전성 유기물로 구성되는 드레인 전극(5) 및 소스 전극(6)을 형성한다.
그리고, 최종적으로 전체 구조체를 내습성 필름 등으로 피복함으로써 디바이스를 완성하게 된다.
도 1에 나타낸 트랜지스터는 게이트 전극(2)에 전압을 인가함에 따라 반도체층(4)에 채널이 형성 또는 비형성됨으로써 드레인 전극(5) 및 소스 전극(6)사이에 전류가 흐르거나 차단된다.
도 2는 종이를 기판으로 사용하는 본 발명에 따른 반도체 장치의 다른 구조를 나타낸 단면도로서, 이는 반도체 장치로서 강유전성 메모리 장치를 제조한 경우의 구조를 나타낸 것이다.
도 2에 있어서도 기재로서 종이(21)가 사용된다. 또한, 이때 종이(21)는 필요에 따라 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스나 질소(N) 가스 분위기내에서 열처리한 것이 사용된다.
상기 종이(21)상에는 마스크를 사용하는 진공증착방법을 통해 예컨대 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속으로 이루어지는 금속 배선(22)이 형성된다. 이 금속 배선(22)은 게이트 전극으로서 제공되는 것이다.
상기 금속 배선(22)상에는 강유전체층(23)이 형성된다. 이 강유전체층(23)을 형성하는 강유전 물질로서는, PZT 등의 무기물이나, PVDF 등의 유기물, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질의 혼합물, 무기물 강유전 물질과 금속, 바람직하게는 철(Fe)의 혼합물 등이 사용된다. 무기물 강유전 물질의 경우에는 마스크를 이용하는 진공증착방법을 통해 형성되고, 유기물 강유전 물질의 경우에는 스핀코팅법 등을 이용하여 형성된다.
이어, 상기 금속 배선(22)과 강유전체층(23)을 전체적으로 피복하면서 예컨대 펜타센 등의 반도체층(24)이 형성되고, 이 반도체층(24)상에 금속 또는 도전성 유기물로 구성되는 드레인 전극(25) 및 소스 전극(26)이 형성된다.
그리고, 최종적으로 전체 구조체를 내습성 필름 등으로 피복함으로써 디바이스를 완성하게 된다.
상기 구조는 1T(1-Transistor) 구조를 갖는 메모리 장치이다. 상기 구조에서는 게이트 전극(2)에 인가되는 전압에 따라 강유전체층(23)이 분극값을 갖게 되고, 강유전체층(23)의 분극값에 따라 반도체층(24)에 선택적으로 채널이 형성됨으로써 드레인 전극(25) 및 소스 전극(26)간이 도통 또는 비도통 상태로 설정된다.
그리고, 이와 같은 트랜지스터의 온/오프 상태에 따라 데이터 "0" 또는 "1"을 인식하게 된다.
물론, 여기서 종이(21) 위에 형성되는 메모리 장치는 상기한 1T 구조 이외에 통상적인 1T-1C 구조도 채용할 수 있다. 즉, 현재 알려진 일반적인 메모리 장치를 구현할 수 있다.
이상으로 본 발명에 대하여 설명하였다. 상기한 본 발명에 의하면 종이에 각종 무기물층 및 유기물층을 형성하거나, 또는 금속 배선 상에 필요한 디바이스를 부착하는 방법을 통해 전자 장치나 반도체 장치를 구현할 수 있게 된다.
그리고, 해당 제품을 폐기하는 경우에는 내습성 피복을 제거한 후 종이를 연소시키거나 또는 제품을 물에 침지시켜 종이를 제거하는 방법을 통해 종이 상에 형성된 물질을 용이하게 회수할 수 있게 된다.
또한, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있게 된다.
1, 21: 종이, 2, 22: 금속 배선,
4, 24: 반도체층, 4, 25: 드레인 전극,
5, 26: 소스 전극, 23: 강유전체층.

Claims (12)

  1. 종이와,
    상기 종이위에 형성된 금속 배선층을 포함하여 구성되고,
    상기 금속 배선층은 종이에 진공증착되는 것을 특징으로 하는 종이를 이용한 기판.
  2. 제1항에 있어서,
    상기 종이는 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 열처리된 것을 특징으로 하는 종이를 이용한 기판.
  3. 제1항에 있어서,
    상기 금속 배선층위에 전자 소자가 부착되는 것을 특징으로 하는 종이를 이용한 기판.
  4. 종이를 준비하는 단계와,
    진공증착방법을 통해 상기 종이위에 도전성 금속으로 이루어지는 금속 배선층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 이용한 기판의 제조방법.
  5. 제4항에 있어서,
    상기 진공증착에 앞서 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 종이를 열처리하는 것을 특징으로 하는 종이를 이용한 기판의 제조방법.
  6. 제4항에 있어서,
    상기 금속 배선층이 마스크를 이용하여 형성되는 것을 특징으로 하는 종이를 이용한 기판의 제조방법.
  7. 종이와,
    상기 종이위에 진공증착되는 금속 배선층,
    상기 금속 배선층의 상측에 형성되는 반도체층 및,
    상기 금속 배선층의 상측에 형성되는 무기물 또는 유기물층을 포함하여 구성되는 것을 특징으로 하는 종이를 이용한 반도체 장치.
  8. 제7항에 있어서,
    상기 종이는 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 열처리된 것을 특징으로 하는 종이를 이용한 반도체 장치.
  9. 종이를 준비하는 단계와,
    진공증착방법을 통해 상기 종이위에 도전성 금속으로 이루어지는 금속 배선층을 형성하는 단계,
    상기 금속 배선층의 상측에 반도체층을 형성하는 단계 및,
    상기 금속 배선층의 상측에 무기물 또는 유기물층을 형성하는 단계를 포함하여 구성되는 것을 종이를 이용한 반도체 장치의 제조방법.
  10. 제9항에 있어서,
    상기 진공증착에 앞서 진공상태 또는 비활성 가스나 질소 가스 분위기내에서 종이를 열처리하는 것을 특징으로 하는 종이를 이용한 반도체 장치의 제조방법.
  11. 제9항에 있어서,
    상기 금속 배선층이 마스크를 이용하여 형성되는 것을 특징으로 하는 종이를 이용한 반도체 장치의 제조방법.
  12. 제9항에 있어서,
    반도체 장치의 외측에 내습성 필름을 피복하는 단계를 추가로 포함하여 구성되는 것을 특징으로 하는 종이를 이용한 반도체 장치의 제조방법.
KR1020100018059A 2010-02-26 2010-02-26 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법 KR20110098433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100018059A KR20110098433A (ko) 2010-02-26 2010-02-26 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100018059A KR20110098433A (ko) 2010-02-26 2010-02-26 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110098433A true KR20110098433A (ko) 2011-09-01

Family

ID=44951985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018059A KR20110098433A (ko) 2010-02-26 2010-02-26 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110098433A (ko)

Similar Documents

Publication Publication Date Title
US7842952B2 (en) Organic inverter including surface-treated layer and method of manufacturing the same
KR960008417A (ko) 반도체소자의 캐패시터 제조방법
EP1933385A3 (en) Thin film transistor, thin film transistor substrate, and method of manufacturing the same
WO2005091795A3 (en) Method of making a semiconductor device, and semiconductor device made thereby
EP1630127B1 (en) Method for realising a hosting structure of nanometric elements
TW200805505A (en) Manufacturing method of vertical thin film transistor
JP2008523618A5 (ko)
TW200509740A (en) Process for removing an organic layer during fabrication of an organic electronic device and the organic electronic device formed by the process
JP2008147640A5 (ko)
WO2004068536A3 (en) A thin film semiconductor device and method of manufacturing a thin film semiconductor device
ATE468611T1 (de) Einzelelektrontransistoren und verfahren zur herstellung
JP2007080978A5 (ko)
US20170294583A1 (en) Carbon nanotube semiconductor device and manufacturing method thereof
TW200503183A (en) Planar polymer memory device
US9391208B2 (en) Electronic device and method of manufacturing the same
JP2005506704A5 (ko)
WO2004066477A3 (en) Semiconducting island as active layer in fet
CN102034930A (zh) 半导体装置的制造方法
US8420156B2 (en) Method of forming pattern and manufacturing method of organic light emitting device
US7390703B2 (en) Method for through-plating field effect transistors with a self-assembled monolayer of an organic compound as gate dielectric
JP2005210081A5 (ko)
KR20110098433A (ko) 종이를 이용한 기판 및 그 제조방법과, 이를 이용한 반도체 장치 및 그 제조방법
US7829413B2 (en) Methods for forming quantum dots and forming gate using the quantum dots
TWI419233B (zh) 圖案化金屬層製作方法
JP2007013127A5 (ko)

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment