KR20110092197A

KR20110092197A - 주파수 선택적 잡음 제거기를 이용한 서브샘플링 기반 수신기

Info

Publication number: KR20110092197A
Application number: KR1020100098106A
Authority: KR
Inventors: 한선호
Original assignee: 한국전자통신연구원
Priority date: 2010-02-08
Filing date: 2010-10-08
Publication date: 2011-08-17
Also published as: KR101408094B1; CN102291345A; DE102011003488A1

Abstract

무선통신 디지털 방식 수신기가 개시된다. 디지털 수신기는 필터, 증폭기, 및 주파수 선택적 잡음 제거기를 포함하며, 아날로그 신호를 입력 신호 크기에 따라 증폭/감쇠시키며, 원하는 대역 신호 이외의 백색 잡음과 간섭 신호를 효과적으로 감쇠시키는 잡음 감쇠 및 신호 파워 매핑부를 구비한다. 또한, 수신기는, 서브 샘플링 및 오버 샘플링을 수행하여 입력되는 아날로그 신호를 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환하는 다이나믹 신호 입력 레인지를 갖는 아날로그-디지털 변환부와, 상기 디지털 신호를 처리하는 디지털 신호 처리부를 포함함에 의해, 잡음 제거 성능이 최대화 또는 개선된다.

Description

주파수 선택적 잡음 제거기를 이용한 서브샘플링 기반 수신기 {Subsampling Based Receiver using Frequency Selective Noise Canceller}

본 발명은 무선 통신 수신기에 관한 것으로, 보다 구체적으로 주파수 선택적 잡음 제거기를 이용한 서브샘플링 기반 수신기에 관한 것이다.

일반적으로 무선 통신 수신기는 아날로그 설계 방식 위주의 아날로그 수신기와 디지털 설계 방식 위주의 디지털 수신기로 대별될 수 있다.

디지털 수신기의 경우에 아날로그 수신기에서 발생되는 각종 문제들 예컨대 전력 소모, 칩의 점유 면적, 및 빠른 시장 적응성을 커버할 수 있는 장점을 갖지만, 수신기의 실제 구현에 있어서는 많은 어려움이 뒤따른다. 예를 들어, 디지털 수신기에서의 서브 샘플링 방법, 잡음 제거 대책, 수신기의 집적화, 또는 아날로그-디지털 변환기의 구현 측면은 여전히 미흡한 실정이므로 개선되어야 할 필요성이 있다.

본 발명이 해결하고자 하는 기술적 과제는, 디지털 방식의 수신기 성능을 높일 수 있는 주파수 선택적 잡음 제거기를 제공함에 있다.

본 발명이 해결하고자 하는 기술적 과제는, 잡음 제거 성능이 최대화 또는 개선된 디지털 방식의 수신기를 제공함에 있다.

본 발명이 해결하고자 하는 기술적 과제는, 잡음 제거 성능이 높은 서브 샘플링 방식을 취하는 디지털 방식의 수신기를 제공함에 있다.

본 발명이 해결하고자 하는 기술적 과제는, 원하는 신호에 인접한 잡음 신호들을 디지털적으로 제거할 수 있는 디지털 방식의 수신기를 제공함에 있다.

본 발명이 해결하고자 하는 기술적 과제는, 아날로그 영역의 설계에서 탈피하여 디지털 영역의 설계 위주로 보다 콤팩트 하게 제작될 수 있는 디지털 방식의 수신기를 제공함에 있다.

본 발명이 해결하고자 하는 기술적 과제는, 아날로그-디지털 변환기의 설계 여유도를 충분히 보장할 수 있는 디지털 방식의 무선 통신 수신기를 제공함에 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상(an aspect)에 따른 수신기용 주파수 선택적 잡음 제거기는,

대역 통과 필터의 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서는 차동 신호로 변환하고 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 변환하는 주파수 선택적 싱글 대 차동 변환부와;

상기 주파수 선택적 싱글 대 차동 변환부로부터 출력되는 상기 차동 신호에 대하여는 임의의 임피던스를 가지는 부하로써 기능하고, 상기 공통 모드 신호에 대하여는 필터로써 기능하는 공통 모드 리젝터를 구비하여;

서브 샘플링 시 중첩되는 잡음이 효과적으로 감쇠 되도록 한다

본 발명의 실시 예에서, 상기 주파수 선택적 잡음 제거기는 상기 공통 모드 리젝터의 후단으로 전달되는 신호 전력의 신호 전압 크기를 변환하는 임피던스 변환기의 기능을 더 구비할 수 있다.

본 발명의 실시 예에서, 상기 공통 모드 리젝터는 패시브 소자 또는 차동 증폭기를 이용하여 구현할 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 다른 양상에 따른 수신기는,

대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;

미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 주파수 선택적 잡음 제거기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하는 아날로그-디지털 변환부와;

상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 설정된 수신 처리 기능에 따라 처리하는 디지털 신호 프로세서를 구비한다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 또 다른 양상에 따른 수신기는,

대역 통과 필터링 및 가변 증폭을 수행하여, 상대적으로 넓은 입력 신호 크기 범위를 갖는 단일 입력 신호가 후단의 신호 입력 크기 범위로 전환되도록 하는 단일 입출력 필터 및 가변 증폭기와; 대역 통과 필터링 기능을 가지며, 상기 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여, 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;

미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 주파수 선택적 잡음 제거기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 갖는 아날로그-디지털 변환부와;

상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 처리하여, 신호 주파수 변환, 채널 필터, 및 가변 이득 증폭 기능과, 변복조 기능이 수행되도록 하는 디지털 신호 프로세서를 구비한다.

대역 통과 필터링 기능을 가지며, 상기 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여, 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;

상기 주파수 선택적 잡음 제거기로부터 출력되는 신호를 대역 통과 필터링하고 가변 증폭하여 다음 단의 신호 입력 크기 범위로 전환되도록 하는 차동 가변 증폭기와;

미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 차동 가변 증폭기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 갖는 아날로그-디지털 변환부와;

대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하는 주파수 선택적 싱글 대 차동 변환부와;

서브 샘플링시 중첩되는 잡음을 감쇠시키기 위해 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행하고, 대역 필터의 기능을 일부 가지면서 상기 차동 출력단의 출력을 가변 증폭하여 다음 단의 신호 입력 크기 범위로 전환되도록 하는 공통 모드 리젝터 차동 가변 증폭기와;

미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 공통 모드 리젝터 차동 가변 증폭기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 범위를 갖는 아날로그-디지털 변환부와;

본 발명의 실시 예에 있어서, 상기 가변 증폭기는 간섭 신호 감쇠 또는 대역 통과 필터링 기능을 추가로 포함할 수 있다.

본 발명의 실시 예에 있어서, 상기 아날로그-디지털 변환부는 상기 샘플링 클럭의 주파수보다 높은 주파수를 갖는 신호를 샘플링하기 위한 고속 입력부를 구비할 수 있다.

본 발명의 실시 예에 있어서, 상기 주파수 선택적 잡음 제거기는 상기 아날로그-디지털 변환부로 전달되는 신호 전력의 신호 전압 크기를 변환하기 위한 임피던스 변환기의 기능을 더 구비할 수 있다.

본 발명의 실시 예에 있어서, 상기 공통 모드 신호는 상기 아날로그-디지털 변환부 내에 구비된 차동 증폭기 형태의 회로에 의해 제거될 수 있다.

본 발명의 실시 예에 있어서, 상기 아날로그-디지털 변환부는, 하나 또는 복수의 병렬 아날로그-디지털 변환부로 이루어질 수 있으며,

상기 복수의 병렬 아날로그-디지털 변환부로 이루어진 경우에는, 각각의 아날로그-디지털 변환기가 광대역의 신호 채널을 복수의 서브 신호 채널별로 구분하여 신호를 처리함으로써, 디지털 부에서 디지털 필터링과 디지털 데이터 재조합이 상기 디지털 신호 프로세서에 의해 수행되도록 할 수 있으며 상기 아날로그-디지털 변환부는 하나 이상의 샘플링 클럭 신호를 받는다.

본 발명의 실시 예에 있어서, 상기 아날로그-디지털 변환부는 I 패스용 서브 샘플링 아날로그-디지털 변환부 및 Q패스용 서브 샘플링 아날로그-디지털 변환부를 포함하고, 이들은 각각 서로 직교 관계에 있는 제1 클럭 신호 및 제2 클럭 신호에 응답하여 입력 아날로그 신호를 서로 직교 관계의 I 신호 및 Q 신호로 변환할 수 있다.

본 발명의 실시 예에 있어서, 상기 아날로그-디지털 변환부가 I 패스용 서브 샘플링 아날로그-디지털 변환부 및 Q패스용 서브 샘플링 아날로그-디지털 변환부를 포함할 경우, 상기 I패스용 서브 샘플링 아날로그-디지털 변환부 및 상기 Q 패스용 서브 샘플링 아날로그-디지털 변환부 각각은 하나 또는 복수의 병렬 아날로그-디지털 변환부로 이루어질 수 있으며,

본 발명의 실시 예에 있어서, 상기 아날로그-디지털 변환부는 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 넓은 신호 입력 크기 범위를 가질 수 있다.

본 발명의 실시 예적 구성에 따르면, 디지털 수신기 내에 주파수 선택적 잡음 제거기를 채용함에 의해 잡음 제거 성능이 최대화 또는 개선된다.

또한, 수신되는 아날로그 RF 신호를 서브 샘플링 기법으로 IF 신호 또는 DC 신호로 변환할 때 원하는 신호 대역에 대해서는 오버 샘플링이 이루어지도록 하고, 원하는 신호에 인접한 잡음 신호들을 디지털 신호 프로세서에서 디지털적으로 제거할 수 있으므로, 디지털 영역 설계 위주의 수신기를 제작할 수 있다. 따라서, 멀티 스탠다드에의 적용이 쉽고, 공정이 업그레이드될 때마다 디지털 적으로 설계될 수 있으며, 타임 투 마켓(Time-to-Market)이 단축되어 시장 적응성이 개선된다. 그리고, 아날로그-디지털 변환기의 설계 여유도가 충분히 보장될 수 있다.

도 1은 통상적인 무선 통신용 수신기의 장치 블록도,
도 2는 도 1에서 수행되는 서브 샘플링 시 나타나는 문제를 설명하기 위해 제시된 도면,
도 3은 본 발명의 실시 예에 따른 FSNC의 블록 구성 및 신호 처리 동작을 보여주는 도면,
도 4는 도 3의 FSNC의 설계 예를 설명하기 위해 제시된 도면,
도 5는 본 발명의 실시 예에 따라 도 3의 FSNC를 중간단에 채용한 서브 샘플링 기반 수신기의 장치 블록도,
도 6은 본 발명의 다른 실시 예에 따라 도 3의 FSNC를 초단에 채용한 서브 샘플링 기반 수신기의 장치 블록도,
도 7은 본 발명의 또 다른 실시 예에 따라 도 3의 FSNC를 가변증폭기와 함께 혼합적으로 채용한 서브 샘플링 기반 수신기의 장치 블록도,
도 8은 본 발명의 또 다른 실시 예에 따라 도 3의 FSNC를 채용한 서브 샘플링 기반 수신기의 장치 블록도,
도 9는 본 발명에서 예시적으로 사용되는 서브 샘플링 방법을 설명하기 위해 제시된 도면,
도 10은 본 발명에서의 수신기 규격 설계를 설명하기 위해 예시적으로 제시된 도면,
도 11은 본 발명의 실시 예에 따라 Delta-Sigma ADC가 집적되어 제작된 수신기의 성능 측정 결과를 보여주는 도면, 그리고
도 12 및 도 13은 본 발명의 적용 실시 예에 따른 서브 샘플링 기반 구조에서 잡음 제거 및 ADC의 샘플링 방식의 예들을 보여주는 도면들.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결 된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 기능블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 무선 통신 수신기의 전형적인 동작 및 기능은 본 발명의 요지를 모호하지 않도록 하기 위해 생략됨을 유의(note)하라.

먼저, 본 발명에 대한 보다 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 1과 도 2를 참조하여, 통상적인 아날로그 방식의 수신기가 갖는 문제점들 및 서브 샘플링 방식의 문제가 차례로 설명될 것이다.

도 1에는 통상적인 무선 통신용 수신기의 장치 블록이 나타나 있다. 도 1의 수신기는 신호변환 방식들 중에서 직접변환(Direct Conversion)방식을 취하는 수신기의 예이다.

도 1에서, 안테나를 통해 수신된 고주파(RF)신호는 필터(2)에 인가되어 대역 필터링된 후, 저잡음 증폭기(LNA:4)로 입력된다. 저잡음 증폭기(4)에 의해 증폭된 신호가 노드(NO1)를 통해 I 믹서(6) 및 Q 믹서(8)로 인가되면, 상기 I 믹서(6)는 상기 신호를 위상 시프터(10)로부터 위상 시프팅된 후 인가되는 기준 발진신호(LO)에 따라 저주파수 대역의 I 채널 신호로 변환하고 이를 대응되는 저역통과 필터(14)로 제공한다. 한편, 상기 Q 믹서(8)는 상기 신호를 상기 기준 발진신호(LO)에 따라 저주파수 대역의 Q 채널 신호로 변환하고 이를 대응되는 저역통과 필터(15)로 제공한다. 상기 저역통과 필터들(14,15)은 각기 수신되는 상기 채널별(I,Q) 신호들을 필터링하여, 각기 대응되는 가변 이득 증폭기들(16,17)로 제공한다. 상기 가변 이득 증폭기들(16,17)은 후단의 아날로그-디지털 변환기(이하 ADC)가 일정한 진폭(크기)의 신호를 수신할 수 있도록 하기 위해 상기 채널별 신호들을 증폭한다. ADC 들(18,19)은 각기 수신되는 채널별 신호를 디지털 신호로 각기 변환하여 디지털 모뎀(20)으로 제공한다. 상기 디지털 모뎀(20)은 상기 디지털 신호들을 수신 및 처리하여 통신 기능이 수행되도록 한다.

도 1의 수신기에서, 높은 RF 주파수 대역에서는 원하는 신호만을 추출할 수 있는 필터의 구현이 어렵기 때문에, 일단, 믹서에 의해 낮은 주파수의 신호로 떨어진 신호가 필터링 대상으로 된다. 즉, 로우패스 필터 등과 같은 아날로그 필터를 이용하여 낮은 주파수 대역에서 원하는 신호만을 얻는 스킴이 도 1의 아날로그 방식 수신기에서 채용된다. 이해의 편의를 위해, 도 1의 화살부호(AR1)을 따라 도시된 참조부호(10a)는 수신되는 아날로그 고주파 신호를 가리키고, 화살부호(AR2)를 따라 도시된 참조부호(20a)는 로우 패스 필터링되는 아날로그 저주파 신호를 가리킨다. 또한, 신호에 대하여 고주파 대역에서 저주파 대역으로의 주파수 변환은 아날로그 신호를 디지털 신호로 변환하는 ADC의 동작 주파수를 감소시키므로, 저속의 ADC 사용이 가능하다. ADC의 전단에 채용되는 상기 가변 이득 증폭기는 ADC로 인가되는 신호의 크기가 임의의 기준 크기에 맞도록 하는 역할을 함에 의해, ADC의 입력 신호 범위(Dynamic Range)가 상대적으로 작게 설계될 수 있도록 해준다.

믹서의 후단에 위치되는 아날로그 필터는 아날로그 설계기술을 기반으로 하여 얻어지기 때문에, 필터의 대역폭이나 필터의 형태를 바꾸는 것이 상대적으로 어렵다. 따라서, 하나의 아날로그 필터를 이용하여 각 채널에 대한 신호를 필터링하는 것이 바람직하다. 이를 위해 기존의 수신기에서는 주파수 합성기(PLL)를 이용하여 낮은 주파수 대역으로 변환된 신호의 중심주파수가 일정하도록 해왔다. 주파수 합성기는 아날로그 믹서에 공급되는 상기 기준 발진신호(LO)를 생성한다. 여기서, 상기 기준 발진신호는 위상고정루프(PLL)내의 LO(Local Oscillator)에서 생성되는 것이 일반적이다.

상술한 아날로그 방식의 수신기의 경우에는 수신된 아날로그 신호가 디지털 신호로 변환될 때까지는 원하지 않는 간섭 신호 즉 잡음을 제거하는 작업이 필요하게 되므로, 주파수 합성기, 믹서와 필터, 그리고 가변 이득 증폭기가 필요함을 알 수 있다. 그러한 수신기의 구성 소자들은 아날로그 방식의 설계를 기반으로 얻어지므로, 설계에 시간이 오래 걸리며, 공정이 업그레이드될 때마다 재설계를 해야 하는 문제를 갖는다.

다중 대역의 신호를 처리할 수 있고 다양한 응용 분야에서 적용 가능한 무선 송수신기를 개발 시에, 아날로그 설계 방식의 이용은 전력 소모, 칩의 점유 면적, 및 빠른 시장 적응성 측면에서 결점을 가진다.

이에 비해, 디지털 설계 방식의 이용은 아날로그 설계 방식이 지닌 결점들을 상당 부분 커버할 수 있으나, 실제의 구현에 많은 어려움을 가진다. 특히, 높은 주파수 대역 신호를 직접적으로 샘플링하여 디지털 신호 처리를 수행하는 디지털 수신기의 경우, 아날로그-디지털 변환기(Analog-Digital Converter; ADC)의 구현이 힘들다. 즉, 상당히 높은 주파수에서 동작하면서 동시에 높은 비트 레졸루션(Bit Resolution)을 가지는 ADC를 채용해야 하는데, 현재의 기술로서는 구현이 매우 어렵다.

다시 말하면, ADC의 샘플링 주파수가 최소한 캐리어 신호+(신호대역폭/2)의 2배 이상이 되어야 나이퀴스트 이론(Nyquist theorem)을 만족하는 신호가 얻어지므로, 예를 들어, 2GHz대역의 신호를 처리하기 위해서는 4GHz로 샘플링할 수 있는 ADC가 필요하다. 또한, 동작 속도뿐만 아니라 넓은 입력 신호 크기를 받아들이기 위해서는 ADC의 신호 입력 크기 범위(Dynamic range)도 커야 한다. 더구나, 그러한 ADC가 구현된 경우라 하더라도, ADC의 데이터 출력 속도가 상당히 높기 때문에 뒷단의 디지털 프로세서가 엄청난 동작 부담을 가지며, 고속 처리 동작에 의한 전력 소모 또한 매우 크게 된다.

따라서, 통상적인 디지털 방식의 수신기의 경우에도, ADC의 전단에 신호의 주파수 대역을 낮춰주기 위한 믹서, 잡음 제거를 위한 필터, 및 일정한 크기의 신호를 얻기 위해 신호의 이득을 조절하는 가변 이득 증폭기(Variable Gain Amplifier; VGA) 등의 아날로그 회로 소자가 구비된다. 그러한 아날로그 회로 소자를 사용한 아날로그 신호 처리에 의해, ADC의 설계 및 구현이 보다 용이 해진다.

디지털 방식의 수신기에 대한 실제 구현 문제를 회피해 수신기를 설계하는 방식은 아날로그 설계 방식과 완전 디지털 설계 방식의 중간적인 단계로 분류될 수 있는 이산시간 신호처리 설계 방식이다. 이산시간 신호 처리 기반의 수신기의 경우에 필터링 후 증폭된 신호는 이산 신호 프로세서에 의해 처리되므로, 설계가 간단하다. 또한, 이산시간 신호 처리를 수행하는 내부 구성 블럭들의 동작 특성이 아날로그 설계 방식에 비해, 입력되는 클럭 주파수에 상당히 의존적인 경향이 있다.

그러한 주파수 의존적인 동작 특성은 아날로그 설계 방식에 비해 개념적으로는 수신기의 설계를 쉽도록 하기 때문에 타임 투 마켓(Time to market)면에서 유리하다. 그러나 이산 시간 영역(Discrete time domain)에서 신호가 처리되기는 하나, 신호의 본질은 여전히 아날로그 신호이다. 따라서, 완전한 디지털 수신기를 구현할 경우에 갖게 되는 이점을 충분히 얻기 어렵다.

도 2는 도 1에서 수행되는 서브 샘플링 시 나타나는 문제를 설명하기 위해 제시된 도면이다.

도 2를 참조하면, 일반적인 나이퀴스트 샘플링 방식에 비해, 서브 샘플링 방식에 의하면 샘플링 주파수(f_s)의 N배에 해당되는 곳에 위치되는 모든 신호들이 알리아싱(aliasing)에 기인하여 참조부호 2a에서 보인 바와 같이 최종적으로 샘플링된 신호에 모두 중첩되게 된다. 그러므로 이러한 단순한 서브 샘플링 방식으로는 최종 신호에서 원하는 신호 대 잡음비를 얻기가 사실상 불가능하다. 그러므로 일반적으로 나이퀴스트 샘플링 방식에서도, 서브샘플링 방식에서도, ADC 앞단에는 안티 알리아싱(Anti-aliasing) 필터가 필수적으로 설치되어야 한다.

상술한 바와 같이, 디지털 수신기에서의 서브 샘플링 방법, 잡음 제거 대책, 수신기의 집적화, 또는 아날로그-디지털 변환기의 구현 측면은 여전히 미흡한 실정이므로 개선될 필요성이 요구된다.

이하에서는 상기한 본 발명의 목적들을 달성하기 위한 바람직한 실시 예들이 본 발명의 이해를 철저히 돕기 위한 의도 이외에는 다른 의도 없이 설명될 것이다.

먼저, 도 3은 본 발명의 실시 예에 따른 FSNC의 블록 구성 및 신호 처리 동작을 보여주는 도면이다.

도 3을 참조하면, 주파수 선택적 잡음 제거기(이하 "FSNC" :Frequency Selective Noise Canceller)는 서브 샘플링 시 중첩되는 잡음이 효과적으로 감쇠 되도록 하기 위해, 주파수 선택적 싱글 대 차동 변환부(32: Frequency Selective Single to Differential)와, 공통 모드 리젝터(34:Common Mode Rejector)를 포함한다.

상기 주파수 선택적 싱글 대 차동 변환부(32: 이하 "FSSD")는 대역 통과 필터의 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서는 차동 신호(Differential Signal)로 변환하고 원하지 않는 신호 주파수 대역에서는 공통 모드 신호(Common Mode Signal)로 변환한다.

상기 공통 모드 리젝터(34:이하 "CMR")는 상기 FSSD(32)로부터 출력되는 상기 차동 신호에 대하여는 임의의 임피던스를 가지는 부하로써 기능하고, 상기 공통 모드 신호에 대하여는 필터로써 기능한다. 상기 CMR(34)을 구성하는 필터는 구성 케이스에 따라 저역 통과 필터, 대역 통과 필터, 또는 고역 통과 필터가 채용될 수 있다.

도 3의 하단부에 도시된 신호 주파수 파형을 참조하면, 첫 번째 파형과 같은 입력신호가 FSSD(32)에 인가될 경우에 상기 FSSD(32)의 출력단인 미들 노드에는 두 번째 및 세 번째 파형이 출력된다. 여기서, 두 번째 파형은 원하는 신호 주파수 대역에서 얻어지는 차동 신호이고, 세 번째 파형은 원하지 않는 신호 주파수 대역에서 얻어지는 공통 모드 신호이다. 상기 CMR(34)은 상기 공통 모드 신호에 대해서는 상기 세 번째 파형에서의 대시 라인(DL1)과 같은 필터링 특성을 가지며, 상기 차동 신호에 대해서는 대역 통과 특성을 가진다. 따라서, 상기 CMR(34)의 출력단에 나타나는 출력신호는 네 번째 파형과 같이, 원하는 신호는 충실하게 얻어지고, 원하지 않는 잡음은 크게 감쇠됨을 알 수 있다.

이와 같이, FSSD(32)의 필터링 특성에 의해 원하지 않는 잡음이 기본적으로 감쇠되고, FSSD(32)의 주파수 선택적 차동 신호 출력기능과 CMR(34)의 공동 작용으로 인해 원하지 않는 잡음이 더욱 더 효과적으로 감쇠된다.

상기 FSNC(30)는 서브 샘플링 기반 수신기에 보다 적합하게 사용될 수 있다.

도 4는 도 3의 FSNC의 설계 예를 설명하기 위해 제시된 도면이다. 도 4에서 그래프 4a는 제작된 FSSD(32)의 차동 출력 위상차를 측정한 주파수 파형으로서, 가로축은 주파수를 세로축은 위상을 나타낸다. 도 4에서 4b는 FSSD(32)에 연결되는 CMR(34)의 등가회로를 나타낸다.

상기 FSSD(32)는 집적 회로 내에서 트랜지스터 등과 같은 액티브(Active)소자나 인덕터, 캐패시터, 또는 저항 등과 같은 패시브(Passive)소자를 이용하여 제작될 수 있으나, 매우 좁은 신호 대역과 높은 캐리어 주파수 영역에서 원하는 성능을 기대하기 어렵다. 왜냐하면, 액티브 소자나 패시브 소자들에 의해 나타나는 기생성분들에 의해 집적회로 소자의 Q가 낮기 때문이다. 따라서, 집적회로를 이용하지 않고, 대역 통과 필터 기능을 갖는 소자를 이용하여 상기 FSSD(32)를 제작할 경우에, 일부 아이디얼(ideal)하지 않은 주파수 영역도 있지만, 성능 측정결과가 그래프 4a와 같이 양호하게 나타난다. 그래프 4a에서, 원하는 주파수 선택적 싱글 대 차동(frequency selective single to differential)의 대역이 대략 2GHz 인 경우에 약 180도 정도의 위상 차가 나타나며, 그 이외의 주파수 대역에서는 출력 차동 위상 차가 별로 없어 공통 모드 신호 출력만이 제공됨을 알 수 있다.

도 4의 4b에서, 상기 CMR(34)은 등가 회로 적으로 저항들(Rr,RI)과 커패시터(Cc)로 구성된다. 상기 CMR(34)은 상기 차동 신호에 대하여는 저항들(R10,R20)로 구성된 저항 부하 등가 회로(36)로서 작용한다. 또한, 상기 CMR(34)은 상기 공통 모드 신호에 대하여는 저항들(R11,R21)과 커패시터들(C10,C20)로 구성된 저역 통과 필터 등가 회로(37)로서 작용한다. 따라서, 저역 통과 필터의 컷-오프(Cut-off)주파수를 매우 낮게 설계할 경우에, 매우 높은 캐리어 주파수를 갖는 임의의 신호 대역을 제외하고는 나머지 대역의 신호들이 크게 감쇠된다.

이와 같은 FSNC(30)의 기능은 서브 샘플링 기반 수신기를 집적화할 경우 잡음을 효과적으로 제거하기 때문에, 수신기의 성능을 높이는데 기여한다. 통상적인 서브 샘플링 기반 수신기의 경우에 클럭 잡음이나 ADC(아날로그-디지털 변환기)등에서 발생하는 각종 잡음이 기생 성분을 통해 저잡음 증폭기로 누설되고 증폭되면, 수신 성능이 열화될 수 있다.

그러므로, 서브 샘플링 기반 동작의 ADC의 입력으로서, 상기 FSNC(30)의 출력을 제공할 경우에, 원하는 신호 대역에 중첩되어 나타나는 각종 폴딩 잡음(Folding noise)에 대한 문제는 크게 줄어든다. 예를 들어, 그래프 4a와 같이 원하는 신호 대역이 대략 2GHz 근처이고, ADC의 서브샘플링 주파수(fs)가 대략 270MHz라고 하면, 원하는 신호 대역 이외의 주파수 영역에서는 차동 출력 위상 차가 별로 나타나지 않으므로, 공통 모드 신호가 얻어진다. 그러한 공통 모드 신호는 상기 CMR(34)의 필터링 기능에 의해 제거된다.

여기서, CMR(34)의 필터링 기능은 상기 차동 증폭기를 이용하거나 ADC의 내부에서 차동 증폭기 형태의 OP 앰프 회로를 이용하여 구현될 수 있다.

본 발명의 실시 예들의 수신기에서 채용되는 잡음 제거 방식은 도 3에서와 같은 FSNC(30)를 이용하는 것이다. 상기 FSNC(30)가 수신기의 어느 위치에 채용되는 가에 따라 수신기의 특성은 차이를 다양하게 가질 수 있다.

상기 FSNC(30)는 상기 CMR(34)의 후단으로 전달되는 신호 전력의 신호 전압 크기를 변환하는 임피던스 변환기를 더 구비할 수 있다.

도 5는 본 발명의 실시 예에 따라 도 3의 FSNC를 중간 단에 채용한 서브 샘플링 기반 수신기의 장치 블록도이다.

도면을 참조하면, 수신기는 필터(14), 가변 증폭기(16), FSNC(30), ADC(50), 및 디지털 신호 프로세서(이하 "DSP")를 포함한다.

상기 FSNC(30)는 수신기의 중간단 즉, 상기 가변 증폭기(16)와 상기 ADC(50)간에 설치되어, 잡음 제거 기능을 수행한다. 즉, 상기 FSNC(30)는 대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 한다.

상기 DSP(60)는 상기 ADC(50)로부터 출력된 상기 디지털 신호를 설정된 수신 처리 기능에 따라 처리한다. 여기서, 상기 DSP(60)는 신호 주파수 변환, 채널 필터링, 및 가변 이득 증폭 등의 기능을 수행하며, 변복조 기능도 수행할 수 있다.

상기 필터(14)는 단일 입출력 필터이다. 상기 필터(14)와 상기 가변 증폭기(16)는, 상기 FSNC(30)의 전단에 설치되어, 대역 통과 필터링 및 가변 증폭을 수행한다. 이에 따라, 상대적으로 넓은 신호 크기 범위를 갖는 입력 신호가 후단의 신호 입력 크기 범위를 갖는 단일 입력 신호로 전환된다.

상기 ADC(50)는 미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 FSNC(30)를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 한다.

상기 ADC(50)는 필요에 따라 Single ADC, I/Q ADC, Multiple ADC, 또는 I/Q multiple ADC 로 구현될 수 있다. 예를 들어, Single ADC로써 상기 ADC(50)가 구현된 경우에도, DSP(60)가 I/Q신호를 생성하여 복합(Complex)신호를 얻을 수 있다. 이와 같이, DSP(60)의 내부 구성은 상기 ADC(50)의 구현 방식에 의존할 수 있다.

또한 수신기가 상기 I/Q ADC를 채용하는 경우에, 서로 90도의 위상 차를 갖는 클럭들(제1 클럭 및 이에 직교하는 제2 클럭)이 샘플링 클럭이 되므로, I/Q 디지털 출력들도 서로 90도의 위상 차를 가진다. 상기 I/Q 디지털 출력은 DSP에서 같은 위상의 클럭으로 디지털적으로 정확하고 간단히 래치(Latch)된다. 이에 비해, 통상적인 수신기의 경우에는 믹서에서 I/Q 채널로 분리된 신호들이 ADC로 인가되고, ADC는 상기 신호들을 동일 위상의 클럭으로써 샘플링한다.

또한 통상적인 수신기에서는 I/Q ADC가 샘플링을 수행 시 별도의 I/Q 샘플러가 ADC 앞단에 있을 경우 클럭 위상이 I 채널에 맞춰졌다고 가정하면 Q 채널의 데이터는 I채널과 위상차가 발생한다. 그러므로, I/Q샘플러 뒷단의 I/Q ADC의 샘플링 시점의 데이터 아이(eye)가 줄어드는 단점이 있다. 그러나, 도 5와 같은 수신기의 경우에는 서로 90도의 위상 차를 갖는 클럭들로써 I 및 Q 채널 신호들을 각기 샘플링하기 때문에, 데이터 아이가 줄어드는 단점도 해소된다. 더욱이, 도 5와 같은 수신기에서는 별도의 샘플러가 제거되므로, 칩의 점유 면적과 전류 소모가 감소된다. 또한, 패시브(Passive) 서브 샘플러를 채용하는 통상의 수신기에 비해, 신호 전력 감소도 피할 수 있게 된다.

도 5에서, 상기 필터(14), 가변 증폭기(16), 및 FSNC(30)는 잡음을 감쇠시키고 입력 신호의 파워를 조정하는 기능을 수행하므로, 신호의 노이즈 감쇠 및 신호 파워 맵핑부에 대응될 수 있다.

도 6은 본 발명의 다른 실시 예에 따라 도 3의 FSNC를 초단에 채용한 서브 샘플링 기반 수신기의 장치 블록도이다.

도 6을 참조하면, FSNC(30)가 수신기의 초단에 위치되고, 가변 증폭기(16)가 차동신호를 가변 증폭하는 기능을 제외하면, 도 5의 구성과 같다.

상기 FSNC(30)는, 대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 감쇠 되도록 한다.

상기 차동 가변 증폭기(16)는 상기 FSNC(30)로부터 출력되는 신호를 대역 통과 필터링하고 가변 증폭하여 다음 단의 처리 주파수 대역 및 증폭 진폭을 갖는 차동 입력 신호로 전환되도록 한다.

유사하게, 상기 ADC(50)는 필요에 따라 Single ADC, I/Q ADC, Multiple ADC, 또는 I/Q multiple ADC 로 구현될 수 있다. 예를 들어, Single ADC로써 상기 ADC(50)가 구현된 경우에도, DSP(60)가 I/Q신호를 생성하여 복합(Complex)신호를 얻을 수 있다. 이와 같이, DSP(60)의 내부 구성은 상기 ADC(50)의 구현 방식에 의존할 수 있다.

도 6의 수신기는 도 5의 수신기에 비해, FSNC의 초단 배치에 의한 필터 개수의 감소 효과를 갖는다. 필터의 개수를 최소화하거나 줄임에 의해 서브 샘플링 기반의 수신기는 보다 더 완전히 집적화될 수 있다.

도 7은 본 발명의 또 다른 실시 예에 따라 도 3의 FSNC를 가변증폭기와 함께 혼합적으로 채용한 서브 샘플링 기반 수신기의 장치 블록도이다.

도 7을 참조하면, FSNC(30)를 구성하는 FSSD가 수신기의 초단에 위치되고, 가변 증폭기(16)가 차동신호를 가변 증폭하며 CMR이 가변 증폭기(16)에 통합된 기능을 제외하면, 도 5의 구성과 같다. 도 7의 구성을 도 6의 구성과 비교 시에도, 차동 가변 증폭기(16)에 CMR을 통합 구성하고 FSSD와 함께 FSNC(30)를 구성한 것 외에는 도 6과 같다.

도 7에서, FSSD(31)는 대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 주파수 대역에서 차동 신호로 변환하고, 원하지 않는 신호 주파수 대역에서는 공통모드 신호로 차동 출력단을 통해 출력한다.

공통 모드 리젝터 차동 가변 증폭기(16)는 서브 샘플링시 중첩되는 잡음을 감쇠시키기 위해 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행하고, 대역 필터의 기능을 일부 가지면서 상기 차동 신호를 가변 증폭하여 다음 단의 입력 신호 크기 범위를 갖는 차동 입력 신호로 전환되도록 한다. 이에 따라 ADC의 입력은 원하는 신호와 이에 인접환 일부 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지게 된다. ADC(50)는 미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 공통 모드 리젝터 차동 가변 증폭기(16)를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 한다. 상기 ADC(50)는 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하는 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 가진다.

ADC(50)의 신호 입력 크기 범위(Dynamic range)를 가변시키는 것은 ADC의 풀 스케일(Full scale)전압을 가변함으로써 수행된다. 입력 신호가 작을 경우에 풀 스케일 전압을 낮추면 신호 자체의 신호대 잡음비가 개선된다. 따라서, 감도(Sensitivity) 전력 레벨(level)이 낮아진다. 한편, 입력 신호가 클 경우에는 입력되는 신호들의 선형성을 개선하기 위해 풀 스케일 전압을 높인다. 이처럼 풀 스케일 전압을 조절하는 것은 입력 신호의 크기가 변하더라도 비트 폭(Bit width)을 일정하게 유지할 수 있게 한다. 예를 들어, 상당히 넓은 신호 입력 범위를 ADC가 가져야 할 경우 ADC의 출력 비트 폭도 그만큼 커진다. 결국, 하드웨어의 규모가 커지게 되는데, 이 경우에 풀 스케일 전압 조절을 프로그램(Program)하면 ADC의 출력 비트 폭을 작게 하여 DSP의 처리 비트 폭을 줄일 수 있게 된다. 결국, 풀 스케일 전압의 조절에 의해 하드웨어의 복잡도는 낮아질 수 있다. 이와 같이, ADC가 상당히 넓은 입력 신호 범위를 가지면서 디지털 처리부의 하드웨어는 간단해지므로, 서브 샘플링 기반 수신기에서 성능이 크게 개선될 수 있다.

도 7의 수신기의 경우에도 도 5의 수신기에 비해, FSNC의 초단 배치에 의한 필터 개수의 감소 효과를 가진다. 따라서, 필터의 개수가 최소화되거나 줄어들면, 서브 샘플링 기반의 수신기의 완전 집적화가 가능해진다.

도 8은 본 발명의 또 다른 실시 예에 따라 도 3의 FSNC를 채용한 서브 샘플링 기반 수신기의 장치 블록도이다.

도 8을 참조하면, 수신기는 FSNC(30), ADC(50), 및 DSP(60)를 포함한다.

상기 FSNC(30)는, 대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통모드 신호로 출력하여, 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 감쇠 되도록 한다.

상기 ADC(50)는, 미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 FSNC(30)를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 한다.

상기 DSP(60)는 상기 ADC(50)로부터 출력된 상기 디지털 신호를 설정된 수신 처리 기능에 따라 처리한다.

도 8의 경우에는, 서브 샘플링 이전에, 상기 FSNC(30)를 이용하여 잡음이 충분히 제거되도록 함에 의해, ADC에서 수행되는 서브 샘플링 작업이 저잡음 환경에서 수행된다. 도 8에서 보여지는 상기 ADC(50)는 샘플러를 내부적으로 구비할 수 있다.

통상적인 경우에 ADC는 나이키스트 샘플링(Nyquist sampling)이론에 근거하여 대부분 응용되고 있다. 이론적으로 서브 샘플링에 의해 신호 변환도 가능하나 고성능(높은 신호 대 잡음비)을 요구하는 시스템에서는 서브 샘플링으로 인한 알리아싱 (Aliasing)으로 인해 신호 변환이 상당히 어려울 수 있다. 그러나, 도 8과 같은 경우에는, 상기 FSNC(30)를 초단에 배치함에 의해, 통상적인 서브 샘플링 방식을 사용한 신호 변환도 우수하게 된다. 즉, 도 8의 구성에 따르면, FSNC(30)를 구비함에 의해, 샘플러를 채용하여 임의의 아날로그 신호를 높은 신호 대 잡음비를 갖는 디지털 신호로 변환할 수 있게 된다.

도 9는 본 발명에서 예시적으로 사용되는 서브 샘플링 방법을 설명하기 위해 제시된 도면이다.

본 발명의 실시 예에서, 서브 샘플링 시의 샘플링 주파수는 입력 신호의 캐리어 주파수 신호보다 낮고, 신호 대역폭의 유리수 배보다는 높게 설정된다. 결국, 잡음 감쇠 및 신호 파워 맵핑부가 서브 샘플링시에 발생되는 알리아싱 잡음 및 간섭신호를 충분히 감쇠시킬 수 있을 정도로 샘플링 주파수가 결정된다. 이에 따라, ADC의 출력은 설정된 신호 대 잡음비를 가질 수 있다. 만약, 서브 샘플링의 수행 시에, 알리아싱 잡음이나 간섭신호들이 설정 비보다 크게 나타나서 상기 잡음 감쇠 및 신호 파워 맵핑부가 감쇠 기능을 충분히 하지 못하는 것으로 판단되면, 샘플링 주파수는 보다 더 높게 설정될 수 있다.

도 9에서, 상부 및 하부의 신호 주파수 파형의 가로축은 주파수를 가리키고, 세로축은 신호의 크기(진폭)을 나타낸다. 상부의 신호 주파수 파형에서, 대역 외 오버 샘플링 구간(T20)에는 참조부호 510에서 보인 바와 같이 신호들이 존재하지만, 하부의 신호 주파수 파형에서는 샘플링 주파수의 조정 및 잡음 제거로 인해 신호들이 구간(T2)에서 없는 것을 알 수 있다.

결국, 도 9는 원하는 신호의 중심 주파수가 서브 샘플링 주파수의 N배에 위치해 있을 경우를 도시한 것이며, IF 주파수 변환을 위해서는 원하는 신호가 서브 샘플링 주파수의 N배 되는 곳에서 IF 주파수 만큼 떨어져 있는 경우이다. 도면에서 fos 상의 신호는 서브 샘플링시 원하는 신호 대역으로 중첩되는 잡음에 해당된다. 필터에서 상기 잡음을 충분히 감쇠시킬 수 있도록 샘플링 주파수가 결정되어야 한다.

도 9에서, 원하는 신호의 중심 주파수로부터 fos/2 사이의 신호들은 아날로그-디지털 변환부에 의해 디지털 신호로 변환된 후, 디지털 필터에 의해 제거된다. 또한, fos/2 로부터 fos 사이의 신호들은 아날로그-디지털 변환부의 앞 단에서 일차적으로 감쇠되고 이차적으로 디지털 필터에 의해 디지털 적으로 제거되어야 한다.

도 10은 본 발명에서의 수신기 규격 설계를 설명하기 위해 예시적으로 제시된 도면이다. 도 10을 참조시, ADC의 입력 신호 범위가 커질수록 ADC의 설계는 어려워짐을 알 수 있다. 그러므로, ADC의 앞단에 설치되는 가변 증폭기의 신호 출력 범위를 설계되는 ADC의 입력 신호 범위에 맞도록 해 주어야 한다. 물론, ADC의 최소 입력 신호 범위의 결정도 원하는 신호 크기, 입력되는 간섭 신호의 최대 크기, 및 각종 설계 여유도에 따라 고려되어야 한다.

도 11은 본 발명의 실시 예에 따라 Delta-Sigma ADC가 집적되어 제작된 수신기의 성능 측정 결과를 보여주는 도면이다.

도 11에서, FM 변조(Modulation)된 신호를 본 발명의 실시 예에 따라 제작된 수신기의 칩에 인가한 후, 칩 내의 ADC의 출력을 측정한 결과가 나타나 있다. 가로축은 주파수 도메인이고 세로축은 출력 신호의 진폭(전압)도메인이다. 도면에서 상부에 도시된 측정 결과는 IF 주파수 영역으로 변조된 신호가 주파수 변환된 것을 가리킨다. 또한, 도면의 하부에 도시된 측정 결과는 DC 주파수 영역으로 변조된 신호가 주파수 변환된 것을 나타낸다.

도 12 및 도 13은 본 발명의 적용 실시 예에 따른 서브 샘플링 기반 구조에서 잡음 제거 및 ADC의 샘플링 방식의 예들을 보여주는 도면들이다.

먼저, 도 12를 참조하면, I/Q ADC를 이용한 서브 샘플링 구조의 수신기는 필터(14), 가변 증폭기(16), FSNC(30), 및 제1,2 ADC(52,54) 를 포함한다. 한편, 도 13을 참조하면, 싱글 ADC를 이용한 서브 샘플링 구조의 수신기는 필터(14), 가변 증폭기(16), FSNC(30), 및 ADC(50)를 포함한다.

먼저, 도 12에서, 제1,2 ADC(52,54)는 I/Q ADC로서, 직교관계의 I/Q 샘플링 클럭을 독립적으로 받아들여 동작한다. RF/아날로그 블록 내의 상기 I/Q ADC는 직교관계의 I/Q 클럭을 각기 직접 공급받는 구조로 되어있다. I/Q path의 ADC를 사용하는 경우 통상적인 I/Q 분리방식에선 믹서에서 I/Q로 분리된 신호가 I/Q ADC로 입력되므로, I/Q ADC에서는 이미 I/Q 신호로 분리된 신호가 동일한 위상을 가진 샘플링 클럭으로써 샘플링된다. 이에 비해, 도 12의 경우에는 전단에서 이미 분리된 I/Q 신호를 동일 위상의 샘플링 클럭으로 샘플링 하는 것이 아니라, 주파수 선택적 잡음 제거기(30)로부터 출력되는 노드(N1)의 출력 신호를 서로 90도 위상 차를 갖는 클럭들(제1 클럭 및 이에 직교하는 제2 클럭)으로써 곧바로 각기 샘플링하는 구조이다. 따라서, I/Q ADC 중에서, I-ADC(52)의 출력과 Q-ADC(54)의 출력은 서로 90도의 위상 차를 갖는 디지털 출력이 된다. 이러한 디지털 출력의 위상 차는 후단에 설치되는 DSP에 의해 보상된다. 결국, 상기 I/Q 디지털 출력은 DSP에서 같은 위상의 클럭으로 디지털적으로 정확하고 간단히 래치(Latch)된다.또한 통상적인 수신기에서는 I/Q ADC가 샘플링을 수행 시 클럭 위상이 I 채널에 맞춰졌다고 가정하면 Q 채널의 데이터는 I채널과 위상차가 발생한다. 그러므로, I/Q샘플러 뒷단의 I/Q ADC의 샘플링 시점의 데이터 아이(eye)가 줄어드는 단점이 있다. 그러나, 도 12와 같은 수신기의 경우에는 서로 90도의 위상 차를 갖는 클럭들로써 I 및 Q 채널 신호들을 각기 샘플링하기 때문에, 데이터 아이가 줄어드는 단점도 해소된다. 더욱이, 도 12와 같은 수신기에서는 별도의 샘플러가 제거되므로, 칩의 점유 면적과 전류 소모가 감소된다. 또한, 패시브(Passive) 서브 샘플러를 채용하는 통상의 수신기에 비해, 신호 전력 감소도 피할 수 있게 된다.

도 12와 도 13에서 나타난 바와 같이, 가변 이득 증폭기(16)와 ADC(50,52,54)간에 설치되는 필터(30)는 ADC로 전달되는 신호 전력의 전압 크기를 변환시키기 위한 임피던스 변환 기능과 주파수 선택적 180도 위상 변환기와 공통 모드 억압 회로를 이용하여 주파수 선택적 잡음 제거 기능을 갖는 기능 블록이다.

증폭기와 ADC 만으로 구현된 수신기 구조는 모든 증폭을 ADC 전단에서 해야하기 때문에 증폭도가 큰 이슈로 된다. 그러므로 상기 주파수 선택적 잡음 제거기(30)가 RF 단에서 ADC로 전달되는 신호 전력의 전압 크기를 변환하도록 함에 의해, 적당히 증폭된 신호에 대하여 서브 샘플링이 이루어지도록 한다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.

* 도면의 주요 부분에 대한 부호의 설명 *
32 : 주파수 선택적 싱글 대 차동 변환부(FSSD)
34 : 공통 모드 리젝터(CMR)
30: 주파수 선택적 잡음 제거기(FSNC)
50: ADC
60: 디지털 신호 프로세서

Claims

대역 통과 필터의 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서는 차동 신호로 변환하고 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 변환하는 주파수 선택적 싱글 대 차동 변환부와;
상기 주파수 선택적 싱글 대 차동 변환부로부터 출력되는 상기 차동 신호에 대하여는 임의의 임피던스를 가지는 부하로써 기능하고, 상기 공통 모드 신호에 대하여는 필터로써 기능하는 공통 모드 리젝터를 구비하며;
서브 샘플링 시 중첩되는 잡음이 효과적으로 감쇠 되도록 하기 위한 것을 특징으로 하는 주파수 선택적 잡음 제거기.
제1항에 있어서, 상기 주파수 선택적 잡음 제거기는 상기 공통 모드 리젝터의 후단으로 전달되는 신호 전력의 신호 전압 크기를 변환하는 임피던스 변환기의 기능을 더 구비함을 특징으로 하는 주파수 선택적 잡음 제거기.
제1항 또는 제2항에 있어서, 상기 공통 모드 리젝터는 패시브 소자 또는 차동 증폭기를 이용하여 구현한 것을 특징으로 하는 주파수 선택적 잡음 제거기.
대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;
미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 주파수 선택적 잡음 제거기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하는 아날로그-디지털 변환부와;
상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 설정된 수신 처리 기능에 따라 처리하는 디지털 신호 프로세서를 구비함을 특징으로 하는 수신기.
대역 통과 필터링 및 가변 증폭을 수행하여, 상대적으로 넓은 입력 신호 크기 범위를 갖는 단일 입력 신호가 후단의 신호 입력 크기 범위로 전환되도록 하는 단일 입출력 필터 및 가변 증폭기와;
대역 통과 필터링 기능을 가지며, 상기 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;
미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 주파수 선택적 잡음 제거기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 갖는 아날로그-디지털 변환부와;
상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 처리하여, 신호 주파수 변환, 채널 필터, 및 가변 이득 증폭 기능과, 변복조 기능이 수행되도록 하는 디지털 신호 프로세서를 구비함을 특징으로 하는 수신기.
대역 통과 필터링 기능을 가지며, 상기 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하고, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하여 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행함에 의해, 서브 샘플링시 중첩되는 잡음이 효과적으로 감쇠 되도록 하는 주파수 선택적 잡음 제거기와;
상기 주파수 선택적 잡음 제거기로부터 출력되는 신호를 대역 통과 필터링하고 가변 증폭하여 다음 단의 신호 입력 크기 범위로 전환되도록 하는 차동 가변 증폭기와;
미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 차동 가변 증폭기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하는 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 갖는 아날로그-디지털 변환부와;
상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 처리하여, 신호 주파수 변환, 채널 필터, 및 가변 이득 증폭 기능과, 변복조 기능이 수행되도록 하는 디지털 신호 프로세서를 구비함을 특징으로 하는 수신기.
대역 통과 필터링 기능을 가지며, 수신되는 단일 입력신호를 원하는 신호 통과 주파수 대역에서 차동 신호로 변환하여 차동 출력단을 통해 출력하며, 원하지 않는 신호 주파수 대역에서는 공통 모드 신호로 출력하는 주파수 선택적 싱글 대 차동 변환부와;
서브 샘플링시 중첩되는 잡음을 감쇠시키기 위해 상기 차동 출력단의 공통 모드 신호에 대해서는 필터링을 수행하고, 대역 필터의 기능을 일부 가지면서 상기 차동 출력단의 출력을 가변 증폭하여 다음 단의 신호 입력 크기 범위로 전환되도록 하는 공통 모드 리젝터 차동 가변 증폭기와; 미리 설정된 주파수의 샘플링 클럭으로 입력 신호를 샘플링하여, 상기 입력 신호의 캐리어 주파수에 대해서는 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서는 오버 샘플링이 이루어지도록 함에 의해, 상기 공통 모드 리젝터 차동 가변 증폭기를 통해 인가되는 아날로그 신호가 DC 주파수 대역의 디지털 신호 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 주파수의 신호를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 갖는 아날로그-디지털 변환부와;
상기 아날로그-디지털 변환부로부터 출력된 상기 디지털 신호를 처리하여, 신호 주파수 변환, 채널 필터, 및 가변 이득 증폭 기능과, 변복조 기능이 수행되도록 하는 디지털 신호 프로세서를 구비함을 특징으로 하는 수신기.
제5항 내지 제7항 중 어느 한 항에 있어서, 상기 가변 증폭기는 간섭 신호 감쇠 또는 대역 통과 필터링 기능을 추가로 포함함을 특징으로 하는 수신기.
제4항에 있어서, 상기 아날로그-디지털 변환부는 상기 샘플링 클럭의 주파수보다 높은 주파수를 갖는 신호를 샘플링하기 위한 고속 입력부를 구비함을 특징으로 하는 수신기.
제4항 내지 제6항 중 어느 한 항에 있어서, 상기 주파수 선택적 잡음 제거기는 상기 아날로그-디지털 변환부로 전달되는 신호 전력의 신호 전압 크기를 변환하기 위한 임피던스 변환기의 기능을 더 구비함을 특징으로 하는 수신기.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 공통 모드 신호는 상기 아날로그-디지털 변환부 내에 구비된 차동 증폭기 형태의 회로에 의해 제거됨을 특징으로 하는 수신기.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 아날로그-디지털 변환부는, 하나 또는 복수의 병렬 아날로그-디지털 변환부로 이루어지며,
상기 복수의 병렬 아날로그-디지털 변환부로 이루어진 경우에는, 각각의 아날로그-디지털 변환기가 광대역의 신호 채널을 복수의 서브 신호 채널별로 구분하여 신호를 처리함으로써, 디지털 부에서 디지털 필터링과 디지털 데이터 재조합이 상기 디지털 신호 프로세서에 의해 수행되도록 할 수 있으며 상기 아날로그-디지털 변환부는 하나 이상의 샘플링 클럭 신호를 받는 것을 특징으로 하는 수신기.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 아날로그-디지털 변환부는 I 패스용 서브 샘플링 아날로그-디지털 변환부 및 Q패스용 서브 샘플링 아날로그-디지털 변환부를 포함하고, 이들은 각각 서로 직교 관계에 있는 제1 클럭 신호 및 제2 클럭 신호에 응답하여 입력 아날로그 신호를 서로 직교 관계의 I 신호 및 Q 신호로 변환함으로써, 디지털 블록에서 같은 위상의 클럭 신호에 의해 상기 I 신호 및 Q 신호가 동기되도록 함을 특징으로 하는 디지털 수신기.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 아날로그-디지털 변환부가 I 패스용 서브 샘플링 아날로그-디지털 변환부 및 Q패스용 서브 샘플링 아날로그-디지털 변환부를 포함할 경우, 상기 I패스용 서브 샘플링 아날로그-디지털 변환부 및 상기 Q 패스용 서브 샘플링 아날로그-디지털 변환부 각각은 하나 또는 복수의 병렬 아날로그-디지털 변환부로 이루어지며,
상기 복수의 병렬 아날로그-디지털 변환부로 이루어진 경우에는, 각각의 아날로그-디지털 변환기가 광대역의 신호 채널을 복수의 서브 신호 채널별로 구분하여 신호를 처리함으로써, 디지털 부에서 디지털 필터링과 디지털 데이터 재조합이 상기 디지털 신호 프로세서에 의해 수행되도록 할 수 있으며 상기 아날로그-디지털 변환부는 하나 이상의 샘플링 클럭 신호를 받는 것을 특징으로 하는 수신기.
제4항에 있어서, 상기 아날로그-디지털 변환부는 원하는 신호와 이에 인접한 일부 원하지 않는 신호를 모두 처리할 수 있는 넓은 신호 입력 크기 범위를 가짐을 특징으로 하는 수신기.
제4항에 있어서, 상기 디지털 신호 프로세서는 신호 주파수 변환, 채널 필터링, 및 가변 이득 증폭 등의 기능을 수행하며, 변복조 기능도 수행함을 특징으로 하는 수신기.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 아날로그-디지털 변환부의 입력 신호 크기 범위는 상기 아날로그-디지털 변환부의 풀 스케일 전압의 가변에 따라 조절됨을 특징으로 하는 수신기.