KR20110090751A

KR20110090751A - 검출회로와 그것을 사용한 반도체장치

Info

Publication number: KR20110090751A
Application number: KR1020100118516A
Authority: KR
Inventors: 카즈야 야마모토; 토모유키 아사다; 미요 미야시타
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2010-02-04
Filing date: 2010-11-26
Publication date: 2011-08-10
Also published as: US20110187349A1; CN102193063B; KR101216562B1; JP2011166199A; US8558549B2; CN102193063A; JP5532983B2

Abstract

본 발명은, 저가이고 용이하게 왜곡 특성의 열화를 억제할 수 있는 검출회로와 그것을 사용한 반도체장치를 제공하는 것을 목적으로 한다. 전력 증폭기와 안테나 사이에 배치된 방향성 결합기의 결합 선로 양단의 신호를 사용하여, 상기 전력 증폭기의 왜곡 특성 열화를 검출하는 회로에 있어서, 상기 결합 선로의 결합 단자의 전력을 이상 및 감쇠하는 이상·감쇠기와, 상기 이상·감쇠기로부터의 출력 전력과, 상기 결합 선로의 아이솔레이션 단자의 전력의 차분을 출력하는 수단과, 상기 차분을 DC 신호로 변환하는 검파회로와, 상기 DC 신호의 전압 레벨이 소정값보다도 높은지를 판정하는 비교회로를 구비한다. 그리고, 상기 이상·감쇠기는, 상기 전력 증폭기의 왜곡 특성이 열화하는 상기 안테나 끝의 부하 상태에 있어서, 상기 이상·감쇠기가 출력하는 신호의 위상이 상기 아이솔레이션 단자의 신호의 위상과 180°의 위상차로 되도록 상기 결합 단자의 전력을 이상하는 것을 특징으로 한다.

Description

검출회로와 그것을 사용한 반도체장치{DETECTOR CIRCUIT AND SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은, 휴대 단말 등의 송신 프론트엔드부에 있어서의 안테나 단자의 부하 변동의 정도를 검출하는 회로, 즉 안테나 끝에 있어서의 반사 진폭·위상을 검출하는 검출회로와 그것을 사용한 반도체장치에 관 것이다.

무선단말의 송신 프론트엔드부에서는 송신 전력 레벨 등의 모니터에 방향성 결합기가 사용되는 것이 일반적이다. 방향성 결합기는 예를 들면 송신 전력 증폭기와 안테나 사이에 삽입된다. 이와 같은 구성의 경우, 방향성 결합기는 증폭기의 출력 레벨(출력 전력)을 모니터한다.

도 21을 참조하여 주지의 송신 프론트엔드부에 대해 설명한다. 송신 프론트엔드부인 반도체장치(500)는 GaAs계 전력 증폭기(PA: Power-Amplifier)(508), 방향성 결합기, RF-IC(송신 변조 신호를 생성하는 IC)(510), 안테나(506)를 구비한다. 방향성 결합기는 주 선로(502)와 결합 선로(504)를 구비한다. 주 선로(502)는 #IN으로 나타낸 입력 단자와, #OUT으로 나타낸 출력 단자를 구비한다. 그리고, 결합 선로(504)는 #C1로 나타내고 출력 전압을 모니터하는 결합 단자와, #C2로 나타낸 아이솔레이션 단자를 구비한다.

일본국 특개평 07-202525호 공보 일본국 특개평 06-300803호 공보 일본국 특개 2006-333023호 공보 일본국 특개평 10-341117호 공보 일본국 특개 2006-319508호 공보

도 22에는 안테나 끝의 부하 임피던스의 변화가 A∼D의 4점으로 표시되어 있다. 그리고, 도 23은, 안테나 끝의 부하 변동시의 RF 특성 변동예를 나타낸 것이다. 이것은, 안테나 끝에 있어서의 부하 변동을 모사하기 위해, 튜너를 사용하여 VSWR=6:1의 상태에서 위상을 변화시키면서, 전력 증폭기(508)의 RF 특성을 실측한 예이다. 이 예에서는, 어떤 특정한 출력 전력(예를 들면, 27dBm≒0.5W)에 있어서의 전력 증폭기(508)의 전력 이득, 최종단 Tr의 동작 전류 Ic2, 왜곡 특성으로서 ACLR(인접 채널 누설 전력: Adjacent-Channel-Power-Leakage)을 플롯하고 있다.

도 23에 나타낸 것과 같이, A점의 위상에서 ACLR가 최악의 값으로 된다. 그리고, A점과 180°다른 B점에서도 그것에 가까운 상태로 되어 있다. 이때, 최종단 Tr의 동작 전류 Ic2는 A점에서 최소값, B점에서 최대값으로 되어 있다. 이득에 대해서는 A점에서 이득 정합에 가까운 상태(이득이 높고, 동작 전류가 적은 상태), B점에서 출력 전력 정합(최대 출력은 높지만, 이득이 낮고, 동작 전류가 많은 상태)에 가까운 상태로 되어 있다.

이 예와 같이, 안테나 끝의 부하 변동시에 왜곡 특성이 열화하는 경우가 있다. 특히, 왜곡 특성을 중시하는 CDMA용의 전력 증폭기에서는 왜곡 특성의 열화를 억제할 필요가 있다. 따라서, 방향성 결합기 대신에 아이솔레이터(전력을 IN으로부터 OUT 방향으로만 전달하고, 역방향의 전달을 저지하는 소자)를 사용하거나, 전력 증폭기를 밸런스드(Balanced) 구성으로 하여, 부하 변동시의 왜곡 특성의 열화를 억제하는 것이 있다. 이 경우, 프론트엔드부의 제조 코스트가 증대하는 문제가 있었다.

본 발명은, 전술한 과제를 해결하기 위한 것으로서, 저가이고 용이하게 왜곡 특성의 열화를 억제할 수 있는 검출회로와 그것을 사용한 반도체장치를 제공하는 것을 목적으로 한다.

본원의 발명에 따른 검출회로는, 전력 증폭기와 안테나 사이에 배치된 방향성 결합기의 결합 선로 양단의 신호를 사용하여, 상기 전력 증폭기의 왜곡 특성 열화를 검출하는 회로에 있어서, 상기 결합 선로의 결합 단자의 전력을 이상(移相) 및 감쇠하는 이상·감쇠기와, 상기 이상·감쇠기로부터의 출력 전력과, 상기 결합 선로의 아이솔레이션 단자의 전력의 차분을 출력하는 수단과, 상기 차분을 DC 신호로 변환하는 검파회로와, 상기 DC 신호의 전압 레벨이 소정값보다도 높은지를 판정하는 비교회로를 구비한다. 그리고, 상기 이상·감쇠기는, 상기 전력 증폭기의 왜곡 특성이 열화하는 상기 안테나 끝의 부하 상태에 있어서, 상기 이상·감쇠기가 출력하는 신호의 위상이 상기 아이솔레이션 단자의 신호의 위상과 180°의 위상차가 되도록 상기 결합 단자의 전력을 이상하는 것을 특징으로 한다.

본원의 발명에 따른 반도체장치는, 전력 증폭기와 안테나 사이에 배치된 방향성 결합기의 결합 선로 양단의 신호를 사용하여, 상기 전력 증폭기의 왜곡 특성 열화를 검출하는 회로로서, 상기 결합 선로의 결합 단자의 전력을 이상 및 감쇠하는 이상·감쇠기와, 상기 이상·감쇠기로부터의 출력 전력과, 상기 결합 선로의 아이솔레이션 단자의 전력의 차분을 출력하는 수단과, 상기 차분을 DC 신호로 변환하는 검파회로와, 상기 DC 신호의 전압 레벨이 소정값보다도 높은 경우에 출력을 행하는 비교회로를 갖고, 상기 이상·감쇠기는, 상기 전력 증폭기의 왜곡 특성이 열화하는 상기 안테나 끝의 부하 상태에 있어서, 상기 이상·감쇠기가 출력하는 신호의 위상이 상기 아이솔레이션 단자의 신호의 위상과 180°의 위상차가 되도록 상기 결합 단자의 전력을 이상하는 것을 특징으로 하는 검출회로를 구비한다. 더구나, 상기 비교 수단의 출력에 의해 상기 왜곡 특성 열화를 억제하도록 상기 전력 증폭기의 부하 임피던스를 변화시키는 수단을 구비한 것을 특징으로 한다.

본 발명에 따르면, 저가이고 용이하게 왜곡 특성의 열화를 억제할 수 있다.

도 1은 실시예 1의 검출회로를 설명하는 회로도다.
도 2는 검파회로의 구성을 설명하는 회로도다.
도 3은 비교적 급준하고 선형인 검파 특성을 설명하는 도면이다.
도 4는 비교회로의 출력을 설명하는 도면이다.
도 5는 급준하지 않은 검파 특성에 대해 설명하는 도면이다.
도 6은 이상기의 구성을 설명하는 도면이다.
도 7은 실시예 2의 검출회로를 설명하는 회로도다.
도 8은 차동 증폭기마다 검파회로와 비교회로를 구비하는 구성을 설명하는 회로도다.
도 9는 실시예 3의 검출회로를 설명하는 회로도다.
도 10은 중심점 탭을 갖는 밸룬(balun)을 사용한 검출회로를 설명하는 회로도다.
도 11은 2중 밸룬을 사용한 검출회로를 설명하는 회로도다.
도 12는 실시예 4의 검출회로를 설명하는 회로도다.
도 13은 실시예 5의 검출회로를 설명하는 회로도다.
도 14는 스위치를 사용하여 사용할 결합 선로를 전환하는 검출회로를 설명하는 회로도다.
도 15는 실시예 6의 반도체장치를 설명하는 회로도다.
도 16은 출력 정합회로의 구성을 설명하는 회로도다.
도 17은 검출회로의 사용에 의한 부하선의 개선을 설명하는 도면이다.
도 18은 실시예 2의 검출회로를 사용한 반도체장치를 설명하는 회로도다.
도 19는 출력 정합회로의 구성을 설명하는 회로도다.
도 20은 검출회로의 사용에 의한 부하선의 개선을 설명하는 도면이다.
도 21은 주지의 반도체장치에 대해 설명하는 도면이다.
도 22는 안테나 끝의 부하 임피던스의 변화를 설명하는 도면이다.
도 23은 왜곡 특성의 열화에 대해 설명하는 도면이다.

실시예 1

본 실시예는 도 1∼도 6을 참조하여 설명한다. 이때, 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고 복수회의 설명을 생략하는 경우가 있다. 다른 실시예에서도 마찬가지이다.

도 1은 본 실시예의 검출회로의 회로도다. 검출회로(10)는 안테나(28) 끝의 부하의 반사 진폭·위상을 검출하는 회로이다. 검출회로(10)는 결합 선로(14)의 결합 단자(15), 아이솔레이션 단자(17)의 전력을 사용하여 반사 진폭·위상을 검출한다. 검출회로(10)는 결합 선로(14)에 접속되는 회로이기 때문에 방향성 결합기(19)와 안테나(28)는 포함하지 않는다.

검출회로(10)의 구성에 대해 설명한다. 결합 선로(14)의 양단에는 저항 16, 18이 각각 션트(shunt) 접속된다. 이상·감쇠기(20)는 결합 단자(15)와 접속된다. 이상·감쇠기(20)는 결합 단자(15)의 전력을 이상 및 감쇠한다. 이상·감쇠기(20)로부터의 출력과, 아이솔레이션 단자(17)는 차동 증폭기(22)와 접속된다. 차동 증폭기(22)는 차동 신호를 단상신호로 변환하는 부분이다. 차동 증폭기(22)의 출력은 결합 용량 Cc1을 거쳐 검파회로(24)에 접속된다. 검파회로(24)는, 커런트 미러 타입이며, RF 신호를 DC 신호로 변환하는 회로다. 검파회로의 회로 구성을 도 2에 기재한다. 검파회로(24)의 후단에는 비교회로(26)가 접속된다. 비교회로(26)는, 검파회로의 출력 Vdet와 참조 전압 Vref를 비교하여 Vo1, Vo2의 출력을 행하는 회로이다.

이상·감쇠기(20)는, 전력 증폭기의 왜곡 특성이 열화하는 안테나 끝의 부하 상태에 있어서, 이상·감쇠기(20)가 출력하는 신호의 위상이 아이솔레이션 단자(17)의 신호의 위상과 180°의 위상차가 되도록 결합 단자(15)의 전력을 이상한다. 이것과 함께, 이상·감쇠기(20)는 양자의 위상차가 180°일 때에는 양자의 신호 진폭이 같아지도록 결합 단자(15)의 전력을 감쇠시킨다. 이상·감쇠기(20)의 이상기는, 집중 정수(lumped-parameter)의 이상기나 지연 선로(단순한 긴 배선) 등으로 구성가능하다. 또한, 이상·감쇠기(20)의 감쇠기에는, 단순한 직렬 저항이나 π형/T형의 저항 감쇠기가 적용가능하다. 이때, 왜곡 특성이 열화하는 안테나 끝의 부하 상태란, 예를 들면 도 23의 A점, B점에서 나타낸 상태이다.

검출회로(10)의 동작에 대해 설명한다. 안테나(28) 끝에서 반사가 존재하는 경우, 반사 전력 Pr는 아이솔레이션 단자(17)(#C2)에서 출력된다. 한편, 반사 전력 Pr의 기초가 된 송신 신호는 결합 단자(15)(#C1)로부터 출력된다. 결합 단자(15)와 아이솔레이션 단자(17)의 방향성은 대략 10-2dB을 가정한다. 아이솔레이션 단자(17)에서 출력된 반사 전력 Pr는 차동 증폭기(22)에 입력된다. 한편, 결합 단자(15)에서 출력된 송신 신호는 이상·감쇠기(20)에서 이상·감쇠된 후 차동 증폭기(22)에 입력된다.

양 단자의 신호가, 그것들의 차분을 출력하는 수단인 차동 증폭기(22)에 입력되면, 그것의 진폭이 같고, 위상차가 180°일 때, 최대의 전압 진폭이 출력된다. 차동 증폭기(22)의 출력은 결합 용량 Cc1을 거쳐 검파회로(24)에 입력된다. 검파회로(24)에서는 RF 신호가 DC 신호로 변환된다. 그리고, 검파회로(24)의 출력이 어떤 특정한 참조 전압 레벨 Vref를 초과하면, 비교회로(26)에서, 정상, 역상 신호 Vo1, Vo2가 출력된다.

이와 같이, 본 실시예의 검출회로(10)를 사용함으로써, 가장 왜곡 특성이 나빠지는 특정한 반사 진폭 위상을 검출할 수 있다. 그리고, 비교회로(26)의 출력을 사용하면, 왜곡 특성의 열화를 억제하도록 전력 증폭기의 부하 임피던스를 변화시킬 수 있다. 그 결과, 통상의 전력 증폭기의 경우에도 부하 변동시의 왜곡 특성의 열화를 억제할 수 있다. 따라서, 저렴하게 왜곡 특성의 열화를 억제할 수 있다. 또한, 본 발명의 취지에서 벗어나지만, 예를 들면, 밸런스형 전력 증폭기와 본 실시예의 검출회로를 병용한 경우에는, 밸런스형 전력 증폭기의 부하 변동시의 왜곡 특성의 열화 억제 효과를 한층 더 높일 수 있다.

본 실시예의 검출회로(10)는 구성도 원리도 매우 간단하다. 그 때문에, 전력 증폭기에서 종종 사용되는 GaAs-HBT나 GaAs-BiFET 프로세스(n채널 FET나 npn-Tr 밖에 없는 프로세스)로도 제조가능하다. 따라서, 검출회로(10)를 전력 증폭기에 용이하게 내장할 수 있다.

본 실시예에서는, 이상·감쇠기(20)는, 이상량, 감쇠량이 고정인 것을 전제로 했지만 이것에 한정되지 않는다. 예를 들면 이상·감쇠기(20)의 이상기는 도 6에 나타낸 구성이어도 된다. 도 6에 있어서 화살표의 앞에 기재되는 회로는 가변용량 커패시터의 구성예이다. 도 6에 나타낸 이상기는 가변 저항 R1, 인덕터 L1, L2, 가변 용량 C1, C2을 구비한다. 그리고 화살로 기재된 것 같이 가변 용량 C1, C2은, 고정 용량 C1a, C1b, 저항 R1a, 다이오드 D1으로 구성된다. 제어 전압 Vc을 0V로부터 정전압으로 함으로써, D1의 역방향 용량이 변화하여, 가변 용량을 실현된다. 가변 저항 R1의 회로 구성은 예를 들면 후술하는 도 16 파선 내의 FET, F1과 저항 R1a, R2a 및 제어 전압 Vc이다. 이와 같이, 이상·감쇠기(20)의 이상량, 감쇠기의 감쇠량을 가변화함으로써, 반사 진폭·위상의 검출을 가변화할 수 있다. 따라서, 전력 증폭기의 프린트 기판에의 실장후에도 검출 위상·진폭을 조정할 수 있다.

GaAs계 소자로 본 실시예의 검출회로(10)를 실현할 때에는, 검파회로(24)가 급준한 DC 반전 특성을 갖는 것이 바람직하다. 도 3과 같은 비교적 급준하고 선형인 검파 특성(V/dB이 선형) 쪽이 도 5의 종래 검파회로의 경우보다, 비교회로(26)의 DC 이득이 낮아도 도 3과 같은 급준한 DC 반전 특성을 얻기 쉽다.

실시예 2

본 실시예의 검출회로는, 2개의 부하 상태(전력 증폭기의 왜곡 특성이 열화하는 것에 한정한다)의 반사 진폭·위상을 검출 가능하게 한 것이다. 본 실시예는 도 7 및 도 8을 참조하여 설명한다.

도 7은 본 실시예의 검출회로를 설명하는 회로도이다. 이상·감쇠기는 제1 이상·감쇠기(50)와 제2 이상·감쇠기(52)를 구비한다. 제1 이상·감쇠기(50)와 제2 이상·감쇠기(52)는 모두, 실시예 1의 이상·감쇠기(20)와 같이 결합 단자(15)의 전력을 이상·감쇠하는 점에서 일치한다. 그렇지만, 제1 이상·감쇠기(50)는 예를 들면 도 23의 A점에서 나타낸 상태에 있어서 결합 단자(15)의 신호를, 아이솔레이션 단자(17)의 신호에 대해 180°의 위상차가 되도록 이상한다. 그리고, 제2 이상·감쇠기(52)는 예를 들면 도 23의 B점에서 나타낸 상태에 있어서 결합 단자(15)의 신호를, 아이솔레이션 단자(17)의 신호에 대해 180°의 위상차가 되도록 이상한다.

제1 이상·감쇠기(50)의 출력과 아이솔레이션 단자(17)의 신호는 제1 차동 증폭기(54)에 입력된다. 제2 이상·감쇠기(52)의 출력과 아이솔레이션 단자(17)의 신호는 제2 차동 증폭기(56)에 입력된다. 그리고, 제1 차동 증폭기(54)의 출력과 제2 차동 증폭기(56)의 출력은 각각 용량 Cc1, Cc2을 거쳐 검파회로(24)에 입력한다. 검파회로(24)와 그것의 후단의 비교회로(26)의 구성, 동작은 실시예 1에서 서술한 것과 같다.

이와 같이 본 실시예의 검출회로는 이상·감쇠기를 2계통 구비하고, 각각에 대응한 차동 증폭기를 구비한다. 그리고, A점의 부하 상태의 경우에는 제1 이상·감쇠기(50)의 이상, 감쇠에 의해 왜곡 특성의 열화가 검출 가능해진다. 더구나, B점의 부하 상태의 경우에는 제2 이상·감쇠기(52)의 이상, 감쇠에 의해 왜곡 특성의 열화가 검출 가능해진다. 따라서, 본 실시예의 검출회로에 따르면, 2개의 왜곡 특성을 열화시키는 부하 상태의 반사 진폭·위상을 검출할 수 있다. 따라서, 왜곡 특성의 열화의 억제 기능을 높일 수 있다.

더구나, 차동 증폭기 54와 차동 증폭기 56의 출력은 각각 용량 Cc1, 용량 Cc2를 거쳐 검파회로(24)에 와이어드(wired)-OR로 접속되어 있다. 따라서, 검파회로를 2계통 형성하지 않아, 구성의 간편화·회로의 소형화가 가능하다. 또한, 이 와이어드-OR에 의해, A점, B점 근방 이외에서는, 검파회로에의 입력 전력은 상쇄되므로 검출 특성이 급준해진다. 그 밖의 효과는, 실시예 1과 같다.

본 실시예에서는 검파회로(24) 및 비교회로(26)를 1개로 했지만, 본 발명은 이것에 한정되지 않는다. 도 8 에 기재된 것과 같이 2계통의 이상·감쇠기 및 차동 증폭기에 대응한 검파회로 180, 182 및 비교회로 184, 186을 구비해도 된다.

실시예 3

본 실시예의 검출회로는, 신호의 다이나믹 레인지를 확대하기 쉬운 검출회로에 관한 것이다. 본 실시예는 도 9, 10, 11을 참조하여 설명한다.

도 9는 본 실시예의 검출회로를 설명하는 회로도다. 실시예 1과의 차이점은, 차동 증폭기 대신에 밸룬(70)(평형-불평형 변환기) 및 병렬 커패시터 Cr1 및 단상 증폭기(72)를 사용하고 있는 점이다. 이와 같은 구성에 의해 신호의 다이나믹 레인지를 확대하기 쉬워진다. 왜냐하면, 밸룬(70)을 사용함으로써 차동 증폭기의 입력 포화에 의한 폐해를 완화할 수 있기 때문이다. 단상 증폭기(72)는 검파회로(24)에의 입력 전력 레벨을 고려하여, 필요에 따라 설치한다. 밸룬(70)은, 결합 단자(15)(#C1)와 아이솔레이션 단자(17)(#C2)의 아이솔레이션을 열화시킨다. 이것을 방지하기 위해 용량 Cr1을 장하(裝荷)하여, 소망 신호 대역에서 밸룬(70)의 #C1-#C2 사이의 임피던스를 고임피던스로 한다. 이에 따라, 밸룬(70)의 사용에 의한 결합 선로(14)의 동작에의 영향을 회피할 수 있다. 그 밖의 검출 동작 및 효과는, 실시예 1과 같다.

도 10은 본 실시예의 검출회로의 변형예를 설명하는 도면이다. 도 9의 구성과의 차이는, 중심점 탭을 갖는 구성의 밸룬(80)을 설치하고, 용량 Cr1, Cr2을 가변 용량화하고 있는 것이다. 중심점 탭을 설치함으로써 밸룬에 접지전위가 가능하므로, 예를 들면 도 6 중 화살표 앞에 있는 가변용량을 설치하기 쉬워진다.

도 10에 있어서의 Cr1, Cr2의 가변화와, 이상·감쇠기의 용량 가변화를 병용함으로써, 밸룬을 사용한 검출회로의 검출 주파수 범위를 광대역화할 수 있다. 그 밖의 검출 동작 및 효과는, 실시예 1과 같다.

도 11은 본 실시예의 검출회로의 변형예를 설명하는 도면이다. 도 9의 구성과의 차이는, 이상·감쇠기를 2계통 구비하는 점 및 2중 밸룬을 구비하는 점이다. 상세하게는, 제1 이상·감쇠기(94)와 제2이상·감쇠기(96)를 구비하고, 각각의 출력은 2중 밸룬(90)에 출력된다. 이상·감쇠기를 2계통 설치하는 것은, 실시예 2에서 서술한 것 같이 A점, B점 각각에 있어서의 왜곡 특성의 열화 검출을 가능하게 하기 위해서이다. 따라서, 제1 이상·감쇠기(94)와 제2이상·감쇠기(96)는 다른 왜곡 특성을 검출할 수 있도록 이상과 진폭이 조정된다.

검파회로(24)는, 단상 증폭기(92)를 거쳐 2중 밸룬(90)과 접속되어 있어, 검파회로를 2계통 설치하는 것을 회피할 수 있다. 따라서, 구성의 간편화 및 회로의 소형화가 가능하다. 또한, 이에 따라 A점, B점 근방 이외에서는, 검파회로(24)에의 입력 전력은 상쇄되므로, 검출 특성이 급준해진다. 그 밖의 효과에 대하여는, 실시예 1과 같다.

실시예 4

본 실시예의 검출회로는, 복수의 결합 선로로부터 신호를 취득하는 검출회로에 관한 것이다. 본 실시예는 도 12를 참조하여 설명한다.

도 12는 본 실시예의 검출회로를 설명하는 회로도다. 도 12의 검출회로는 실시예 2의 구성과 유사하지만, 2개의 결합 선로의 신호를 사용하고 있다는 점이 상위하다. 더욱 상세하게는, 제1 결합 선로(100)의 결합 단자(101)의 신호는 제1 이상·감쇠기(104)에서 이상, 감쇠되어 제1 차동 증폭기(108)에의 입력으로 된다. 또한, 제1결합 선로의 아이솔레이션 단자(103)의 신호도 제1 차동 증폭기(108)에의 입력으로 된다. 한편, 제2 결합 선로(102)의 결합 단자(105)의 신호는 제2 이상·감쇠기(106)에서 이상, 감쇠되어 제2 차동 증폭기 110에의 입력이 된다. 또한, 제2결합 선로(102)의 아이솔레이션 단자(107)의 신호도 제2 차동 증폭기(110)에의 입력으로 된다.

이와 같이 구성하면, 제1이상·감쇠기(104)와 제2이상·감쇠기(106)를 개별적으로 설계할 수 있기 때문에, 설계가 용이해진다. 즉, 1개의 결합 선로에 2계통의 이상·감쇠기를 설치하면 설계가 복잡화하지만, 본 실시예의 검출회로는 그것을 회피할 수 있다. 그 밖의 효과에 대해서는 실시예 2와 같다.

실시예 5

본 실시예의 검출회로는, 결합 선로의 전환 기능을 갖는 검출회로에 관한 것이다. 본 실시예는 도 13, 도 14를 참조하여 설명한다.

도 13은 본 실시예의 검출회로를 설명하는 회로도다. 도 13의 검출회로는 실시예 2의 구성과 유사하지만, 결합 선로의 전기 길이(electrical length)의 전환을 행하는 점이 상위하다. 도 13에 기재되는 것 같이, 결합 선로는 제1 결합 선로(120)와 제2 결합 선로(122)를 구비한다.

제1 결합 선로(120)의 양단에 결합 단자(121)(#C1)와 제1 아이솔레이션 단자(123)(#C2')이 배치된다. 제1 아이솔레이션 단자(123)는 제1 스위치(128)(Fa)을 거쳐 제1 이상·감쇠기(54) 및 제2 이상·감쇠기(56)에 접속된다. 한편, 제1 결합 선로(120)와 제2 결합 선로(122)를 1개의 결합 선로로 보았을 때의 아이솔레이션 단자는 제2 아이솔레이션 단자(125)(#C2)이다. 제2 아이솔레이션 단자(125)는 제2 스위치(130)(Fb)을 거쳐 제1 이상·감쇠기(54) 및 제2 이상·감쇠기(56)와 접속된다. 이와 같이 제1 스위치(128)와 제2 스위치(130)를 구비하여, 결합 선로의 전기 길이를 전환가능한 것이 본 실시예의 검출회로의 특징이다.

즉, 제1 스위치(128)를 온 상태, 제2 스위치(130)를 오프 상태로 했을 때에는 제1 결합 선로(120)를 이용한 검출회로가 형성된다. 한편, 제 1 스위치(128)를 오프 상태, 제2 스위치(130)를 온 상태로 했을 때에는 제1 결합 선로(120) 및 제2 결합 선로(122)를 이용한 검출회로가 형성된다. 따라서, 이상·감쇠기를 가변화해 둠으로써, 방향성 결합기의 결합량을 거의 일정하게 유지이면서, 다른 2개의 주파수에서 동작가능한 검출회로를 실현할 수 있다. 또한, 결합량이 2개의 대역에서 거의 같은 정도이면, 감쇠기의 특성은 거의 일정한 채 이상량의 변화만으로 2개의 주파수대의 동작이 가능해진다. 그 결과, 감쇠기의 조정이 불필요하게 되어, 회로를 간소화(소형화)할 수 있다. 그 밖의 효과에 대해서는, 실시예 2와 같다.

도 14는 본 실시예의 검출회로의 변형예를 설명하는 도면이다. 도 14의 검출회로는 기능적으로는 도 13의 검출회로와 동등하지만, 다른 2개의 결합 선로를 이용하는 점이 도 13의 경우와 상위하다. 도 14에 기재된 것과 같이 제1 결합 선로(150)의 결합 단자(151)(#C1)는 제1 스위치(154)를 거쳐 제1 이상·감쇠기(50), 제2 이상·감쇠기(52)와 접속된다. 제1 결합 선로(150)의 아이솔레이션 단자(153)(#C2)는 제3 스위치(158)를 거쳐 제1 차동 증폭기(54), 제2 차동 증폭기(56)와 접속된다. 한편, 제2결합 선로(152)의 결합 단자(155)(#C3)는 제2 스위치(156)를 거쳐 제1 이상·감쇠기(50), 제2 이상·감쇠기(52)와 접속된다. 제2결합 선로(152)의 아이솔레이션 단자(157)(#C4)는 제4 스위치(160)를 거쳐 제1 차동 증폭기(54), 제2 차동 증폭기(56)와 접속된다.

이와 같은 구성에서도, 결합량이 2개의 대역에서 거의 같은 정도이면, 감쇠기의 특성은 거의 일정한 채 이상량의 변화만으로 2개의 주파수대의 동작이 가능해진다. 그 결과, 감쇠기의 조정이 불필요하게 되어, 회로를 간소화(소형화)할 수 있다.

실시예 6

본 실시예의 반도체장치는, 휴대 단말 등의 송신 프론트엔드부에 상기한 검출회로를 탑재한 것이다. 즉, 상기한 검출회로를 전력 증폭기의 부하 제어에 적용한 것이다. 본 실시예는 도 15, 도 16을 참조하여 설명한다.

도 15는 본 실시예의 반도체장치의 회로도다. 본 실시예의 반도체장치는 전력 증폭기(202)를 구비한다. 전력 증폭기(202)는 밸런스형 전력 증폭기는 아니다. 전력 증폭기(202)의 후단에는 출력 정합회로(200)를 구비한다. 출력 정합회로(200)의 상세한 구성은 도 16에 기재되어 있다. 출력 정합회로(200)의 후단에는 방향성 결합기(19)를 구비한다. 방향성 결합기(19)의 후단에는 안테나(28)를 구비한다.

더구나, 도 15에 있어서 파선으로 둘러싸인 검출회로(10)가 결합 선로(14)에 접속된다. 검출회로(10)의 Vo1은 출력 정합회로(200)의 Vc과 접속되어 있다. 여기에서, 도 16에 기재되어 있는 같이 출력 정합회로(200)의 Vc은, 가변용량(300)을 제어하는 스위치 F1의 게이트와 접속되어 있다. 그리고, Vo1이 도 4에 기재하는 것 같이 High로 되었을 때에는 가변용량(300)의 용량이 증대한다.

여기에서, 부하선에 대해 도 17을 참조하여 설명한다. A점에 해당하는 상태에서는 부하선은, 50Ω시의 부하선 (X)에 대하여, 왜곡 특성이 열화하여 부하선 (Y)와 같이 되고 있다. 그런데, 본 실시예의 구성에 따르면, A점에 해당하는 상태에서는 Vo1이 HIgh로 되어, 출력 정합회로(200)의 가변용량(300)의 용량이 증대한다. 그 때문에, 이 부하선은 도 17에 있어서의 부하선 (Y)와 같이 되지 않고 부하선 (X)을 유지할 수 있다. 따라서, A점에 있어서의 왜곡 특성의 열화를 회피할 수 있다. 본 실시예에서는 이와 같이, 비교회로(26)의 출력을 사용하여 전력 증폭기의 부하 임피던스를 변화시킨다. 그 결과, 통상의 전력 증폭기를 사용한 경우에도 부하 변동시의 왜곡 특성 열화를 억제할 수 있다.

이와 같이, 본 실시예의 반도체장치는 검출회로의 비교회로의 출력에 의해 왜곡 특성 열화를 억제하도록 전력 증폭기의 부하 임피던스를 변화시킨다. 본 실시예에서는 검출회로로서 실시예 1에서 설명한 검출회로(10)를 사용했지만, 검출회로(10) 대신에 지금까지의 실시예에서 설명한 모든 검출회로가 이용가능하다. 그 경우 전술한 각 효과를 얻을 수 있다.

도 18, 도 19, 도 20을 참조하여 그와 같은 변형예에 대해 설명한다. 도 18에 기재된 반도체장치는 검출회로로서 도 7에 기재된 검출회로를 사용한 것이다. 도 7에 기재된 검출회로는 왜곡 특성을 열화시키는 부하 상태를 2점(A점, B점) 검출하는 것이다.

도 18에 기재된 반도체장치는 입력 정합회로(402)에 접속된 밸런스형 전력 증폭기 404, 406을 구비한다. 밸런스형 전력 증폭기 404, 406의 후단에는 출력 정합회로(400)가 접속된다. 출력 정합회로(400)의 상세한 구성은 도 19에 기재되어 있다. 출력 정합회로(400)의 후단에는 방향성 결합기(19)를 구비한다. 방향성 결합기(19)의 후단에는 안테나(28)를 구비한다.

더구나, 도 18에 있어서 파선으로 둘러싸인 검출회로가 결합 선로(14)에 접속된다. 검출회로의 Vo1, Vo2은 출력 정합회로(400)의 Vc1, Vc2과 각각 접속되어 있다. 여기에서, 도 19에 기재되는 것 같이 출력 정합회로(400)의 Vc1은, 가변용량 C1을 제어하는 스위치의 게이트와 접속되어 있다. 또한, 출력 정합회로(400)의 Vc2은, 가변용량 C4을 제어하는 스위치의 게이트와 접속되어 있다. 도 19에서 가변용량 C1, C4은 간략화하여 기재되어 있지만, 이것들은 전술한 가변용량(300)과 같은 구성이다. 그리고, Vo1이 도 4에 기재된 것과 같이 High로 되었을 때에는 가변용량 C1의 용량이 증대하고, Vo2이 High로 되었을 때에는 가변용량 C4의 용량이 증대한다.

여기에서, 부하선에 대해 도 20을 참조하여 설명한다. A점 및 B점에 해당하는 상태에서는 부하선은, 50Ω일 때의 부하선 (X)에 대하여, 한쪽의 전력 증폭기가 부하선 (Y), 다른 쪽의 전력 증폭기가 부하선 (Z)가 된다. 그런데, 도 18, 도 19에 기재된 반도체장치에 따르면 출력 정합회로(400)의 정수 C1, C4을 부하선(Y) 쪽은 크고, 부하선(Z) 쪽은 작게 할 수 있다. 이것은, Vc1 또는 Vc2가 상보적으로 High 또는 Low로 되기 때문에 실현가능한 것이다. 그 결과, A점 및 B점의 왜곡 특성을 개선할 수 있어, 밸런스형 전력 증폭기의 부하 변동 특성을 한층 더 개선할 수 있다.

이상에서 설명한 것과 같이, 본 발명에 따른 부하 변동시의 반사 진폭 위상을 검출하는 검출회로는, 방향성 결합기의 결합 선로의 신호 위상 진폭을 조정하는 이상·감쇠기를 구비한다. 또한, RF 신호 전력 레벨을 검출하는 검파회로, 레벨을 판정하는 비교회로를 구비한다. 또한, 검출회로의 신호를 이용하는 반도체장치는, 전력 증폭기의 부하 변동시의 왜곡 특성 열화를 억제하도록 전력 증폭기의 부하 임피던스를 변화시키는 수단을 구비한다.

이 회로 구성에 의해, 본 발명에 따른 검출회로는, 부하 변동시에 왜곡 특성이 최악의 값으로 되는 부하의 반사 진폭·위상을 검출할 수 있다. 또한, 검출하여 판정한 신호를 사용하여, 전력 증폭기의 부하 임피던스를 변화시킬 수 있다. 그 결과, 통상의 전력 증폭기를 사용한 경우에도 부하 변동시의 왜곡 특성의 열화를 억제할 수 있다. 즉, 왜곡 특성이 열화하는 특정한 부하 상태에 있어서 효율적으로 왜곡 특성 열화의 억제를 행할 수 있다. 더구나, 본 발명의 검출회로를 밸런스 전력 증폭기에 적용한 경우, 밸런스 전력 증폭기의 부하 변동시의 왜곡 특성의 열화 억제 효과를 한층 더 높일 수 있다. 그리고, 본 발명에 따른 회로는, 원리가 간단하기 때문에, 전력 증폭기에서 종종 사용되는 GaAs-HBT나 GaAs-BiFET 프로세스(n채널 FET나 npn-Tr 밖에 없는 프로세스)로도 실현가능하기 때문에, 전력 증폭기에 용이하게 내장할 수 있다.

10 검출회로, 12 주 선로, 14 결합 선로, 15 결합 단자, 17 아이솔레이션 단자, 19 방향성 결합기, 20 이상·감쇠기, 22 차동 증폭기, 24 검파회로, 26 비교회로, 28 안테나, 70 밸룬, 200 출력 정합회로, 202 전력 증폭기

Claims

전력 증폭기와 안테나 사이에 배치된 방향성 결합기의 결합 선로 양단의 신호를 사용하여, 상기 전력 증폭기의 왜곡 특성 열화를 검출하는 회로에 있어서,
상기 결합 선로의 결합 단자의 신호를 이상 및 감쇠하는 이상·감쇠기와,
상기 이상·감쇠기로부터의 출력 신호와, 상기 결합 선로의 아이솔레이션 단자의 신호의 차분을 출력하는 수단과,
상기 차분을 DC 신호로 변환하는 검파회로와,
상기 DC 신호의 전압 레벨이 소정값보다도 높은지를 판정하는 비교회로를 구비하고,
상기 이상·감쇠기는, 상기 전력 증폭기의 왜곡 특성이 열화하는 상기 안테나 끝의 부하 상태에 있어서, 상기 이상·감쇠기가 출력하는 신호의 위상이 상기 아이솔레이션 단자의 신호의 위상과 180°의 위상차로 되도록 상기 결합 단자의 신호를 이상하는 것을 특징으로 하는 검출회로.
제 1항에 있어서,
상기 차분을 출력하는 수단은 차동 증폭기인 것을 특징으로 하는 검출회로.
제 1항에 있어서,
상기 이상·감쇠기는 이상량 가변이고, 감쇠량 가변인 것을 특징으로 하는 검출회로.
제 1항에 있어서,
상기 이상·감쇠기는, 제1 이상·감쇠기, 제2 이상·감쇠기를 구비하고,
상기 차분을 출력하는 수단은, 제1 차분 출력 수단과 제2 차분 출력 수단을 구비하고,
상기 제1 이상·감쇠기의 출력 신호는 상기 제1 차분 출력 수단에 입력되고,
상기 제2 이상·감쇠기의 출력 신호는 상기 제2 차분 출력 수단에 입력되고,
상기 제1 이상·감쇠기가 상기 아이솔레이션 단자의 신호와 180°의 위상차로 되도록 이상하는 신호는, 상기 제2 이상·감쇠기가 상기 아이솔레이션 단자의 신호와 180°의 위상차로 되도록 이상하는 신호와 다른 것을 특징으로 하는 검출회로.
제 1항에 있어서,
상기 차분을 출력하는 수단은 밸룬인 것을 특징으로 하는 검출회로.
제 1항에 있어서,
상기 차분을 출력하는 수단은 밸룬 및 상기 밸룬의 후단에 접속된 단상 증폭기인 것을 특징으로 하는 검출회로.
제 5항에 있어서,
상기 밸룬은 상기 이상·감쇠기측의 중심점에서 접지되고,
상기 밸룬의 상기 이상·감쇠기측에는 가변용량이 병렬접속된 것을 특징으로 하는 검출회로.
제 4항에 있어서,
상기 제1 차분 출력 수단과 상기 제2 차분 출력 수단은 2중 밸룬인 것을 특징으로 하는 검출회로.
제 4항에 있어서,
상기 결합 선로는 제1 결합 선로와 제2 결합 선로를 구비하고,
상기 제1 이상·감쇠기는 상기 제1 결합 선로의 결합 단자와 접속되고,
상기 제2 이상·감쇠기는 상기 제2 결합 선로의 결합 단자와 접속되고,
상기 제1 차분 출력 수단과 상기 제1 결합 선로의 아이솔레이션 단자가 접속되고,
상기 제2 차분 출력 수단과 상기 제2 결합 단자의 아이솔레이션 단자가 접속된 것을 특징으로 하는 검출회로.
제 4항에 있어서,
상기 아이솔레이션 단자는, 상기 결합 선로의 중간에 접속된 제1 아이솔레이션 단자와, 상기 결합 선로의 단부에 접속된 제2 아이솔레이션 단자를 갖고,
상기 제1 아이솔레이션 단자에는 제1 스위치를 거쳐 상기 제1 차분 출력 수단 및 상기 제2 차분 출력 수단이 접속되고,
상기 제2 아이솔레이션 단자에는 제2 스위치를 거쳐 상기 제1 차분 출력 수단 및 상기 제2 차분 출력 수단이 접속된 것을 특징으로 하는 검출회로.
전력 증폭기와 안테나 사이에 배치된 방향성 결합기의 결합 선로 양단의 신호를 사용하여, 상기 전력 증폭기의 왜곡 특성 열화를 검출하는 회로로서, 상기 결합 선로의 결합 단자의 신호를 이상 및 감쇠하는 이상·감쇠기와, 상기 이상·감쇠기로부터의 출력 신호와, 상기 결합 선로의 아이솔레이션 단자의 신호의 차분을 출력하는 수단과, 상기 차분을 DC 신호로 변환하는 검파회로와, 상기 DC 신호의 전압 레벨이 소정값보다도 높은 경우에 출력을 행하는 비교회로를 구비하고, 상기 이상·감쇠기는, 상기 전력 증폭기의 왜곡 특성이 열화하는 상기 안테나 끝의 부하 상태에 있어서, 상기 이상·감쇠기가 출력하는 신호의 위상이 상기 아이솔레이션 단자의 신호의 위상과 180°의 위상차로 되도록 상기 결합 단자의 신호를 이상하는 것을 특징으로 하는 검출회로와,
상기 비교 수단의 출력에 의해 상기 왜곡 특성 열화를 억제하도록 상기 전력 증폭기의 부하 임피던스를 변화시키는 수단을 구비한 것을 특징으로 하는 반도체장치.