KR20110085726A

KR20110085726A - Semiconductor light emitting device and manufacturing method of the same

Info

Publication number: KR20110085726A
Application number: KR1020100005659A
Authority: KR
Inventors: 이상범; 김유승; 성연준; 최번재
Original assignee: 삼성엘이디 주식회사
Priority date: 2010-01-21
Filing date: 2010-01-21
Publication date: 2011-07-27

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to optimize the arrangement structure of electrodes, thereby enhancing electrical features and external light extraction efficiency. CONSTITUTION: A first conductive contact layer(104) is formed on a conductive substrate(107). A light emitting structure is formed on the first conductive contact layer. The light emitting structure comprises a first conductive semiconductor layer(103), an active layer(102), and a second conductive semiconductor layer(101). An insulator(106) is interposed between a first conductive contact layer and a conductive substrate. The conductive substrate supports the light emitting structure.

Description

반도체 발광소자 및 이를 제조하는 방법 {Semiconductor Light Emitting Device and Manufacturing Method of The Same}Semiconductor Light Emitting Device and Manufacturing Method of the Same

본 발명은 반도체 발광소자 및 이를 제조하는 방법에 관한 것으로서, 특히, 전기적 특성과 외부 광 추출효율이 향상된 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device having improved electrical characteristics and external light extraction efficiency.

반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
A semiconductor light emitting device is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at junctions of p and n type semiconductors when a current is applied. Such semiconductor light emitting devices have a number of advantages, such as long lifespan, low power supply, excellent initial driving characteristics, high vibration resistance, etc., compared to filament based light emitting devices. In particular, in recent years, group III nitride semiconductors capable of emitting light in a blue series short wavelength region have been in the spotlight.

이러한 III족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 단결정은 사파이어 또는 SiC 기판과 같이 특정의 성장용 기판 상에서 형성된다. 하지만, 사파이어와 같이 절연성 기판을 사용하는 경우에는 전극의 배열에 큰 제약을 받게 된다. 즉, 종래의 질화물 반도체 발광소자는 전극이 수평방향으로 배열되는 것이 일반적이므로, 전류흐름이 협소 해지게 된다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 동작 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더불어 정전기 방전(Electrostatic discharge)에 취약해지는 문제가 있다. 이러한 문제를 해결하기 위해서, 수직 전극 구조를 갖는 반도체 발광소자가 연구되고 있다.
The nitride single crystal constituting the light emitting device using the group III nitride semiconductor is formed on a specific growth substrate, such as a sapphire or SiC substrate. However, in the case of using an insulating substrate such as sapphire, the arrangement of electrodes is greatly limited. That is, in the conventional nitride semiconductor light emitting device, since the electrodes are generally arranged in the horizontal direction, the current flow becomes narrow. Due to such a narrow current flow, the operating voltage (Vf) of the light emitting device is increased, the current efficiency is lowered, and at the same time, there is a problem of being vulnerable to electrostatic discharge. In order to solve this problem, a semiconductor light emitting device having a vertical electrode structure has been studied.

일반적으로, 수직 전극 구조 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층으로 이루어진 발광구조물의 상면 및 하면에 서로 다른 극성의 전극을 형성한 구조로서, 수평 전극 구조에 비하여 정전기 방전에 강한 장점이 있다. 그러나, 수직 전극 구조에서도 충분한 전류 분산 효과를 얻기 위해서는 전극을 대면적으로 형성할 필요가 있으며, 전극의 면적이 커질수록 발광구조물에서 방출되는 빛의 추출 효율이 저하되는 문제가 있다.In general, the vertical electrode structure semiconductor light emitting device is a structure in which electrodes of different polarities are formed on the upper and lower surfaces of a light emitting structure consisting of an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and are more resistant to electrostatic discharge than a horizontal electrode structure. There is an advantage. However, even in the vertical electrode structure, in order to obtain a sufficient current dispersion effect, it is necessary to form the electrode in a large area, and as the area of the electrode increases, the extraction efficiency of light emitted from the light emitting structure is lowered.

본 발명의 일 목적은 전류 분산 효과와 광 추출 효율이 향상되도록 전극의 배치가 최적화된 구조를 갖는 반도체 발광소자를 제공하는 것에 있다.An object of the present invention is to provide a semiconductor light emitting device having a structure in which the arrangement of the electrode is optimized to improve the current dispersion effect and light extraction efficiency.

또한, 본 발명의 다른 목적은 상기와 같은 구조의 반도체 발광소자를 효율적으로 제조하는 공정을 제공하는 것에 있다.Another object of the present invention is to provide a process for efficiently manufacturing a semiconductor light emitting device having the above structure.

상기한 목적을 달성하기 위해서, 본 발명의 일 측면은,In order to achieve the above object, one aspect of the present invention,

도전성 기판과, 상기 도전성 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물과, 상기 도전성 기판과 상기 제1 도전형 반도체층 사이에 배치된 제1 도전형 컨택층 및 상기 도전성 기판으로부터 연장되어 형성되며, 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속되되, 원의 형상을 이루도록 배열된 복수의 도전성 비아를 포함하는 반도체 발광소자를 제공한다.
A light emitting structure on the conductive substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; and an agent disposed between the conductive substrate and the first conductive semiconductor layer. A first conductive type contact layer and an extension from the conductive substrate, and are connected to the second conductive type semiconductor layer through the first conductive type contact layer, the first conductive type semiconductor layer, and the active layer to form a circle shape. Provided is a semiconductor light emitting device comprising a plurality of conductive vias arranged.

본 발명의 다른 측면은,Another aspect of the invention,

도전성 기판과, 상기 도전성 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물과, 상기 제1 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속되되 원의 형상을 이루도록 배열된 복수의 도전성 비아 및 상기 도전성 비아로부터 연장되어 형성된 제2 도전형 전극을 포함하는 반도체 발광소자를 제공한다.
A light emitting structure including a conductive substrate, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially formed on the conductive substrate; and the second conductive layer penetrating through the first conductive semiconductor layer and the active layer. The present invention provides a semiconductor light emitting device including a plurality of conductive vias connected to a semiconductor semiconductor layer and arranged to form a circle, and a second conductive electrode extending from the conductive vias.

본 발명의 일 실시 예에서, 상기 도전성 기판을 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함할 수 있다.In one embodiment of the present invention, the conductive substrate may further include an insulator for electrically separating the first conductive type contact layer, the first conductive type semiconductor layer and the active layer.

본 발명의 일 실시 예에서, 상기 제2 도전형 전극을 상기 도전성 기판, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함할 수 있다.In one embodiment of the present invention, the second conductive electrode may further include an insulator for electrically separating the conductive substrate, the first conductive semiconductor layer and the active layer.

이 경우, 상기 제1 도전형 반도체층과 상기 도전성 기판 사이에 형성되며, 상기 절연체에 의하여 상기 제2 도전형 전극과 전기적으로 분리된 제1 도전형 컨택층을 더 포함할 수 있다.In this case, the semiconductor device may further include a first conductive contact layer formed between the first conductive semiconductor layer and the conductive substrate and electrically separated from the second conductive electrode by the insulator.

본 발명의 일 실시 예에서, 상기 제1 도전형 컨택층은 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되며, 상기 발광구조물의 외부로 노출된 전기 연결부를 구비할 수 있다.In an embodiment of the present disclosure, the first conductivity type contact layer may be formed to be electrically connected to the first conductivity type semiconductor layer, and may include an electrical connection exposed to the outside of the light emitting structure.

이 경우, 상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 모서리에 대응하는 영역에 형성될 수 있다.In this case, the electrical connection part may be formed in an area corresponding to an edge of the light emitting structure when viewed from the top of the light emitting structure.

또한, 상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 중앙에 대응하는 영역에 형성될 수 있으며, 이 경우, 상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열되며, 상기 전기연결부는 상기 동심원의 중심에 해당하는 영역에 배치될 수 있다.In addition, the electrical connection portion may be formed in a region corresponding to the center of the light emitting structure when viewed from the top of the light emitting structure, in this case, the plurality of conductive vias are arranged to form two or more concentric circles, the electrical connection portion May be disposed in an area corresponding to the center of the concentric circle.

본 발명의 일 실시 예에서, 상기 제2 도전형 전극은 상기 발광구조물의 외부로 노출된 전기 연결부를 구비할 수 있다.In one embodiment of the present invention, the second conductivity type electrode may have an electrical connection exposed to the outside of the light emitting structure.

또한, 상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 중앙에 대응하는 영역에 형성될 수 있으며, 이 경우, 상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열되며, 상기 전기연결부는 상기 동심원의 중심에 해당하는 영역에 배치될 수 있다.
In addition, the electrical connection portion may be formed in a region corresponding to the center of the light emitting structure when viewed from the top of the light emitting structure, in this case, the plurality of conductive vias are arranged to form two or more concentric circles, the electrical connection portion May be disposed in an area corresponding to the center of the concentric circle.

본 발명의 일 실시 예에서, 상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열될 수 있다. In one embodiment of the present invention, the plurality of conductive vias may be arranged to form two or more concentric circles.

이 경우, 상기 동심원의 중심에는 상기 복수의 도전성 비아 중 하나가 배치될 수 있다.In this case, one of the plurality of conductive vias may be disposed at the center of the concentric circle.

또한, 상기 동심원은 서로 균일한 간격으로 배열될 수 있다.In addition, the concentric circles may be arranged at uniform intervals from each other.

본 발명의 일 실시 예에서, 상기 발광구조물의 측면에 형성된 패시베이션층을 더 포함할 수 있다.In one embodiment of the present invention, it may further include a passivation layer formed on the side of the light emitting structure.

이 경우, 상기 패시베이션층은 그 표면에 요철이 형성될 수 있다.In this case, the passivation layer may have irregularities formed on its surface.

또한, 상기 패시베이션층은 상기 발광구조물의 상면까지 형성될 수 있다.In addition, the passivation layer may be formed up to an upper surface of the light emitting structure.

또한, 상기 패시베이션층에서 상기 발광구조물의 상면에 형성된 부분은 언도프 반도체층일 수 있으며, 이 경우, 상기 언도프 반도체층은 그 표면에 요철이 형성될 수 있다.In addition, a portion of the passivation layer formed on the upper surface of the light emitting structure may be an undoped semiconductor layer, in which case, the undoped semiconductor layer may be formed with irregularities on the surface.

본 발명의 일 실시 예에서, 상기 도전성 비아는 상기 제2 도전형 반도체층과 그 내부에서 접속될 수 있다.In example embodiments, the conductive via may be connected to the second conductive semiconductor layer therein.

본 발명의 일 실시 예에서, 상기 제1 및 제2 도전형 반도체층은 각각 p형 및 n형 반도체층일 수 있다.
In one embodiment of the present invention, the first and second conductivity-type semiconductor layer may be a p-type and n-type semiconductor layer, respectively.

한편, 본 발명의 또 다른 측면은,On the other hand, another aspect of the present invention,

반도체 성장용 기판 상에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계와, 상기 발광구조물 상에 제1 도전형 컨택층을 형성하는 단계와, 상기 제1 도전형 컨택층 및 발광구조물에 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층을 관통하며, 상기 제1 도전형 반도체층이 노출되는 형상을 갖되, 원의 형상을 이루도록 배열된 복수의 홈을 형성하는 단계와, 상기 제1 도전형 컨택층의 상부 및 상기 홈의 측벽을 덮도록 절연체를 형성하는 단계와, 상기 홈 내부와 상기 절연체 상에 도전 물질을 형성하여 상기 제2 도전형 반도체층과 접속된 도전성 비아를 형성하는 단계와, 상기 도전성 비아와 접속되도록 상기 절연체 상에 도전성 기판을 형성하는 단계 및 상기 제2 도전형 반도체층이 외부로 노출되도록 상기 반도체 성장용 기판을 제거하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Forming a light emitting structure by sequentially growing a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a semiconductor growth substrate, and forming a first conductive contact layer on the light emitting structure; And penetrate the first conductive contact layer, the first conductive semiconductor layer, and the active layer to the first conductive contact layer and the light emitting structure, and expose the first conductive semiconductor layer, Forming a plurality of grooves arranged so as to form a plurality of grooves, forming an insulator to cover an upper portion of the first conductive type contact layer and sidewalls of the grooves, and forming a conductive material in the grooves and on the insulator Forming a conductive via connected to the second conductive semiconductor layer, forming a conductive substrate on the insulator so as to be connected to the conductive via, and the second conductive semiconductor layer is external Exposure to provide a semiconductor light-emitting device manufacturing method comprising the steps of removing the semiconductor growth substrate for.

본 발명의 또 다른 측면은,Another aspect of the invention,

반도체 성장용 기판 상에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계와, 상기 발광구조물에 상기 제1 도전형 반도체층 및 활성층을 관통하며 상기 제1 도전형 반도체층이 노출되는 형상을 갖되, 원의 형상을 이루도록 배열된 복수의 홈을 형성하는 단계와, 상기 제1 도전형 반도체층 상면 중 일부와 상기 홈의 측벽을 덮도록 제1 절연체를 형성하는 단계와, 상기 홈 내부와 상기 절연체 상에 도전 물질을 형성하여 상기 제2 도전형 반도체층과 접속된 도전성 비아를 구비하는 제2 도전형 전극을 형성하는 단계와, 상기 제2 도전형 전극을 덮도록 제2 절연체를 형성하는 단계와, 상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층과 전기적으로 연결되도록 도전성 기판을 형성하는 단계 및 상기 발광구조물 및 상기 제1 절연체를 일부 제거하여 상기 제2 도전형 전극을 노출시키는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Sequentially growing a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on the semiconductor growth substrate to form a light emitting structure, and penetrating the first conductive semiconductor layer and the active layer through the light emitting structure; Forming a plurality of grooves having a shape in which the first conductivity type semiconductor layer is exposed and arranged to form a circle, and covering a portion of an upper surface of the first conductivity type semiconductor layer and sidewalls of the grooves Forming an insulator, forming a conductive material in the groove and on the insulator to form a second conductive electrode having a conductive via connected to the second conductive semiconductor layer; Forming a second insulator to cover the type electrode, forming a conductive substrate on the first conductive semiconductor layer to be electrically connected to the first conductive semiconductor layer; And it provides the light-emitting structure and the semiconductor light-emitting device manufacturing method comprising the step of exposing the second conductivity type electrode by removing some of the first insulator.

본 발명의 일 실시 예에서, 상기 복수의 홈은 2개 이상의 동심원을 이루도록 배열될 수 있다.In one embodiment of the present invention, the plurality of grooves may be arranged to form two or more concentric circles.

본 발명의 일 실시 예에서, 상기 발광구조물을 일부 제거하여 상기 제1 도전형 컨택층을 노출시키는 단계를 더 포함할 수 있다.In an embodiment, the method may further include exposing the first conductive type contact layer by partially removing the light emitting structure.

본 발명의 일 실시 예에서, 상기 발광구조물 및 상기 제1 절연체를 일부 제거하여 상기 제2 도전형 전극을 노출시키는 단계를 더 포함할 수 있다.
In example embodiments, the method may further include exposing the second conductivity type electrode by partially removing the light emitting structure and the first insulator.

본 발명에 따른 반도체 발광소자의 경우, 전극의 배치 구조를 최적화함으로써 전류 분산 효과와 광 추출 효율이 향상될 수 있으며, 특히, 전극을 구성하는 요소인 도전성 비아를 동심원으로 배열함으로써 발광 면의 전체적으로 전류 밀도를 균일하게 할 수 있다.In the case of the semiconductor light emitting device according to the present invention, the current dispersing effect and the light extraction efficiency can be improved by optimizing the arrangement of the electrodes, and in particular, the electric current as a whole of the light emitting surface is arranged by concentrically arranging conductive vias, which constitute the electrode. Density can be made uniform.

또한, 본 발명에 따르면, 상기와 같은 구조의 반도체 발광소자를 효율적으로 제조하는 공정을 얻을 수 있다. In addition, according to the present invention, a process for efficiently manufacturing a semiconductor light emitting device having the above structure can be obtained.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 사시도이다.
도 2는 도 1을 기준으로 반도체 발광소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이며, 도 3은 도 1의 반도체 발광소자를 도 2의 AA` 라인으로 자른 개략적인 단면도이다.
도 4 및 도 5는 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 6은 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 8 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 16 내지 19는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.1 is a perspective view schematically showing a semiconductor light emitting device according to an embodiment of the present invention.
2 is a schematic plan view of the second conductive semiconductor layer of the semiconductor light emitting device viewed from above, and FIG. 3 is a schematic cross-sectional view of the semiconductor light emitting device of FIG. 1 taken along line AA ′ of FIG. 2.
4 and 5 are cross-sectional views schematically illustrating a semiconductor light emitting device according to an embodiment modified from the embodiment of FIG. 1.
6 is a schematic cross-sectional view of a semiconductor light emitting device according to another embodiment of the present invention.
7 is a schematic cross-sectional view of a semiconductor light emitting device according to still another embodiment of the present invention.
8 to 15 are cross-sectional views for each process for describing a method of manufacturing a semiconductor light emitting device according to one embodiment of the present invention.
16 to 19 are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 사시도이다. 또한, 도 2는 도 1을 기준으로 반도체 발광소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이며, 도 3은 도 1의 반도체 발광소자를 도 2의 AA` 라인으로 자른 개략적인 단면도이다. 도 1 내지 3을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 도전성 기판(107) 상에 제1 도전형 컨택층(104)이 형성되며, 제1 도전형 컨택층(104) 상에는 발광구조물, 즉, 제1 도전형 반도체층(103), 활성층(102) 및 제2 도전형 반도체층(101)을 구비하는 구조가 형성된다. 제1 도전형 컨택층(104)은 전기적으로 도전성 기판(107)과 분리되어 있으며, 이를 위하여 제1 도전형 컨택층(104)과 도전성 기판(107) 사이에는 절연체(106)가 개재될 수 있다.
1 is a perspective view schematically showing a semiconductor light emitting device according to an embodiment of the present invention. 2 is a schematic plan view of the second conductive semiconductor layer of the semiconductor light emitting device viewed from above, and FIG. 3 is a schematic cross-sectional view of the semiconductor light emitting device of FIG. 1 taken along line AA ′ of FIG. 2. to be. 1 to 3, in the semiconductor light emitting device 100 according to the present embodiment, a first conductive contact layer 104 is formed on a conductive substrate 107, and a first conductive contact layer 104 is formed on the conductive substrate 107. A light emitting structure, that is, a structure including the first conductive semiconductor layer 103, the active layer 102, and the second conductive semiconductor layer 101 is formed. The first conductive contact layer 104 is electrically separated from the conductive substrate 107, and an insulator 106 may be interposed between the first conductive contact layer 104 and the conductive substrate 107. .

본 실시 형태에서, 제1 및 제2 도전형 반도체층(103, 101)은 각각 p형 및 n형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 p형 및 n형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(103, 101)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 제1 및 제2 도전형 반도체층(103, 101) 사이에 형성되는 활성층(102)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
In the present embodiment, the first and second conductivity-type semiconductor layers 103 and 101 may be p-type and n-type semiconductor layers, respectively, and may be formed of a nitride semiconductor. Therefore, the present invention is not limited thereto, but in the present embodiment, the first and second conductivity types may be understood to mean p-type and n-type, respectively. The first and second conductivity type semiconductor layers 103 and 101 are Al _x In _y Ga _(1-xy) N composition formulas, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. ), For example, GaN, AlGaN, InGaN, and the like may correspond to this. The active layer 102 formed between the first and second conductivity type semiconductor layers 103 and 101 emits light having a predetermined energy by recombination of electrons and holes, and the quantum well layer and the quantum barrier layer alternate with each other. It may be made of a multi-quantum well (MQW) structure stacked. In the case of a multi-quantum well structure, for example, an InGaN / GaN structure may be used.

제1 도전형 컨택층(104)은 활성층(102)에서 방출된 빛을 반도체 발광소자(100)의 상부, 즉, 제2 도전형 반도체층(101) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(103)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 제1 도전형 컨택층(104)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 제1 도전형 컨택층(104)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 본 실시 형태에서 제1 도전형 컨택층(104)은 일부가 외부로 노출될 수 있으며, 도시된 것과 같이, 상기 노출 영역은 상기 발광구조물이 형성되지 않은 영역이 될 수 있다. 제1 도전형 컨택층(104)의 상기 노출 영역은 전기 신호를 인가하기 위한 전기연결부에 해당하며, 그 위에는 전극 패드(105)가 형성될 수 있다.
The first conductive contact layer 104 may function to reflect light emitted from the active layer 102 toward the upper portion of the semiconductor light emitting device 100, that is, the second conductive semiconductor layer 101. Furthermore, it is preferable to form an ohmic contact with the first conductivity type semiconductor layer 103. In consideration of this function, the first conductivity-type contact layer 104 may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or the like. In this case, although not shown in detail, the first conductivity type contact layer 104 may have a structure of two or more layers to improve reflection efficiency, and specific examples include Ni / Ag, Zn / Ag, Ni / Al, and Zn. / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned. In the present embodiment, a portion of the first conductivity type contact layer 104 may be exposed to the outside, and as shown, the exposed area may be a region where the light emitting structure is not formed. The exposed area of the first conductivity type contact layer 104 corresponds to an electrical connection part for applying an electrical signal, and an electrode pad 105 may be formed thereon.

도전성 기판(107)은 후술할 바와 같이, 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 하나 이상을 포함하는 물질, 예컨대, Si에 Al이 도핑된 형태의 물질로 이루어질 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(107)은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다. 본 실시 형태의 경우, 도전성 기판(107)은 제2 도전형 반도체층(101)과 전기적으로 연결되며, 이에 따라, 도전성 기판(107)을 통하여 제2 도전형 반도체층(101)에 전기 신호가 인가될 수 있다. 이를 위하여, 도 2 및 도 3에 도시된 것과 같이, 도전성 기판(107)으로부터 연장되어 제2 도전형 반도체층(101)과 접속된 도전성 비아(v)가 구비될 필요가 있다.
As described later, the conductive substrate 107 serves as a support for supporting the light emitting structure in a process such as laser lift-off, and at least one of Au, Ni, Al, Cu, W, Si, Se, and GaAs. It may be made of a material including a material doped with Al, for example, Si. In this case, depending on the selected material, the conductive substrate 107 may be formed by a method such as plating or bonding bonding. In the present embodiment, the conductive substrate 107 is electrically connected to the second conductive semiconductor layer 101, and thus, an electrical signal is transmitted to the second conductive semiconductor layer 101 through the conductive substrate 107. Can be applied. For this purpose, as illustrated in FIGS. 2 and 3, a conductive via v extending from the conductive substrate 107 and connected to the second conductive semiconductor layer 101 needs to be provided.

도전성 비아(v)는 제2 도전형 반도체층(101)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, 제2 도전형 반도체층(101)과의 접촉 면적 등이 적절히 조절될 수 있다. 본 실시 형태의 경우, 도전성 비아(v)는 제2 도전형 반도체층(101)과 그 내부에서 접속되어 있으나, 실시 형태에 따라, 도전성 비아(v)는 제2 도전형 반도체층(101)의 표면과 접속되도록 형성될 수도 있을 것이다. 도전성 비아(v)는 활성층(102), 제1 도전형 반도체층(103) 및 제1 도전형 컨택층(104)과는 전기적으로 분리될 필요가 있으므로, 도전성 비아(v)과 이들 사이에는 절연체(106)가 형성된다. 절연체(106)는 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO₂, SiO_xN_y, Si_xN_y 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다. 특히, 도 3에 도시된 것과 같이, 도전성 비아(v)를 원의 형상을 이루도록 배열함으로써 전류 분산 효과를 극대화할 수 있다. 이 경우, 복수의 도전성 비아(v)를 원의 형상을 이루도록 배열하는 것에는 다양한 형상이 존재할 수 있으나, 2개 이상의 동심원을 이루도록 배열할 경우에 칩의 중앙과 테두리 부분에서 전류 밀도의 차이를 최소화할 수 있다. 이는 도전성 비아(v)가 제2 도전형 반도체층(101) 내부에서 동심원을 이루며 규칙적으로 배열됨에 따라 전류 분산 효과가 극대화될 수 있기 때문이다. 이 경우, 동심원의 중심에는 도전성 비아(v) 중 하나가 배치될 수 있으며, 동심원 간의 간격은 균일한 것이 바람직하다. 한편, 전기적 특성의 향상과 더불어, 동심원 형상의 배열 구조를 사용할 경우, 광 추출 효율의 향상 효과도 기대할 수 있다.
The conductive vias v are connected to the second conductive semiconductor layer 101, and the number, shape, pitch, and contact area with the second conductive semiconductor layer 101 may be appropriately adjusted to reduce contact resistance. . In the case of the present embodiment, the conductive via v is connected to the second conductive semiconductor layer 101 therein, but according to the embodiment, the conductive via v is formed of the second conductive semiconductor layer 101. It may be formed to be in contact with the surface. Since the conductive via v needs to be electrically separated from the active layer 102, the first conductive semiconductor layer 103, and the first conductive contact layer 104, the conductive via v and an insulator are formed therebetween. 106 is formed. The insulator 106 may be any object having electrical insulation, but it is preferable to absorb light to a minimum, so that silicon oxides such as SiO ₂ , SiO _x N _y , Si _x N _y , and silicon nitride may be used. Could be. In particular, as illustrated in FIG. 3, the current via effect may be maximized by arranging the conductive vias v to form a circle. In this case, there may be various shapes in arranging the plurality of conductive vias v to form a circle, but when arranging two or more concentric circles, the difference in current density at the center and the edge of the chip is minimized. can do. This is because the current dispersion effect can be maximized as the conductive vias v are arranged regularly in a concentric circle in the second conductive semiconductor layer 101. In this case, one of the conductive vias v may be disposed at the center of the concentric circles, and the spacing between the concentric circles is preferably uniform. On the other hand, in addition to the improvement of the electrical characteristics, when the concentric array structure is used, the effect of improving the light extraction efficiency can also be expected.

상술한 바와 같이, 본 실시 형태의 경우, 도전성 기판(107)이 도전성 비아(v)에 의하여 제2 도전형 반도체층(101)과 연결되며, 제2 도전형 반도체층(101) 상면에 따로 전극을 형성할 필요가 없다. 이에 따라, 제2 도전형 반도체층(101) 상면으로 방출되는 빛의 양이 증가될 수 있다. 이 경우, 활성층(102)의 일부에 도전성 비아(v)가 형성되어 발광 영역이 줄어들기는 하지만, 제2 도전형 반도체층(101) 상면의 전극이 없어짐으로써 얻을 수 있는 광 추출 효율 향상 효과가 더 크다고 할 수 있다. 한편, 본 실시 형태에 따른 반도체 발광소자(100)는 제2 도전형 반도체층(101) 상면에 전극이 배치되지 않음에 따라 전체적인 전극의 배치가 수직 전극 구조보다는 수평 전극 구조와 유사하다고 볼 수 있지만, 제2 도전형 반도체층(101) 내부에 형성된 도전성 비아(v)에 의하여 전류 분산 효과가 충분히 보장될 수 있다.
As described above, in the present embodiment, the conductive substrate 107 is connected to the second conductive semiconductor layer 101 by the conductive via v, and the electrode is separately formed on the upper surface of the second conductive semiconductor layer 101. There is no need to form Accordingly, the amount of light emitted to the top surface of the second conductivity-type semiconductor layer 101 may be increased. In this case, although conductive vias (v) are formed in a part of the active layer 102 to reduce the light emitting area, the light extraction efficiency improvement effect obtained by eliminating the electrode on the upper surface of the second conductive semiconductor layer 101 is further improved. It can be said to be large. On the other hand, in the semiconductor light emitting device 100 according to the present embodiment, since the electrode is not disposed on the upper surface of the second conductivity-type semiconductor layer 101, the overall electrode arrangement may be considered to be similar to the horizontal electrode structure rather than the vertical electrode structure. The current dispersion effect may be sufficiently secured by the conductive vias v formed in the second conductive semiconductor layer 101.

도 4 및 도 5는 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다. 우선, 도 4의 반도체 발광소자(100`)의 경우, 도 1의 실시 형태에서 발광구조물의 측면을 덮도록 패시베이션층(108)이 형성된 구조이다. 패시베이션층(108)은 발광구조물, 특히, 활성층(102)을 외부로부터 보호하는 것으로서, SiO₂, SiO_xN_y, Si_xN_y 등의 실리콘 산화물, 실리콘 질화물로 이루어질 수 있으며, 그 두께는 0.1 ~ 2㎛ 정도가 바람직하다. 외부로 노출된 활성층(102)은 반도체 발광소자(100)의 작동 중에 전류 누설 경로로 작용할 수 있으며, 패시베이션층(108)을 발광구조물의 측면에 형성함으로써 이러한 문제를 방지할 수 있다. 이러한 점을 고려하여, 패시베이션층(108)은 제1 도전형 컨택층(104)의 노출된 상면에도 연장되어 형성될 수 있다. 또한, 패시베이션층(108)은 도 4에 도시된 것과 같이, 발광구조물의 상면, 즉, 제1 도전형 반도체층(101)의 상면에도 형성될 수 있으며, 이 경우, 상면에 형성된 부분은 실리콘 산화물이나 실리콘 질화물로 이루어질 수 있으나, 반도체층 성장 과정에서 버퍼층으로 기능하는 언도프 반도체층이나 언도프 반도체층과 실리콘 산화물이나 실리콘 질화물의 적층 구조일 수 있다. 한편, 광 추출 효율을 향상시키기 위한 측면에서, 패시베이션층(108)에 적절한 식각 공정을 적용하여 표면에 요철을 형성하는 것이 바람직하다. 상기와 같이 설명한 도 4 및 도 5의 변형 예는 도 6 및 도 7 등의 다른 실시 형태에도 적용될 수 있을 것이다.
4 and 5 are cross-sectional views schematically illustrating a semiconductor light emitting device according to an embodiment modified from the embodiment of FIG. 1. First, in the semiconductor light emitting device 100 ′ of FIG. 4, the passivation layer 108 is formed to cover the side surface of the light emitting structure in the embodiment of FIG. 1. The passivation layer 108 is to protect the light emitting structure, in particular, the active layer 102 from the outside, it may be made of silicon oxide, silicon nitride, such as SiO ₂ , SiO _x N _y , Si _x N _y , the thickness is 0.1 About 2 micrometers are preferable. The active layer 102 exposed to the outside may act as a current leakage path during the operation of the semiconductor light emitting device 100, and this problem may be prevented by forming the passivation layer 108 on the side of the light emitting structure. In this regard, the passivation layer 108 may extend to the exposed top surface of the first conductivity type contact layer 104. In addition, the passivation layer 108 may be formed on the upper surface of the light emitting structure, that is, the upper surface of the first conductivity-type semiconductor layer 101, as shown in Figure 4, in this case, the portion formed on the upper surface is silicon oxide Alternatively, the semiconductor layer may be formed of silicon nitride, but may have a stacked structure of an undoped semiconductor layer or an undoped semiconductor layer and silicon oxide or silicon nitride that function as a buffer layer during the semiconductor layer growth process. On the other hand, in terms of improving the light extraction efficiency, it is preferable to form an uneven surface on the surface by applying an appropriate etching process to the passivation layer 108. 4 and 5 described above may be applied to other embodiments such as FIGS. 6 and 7.

도 6은 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다. 도 6을 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 앞선 실시 형태와 같이, 도전성 기판(207) 상에 제1 도전형 컨택층(204)이 형성되며, 제1 도전형 컨택층(204) 상에는 발광구조물, 즉, 제1 도전형 반도체층(203), 활성층(202) 및 제2 도전형 반도체층(201)을 구비하는 구조가 형성된다. 제1 도전형 컨택층(204)은 전기적으로 도전성 기판(207)과 분리되어 있으며, 이를 위하여 제1 도전형 컨택층(204)과 도전성 기판(207) 사이에는 절연체(206)가 개재된다. 앞선 실시 형태의 경우, 제1 도전형 컨택층(204)의 전기연결부가 발광구조물의 상부에서 보았을 때 발광구조물의 모서리에 대응되는 영역에 형성된 것과 달리, 본 실시 형태의 경우, 제1 도전형 컨택층(204)의 전기연결부가 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 중앙에 대응는 영역에 형성된다. 이와 같이, 본 발명에서는 필요에 따라 제1 도전형 컨택층(204)이 노출되는 영역의 위치가 변경될 수 있다. 제1 도전형 컨택층(204)의 상기 전기연결부에는 전극 패드(205)가 형성될 수 있다. 이 경우, 도전성 비아(v)는 전극 패드(205)를 중심으로 동심원을 이루도록 배열될 수 있을 것이다.
6 is a schematic cross-sectional view of a semiconductor light emitting device according to another embodiment of the present invention. Referring to FIG. 6, in the semiconductor light emitting device 200 according to the present exemplary embodiment, the first conductive type contact layer 204 is formed on the conductive substrate 207, and the first conductive type contact layer is formed as in the previous embodiment. On 204, a light emitting structure, that is, a structure including a first conductive semiconductor layer 203, an active layer 202, and a second conductive semiconductor layer 201 is formed. The first conductive contact layer 204 is electrically separated from the conductive substrate 207, and an insulator 206 is interposed between the first conductive contact layer 204 and the conductive substrate 207. In the case of the previous embodiment, unlike the electrical connection portion of the first conductive contact layer 204 is formed in the area corresponding to the edge of the light emitting structure when viewed from the top of the light emitting structure, in the present embodiment, the first conductive contact Corresponding to the center of the light emitting structure is formed in the region when the electrical connection of the layer 204 is viewed from the top of the light emitting structure. As described above, according to the present invention, the position of the region where the first conductivity type contact layer 204 is exposed may be changed. An electrode pad 205 may be formed at the electrical connection portion of the first conductive contact layer 204. In this case, the conductive vias v may be arranged to form concentric circles about the electrode pads 205.

도 7은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다. 도 7을 참조하면, 본 실시 형태에 따른 반도체 발광소자(300)는 도전성 기판(307) 상에 제1 도전형 컨택층(304)이 형성되며, 제1 도전형 컨택층(304) 상에는 발광구조물, 즉, 제1 도전형 반도체층(303), 활성층(302) 및 제2 도전형 반도체층(301)을 구비하는 구조가 형성된다. 앞선 실시 형태와의 구조적 차이는, 도전성 기판(307)이 제2 도전형 반도체층(301)이 아닌 제1 도전형 반도체층(303)과 전기적으로 연결된다는 것이다. 따라서, 제1 도전형 컨택층(304)이 반드시 요구되지 않으며, 이 경우, 제1 도전형 반도체층(303)과 도전성 기판(307)은 직접 접촉할 수 있을 것이다.
7 is a schematic cross-sectional view of a semiconductor light emitting device according to still another embodiment of the present invention. Referring to FIG. 7, in the semiconductor light emitting device 300 according to the present exemplary embodiment, a first conductive contact layer 304 is formed on a conductive substrate 307, and a light emitting structure is formed on the first conductive contact layer 304. That is, a structure including the first conductive semiconductor layer 303, the active layer 302, and the second conductive semiconductor layer 301 is formed. The structural difference from the above embodiment is that the conductive substrate 307 is electrically connected to the first conductive semiconductor layer 303 instead of the second conductive semiconductor layer 301. Therefore, the first conductivity type contact layer 304 is not necessarily required. In this case, the first conductivity type semiconductor layer 303 and the conductive substrate 307 may directly contact each other.

제2 도전형 반도체층(301)과 접속된 도전성 비아(v)는 활성층(302), 제1 도전형 반도체층(303) 및 제1 도전형 컨택층(304)을 관통하여 제2 도전형 전극(309)과 연결되며, 앞선 실시 형태와 마찬가지로 2개 이상의 동심원을 이루도록 배열됨으로써 전류 분산 효과가 향상될 수 있다. 제2 도전형 전극(309)은 도전성 비아(v)로부터 발광구조물의 측 방향으로 연장 형성되며 외부로 노출된 전기연결부를 갖고, 상기 전기연결부에는 전극 패드(305)가 형성될 수 있다. 이 경우, 제2 도전형 전극(309) 및 도전성 비아(v)을 활성층(302), 제1 도전형 반도체층(303), 제1 도전형 컨택층(304) 및 도전성 기판(307)과 전기적으로 분리되기 위한 절연체(306)가 형성된다.
The conductive via v connected to the second conductive semiconductor layer 301 penetrates through the active layer 302, the first conductive semiconductor layer 303, and the first conductive contact layer 304 to form a second conductive electrode. Connected to 309, as in the previous embodiment arranged to form two or more concentric circles, the current dispersion effect can be improved. The second conductivity type electrode 309 extends from the conductive via v in the lateral direction of the light emitting structure and has an electrical connection exposed to the outside, and an electrode pad 305 may be formed on the electrical connection. In this case, the second conductive electrode 309 and the conductive via v are electrically connected to the active layer 302, the first conductive semiconductor layer 303, the first conductive contact layer 304, and the conductive substrate 307. Insulator 306 is formed to be separated.

이하, 상기와 같은 구조를 갖는 반도체 발광소자를 제조하는 공정을 설명한다. Hereinafter, a process of manufacturing a semiconductor light emitting device having the above structure will be described.

도 8 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다. 구체적으로, 도 1 내지 3에서 설명한 구조를 갖는 반도체 발광소자의 제조방법에 해당한다.
8 to 15 are cross-sectional views for each process for describing a method of manufacturing a semiconductor light emitting device according to one embodiment of the present invention. Specifically, it corresponds to a method of manufacturing a semiconductor light emitting device having the structure described in FIGS.

우선, 도 8에 도시된 것과 같이, 반도체 성장용 기판(401) 위에 제2 도전형 반도체층(101), 활성층(102) 및 제1 도전형 반도체층(103)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물을 형성한다. 반도체 성장용 기판(401)은 사파이어, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂ , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
First, as shown in FIG. 8, the second conductive semiconductor layer 101, the active layer 102, and the first conductive semiconductor layer 103 are disposed on the semiconductor growth substrate 401 such as MOCVD, MBE, HVPE, or the like. A light emitting structure is formed by sequentially growing using a semiconductor layer growth process. The semiconductor growth substrate 401 includes sapphire, SiC, MgAl ₂ O ₄ , MgO, LiAlO ₂ , LiGaO ₂ , A substrate made of a material such as GaN can be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, the C plane is mainly used as a nitride growth substrate because the C surface is relatively easy to grow and stable at high temperatures.

다음으로, 도 9에 도시된 바와 같이, 제1 도전형 반도체층(103) 상에 제1 도전형 컨택층(104)을 형성한다. 제1 도전형 컨택층(104)은 광 반사 기능과 제1 도전형 반도체층(103)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다. 다음으로, 도 10에 도시된 바와 같이, 제1 도전형 컨택층(104) 및 상기 발광구조물에 홈을 형성한다. 구체적으로, 상기 홈은 후속 공정에서 도전성 물질을 충진하여 제2 도전형 반도체층(101)과 연결되는 도전성 비아를 형성하기 위한 것으로서, 제1 도전형 컨택층(104), 제1 도전형 반도체층(103) 및 활성층(102)을 관통하며, 제1 도전형 반도체층(101)이 노출된 형상을 갖는다. 따라서, 본 단계에서 상기 홈은 2개 이상의 동심원을 이루도록 형성할 필요가 있다. 본 실시 형태의 경우, 홈을 형성함에 있어서 제1 도전형 반도체층(103)의 일부 영역도 제거되어 있으나, 다른 실시 형태의 경우, 제1 도전형 반도체층(103)은 제거되지 않을 수 있으며, 그 상면이 상기 홈의 저면을 이룰 수도 있다. 한편, 도 10의 홈 형성 공정 역시, 당 기술 분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
Next, as shown in FIG. 9, the first conductive contact layer 104 is formed on the first conductive semiconductor layer 103. The first conductive contact layer 104 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, in consideration of the light reflection function and the ohmic contact function with the first conductive semiconductor layer 103. It may be formed to include a material such as Au, and may be suitably used a process such as sputtering or vapor deposition known in the art. Next, as shown in FIG. 10, grooves are formed in the first conductive contact layer 104 and the light emitting structure. Specifically, the groove is for forming a conductive via connected to the second conductive semiconductor layer 101 by filling a conductive material in a subsequent process, and the first conductive contact layer 104 and the first conductive semiconductor layer. It penetrates 103 and the active layer 102, and has the shape which the 1st conductivity type semiconductor layer 101 was exposed. Therefore, in this step, the groove needs to be formed to form two or more concentric circles. In the present embodiment, a portion of the first conductivity-type semiconductor layer 103 is also removed in forming the groove, but in another embodiment, the first conductivity-type semiconductor layer 103 may not be removed. The upper surface may form the bottom of the groove. Meanwhile, the groove forming process of FIG. 10 may also be performed using an etching process known in the art, for example, ICP-RIE.

다음으로, 도 11에 도시된 바와 같이, SiO₂, SiO_xN_y, Si_xN_y 등과 같은 물질을 증착시켜 제1 도전형 컨택층(104)의 상부 및 상기 홈의 측벽을 덮도록 절연체(106)를 형성한다. 이 경우, 상기 홈의 저면에 해당하는 제2 도전형 반도체층(101)은 적어도 일부가 노출될 필요가 있으므로, 절연체(106)는 상기 홈의 저면 전체를 덮지 않는 범위에서 형성되는 것이 바람직하다.
Next, as shown in FIG. 11, an insulator (such as SiO ₂ , SiO _x N _y , Si _x N _y) is deposited to cover the top of the first conductivity-type contact layer 104 and the sidewall of the groove. 106). In this case, since at least a part of the second conductivity-type semiconductor layer 101 corresponding to the bottom of the groove needs to be exposed, the insulator 106 is preferably formed in a range not covering the entire bottom of the groove.

다음으로, 도 12에 도시된 바와 같이, 상기 홈 내부와 절연체(106) 상에 도전 물질을 형성하여 도전성 비아(v) 및 도전성 기판(107)을 형성한다. 이에 따라, 도전성 기판(107)은 제2 도전형 반도체층(101)과 접속되는 도전성 비아(v)와 연결된 구조가 되며, 도전성 비아(v)는 2개 이상의 동심원을 이루도록 배열될 수 있다. 도전성 기판(107)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다. 이 경우, 도전성 비아(v)와 도전성 기판(107)을 동일한 물질로 형성할 수 있으나, 경우에 따라, 도전성 비아(v)는 도전성 기판(107)과 다른 물질로 이루어져 서로 별도의 공정으로 형성될 수도 있다. 예컨대, 도전성 비아(v)를 증착 공정으로 형성한 후, 도전성 기판(107)은 미리 형성되어 발광구조물에 본딩될 수 있을 것이다.
Next, as shown in FIG. 12, a conductive material is formed on the inside of the groove and the insulator 106 to form a conductive via v and a conductive substrate 107. Accordingly, the conductive substrate 107 has a structure connected to the conductive via v connected to the second conductive semiconductor layer 101, and the conductive via v may be arranged to form two or more concentric circles. The conductive substrate 107 may be made of a material including any one of Au, Ni, Al, Cu, W, Si, Se, and GaAs, and may be appropriately formed by a process such as plating, sputtering, and deposition. In this case, the conductive vias v and the conductive substrate 107 may be formed of the same material, but in some cases, the conductive vias v may be formed of a different material from the conductive substrate 107 and may be formed by separate processes. It may be. For example, after the conductive via v is formed by a deposition process, the conductive substrate 107 may be previously formed and bonded to the light emitting structure.

다음으로, 도 13에 도시된 바와 같이, 제2 도전형 반도체층(101)이 노출되도록 반도체 성장용 기판(401)을 제거한다. 이 경우, 반도체 성장용 기판(401)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다. 도 13은 반도체 성장용 기판(401)이 제거된 상태로서, 도 12와 비교하여 180°회전시켜 도시하였다.
Next, as shown in FIG. 13, the semiconductor growth substrate 401 is removed to expose the second conductivity-type semiconductor layer 101. In this case, the semiconductor growth substrate 401 may be removed using a process such as laser lift off or chemical lift off. FIG. 13 illustrates a state in which the semiconductor growth substrate 401 is removed and is rotated 180 ° as compared to FIG. 12.

다음으로, 도 14에 도시된 바와 같이, 상기 발광구조물, 즉, 제1 도전형 반도체층(103), 활성층(102) 및 제2 도전형 반도체층(101)을 일부 제거하여 제1 도전형 컨택층(104)을 노출시킨다. 이는 노출된 제1 도전형 컨택층(104)을 통하여 전기 신호를 인가하기 위한 것이다. 도시하지는 않았으나, 제1 도전형 컨택층(104)의 노출 영역 상에 전극 패드를 형성하는 공정이 부가될 수 있다. 제1 도전형 컨택층(104)을 노출시키기 위하여, 발광구조물을 ICP-RIE 등의 방법으로 식각할 수 있다. 이 경우, 식각 과정에서, 제1 도전형 컨택층(104)을 이루는 물질이 발광구조물의 측면으로 이동하여 붙는 것을 방지하기 위하여 도 15에 도시된 바와 같이, 발광구조물 내에 식각저지층(110) 미리 형성하여 둘 수도 있을 것이다. 또한, 더욱 확실한 절연 구조로서, 발광구조물을 식각한 후에, 도 4의 패시베이션층(108)을 발광구조물의 측면에 형성할 수 있다.
Next, as shown in FIG. 14, the light emitting structure, that is, the first conductivity type semiconductor layer 103, the active layer 102 and the second conductivity type semiconductor layer 101 are partially removed to remove the first conductivity type contact. Expose layer 104. This is for applying an electrical signal through the exposed first conductive contact layer 104. Although not shown, a process of forming an electrode pad on an exposed area of the first conductivity type contact layer 104 may be added. In order to expose the first conductivity type contact layer 104, the light emitting structure may be etched by ICP-RIE. In this case, in order to prevent the material constituting the first conductivity-type contact layer 104 from moving to the side of the light emitting structure in the etching process, as shown in FIG. 15, the etch stop layer 110 may be previously formed in the light emitting structure. It may be formed. In addition, as a more reliable insulating structure, after the light emitting structure is etched, the passivation layer 108 of FIG. 4 may be formed on the side surface of the light emitting structure.

도 16 내지 19는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다. 구체적으로, 도 7에서 설명한 구조의 반도체 발광소자의 제조방법에 해당한다. 이 경우, 도 8 내지 10에서 설명한 공정은 본 실시 형태에서도 그대로 채용될 수 있다. 이하에서는 제1 도전형 컨택층(304)과 발광구조물에 홈을 형성하는 단계의 후속 공정을 설명한다.
16 to 19 are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to another embodiment of the present invention. Specifically, the method corresponds to a method of manufacturing a semiconductor light emitting device having the structure described with reference to FIG. 7. In this case, the process described in Figs. 8 to 10 can be employed as it is in this embodiment. Hereinafter, a subsequent process of forming a groove in the first conductivity type contact layer 304 and the light emitting structure will be described.

우선, 도 16에 도시된 바와 같이, SiO₂, SiO_xN_y, Si_xN_y 등과 같은 물질을 증착시켜 제1 도전형 컨택층(304)의 상부 및 상기 홈의 측벽을 덮도록 절연체(306)를 형성한다. 여기서, 절연체(306)는 후속 공정에서 제2 도전형 전극(309)을 덮도록 형성되는 절연체와 구별하기 위해 제1 절연체로 칭할 수 있다. 이전 실시 형태와 다른 점은 절연체(306)가 제1 도전형 컨택층(304)의 상면 전체에 형성되지 않으며, 이는 도전성 기판(307)과 제1 도전형 컨택층(304)이 접속되어야 하기 때문이다. 즉, 절연체(306)는 제1 도전형 컨택층(304)의 상면 중 일부, 구체적으로, 제2 도전형 반도체층(301)과 연결되는 제2 도전형 전극(309)이 형성될 영역을 미리 고려하여 형성될 수 있다.
First, as shown in FIG. 16, an insulator 306 is deposited to cover a top surface of the first conductivity-type contact layer 304 and sidewalls of the groove by depositing a material such as SiO ₂ , SiO _x N _y , Si _x N _y, and the like. ). Here, the insulator 306 may be referred to as a first insulator to distinguish it from an insulator formed to cover the second conductivity type electrode 309 in a subsequent process. The difference from the previous embodiment is that the insulator 306 is not formed on the entire upper surface of the first conductive contact layer 304 because the conductive substrate 307 and the first conductive contact layer 304 must be connected. to be. In other words, the insulator 306 may have a portion of the upper surface of the first conductivity type contact layer 304, specifically, a region where the second conductivity type electrode 309 connected to the second conductivity type semiconductor layer 301 is to be formed in advance. It may be formed in consideration.

다음으로, 도 17에 도시된 바와 같이, 홈 내부와 절연체(306) 상에 도전 물질을 형성하여 제2 도전형 전극(309)을 형성한다. 이에 따라, 제2 도전형 전극(309)은 제2 도전형 반도체층(301)과 접속되는 도전성 비아(v)를 구비할 수 있다. 본 단계의 경우, 제2 도전형 전극(309)이 형성될 영역에 대응하여 미리 절연체(306)가 형성되어 있어 이를 따라 제2 도전형 전극(309)을 형성할 수 있으며, 특히, 외부로 노출되어 전기 연결부로 기능할 수 있도록 도전성 비아(v)로부터 수평 방향으로 연장되도록 형성하는 것이 바람직하다.
Next, as shown in FIG. 17, a conductive material is formed on the inside of the groove and the insulator 306 to form the second conductive electrode 309. Accordingly, the second conductivity type electrode 309 may include conductive vias v connected to the second conductivity type semiconductor layer 301. In this case, the insulator 306 is formed in advance corresponding to the region where the second conductivity type electrode 309 is to be formed, and accordingly, the second conductivity type electrode 309 may be formed, and particularly, exposed to the outside. And extend in the horizontal direction from the conductive via v to serve as an electrical connection.

다음으로, 도 18에 도시된 바와 같이, 제2 도전형 전극(309)을 덮도록 절연체(306)를 형성하고 그 위에 제1 도전형 컨택층(304)과 전기적으로 연결되도록 도전성 기판(307)을 형성한다. 이 경우, 본 공정에서 형성되는 절연체(306)는 제2 절연체로 칭할 수 있으며, 앞서 형성된 절연체와 더불어 하나의 절연 구조를 이룰 수 있다. 본 공정에 의하여, 제2 도전형 전극(309)은 제1 도전형 컨택층(304), 도전성 기판(307) 등과 전기적으로 분리될 수 있다. 다음으로, 도 19에 도시된 바와 같이, 제2 도전형 반도체층(301)이 노출되도록 반도체 성장용 기판(401)을 제거한다. 이후, 따로 도시하지는 않았으나, 발광구조물을 일부 제거하여 제2 도전형 전극(309)을 노출시키는 단계는 앞서 설명한 공정을 이용할 수 있을 것이다.
Next, as shown in FIG. 18, the insulator 306 is formed to cover the second conductivity type electrode 309, and the conductive substrate 307 is electrically connected to the first conductivity type contact layer 304 thereon. To form. In this case, the insulator 306 formed in the present process may be referred to as a second insulator, and may form one insulation structure together with the insulator previously formed. By this process, the second conductivity type electrode 309 may be electrically separated from the first conductivity type contact layer 304, the conductive substrate 307, and the like. Next, as shown in FIG. 19, the semiconductor growth substrate 401 is removed to expose the second conductivity-type semiconductor layer 301. Subsequently, although not separately illustrated, the step of exposing the second conductivity type electrode 309 by partially removing the light emitting structure may use the above-described process.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

101: 제2 도전형 반도체층 102: 활성층
103: 제1 도전형 반도체층 104: 제1 도전형 컨택층
105: 전극 패드 106: 절연체
107: 도전성 기판 108: 패시베이션층
110: 식각저지층 309: 제2 도전형 전극
401: 반도체 성장용 기판 v: 도전성 비아101: second conductive semiconductor layer 102: active layer
103: first conductive semiconductor layer 104: first conductive contact layer
105: electrode pad 106: insulator
107: conductive substrate 108: passivation layer
110: etch stop layer 309: second conductivity type electrode
401: substrate for semiconductor growth v: conductive via

Claims

도전성 기판;
상기 도전성 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;
상기 도전성 기판과 상기 제1 도전형 반도체층 사이에 배치된 제1 도전형 컨택층; 및
상기 도전성 기판으로부터 연장되어 형성되며, 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속되되, 원의 형상을 이루도록 배열된 복수의 도전성 비아;
를 포함하는 반도체 발광소자.
Conductive substrates;
A light emitting structure formed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first conductivity type contact layer disposed between the conductive substrate and the first conductivity type semiconductor layer; And
A plurality of conductive vias extending from the conductive substrate and connected to the second conductive semiconductor layer through the first conductive contact layer, the first conductive semiconductor layer, and the active layer, and arranged to form a circle; ;
Semiconductor light emitting device comprising a.

도전성 기판;
상기 도전성 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;
상기 제1 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속되되 원의 형상을 이루도록 배열된 복수의 도전성 비아; 및
상기 도전성 비아로부터 연장되어 형성된 제2 도전형 전극;
을 포함하는 반도체 발광소자.
Conductive substrates;
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially formed on the conductive substrate;
A plurality of conductive vias penetrating the first conductive semiconductor layer and the active layer to be connected to the second conductive semiconductor layer and arranged to form a circle; And
A second conductivity type electrode extending from the conductive via;
Semiconductor light emitting device comprising a.

제1항에 있어서,
상기 도전성 기판을 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 1,
And an insulator for electrically separating the conductive substrate from the first conductive type contact layer, the first conductive type semiconductor layer, and the active layer.

제2항에 있어서,
상기 제2 도전형 전극을 상기 도전성 기판, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 2,
And an insulator for electrically separating the second conductive electrode from the conductive substrate, the first conductive semiconductor layer and the active layer.

제4항에 있어서,
상기 제1 도전형 반도체층과 상기 도전성 기판 사이에 형성되며, 상기 절연체에 의하여 상기 제2 도전형 전극과 전기적으로 분리된 제1 도전형 컨택층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 4, wherein
And a first conductive contact layer formed between the first conductive semiconductor layer and the conductive substrate and electrically separated from the second conductive electrode by the insulator.

제1항에 있어서,
상기 제1 도전형 컨택층은 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되며, 상기 발광구조물의 외부로 노출된 전기 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 1,
The first conductive type contact layer is formed to be electrically connected to the first conductive type semiconductor layer, and a semiconductor light emitting device, characterized in that it comprises an electrical connection exposed to the outside of the light emitting structure.

제6항에 있어서,
상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 모서리에 대응하는 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 6,
And the electrical connection part is formed in a region corresponding to an edge of the light emitting structure when viewed from the top of the light emitting structure.

제6항에 있어서,
상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 중앙에 대응하는 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 6,
And the electrical connection part is formed in an area corresponding to the center of the light emitting structure when viewed from the top of the light emitting structure.

제8항에 있어서,
상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열되며, 상기 전기연결부는 상기 동심원의 중심에 해당하는 영역에 배치된 것을 특징으로 하는 반도체 발광소자.
The method of claim 8,
The plurality of conductive vias are arranged to form two or more concentric circles, wherein the electrical connection portion is disposed in a region corresponding to the center of the concentric circles.

제2항에 있어서,
상기 제2 도전형 전극은 상기 발광구조물의 외부로 노출된 전기 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 2,
And the second conductivity type electrode includes an electrical connection part exposed to the outside of the light emitting structure.

제10항에 있어서,
상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 모서리에 대응하는 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 10,
And the electrical connection part is formed in a region corresponding to an edge of the light emitting structure when viewed from the top of the light emitting structure.

제10항에 있어서,
상기 전기연결부는 상기 발광구조물의 상부에서 보았을 때 상기 발광구조물의 중앙에 대응하는 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 10,
And the electrical connection part is formed in an area corresponding to the center of the light emitting structure when viewed from the top of the light emitting structure.

제12항에 있어서,
상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열되며, 상기 전기연결부는 상기 동심원의 중심에 해당하는 영역에 배치된 것을 특징으로 하는 반도체 발광소자.
The method of claim 12,
The plurality of conductive vias are arranged to form two or more concentric circles, wherein the electrical connection portion is disposed in a region corresponding to the center of the concentric circles.

제1항 또는 제2항에 있어서,
상기 복수의 도전성 비아는 2개 이상의 동심원을 이루도록 배열된 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1 or 2,
And the plurality of conductive vias are arranged to form two or more concentric circles.

제14항에 있어서,
상기 동심원의 중심에는 상기 복수의 도전성 비아 중 하나가 배치된 것을 특징으로 하는 반도체 발광소자.
The method of claim 14,
And one of the plurality of conductive vias is disposed at the center of the concentric circle.

제14항에 있어서,
상기 동심원은 서로 균일한 간격으로 배열된 것을 특징으로 하는 반도체 발광소자.
The method of claim 14,
The concentric circles of the semiconductor light emitting device, characterized in that arranged at equal intervals.

제1항 또는 제2항에 있어서,
상기 발광구조물의 측면에 형성된 패시베이션층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1 or 2,
And a passivation layer formed on a side surface of the light emitting structure.

제17항에 있어서,
상기 패시베이션층은 그 표면에 요철이 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 17,
The passivation layer is a semiconductor light emitting device, characterized in that irregularities are formed on the surface.

제17항에 있어서,
상기 패시베이션층은 상기 발광구조물의 상면까지 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 17,
The passivation layer is a semiconductor light emitting device, characterized in that formed to the upper surface of the light emitting structure.

제19항에 있어서,
상기 패시베이션층에서 상기 발광구조물의 상면에 형성된 부분은 언도프 반도체층인 것을 특징으로 하는 반도체 발광소자.
The method of claim 19,
The portion of the passivation layer formed on the upper surface of the light emitting structure is a semiconductor light emitting device, characterized in that the undoped semiconductor layer.

제20항에 있어서,
상기 언도프 반도체층은 그 표면에 요철이 형성된 것을 특징으로 하는 반도체 발광소자.
The method of claim 20,
The undoped semiconductor layer is a semiconductor light emitting device, characterized in that irregularities formed on the surface.

제1항 또는 제2항에 있어서,
상기 도전성 비아는 상기 제2 도전형 반도체층과 그 내부에서 접속된 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1 or 2,
And the conductive via is connected to the second conductive semiconductor layer therein.

제1항 또는 제2항에 있어서,
상기 제1 및 제2 도전형 반도체층은 각각 p형 및 n형 반도체층인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1 or 2,
And the first and second conductivity type semiconductor layers are p type and n type semiconductor layers, respectively.

반도체 성장용 기판 상에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;
상기 발광구조물 상에 제1 도전형 컨택층을 형성하는 단계;
상기 제1 도전형 컨택층 및 발광구조물에 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층을 관통하며, 상기 제1 도전형 반도체층이 노출되는 형상을 갖되, 원의 형상을 이루도록 배열된 복수의 홈을 형성하는 단계;
상기 제1 도전형 컨택층의 상부 및 상기 홈의 측벽을 덮도록 절연체를 형성하는 단계;
상기 홈 내부와 상기 절연체 상에 도전 물질을 형성하여 상기 제2 도전형 반도체층과 접속된 도전성 비아를 형성하는 단계;
상기 도전성 비아와 접속되도록 상기 절연체 상에 도전성 기판을 형성하는 단계; 및
상기 제2 도전형 반도체층이 외부로 노출되도록 상기 반도체 성장용 기판을 제거하는 단계;
를 포함하는 반도체 발광소자 제조방법.
Sequentially growing a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a semiconductor growth substrate to form a light emitting structure;
Forming a first conductivity type contact layer on the light emitting structure;
The first conductive contact layer and the light emitting structure penetrates the first conductive contact layer, the first conductive semiconductor layer and the active layer, the first conductive semiconductor layer has a shape that is exposed, so as to form a circle Forming a plurality of arranged grooves;
Forming an insulator to cover an upper portion of the first conductivity type contact layer and sidewalls of the grooves;
Forming a conductive via connected to the second conductive semiconductor layer by forming a conductive material in the groove and on the insulator;
Forming a conductive substrate on the insulator so as to be connected to the conductive vias; And
Removing the semiconductor growth substrate so that the second conductive semiconductor layer is exposed to the outside;
Gt; a < / RTI > semiconductor light emitting device.

반도체 성장용 기판 상에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;
상기 발광구조물에 상기 제1 도전형 반도체층 및 활성층을 관통하며 상기 제1 도전형 반도체층이 노출되는 형상을 갖되, 원의 형상을 이루도록 배열된 복수의 홈을 형성하는 단계;
상기 제1 도전형 반도체층 상면 중 일부와 상기 홈의 측벽을 덮도록 제1 절연체를 형성하는 단계;
상기 홈 내부와 상기 절연체 상에 도전 물질을 형성하여 상기 제2 도전형 반도체층과 접속된 도전성 비아를 구비하는 제2 도전형 전극을 형성하는 단계;
상기 제2 도전형 전극을 덮도록 제2 절연체를 형성하는 단계;
상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층과 전기적으로 연결되도록 도전성 기판을 형성하는 단계; 및
상기 발광구조물 및 상기 제1 절연체를 일부 제거하여 상기 제2 도전형 전극을 노출시키는 단계;
를 포함하는 반도체 발광소자 제조방법.
Sequentially growing a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a semiconductor growth substrate to form a light emitting structure;
Forming a plurality of grooves in the light emitting structure through the first conductive semiconductor layer and the active layer and having a shape in which the first conductive semiconductor layer is exposed and arranged to form a circle;
Forming a first insulator to cover a portion of an upper surface of the first conductivity type semiconductor layer and sidewalls of the groove;
Forming a conductive material on the inside of the groove and on the insulator to form a second conductive electrode having conductive vias connected to the second conductive semiconductor layer;
Forming a second insulator to cover the second conductivity type electrode;
Forming a conductive substrate on the first conductive semiconductor layer to be electrically connected to the first conductive semiconductor layer; And
Partially removing the light emitting structure and the first insulator to expose the second conductivity type electrode;
Gt; a < / RTI > semiconductor light emitting device.

제24항 또는 제25항에 있어서,
상기 복수의 홈은 2개 이상의 동심원을 이루도록 배열된 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 24 or 25,
And the plurality of grooves are arranged to form two or more concentric circles.

제26항에 있어서,
상기 동심원의 중심에는 상기 복수의 도전성 비아 중 하나가 배치된 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 26,
The method of manufacturing a semiconductor light emitting device, characterized in that one of the plurality of conductive vias is disposed at the center of the concentric circle.

제26항에 있어서,
상기 동심원은 서로 균일한 간격으로 배열된 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 26,
The concentric circles are a semiconductor light emitting device manufacturing method, characterized in that arranged at equal intervals.

제24항에 있어서,
상기 발광구조물을 일부 제거하여 상기 제1 도전형 컨택층을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
25. The method of claim 24,
And partially removing the light emitting structure to expose the first conductive type contact layer.

제25항에 있어서,
상기 발광구조물 및 상기 제1 절연체를 일부 제거하여 상기 제2 도전형 전극을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 25,
And partially removing the light emitting structure and the first insulator to expose the second conductivity type electrode.