KR20110075897A - Nonvolatile organic memory device and method for fabricating the same - Google Patents
Nonvolatile organic memory device and method for fabricating the same Download PDFInfo
- Publication number
- KR20110075897A KR20110075897A KR1020090132467A KR20090132467A KR20110075897A KR 20110075897 A KR20110075897 A KR 20110075897A KR 1020090132467 A KR1020090132467 A KR 1020090132467A KR 20090132467 A KR20090132467 A KR 20090132467A KR 20110075897 A KR20110075897 A KR 20110075897A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- semiconductor layer
- memory device
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 claims description 2
- MCEWYIDBDVPMES-UHFFFAOYSA-N [60]pcbm Chemical compound C123C(C4=C5C6=C7C8=C9C%10=C%11C%12=C%13C%14=C%15C%16=C%17C%18=C(C=%19C=%20C%18=C%18C%16=C%13C%13=C%11C9=C9C7=C(C=%20C9=C%13%18)C(C7=%19)=C96)C6=C%11C%17=C%15C%13=C%15C%14=C%12C%12=C%10C%10=C85)=C9C7=C6C2=C%11C%13=C2C%15=C%12C%10=C4C23C1(CCCC(=O)OC)C1=CC=CC=C1 MCEWYIDBDVPMES-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Abstract
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 비휘발성 유기메모리 소자 및 이의 제조방법에 관한 것이다. The present invention relates to a nonvolatile memory device, and more particularly, to a nonvolatile organic memory device and a method of manufacturing the same.
최첨단 정보화 사회로 진입함에 따라 대면적화와 유연화가 디스플레이의 필수 조건으로 대두되었고 이러한 요구에 대응하기 위하여 지난 십 수년간 유기물을 이용한 최첨단 제품들에 관한 연구가 진행되어 오고 있다. 대표적인 예로는 유기 발광 다이오드(organic light-emitting diodes, OLEDs), 유기 박막 트랜지스터(organic thin-film transistors, OTFTs)와 유기 태양전지(organic solar cell) 등이 있다. As it enters the state of the art information society, large area and flexibility have emerged as a prerequisite for display, and researches on cutting-edge products using organic materials have been conducted for decades to respond to these demands. Typical examples include organic light-emitting diodes (OLEDs), organic thin-film transistors (OTFTs), and organic solar cells.
이러한 유기물을 이용한 제품들 중, 비휘발성 메모리 소자는 전자산업의 핵심소자 중 하나이고, 오래 전부터 실생활에 적용되어 전자 산업의 혁명을 가져왔으며, 앞으로도 전자 산업에 있어서 핵심적인 역할을 할 것으로 기대된다.Among these products using organic materials, non-volatile memory devices are one of the core devices of the electronic industry, and have been applied to real life for a long time and have revolutionized the electronic industry, and are expected to play a key role in the electronic industry.
그러나, 이러한 비휘발성 메모리 소자는 셀들에서 누설전류나 과도한 전류의 발생으로 인해 근접 셀간의 간섭 현상이 발생될 수 있으므로, 셀의 읽기 과 정(reading process)이 방해되는 등의 문제점이 발생될 수 있다. 따라서, 소자의 정보 판독에 오류가 발생될 수 있다. However, such a nonvolatile memory device may cause interference between adjacent cells due to leakage current or excessive current in the cells, which may cause problems such as interrupting the reading process of the cells. . Therefore, an error may occur in reading information of the device.
본 발명이 해결하고자 하는 기술적 과제는 셀들 간의 누설전류를 감소시켜, 소자의 정보 판독의 정확성을 향상시킬 수 있는 비휘발성 유기 메모리 소자 및 이의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a nonvolatile organic memory device and a method of manufacturing the same, which can reduce leakage current between cells, thereby improving accuracy of reading information of the device.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 비휘발성 유기 메모리 소자를 제공한다. 상기 비휘발성 유기 메모리 소자는 반도체층, 상기 반도체층의 일측 면과 오믹 접합된 제1 도전층, 상기 반도체층의 다른측 면과 쇼트키 접합된 제2 도전층, 상기 제2 도전층 상에 배치된 저항 변화층, 및 상기 저항 변화층 상에 배치되는 제3 도전층을 포함한다. In order to achieve the above technical problem, an aspect of the present invention provides a nonvolatile organic memory device. The nonvolatile organic memory device is disposed on a semiconductor layer, a first conductive layer ohmic-bonded with one side of the semiconductor layer, a second conductive layer schottky-bonded with the other side of the semiconductor layer, and the second conductive layer. A resistive change layer, and a third conductive layer disposed on the resistive change layer.
상기 저항 변화층은 폴리이미드 및 PCBM, AIDCN 또는 Alq3를 포함할 수 있으며, 상기 반도체층은 Si을 포함하고, 상기 제1 도전층은 Al을 포함하되, 상기 제2 도전층은 Al을 포함할 수 있다. The resistance change layer may include polyimide and PCBM, AIDCN or Alq3, the semiconductor layer may include Si, the first conductive layer may include Al, and the second conductive layer may include Al. have.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 비휘발성 유기 메모리 소자 제조방법을 제공한다. 상기 비휘발성 유기 메모리 소자 제조방법은 반도체층이 제공되는 단계, 상기 반도체층의 일측 면 상에 상기 반도체층과 오믹 접합을 이루는 제1 도전층을 형성하는 단계, 상기 반도체층의 다른측 면 상에 상기 반도체층과 쇼트키 접합을 이루는 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 저항 변화층을 형성하는 단계, 및 상기 저항 변화층 상에 제3 도전층을 형성하는 단계를 포함한다. In order to achieve the above technical problem, another aspect of the present invention provides a method of manufacturing a nonvolatile organic memory device. The method of manufacturing a nonvolatile organic memory device may include providing a semiconductor layer, forming a first conductive layer on the one side of the semiconductor layer and forming an ohmic junction with the semiconductor layer, on the other side of the semiconductor layer. Forming a second conductive layer forming a Schottky junction with the semiconductor layer, forming a resistance change layer on the second conductive layer, and forming a third conductive layer on the resistance change layer do.
또한, 비휘발성 유기 메모리 소자 제조방법은 기판 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 반도체층을 형성하고, 상기 반도체층이 형성된 기판을 열처리하여, 상기 제1 도전층과 상기 반도체층 사이에 오믹접합을 형성시키는 단계, 상기 반도체층 상에 상기 반도체층과 쇼트키 접합을 이루는 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 저항 변화층을 형성하는 단계, 및 상기 저항 변화층 상에 제3 도전층을 형성하는 단계를 포함한다. The method of manufacturing a nonvolatile organic memory device may include forming a first conductive layer on a substrate, forming a semiconductor layer on the first conductive layer, and heat treating the substrate on which the semiconductor layer is formed. Forming an ohmic junction between the semiconductor layer and the semiconductor layer, forming a second conductive layer forming a Schottky junction with the semiconductor layer on the semiconductor layer, and forming a resistance change layer on the second conductive layer. And forming a third conductive layer on the resistance change layer.
본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자는 유기 메모리 소자에 쇼트키 다이오드를 접속시켜, 순방향 전계에서 큰 ON/OFF 저항비를 확보하고, 역방향 전계에서는 유기 메모리 소자의 동작을 차단시켜, 누설전류의 발생을 방지할 수 있으므로, 소자의 정보 판독 오류를 방지시킬 수 있는 특징이 있다. In the nonvolatile organic memory device according to the embodiment of the present invention, a Schottky diode is connected to the organic memory device to secure a large ON / OFF resistance ratio in the forward electric field, and the operation of the organic memory device is blocked in the reverse electric field. Since the occurrence of leakage current can be prevented, there is a feature that can prevent information read error of the device.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자 제조방법을 공정단계별로 나타낸 사시도들이고, 도 2는 도 1d의 단면을 도시한 단면도이다. 이때, 상기 도 2의 단면도는 상기 도 1d의 절단선 I-I'를 따라 취해진 단면에 대응된다. 1A to 1D are perspective views illustrating a method of manufacturing a nonvolatile organic memory device according to an embodiment of the present invention, according to process steps, and FIG. 2 is a cross-sectional view illustrating a cross section of FIG. 1D. In this case, the cross-sectional view of FIG. 2 corresponds to a cross section taken along the cutting line I-I 'of FIG. 1D.
도 1a를 참조하면, 반도체층(10)의 상부면 상에 상기 반도체층(10)의 일부를 노출시키는 절연패턴(11)을 형성한다. 상기 반도체층(10)은 p형 실리콘기판일 수 있으며, 상기 절연패턴(11)은 SiO2, TiO2, HfO2 또는 Al2O3일 수 있다. Referring to FIG. 1A, an
상기 절연패턴(11)은 원자층 증착법(ALD), 플라즈마 원자층 증착법(PEALD), 스퍼터링법 또는 화학기상증착법(CVD)을 사용하여 절연막을 형성한 후, 패터닝을 수행함으로서 형성될 수 있다. 상기 패터닝은 포토리소그라피 공정 및 습식 식각법을 사용하여 수행할 수 있다. The
상기 반도체층(10)의 하부면 상에 상기 반도체층(10)과 오믹 콘택을 이루는 제1 도전층(12)을 형성할 수 있다. 이를 위해, 상기 반도체층(10)의 하부면 상에 금속층을 형성하고, 열처리를 수행할 수 있다. 상기 열처리는 500℃ 내지 600℃의 온도범위에서 1시간 이내로 수행될 수 있다. 상기 제1 도전층(12)은 알루미늄(Al) 층일 수 있다. The first
도 1b를 참조하면, 상기 반도체층(10)의 노출된 영역으로부터 상기 절연패턴(11)의 상부면으로 연장되고, 상기 반도체층(10)과 쇼트키 접합을 이루는 제2 도전층(14)을 형성한다. 이를 위해, 상기 제2 도전층(14)은 상기 오믹 접합이 형성되지 않을 정도의 낮은 온도에서 형성할 수 있다. Referring to FIG. 1B, a second
상기 제2 도전층(14)은 새도우 마스크(shadow mask)를 이용한 증착(evaporation) 공정을 사용하여 형성할 수 있다. The second
상기 반도체층(10)과 상기 제2 도전층(14) 사이의 쇼트키 접합은 하기 도 3a 및 도 3b와 같이 다이오드 특성을 가질 수 있다. The Schottky junction between the
도 3a는 상기 반도체층과 상기 제2 도전층 사이의 쇼트키 접합에 대한 전압 인가에 따른 전류 변화를 나타낸 그래프이고, 도 3b는 반도체층과 상기 제2 도전층 사이의 쇼트키 접합에 대한 전압 인가에 따른 순방향 전류 및 역방향 전류의 비를 나타낸 그래프이다. 3A is a graph illustrating a change in current according to voltage application for a Schottky junction between the semiconductor layer and the second conductive layer, and FIG. 3B is a voltage application for a Schottky junction between the semiconductor layer and the second conductive layer. It is a graph showing the ratio of the forward current and the reverse current according to.
도 3a 및 도 3b를 참조하면, 반도체층과 제2 도전층 사이의 쇼트키 접합에 대한 전압 인가에 따른 순방향 전류는 역방향 전류에 비해서 상당히 크게 나타나는 것을 알 수 있다(도 3a). 또한, 반도체층과 제2 도전층 사이의 전압 인가에 따른 순방향 전류 및 역방향 전류의 비를 살펴본 결과, 약 3V 부근에서 104정도로 상당히 큰 정류비를 나타나는 것을 알 수 있다(도 3b). 이를 통해, 반도체층과 제2 도전층 사이의 쇼트키 접합은 순방향에서의 큰 ON/OFF 저항 비율과 역방향에서의 큰 정류 특성을 가지므로, 다이오드 특성을 가질 수 있음을 알 수 있다. 3A and 3B, it can be seen that the forward current due to the voltage applied to the Schottky junction between the semiconductor layer and the second conductive layer is considerably larger than the reverse current (FIG. 3A). In addition, as a result of examining the ratio of the forward current and the reverse current according to the voltage applied between the semiconductor layer and the second conductive layer, it can be seen that the rectification ratio is considerably large at about 10 4 at about 3V (FIG. 3B). Through this, it can be seen that the Schottky junction between the semiconductor layer and the second conductive layer has a large ON / OFF resistance ratio in the forward direction and a large rectification characteristic in the reverse direction, and thus may have diode characteristics.
다시, 도 1c를 참조하면, 상기 제2 도전층(14) 상에 유기 저항 변화층(16)을 형성하되, 상기 유기 저항 변화층(16)은 절연패턴(11) 상에 한정되도록 형성된다. Referring back to FIG. 1C, an organic
상기 유기 저항 변화층(16)은 PCBM(Phenyl-C61-Butyric acid Methyl ester) 및 폴리이미드(polyimide)를 모두 포함하거나, AIDCN(2-Amino-4, 5-Imidazoledicaronitrile) 또는 Alq3(Tris(8-hydroxyquinolinato)aluminium)를 포함할 수 있다. 이 때, 상기 유기 저항 변화층(16)이 PCBM 및 폴리이미드를 모두 포함할 때, 상기 폴리이미드는 PCBM 1 중량부에 대해 4 중량부를 첨가할 수 있다. The organic
도 1d 및 2를 참조하면, 상기 유기 저항 변화층(16) 상에 제3 도전층(18)을 형성한다. 상기 제3 도전층(18)은 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au) 또는 은(Ag)을 포함할 수 있다.1D and 2, a third
도 4는 유기 저항 변화층에 인가된 전계에 따른 전류변화를 나타낸 그래프이다.4 is a graph illustrating a change in current according to an electric field applied to an organic resistance change layer.
도 4를 참조하면, 첫 번재 (1st)전압-전류 곡선에서 전류는 문턱전압(Vth)근처에서 상당히 증가되어, 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로의 스위칭 특성이 나타내며, 두 번재 (2nd) 전압인가 조건에서는 ON상태를 유지하다가 최대전류점(Vmax)을 지나 음성미분저 항(Negative Differential Resistance, NDR)구간을 거쳐 최종적으로 최소전류점(Vmin)을 지나며, 저저항 상태로 회복된다. Referring to FIG. 4, in the first (1 st ) voltage-current curve, the current increases considerably near the threshold voltage (V th ), so that the low resistance state (High Resistance State, HRS) is low. LRS) shows the switching characteristics and maintains the ON state at the second (2 nd ) voltage application condition, passes the maximum current point (V max ) and passes the negative differential resistance section (NDR) to finally reach the minimum current. Passing through the point (V min ), the state is restored to a low resistance state.
이와 같은 순방향 전압에서의 전압-전류특성은 역전압 인가시에서도 동일하게 나타난다. 이와 같이, 비휘발성 메모리 소자는 전압의 크기에 따라 유기 저항 변화층의 저항이 고저항 또는 저저항 상태로 변경될 수 있다. 이는 “0”과“1”로 구분되어, 저항 변화형 유기 메모리 소자로 사용될 수 있다. This voltage-current characteristic at the forward voltage is the same when the reverse voltage is applied. As described above, in the nonvolatile memory device, the resistance of the organic resistance change layer may be changed to a high resistance or low resistance state according to the magnitude of the voltage. It is divided into “0” and “1” and can be used as a resistance change type organic memory device.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이다.5 is a graph illustrating voltage-current characteristics of a nonvolatile memory device according to an embodiment of the present invention.
도 2 및 도 5를 참조하면, 순방향 전계에서는 유기 메모리 소자의 동작으로 큰 ON/OFF 저항비가 나타나므로, 이를 통해 읽기 및 쓰기 특성을 확보할 수 있으며, 지우기 특성은 NDR(Negative Differential Resistance) 특성을 이용하여, Vth보다 높은 전계를 인가하여 확보할 수 있다. Referring to FIGS. 2 and 5, in the forward electric field, a large ON / OFF resistance ratio is generated due to the operation of the organic memory device. Thus, read and write characteristics may be secured through the forward electric field, and the erase characteristic may have a negative differential resistance (NDR) characteristic. By using this, an electric field higher than V th can be applied and secured.
반면, 역방향 전계에서는 상기 유기 메모리 소자에 접속된 쇼트키 다이오드의 정류특성에 의해, 유기 메모리 소자가 동작되지 않으므로, 상기 소자들이 셀 어레이 형태로 배치될 때 이웃하는 셀들 간의 누설전류를 방지할 수 있다. 따라서, 정보 판독 오류를 최소화시킬 수 있다. On the other hand, in the reverse electric field, since the organic memory device does not operate due to the rectifying characteristic of the Schottky diode connected to the organic memory device, leakage current between neighboring cells may be prevented when the devices are arranged in the form of a cell array. . Therefore, information reading error can be minimized.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자 제 조방법을 공정단계별로 도시한 사시도들이다. 후술하는 것을 제외하고는 상술한 도 1a 내지 도 1d, 및 도 2를 참조하여 설명한 비휘발성 메모리 소자 제조방법과 동일하다.6A through 6D are perspective views illustrating a method of manufacturing a nonvolatile memory device according to another exemplary embodiment of the present inventive concept. Except for the following description, it is the same as the method of manufacturing the nonvolatile memory device described above with reference to FIGS. 1A to 1D and FIG. 2.
도 6a를 참조하면, 기판(20) 상에 제1 도전층(32)을 형성한다. 상기 기판(20)은 유리기판 또는 Al2O3 기판일 수 있으며, 상기 제1 도전층(32)은 Al층일 수 있다. 이와는 달리, 상기 기판(20)은 실리콘 기판일 수 있고, 이 경우 상기 제1 도전층(32)을 형성하기 전에 상기 기판(20) 상에 실리콘 산화막 등의 절연막을 형성할 수 있다.Referring to FIG. 6A, a first
도 6b를 참조하면, 상기 제1 도전층(32) 상에 반도체층(30)을 형성하고, 상기 반도체층(30)이 형성된 기판을 열처리하여, 상기 제1 도전층(32)이 상기 반도체층(30)과 오믹접합을 형성할 수 있도록 한다. 상기 반도체층(30)은 폴리실리콘(polysilicon)층일 수 있다. Referring to FIG. 6B, the
상기 반도체층(30) 상에 상기 반도체층(30)과 쇼트키 접합을 이루는 제2 도전층(34)을 형성한다. A second
도 6c를 참조하면, 차례로 상기 제2 도전층(34), 반도체층(30) 및 제1 도전층(32)을 패터닝하여, 상기 기판(20)의 일부를 노출시키는 평행하게 배열된 다수개의 라인들(L1, L2)을 형성할 수 있다. 그 결과, 상기 라인들(L1, L2) 각각은 상기 기판(20) 상에 차례로, 제1 도전 패턴(32a), 반도체 패턴(30a) 및 제2 도전 패턴(34a)으로 구성될 수 있다. 상기 패터닝은 리소그라피 공정 및 식각공정을 사용 하여 형성할 수 있다. Referring to FIG. 6C, a plurality of lines arranged in parallel to sequentially expose a portion of the
도 6d를 참조하면, 상기 라인들(L1, L2) 사이로 노출된 영역 내에 제1 절연막(31a)을 형성하고, 상부면을 평탄화 식각하여, 상기 제2 도전 패턴(34a)의 상부면을 노출시킬 수 있다. Referring to FIG. 6D, the first insulating
도 6e를 참조하면, 상기 제2 도전 패턴(34a) 및 반도체 패턴(30a)의 일부를 패터닝하여, 상기 제1 도전 패턴(32a)의 상부면 일부를 노출시킬 수 있다. 상기 노출된 상기 제1 도전 패턴(32a)은 셀 어레이에서 워드라인(W/L)으로 사용될 수 있다. Referring to FIG. 6E, a portion of the second
상기 제1 도전 패턴(32a) 상으로 노출된 영역에 제2 절연막(31b)을 형성하고, 상부면을 평탄화 식각하여, 상기 제2 도전 패턴(34a)을 노출시킬 수 있다. The second
도 6f를 참조하면, 상기 제2 도전 패턴(34a) 및 절연막들(31a, 31b) 상에 유기 저항 변화층(36)을 형성하고, 상기 유기 저항 변화층(36) 상에 상기 제1 도전 패턴(32a)과 교차하여, 평행하게 배열된 복수개의 제3 도전 패턴(38)을 형성할 수 있다. 이 때, 상기 제3 도전 패턴(38)은 셀 어레이에서 비트라인(B/L)으로 사용될 수 있다. 그 결과, 상기 제1 도전 패턴(32)과 제3 도전 패턴(38)은 직교 막대 어레이 구조(Cross bar array)를 가질 수 있다. 상기 제3 도전 라인들(38)은 새도우 마스크를 이용한 증착공정을 사용하여 형성할 수 있다. Referring to FIG. 6F, an organic
도 7a는 종래 유기 저항 변화형 메모리 소자 셀 어레이의 정보 판독 과정을 개략적으로 도시한 개략도이고, 도 7b는 7a에 따른 정보 판독시 각 셀들에서의 저항들을 나타낸 표이다. FIG. 7A is a schematic diagram illustrating an information reading process of a conventional organic resistive variable memory device cell array, and FIG. 7B is a table illustrating resistances in respective cells when reading information according to 7A.
도 7a 및 도 7b를 참조하면, 워드라인들(W/L1, W/L2), 유기 저항 변화층 및 비트라인들(B/L1, B/L2)로 구성된 종래의 유기 저항 변화형 메모리 소자의 셀 어레이에서 셀 a, 셀 b, 셀 c 및 셀 d 각각을 저저항, 저저항, 저저항 및 고저항으로 프로그래밍(PGM)시킨 후, 각 라인들(W/L1, W/L2, B/L1, B/L2)에 리드전압 및 그라운드 접압을 인가하여, 각각의 셀 저항을 측정하였다. 이 때, 상기 리드전압 및 그라운드 전압이 인가되지 않은 라인들은 플로팅 시켰다(도 7b 참조). 7A and 7B, a conventional organic resistance change consisting of word lines W / L 1 and W / L 2 , an organic resistance change layer, and bit lines B / L 1 and B / L 2 . After programming a cell (a), a (b), a (c), and a (d) cell to a low resistance, a low resistance, a low resistance, and a high resistance in a cell array of a type memory device, each line W / L 1 , W / L 2 , B / L 1 , and B / L 2 ) were applied with read voltages and ground contact voltages, and cell resistances were measured. At this time, the lines to which the read voltage and the ground voltage were not applied were floated (see FIG. 7B).
이하에서는 셀 d의 정보 판독 과정을 일 예로 설명한다. 구체적으로, 셀 d의저항을 측정하기 위해 워드라인 W/L1에 리드전압으로서 1V의 전압을 인가하고, 비트라인 B/L1에 그라운 전압을 인가하였으며, 상기 워드라인 W/L2 및 비트라인 B/L2는 플로팅(F)시켰다. Hereinafter, an information reading process of the cell d will be described as an example. Specifically, in order to measure the resistance of the cell d, a voltage of 1 V is applied to the word line W / L 1 as a read voltage, and a ground voltage is applied to the bit line B / L 1 , and the word line W / L 2 and the bit are applied. Line B / L 2 was floated (F).
그 결과, 상기 셀 d의 저항은 7.9 kΩ으로 측정되었으며, 이는 100 kΩ 미만의 값이므로 저저항으로 판독될 수 있다. 프로그래밍 전 셀 d는 고저항 상태를 가졌으나, 상기 셀 d는 고저항 상태로 판독되지 못하고 저저항 상태로 판독되었다. 이는 각각의 셀들(a, b, c, d)이 전기적으로 분리되지 않아, 셀들 간의 누설전류가 발생되며, 이러한 누설전류로 인해 크로스 토크(cross-talk)가 발생되었기 때문으로 판단된다. As a result, the resistance of the cell d was measured to be 7.9 kΩ, which is less than 100 kΩ, so it can be read with low resistance. Before programming, cell d had a high resistance state, but cell d could not be read in a high resistance state but in a low resistance state. This is determined because the cells a, b, c, and d are not electrically separated, so that leakage currents are generated between cells, and cross-talk is generated due to the leakage currents.
도 8a는 본 발명에 따른 비휘발성 유기 메모리 소자 셀 어레이의 정보 판독 과정을 개략적으로 도시한 개략도이고, 도 8b는 8a에 따른 정보 판독시 각 셀들에서의 저항들을 나타낸 표이다. 8A is a schematic diagram illustrating an information reading process of a nonvolatile organic memory device cell array according to the present invention, and FIG. 8B is a table showing resistances in respective cells when reading information according to 8A.
도 8a 및 8b를 참조하면, 워드라인들(W/L1, W/L2), 반도체층, 제2 도전층, 유기 저항변화층, 및 비트라인들(B/L1, B/L2)로 구성된 본 발명에 따른 비휘발성 유기 메모리 소자의 셀 어레이에서 셀 A, 셀 B, 셀 C 및 셀 D 각각을 저저항, 저저항, 저저항 및 고저항으로 프로그래밍(PGM)시킨 후, 각 라인들(W/L1, W/L2, B/L1, B/L2)에 리드전압 및 그라운드 접압을 인가하여, 각각의 셀 저항을 측정하였다. 이 때, 상기 리드전압 및 그라운드 전압이 인가되지 않은 라인들은 플로팅 시켰다(도 8b 참조). 8A and 8B, word lines W / L 1 and W / L 2 , a semiconductor layer, a second conductive layer, an organic resistance change layer, and bit lines B / L 1 and B / L 2. In the cell array of the nonvolatile organic memory device according to the present invention, each cell A, cell B, cell C, and cell D is programmed with low resistance, low resistance, low resistance, and high resistance (PGM), and then each line The cell voltage was measured by applying a read voltage and a ground contact voltage to the fields W / L 1 , W / L 2 , B / L 1 , and B / L 2 . At this time, the lines to which the read voltage and the ground voltage were not applied were floated (see FIG. 8B).
이하에서는 셀 D의 정보 판독 과정을 일 예로 설명한다. 구체적으로, 셀 D의저항을 측정하기 위해 워드라인 W/L1에 리드전압으로서 1V의 전압을 인가하고, 비트라인 B/L1에 그라운 전압을 인가하였으며, 상기 워드라인 W/L2 및 비트라인 B/L2는 플로팅(F)시켰다. Hereinafter, an information reading process of the cell D will be described as an example. Specifically, in order to measure the resistance of the cell D, a voltage of 1 V is applied to the word line W / L 1 as a read voltage, and a ground voltage is applied to the bit line B / L 1 , and the word line W / L 2 and the bit are applied. Line B / L 2 was floated (F).
그 결과, 셀 D의 저항은 4.2MΩ의 고저항 상태로 프로그램밍 전 셀 D의 저항 상태와 동일한 상태로 나타났다. 이는, 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자가 쇼트키 다이오드와 접속하여, 역방향 전류의 동작이 불가능하므로, 각 셀들 간을 전기적으로 분리할 수 있기 때문인 것으로 판단된다. 따라서, 본 발 명에 따라 상기 비휘발성 유기 메모리 소자에 쇼트키 다이오드를 접속하는 경우, 셀들 간의 누설전류를 방지할 수 있으므로, 셀의 정보를 정확하게 판독할 수 있다. As a result, the resistance of the cell D was 4.2 MΩ, which was the same as that of the cell D before programming. This is because the nonvolatile organic memory device according to the exemplary embodiment of the present invention is connected to the Schottky diode, so that the reverse current cannot be operated, so that the cells can be electrically separated from each other. Therefore, when the Schottky diode is connected to the nonvolatile organic memory device according to the present invention, the leakage current between the cells can be prevented, so that the information of the cells can be read accurately.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자 제조방법을 공정단계별로 나타낸 사시도들이다. 1A to 1D are perspective views illustrating a method of manufacturing a nonvolatile organic memory device according to one or more exemplary embodiments, according to process steps.
도 2는 도 1d의 단면을 도시한 단면도이다. FIG. 2 is a cross-sectional view illustrating the cross section of FIG. 1D. FIG.
도 3a는 상기 반도체층과 상기 제2 도전층 사이의 전압 인가에 따른 전류 변화를 나타낸 그래프이다. 3A is a graph illustrating a change in current according to voltage application between the semiconductor layer and the second conductive layer.
도 3b는 반도체층과 상기 제2 도전층 사이의 전압 인가에 따른 순방향 전류 및 역방향 전류의 비를 나타낸 그래프이다. 3B is a graph illustrating a ratio of forward current and reverse current according to voltage application between the semiconductor layer and the second conductive layer.
도 4는 유기 저항 변화층에 인가된 전계에 따른 전류변화를 나타낸 그래프이다.4 is a graph illustrating a change in current according to an electric field applied to an organic resistance change layer.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이다.5 is a graph illustrating voltage-current characteristics of a nonvolatile memory device according to an embodiment of the present invention.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자 제조방법을 공정단계별로 도시한 단면도들이다. 6A through 6D are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to another exemplary embodiment of the present inventive concept.
도 7a는 종래 유기 저항 변화형 메모리 소자 셀 어레이의 정보 판독 과정을 개략적으로 도시한 개략도이고, 도 7b는 7a에 따른 정보 판독시 각 셀들에서의 저항들을 나타낸 표이다. FIG. 7A is a schematic diagram illustrating an information reading process of a conventional organic resistive variable memory device cell array, and FIG. 7B is a table illustrating resistances in respective cells when reading information according to 7A.
도 8a는 본 발명에 따른 비휘발성 유기 메모리 소자 셀 어레이의 정보 판독 과정을 개략적으로 도시한 개략도이고, 도 8b는 8a에 따른 정보 판독시 각 셀들에서의 저항들을 나타낸 표이다. 8A is a schematic diagram illustrating an information reading process of a nonvolatile organic memory device cell array according to the present invention, and FIG. 8B is a table showing resistances in respective cells when reading information according to 8A.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090132467A KR20110075897A (en) | 2009-12-29 | 2009-12-29 | Nonvolatile organic memory device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090132467A KR20110075897A (en) | 2009-12-29 | 2009-12-29 | Nonvolatile organic memory device and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110075897A true KR20110075897A (en) | 2011-07-06 |
Family
ID=44915848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090132467A KR20110075897A (en) | 2009-12-29 | 2009-12-29 | Nonvolatile organic memory device and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110075897A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450107B1 (en) | 2015-09-09 | 2016-09-20 | SK Hynix Inc. | EPROM cells, EPROM cell arrays including the same, and methods of fabricating the same |
-
2009
- 2009-12-29 KR KR1020090132467A patent/KR20110075897A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450107B1 (en) | 2015-09-09 | 2016-09-20 | SK Hynix Inc. | EPROM cells, EPROM cell arrays including the same, and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946702B2 (en) | Resistance random access memory | |
| JP5160116B2 (en) | Nonvolatile memory device | |
| KR100630437B1 (en) | Non-volatile organic resistance random access memory device and method for manufacturing the same | |
| JP5143349B2 (en) | Method for manufacturing intersection non-volatile memory element employing binary metal oxide film as data storage material film | |
| US8772748B2 (en) | Semiconductor memory device using variable resistance element or phase-change element as memory device | |
| TWI517468B (en) | Resistive random access memory (rram) cell and method of making a logic dievice having embedded rram cells | |
| KR101004207B1 (en) | Resistance-varying type element, semiconductor device, and method for manufacturing the element | |
| JP5687978B2 (en) | Resistance variable nonvolatile memory device, semiconductor device, and resistance variable nonvolatile memory operating method | |
| US8107274B2 (en) | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device | |
| US20070015348A1 (en) | Crosspoint resistor memory device with back-to-back Schottky diodes | |
| US20130029469A1 (en) | Nonvolatile semiconductor memory apparatus and manufacturing method thereof | |
| US9368196B2 (en) | Semiconductor memory device | |
| TWI621217B (en) | Resistive random access memory device | |
| KR20100031698A (en) | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same | |
| KR20130052371A (en) | Nonvolatile memory element and memory device including the same | |
| KR20120020989A (en) | Nonvolatile memory element and memory device including the same | |
| US20140353566A1 (en) | ReRAM materials stack for low-operating-power and high-density applications | |
| KR20120139082A (en) | Multi-bit memory element, memory device including the same and manufacturing methods thereof | |
| US20090302301A1 (en) | Resistance ram device having a carbon nano-tube and method for manufacturing the same | |
| JP2007158325A (en) | Crosspoint resistor memory device with bidirectional schottky diode | |
| KR100846502B1 (en) | Nonvolatile memory device and method of fabricating the same | |
| JP2010016075A (en) | Storage device, and semiconductor device | |
| US10804322B2 (en) | Cross-point array device and method of manufacturing the same | |
| WO2017156755A1 (en) | Selection device for use in bipolar resistive memory and manufacturing method therefor | |
| KR20110075897A (en) | Nonvolatile organic memory device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |