KR20110074174A

KR20110074174A - Manufacturing method of pcb

Info

Publication number: KR20110074174A
Application number: KR1020090131070A
Authority: KR
Inventors: 박준수; 김형종; 전진구; 이기용; 유재현
Original assignee: 엘지이노텍 주식회사
Priority date: 2009-12-24
Filing date: 2009-12-24
Publication date: 2011-06-30

Abstract

PURPOSE: A method for manufacturing a printed circuit board is provided to accomplish process simplification, by eliminating a surface roughness formation process. CONSTITUTION: A circuit pattern(120) is formed on an insulation substrate(110). An ink mask layer(130) is formed on the circuit pattern. A metal pattern zone is formed by processing the ink mask layer. A metal pattern(140) is formed on the metal pattern zone. An electronic element chip(150) is mounted in the metal pattern. The ink mask layer includes acrylic resin and solvent.

Description

인쇄회로기판의 제조방법{Manufacturing method of PCB}Manufacturing method of printed circuit board {Manufacturing method of PCB}

본 발명은 인쇄회로기판의 제조공정에서 드라이 필름 레지스트를 이용한 도금 공정의 문제로 인한 불량을 제거하기 위한 공법에 관한 것이다.The present invention relates to a method for removing defects caused by problems in the plating process using a dry film resist in the manufacturing process of a printed circuit board.

인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다.Printed circuit boards are solidifying their status as one of electronic components with the development of semiconductors and electronic devices, and all electric and electronic devices such as radios, televisions, PCS, and various other electrical and electronic products, as well as computers and high-tech electronic equipment. It is widely used as a component for implementing the circuit of. In recent years, as the technological progress in this field becomes remarkable, high quality is required in printed circuit boards, thereby rapidly increasing density.

특히, 부품 내장형 인쇄회로기판의 제조에서는 부품이 표면 실장 될 부분에 Au 등의 금속물질을 도금하고 이를 위하여 드라이필름레지스트(이하, 'DFR'이라 한다.)을 이용하여 마스킹 처리를 하는 공정을 통해 이를 구현하고 있다.In particular, in the manufacture of component embedded printed circuit boards, a metal material such as Au is plated on the part where the component is to be surface mounted, and for this purpose, a masking treatment is performed using a dry film resist (hereinafter, referred to as 'DFR'). This is implemented.

구체적으로 이러한 공정의 단계를 도 1a 및 1b를 통해 살펴보면, (a) 우선 인쇄회로기판을 형성하기 위한 절연층(10) 상에 회로패턴(20)을 형성하여 캐리어 보드를 구현하는 공정이 수행된다. 회로패턴의 형성은 상기 절연층(10) 상에 Cu 등 의 금속층을 형성하고, 포토리소그라피 공정을 이용해 원하는 회로패턴으로 구현하게 된다.Specifically, referring to the steps of the process through FIGS. 1A and 1B, first, a process of implementing a carrier board by forming a circuit pattern 20 on an insulating layer 10 for forming a printed circuit board is performed. . The circuit pattern is formed by forming a metal layer such as Cu on the insulating layer 10 and implementing the desired circuit pattern by using a photolithography process.

(b) 이후 부품이 실장 될 부분에 Au 등으로 형성된 패턴을 형성하기 위한 공정에 필요한 DFR의 밀착력 향상을 위해, 기 형성된 회로패턴(20)의 표면을 브러쉬(Blush) 연마기(30)를 통해 연마하는 공정이 수행되며, (c) 표면이 연마된 회로패턴(20) 상에 DFR층(40)을 라미네이션 하여 형성한다.(b) Afterwards, the surface of the pre-formed circuit pattern 20 is polished through a brush grinder 30 in order to improve the adhesion of the DFR necessary for the process of forming a pattern formed of Au or the like on the part where the component is to be mounted. (C) is formed by laminating the DFR layer 40 on the circuit pattern 20 on which the surface is polished.

(d) 이후, 원하는 패턴을 자외선 노광과정(L)과 (e) 현상공정이 수행되어 금도금을 할 영역(41)을 형성하고, (f) 이후 상기 영역(41)에 금(Au)을 도금하여 충진하게 되며, (g) 이후, DFR을 박리하고 (h) 상기 금 도금 패턴(50)에 부품(60)을 실장하는 공정이 수행된다.After (d), the desired pattern is subjected to the ultraviolet exposure process (L) and (e) the development process to form a region 41 to be plated with gold, and (f) thereafter, plating gold (Au) on the region 41. After filling (g), the step of peeling the DFR and (h) mounting the component 60 on the gold plating pattern 50 is performed.

그러나 상술한 공정 중 DFR을 이용한 금(Au) 도금을 수행하는 경우, DFR을 현상하기까지 습식공정이 수행되게 되는바, 캐리어보드에 약품 액이 침투하여 DFR의 밀착력이 저하되는 문제가 발생한다. 이렇게 밀착력이 저하되는 경우에는 부품의 실장(SMT)과정에서 들뜸 불량이 발생하여 제품의 불량으로 이어지게 된다.However, when the gold (Au) plating using the DFR during the above-described process, the wet process is performed until the DFR is developed, the chemical liquid penetrates into the carrier board, a problem that the adhesion of the DFR is reduced. In this case, when the adhesion decreases, the lifting failure occurs in the mounting process of the parts (SMT), which leads to the defect of the product.

또한, DFR의 도포를 위하여 브러시를 이용한 표면 조도 형성공정이 수행되게 되는데, 이러한 공정의 추가로 공정시간이 지연되는 문제도 아울러 발생하게 된다.In addition, the surface roughness forming process using a brush is performed for the application of the DFR, the addition of this process also causes a problem that the process time is delayed.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 칩을 실장하기 위한 금속패턴의 형성시, 잉크마스크층을 형성하는 공정을 이용하여 DFR 등의 감광물질층을 현상, 노광하는 공정에서 발생하는 DFR 밀착력저하로 발생하는 불량의 원인을 근본적으로 제거할 수 있으며, DFR 이용공정에서 사용되는 표면 조도형성공정을 제거하여 공정을 간소화하여 제조효율 및 생산비용의 효율화를 구현할 수 있는 제조공정을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to develop and expose a photosensitive material layer such as DFR by using a process of forming an ink mask layer when forming a metal pattern for mounting a chip. It can fundamentally eliminate the cause of the defect caused by the DFR adhesion decrease in the process, and the process can be simplified by eliminating the surface roughness forming process used in the DFR using process to realize the manufacturing efficiency and the efficiency of the production cost. To provide a manufacturing process.

상술한 과제를 해결하기 위한 수단으로, 본 발명의 구성은 절연기판상에 회로패턴을 형성하는 1단계; 상기 회로패턴 상에 잉크마스크 층을 형성하는 2단계; 상기 잉크마스크 층을 가공하여 금속패턴영역을 형성하는 3단계; 상기 금속패턴영역에 금속패턴을 형성하는 4단계; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.As a means for solving the above problems, the configuration of the present invention comprises the steps of forming a circuit pattern on an insulating substrate; Forming an ink mask layer on the circuit pattern; Processing the ink mask layer to form a metal pattern region; Forming a metal pattern in the metal pattern region; To provide a method for manufacturing a printed circuit board comprising a.

또한, 상술한 제조공정 단계 중 상기 2단계의 상기 잉크마스크층은, 아크릴 레진과 솔벤트를 포함하는 열경화성 잉크로 형성될 수 있다.In addition, the ink mask layer of the second step of the above-described manufacturing process step, may be formed of a thermosetting ink containing acrylic resin and solvent.

특히, 상술한 상기 3단계의 잉크 마스크층의 가공은 레이저를 이용하여 상기 잉크마스크층의 일 영역을 제거하여 금속패턴영역을 형성하는 단계인 것을 특징으로 한다.In particular, the above-described three-step process of the ink mask layer is characterized in that the step of forming a metal pattern region by removing a region of the ink mask layer using a laser.

상술한 제조공정에 있어서, 상기 1단계의 회로패턴은, 상기 회로패턴의 형성 은, 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리가 수행될 수 있다.In the above-described manufacturing process, the circuit pattern of the first step, the formation of the circuit pattern, any one of Cu, Ni, Pd, Au, Sn, Ag, Co or binary, ternary alloys thereof on the circuit pattern surface The plating may be performed in a single layer or multiple layers.

아울러, 상기 금속패턴 영역에 형성되는 상기 4단계의 상기 금속패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 충진하여 이루어질 수 있다.In addition, the metal pattern of the fourth step formed in the metal pattern region may be made by filling any one material selected from Cu, Ag, Sn, Au, Ni, Pd.

또한, 이 경우 상기 4단계의 충진방식은, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.In this case, the four-step filling method may be any one of electroless plating, electroplating, screen printing, sputtering, evaporation, ink jetting, dispensing, or a combination thereof. It can be filled using the method.

아울러, 본 발명은 상술한 제조공정에서 상기 4단계 이후에, 상기 금속패턴영역에 전자소자칩을 실장하는 5단계를 더 포함할 수 있다.In addition, the present invention may further include a fifth step of mounting the electronic device chip in the metal pattern region after the fourth step in the above-described manufacturing process.

이후, 추가적인 공정으로 상기 회로패턴의 상면과 상기 전자소자칩의 주위를 둘러싸는는 절연층을 형성하고, 상기 절연층상에 금속층을 형성하는 6단계; 상기 금속층을 선택적으로 제거하여 회로패턴을 형성하는 7단계;를 더 포함할 수 있다.Thereafter, an additional step of forming an insulating layer surrounding the upper surface of the circuit pattern and the periphery of the electronic device chip, and forming a metal layer on the insulating layer; And selectively removing the metal layer to form a circuit pattern.

특히, 상기 전자소자칩의 주위를 둘러싸는 절연층은 적어도 1 이상의 절연층을 적층하여 형성하는 단계로 구성할 수 있으며, 상기 적어도 1 이상의 절연층 중 어느 하나는 배선층이 형성되도록 형성할 수 있다.In particular, the insulating layer surrounding the electronic device chip may be formed by stacking at least one insulating layer, and any one of the at least one insulating layer may be formed to form a wiring layer.

본 발명에 따르면, 칩을 실장하기 위한 금속패턴의 형성 시, 잉크마스크층을 형성하는 공정을 이용하여 DFR 등의 감광물질층을 현상, 노광하는 공정에서 발생하는 DFR 밀착력 저하로 발생하는 불량의 원인을 근본적으로 제거할 수 있으며, DFR 이용공정에서 사용되는 표면 조도형성공정을 제거하여 공정을 간소화하여 제조효율 및 생산비용의 효율화를 구현할 수 있는 효과가 있다.According to the present invention, the formation of a metal pattern for mounting a chip, using the process of forming an ink mask layer using a process of developing and exposing a photosensitive material layer, such as DFR cause of the defect caused by the DFR adhesion force generated in the process Can be essentially removed, and the surface roughness forming process used in the DFR using process can be removed to simplify the process, thereby improving the manufacturing efficiency and production cost.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same components are given the same reference numerals regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 발명은 드라이필름레지스트(DFR)의 도포공정을 제거하고, 잉크마스크층을 이용하여 부품이 실장 될 금속패턴을 형성하는 공정을 제공하는 것을 그 요지로 한다.It is an object of the present invention to provide a process of removing a coating process of a dry film resist (DFR) and forming a metal pattern on which a component is to be mounted using an ink mask layer.

도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조공정에 따른 순서도 및 공정 개념도를 도시한 것이다.2A and 2B illustrate a flowchart and a process conceptual diagram according to a manufacturing process of a printed circuit board according to the present invention.

구체적으로는, 본 발명에 따른 인쇄회로기판의 제조공정은 절연기판상에 회로패턴을 형성하는 1단계; 상기 회로패턴 상에 잉크마스크 층을 형성하는 2단계; 상기 잉크마스크 층을 가공하여 금속패턴영역을 형성하는 3단계; 상기 금속패턴영역에 금속패턴을 형성하는 4단계; 를 포함하는 것을 특징으로 한다.Specifically, the manufacturing process of a printed circuit board according to the present invention comprises the steps of forming a circuit pattern on an insulating substrate; Forming an ink mask layer on the circuit pattern; Processing the ink mask layer to form a metal pattern region; Forming a metal pattern in the metal pattern region; Characterized in that it comprises a.

특히, 상기 1단계의 공정은 절연기판(110) 상에 금속층을 형성한 후, 포토리소그라피 공정을 통해 회로패턴(120)을 형성하는 공정으로 수행될 수 있다(S 1단계). 이 경우 상기 회로패턴(120) 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리가 수행되는 공정이 추가될 수 있다.In particular, the step 1 may be performed by forming a metal layer on the insulating substrate 110 and then forming a circuit pattern 120 through a photolithography process (step S 1). In this case, a process in which plating is performed in a single layer or a multi-layer using one of Cu, Ni, Pd, Au, Sn, Ag, Co, or a binary or ternary alloy thereof may be added to the surface of the circuit pattern 120. have.

이후, 상기 2단계 및 3단계는, 상기 회로패턴(120)의 면에 잉크마스크층(130)을 형성하고, 상기 잉크마스크층을 가공하여 금속패턴영역을 형성하는 단계로 구성될 수 있다(S 2단계). 상기 잉크마스크층은 열경화성 잉크를 사용하거나 광경화성 잉크를 사용할 수 있으며, 특히 바람직하게는 아크릴 레진과 솔벤트를 포함하는 열경화성 잉크를 사용할 수 있다. 아울러, 상기 잉크마스크층(130)의 가공은 레이저를 이용하여 금속패턴영역을 식각하는 공정으로 수행될 수 있다. 즉 잉크를 도포한 상태에서 레이저 설비를 이용하여 원하는 위치의 잉크마스크층을 제거하게 된다.Subsequently, steps 2 and 3 may include forming an ink mask layer 130 on the surface of the circuit pattern 120 and forming a metal pattern region by processing the ink mask layer (S). Step 2). The ink mask layer may use a thermosetting ink or a photocurable ink, and particularly preferably a thermosetting ink including acrylic resin and solvent. In addition, the processing of the ink mask layer 130 may be performed by etching a metal pattern region using a laser. That is, the ink mask layer at a desired position is removed using a laser facility in the state where the ink is applied.

상기 잉크마스크층은 상술한 아크릴 레진과 솔벤트를 포함하는 열경화성 잉크외에도 다양한 종료의 잉크가 사용될 수 있다. 이러한 잉크의 적용 일례는 다음과 같다.In addition to the above-mentioned thermosetting ink including the acrylic resin and the solvent, the ink mask layer may use various kinds of inks. Application examples of such inks are as follows.

(1) PVC(Poly Vinyl Chloride)계 레진(Resin)과, 화합물 내의 기포를 제거하기 위한 가소제와, 화합물의 안정성을 도모하기 위한 안정제와, 화합물의 점탄성(thixotropy)을 높이기 위한 점탄성 부여제와, 화합물의 기판 접착시 밀착기능을 향상시키기 위한 밀착성 부여제를 포함하여 형성된 잉크를 사용할 수 있다.(1) PVC (Poly Vinyl Chloride) resin, a plasticizer for removing bubbles in the compound, a stabilizer for improving the stability of the compound, a viscoelasticity imparting agent for increasing the thixotropy of the compound, An ink formed by including an adhesion imparting agent to improve the adhesion function during substrate adhesion of the compound may be used.

이때, 화합물 내의 염색소의 색깔을 조정하기 위한 염료를 더 포함하여 이루어지는 것이 바람직하며, 150도 이하에서 필름이 형성될 수 있도록 하기 위하여 중합도 1000 내지 1800의 염화비닐과 초산비닐의 공중합 페이스트레진(Paste resin)을 사용하고, 페이스트레진 100부에 대하여 50 내지 90부의 혼합가소제를 사용할 수 있다. At this time, it is preferable to further comprise a dye for adjusting the color of the dye in the compound, in order to form a film at 150 degrees or less copolymerization resin of vinyl chloride and vinyl acetate having a polymerization degree of 1000 to 1800 (Paste resin) ), 50 to 90 parts of a mixed plasticizer can be used with respect to 100 parts of paste resin.

(2) 또는, 다른 적용례로,중합도 800-1,500을 갖는 PVC분말 50∼70중량%와, 부틸벤질프탈레이트 (butylbengylphthalate) 20∼40중량%를 배합하고, 산화규소 및 규산 마그네슘을 각각 0.1∼5.0중량% 혼합하고, 산화아연 및 탄산칼슘을 각각 0.1∼2.0중량% 혼합하며, 기포방지제를 0.1∼1.0중량% 첨가하여 이루어진 인쇄회로기판의 마스킹용 잉크조성물을 이용하는 것도 가능하다.(2) Alternatively, in another application, 50 to 70% by weight of a PVC powder having a polymerization degree of 800-1,500 and 20 to 40% by weight of butylbenzylphthalate are mixed, and 0.1 to 5.0% of silicon oxide and magnesium silicate, respectively. It is also possible to use the masking ink composition of the printed circuit board which mixes%, 0.1-2.0 weight% of zinc oxide and calcium carbonate, respectively, and adds 0.1-1.0 weight% of antifoaming agents.

(3) 다른 일례로는, 주원료로는 중합도 800-1500을 갖는 PVC분말을 50∼70중량%와 가소제로는 부틸벤질프탈레이트를 사용하고 점도저하로 인한 스크린 인쇄시의 퍼짐현상과 필요한 도막두께를 유지하기 위해 첨가량을 20∼40중량%범위로 제한하고 필요에 따라 스크린 인쇄시의 유동성 향상을 위해 저점도 PVC를 적정량 혼합한다. 부원료로 첨가되는 재료로서 는 우선 thixotropy 부여제로 산화규소 및 규산 마그네슘을 각각 0.1∼5.0중량%씩 혼합하고 또한 열안정화 효과와 저온에서의 열경화 촉진제로서의 역할을 증대시키기 위해 산화아연 및 탄산칼슘을 각각 0.1∼2.0중량%씩 혼합하고 도막중의 기포의 발생을 억제하기 위해 기포방지제를 0.1∼1.0중량% 첨가하고 필요에 따라 안료를 미량 혼합할 수 있다.(3) As another example, 50 to 70% by weight of PVC powder having a polymerization degree of 800-1500 as the main raw material and butylbenzyl phthalate as the plasticizer are used. In order to maintain, the addition amount is limited to the range of 20 to 40% by weight, and if necessary, an appropriate amount of low-viscosity PVC is mixed to improve the fluidity during screen printing. As a material to be added as an auxiliary raw material, first, silicon oxide and magnesium silicate are mixed 0.1 to 5.0% by weight with thixotropy-providing agent, and zinc oxide and calcium carbonate are respectively added to increase the thermal stabilization effect and the role as a thermal curing accelerator at low temperature. In order to mix 0.1-2.0 weight% and suppress generation | occurrence | production of the bubble in a coating film, 0.1-1.0 weight% of antifoaming agents can be added, and a trace amount of a pigment can be mixed as needed.

다음으로, 상기 4단계는, 상기 금속패턴영역 상에 금속물질을 충진하여 금속패턴(140)을 형성하는 공정이 수행된다(S 3단계). 상기 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 충진할 수 있으며, 특히 바람직하게는 Au를 도금을 통해 충진할 수 있다.Next, in step 4, a process of forming a metal pattern 140 by filling a metal material on the metal pattern region is performed (step S3). The metal material may be filled with any one material selected from Cu, Ag, Sn, Au, Ni, and Pd, and particularly preferably, Au may be filled by plating.

상기 금속물질의 충진방법은 구체적으로는 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.Specifically, the metal material filling method may be any one of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, and dispensing. It is available.

이후, 공정에서는 상기 잉크마스크층을 박리하고(S 4단계), 상기 금속패턴(140)에 전자소자칩(150)을 실장하는 단계로 인쇄회로기판을 완성할 수 있다.Subsequently, in the process, the ink mask layer may be peeled off (step S4), and the printed circuit board may be completed by mounting the electronic device chip 150 on the metal pattern 140.

상술한 본 발명에 따른 공정은 종래의 DFR을 이용하는 공정의 경우, DFR과 캐리어보드와의 밀착력을 저하시키지 않는 상태로 특정한 부분에 한정하여 Au를 도금하는 공정으로 진행되며, 이 밀착력을 저하시키지 않기 위해서 필요한 표면 조도형성공정이 필수적인 공정으로 필요하게 된다. 또한, 밀착력을 유지한 상태라도 DFR의 노광과 현상, 에칭 공정 등의 습식공정이 수반되는 경우, 약품이 DFR과 캐리어 보드 사이로 침투하여 밀착력을 약화시키는 문제가 발생하게 됨은 상술한 바 있다. 따라서, 본 발명에 따른 잉크마스크층을 형성하고, 이를 레이저 가공을 통해 직접 패턴을 형성하게 되면, 종래의 표면 조도 형성공정이 불필요하게 되며, 아울러 습식공정의 문제로 발생하던 DFR의 밀착력의 저하 등의 문제를 일소할 수 있는 장점이 구현된다. 또한, 조도 형성공정이 제거되는바 공정의 단순화로 인한 생산성 향상을 구현할 수 있게 된다.The process according to the present invention described above, in the case of using a conventional DFR, proceeds to the process of plating Au to a specific portion in a state in which the adhesion between the DFR and the carrier board does not decrease, and does not reduce the adhesion The surface roughness forming process necessary for this is necessary as an essential process. In addition, even when the adhesion is maintained, when the wet process such as exposure, development, etching process, etc. of the DFR is accompanied, the problem that the chemical penetrates between the DFR and the carrier board to weaken the adhesion. Therefore, when the ink mask layer according to the present invention is formed, and the pattern is directly formed through laser processing, the conventional surface roughness forming process is unnecessary, and the adhesion strength of the DFR caused by the wet process is reduced. The advantage of eliminating the problem is implemented. In addition, since the roughness forming process is removed, productivity improvement due to the simplification of the process can be realized.

상술한 전자소자칩(150) 실장하는 단계 이후에 추가되는 공정을 설명하면 다음과 같다.A process added after the mounting of the above-described electronic device chip 150 will be described below.

도 2c 및 도 2d를 참조하면, 도 2b의 전자소자칩(150)을 둘러싸도록 절연층 을 형성한다. 상기 절연층은 바람직하게는 다수의 층으로 적층되는 구조로 형성될 수 있으며, 이 경우 상기 전자소자칩(150)을 둘러싸는 구조를 형성함에 있어, 기저층에는 제1절연층(151), 제1절연층 상부에는 배선층(160), 상기 배선층과 전자소자칩의 상부에는 제2절연층(152)가 적층되도록 형성할 수 있다. 이 경우 상기 제1 및 제2절연층은 반경화 상태(B-stage)로 준비될 수 있다.2C and 2D, an insulating layer is formed to surround the electronic device chip 150 of FIG. 2B. Preferably, the insulating layer may be formed in a structure in which a plurality of layers are stacked. In this case, in forming a structure surrounding the electronic device chip 150, the base layer may include a first insulating layer 151 and a first layer. The wiring layer 160 may be formed on the insulating layer, and the second insulating layer 152 may be formed on the wiring layer and the electronic device chip. In this case, the first and second insulating layers may be prepared in a semi-cured state (B-stage).

또한, 상기 배선층(160)은 제3절연층(162), 상기 제3절연층(162)의 양면에 형성되는 제3회로패턴(161), 상기 제3절연층(162)의 양면의 제3회로패턴을 전기적으로 연결하는 제1도전비아(163)을 포함할 수 있다.In addition, the wiring layer 160 may include a third insulating layer 162, a third circuit pattern 161 formed on both surfaces of the third insulating layer 162, and a third surface on both sides of the third insulating layer 162. It may include a first conductive via 163 for electrically connecting the circuit pattern.

상술한 제1 내지 제3절연층(151, 152, 162)은 하나의 층으로 형성하는 것도 가능하지만, 각각 여러 개의 층으로 형성되어 상술한 구조로 형성될 수 있으며, 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 등이 적용되어 동일한 재질로 형성될 수도 있다.The first to third insulating layers 151, 152, and 162 may be formed as a single layer, but may be formed in a plurality of layers, respectively, to form the above-described structure, and include epoxy, phenol resin, and prepreg. , Polyimide film, ABF film and the like may be applied to form the same material.

이후, 상기 제1절연층(151), 배선층(160), 제2절연층(152), 제3금속층(170)을 상기 회로패턴(120)이 형성된 층과 전자소자칩(150) 상에 압착한다. 이 과정에 의해 도시된 것 처럼, 상기 전자소자칩(150)은 절연층(151,152,162)로 포위되게 되며, 아울러 배선층(160)이 상기 절연층내에 구비되는 구조로 형성할 수 있게 된다. 이 압착과정에서 상술한 전자소자칩(150)과 금속패턴(140) 사이의 이격간격(G)에 상기 제1절연층이 충진될 수 있어, 상기 전자소자칩이 외부에 노출되지 않게되어, 외부환경에 의해 전자소자칩이 손상을 입지 않게 된다. 또한, 별도의 보호층을 형성하지 않고, 상기 제1절연층(151)에 의해 상기 전자소자칩(150)을 보호할 수 있게 되어 인쇄회로기판의 두께를 얇게 형성할 수 있는 장점도 구현할 수 있게 된다.Thereafter, the first insulating layer 151, the wiring layer 160, the second insulating layer 152, and the third metal layer 170 are compressed onto the layer on which the circuit pattern 120 is formed and the electronic device chip 150. do. As illustrated by this process, the electronic device chip 150 is surrounded by the insulating layers 151, 152, and 162, and the wiring layer 160 can be formed in a structure provided in the insulating layer. In the pressing process, the first insulating layer may be filled in the gap G between the electronic device chip 150 and the metal pattern 140, so that the electronic device chip is not exposed to the outside. The electronic device chip is not damaged by the environment. In addition, the electronic device chip 150 may be protected by the first insulating layer 151 without forming a separate protective layer, so that the thickness of the printed circuit board may be reduced. do.

아울러 상기 제1절연층(151)의 두께는 상기 금속패턴(140)의 두께와 동일하거나, 상기 금속패턴 상에 접착재료등이 더 형성되는 경우를 고려하는 경우 상기 금속패턴(140)보다 더 두꺼울 수 있다.In addition, the thickness of the first insulating layer 151 may be the same as the thickness of the metal pattern 140, or thicker than the metal pattern 140 in consideration of the case where an adhesive material or the like is further formed on the metal pattern. Can be.

또한, 도 2e에 도시된 것 처럼 상기 배선층(160)과 상기 회로패턴(120), 상기 배선층(160)과 제2금속층(170)을 전기적으로 연결할 필요가 있는 경우에는 도시된 것처럼 제2도전비아(180)를 형성할 수 있음은 물론, 필요에 따라 상기 최초의 절연층(110)의 하부에 형성된 회로패턴과의 전기적연결을 위해 제1도전비아(181)를 더 형성하는 것도 가능하다. 상기 제2금속층(170)은 선택적에칭에 의해 제2회로패턴(171)으로 형성할 수 있다.In addition, as shown in FIG. 2E, when it is necessary to electrically connect the wiring layer 160, the circuit pattern 120, the wiring layer 160, and the second metal layer 170, the second conductive via is as shown. In addition, the first conductive via 181 may be further formed to be electrically connected to the circuit pattern formed under the first insulating layer 110, as necessary. The second metal layer 170 may be formed as the second circuit pattern 171 by selective etching.

이후, 상기 인쇄회로기판의 회로설계에 따라 상기 회로패턴, 제2회로패턴 상에 솔더마스크나 솔더볼 등을 형성하여 다른 회로소자, 혹은 기판들과 연결할 수 있다.Subsequently, a solder mask or a solder ball may be formed on the circuit pattern and the second circuit pattern according to the circuit design of the printed circuit board to be connected to other circuit elements or substrates.

반면, 상술한 실시예와는 다른 형태의 인쇄회로기판의 이후 공정을 구성하는 것도 가능하다.On the other hand, it is also possible to configure a subsequent process of the printed circuit board of a different form from the above-described embodiment.

도 3a를 참조하면, 도 2b의 전자소자칩(150)과 회로패턴(120)층 상에 절연층(200), 상기 절연층상에 제2금속층(210)을 준비한다.Referring to FIG. 3A, an insulating layer 200 is prepared on the electronic device chip 150 and the circuit pattern 120 layer of FIG. 2B, and a second metal layer 210 is prepared on the insulating layer.

상기 절연층(200)은 상기 회로패턴(120)층 상에 상기 전자소자칩(150)을 둘러싸도록 준비되는 제1절연층(201), 상기 제1절연층(201) 및 상기 전자소자칩(150) 상에 준비되는 제2절연층(202)을 포함하여 구성될 수 있다. 상기 제1 및 제2절연 층(201,202)은 상술한 것처럼 반경화 상태로 준비될 수 있으며, 다수의 층으로 형성될 수 있다. 아울러 상기 제1및 제2절연층은 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 등이 적용되어 동일한 재질로 형성될 수도 있다.The insulating layer 200 may include a first insulating layer 201, the first insulating layer 201, and the electronic device chip (not provided) surrounding the electronic device chip 150 on the circuit pattern 120 layer. And a second insulating layer 202 prepared on the substrate 150. The first and second insulating layers 201 and 202 may be prepared in a semi-cured state as described above, and may be formed of a plurality of layers. In addition, the first and second insulating layers may be formed of the same material by applying epoxy, phenol resin, prepreg, polyimide film, ABF film, or the like.

이후, 도 3b에 도시된 것처럼, 전자소자칩(150)과 회로패턴(120)층 상에 절연층(200), 상기 절연층상에 제2금속층(210)을 압착하여 도 3b에 도시된 것과 같이 하나의 층으로 형성하여 전자소자칩을 둘러싸도록 형성하며, 이 경우 전자소자칩(150)의 하부의 갭(G)에 상기 제1절연층(201)이 삽입되어, 상술한 실시예에서 설명한 것과 같은 보호층기능을 수행할 수 있게 된다. 아울러 상기 제1절연층의 두께 역시 상기 금속패턴(141)의 두께와 동일 또는 더 두껍게 형성될 수 있음은 상술한 바와 같다.3B, the insulating layer 200 is pressed on the electronic device chip 150 and the circuit pattern 120 layer, and the second metal layer 210 is pressed on the insulating layer, as shown in FIG. 3B. It is formed in one layer to surround the electronic device chip, in which case the first insulating layer 201 is inserted into the gap (G) of the lower portion of the electronic device chip 150, and as described in the above-described embodiment The same protective layer function can be performed. In addition, as described above, the thickness of the first insulating layer may also be formed to be the same or thicker than the thickness of the metal pattern 141.

이후에는 필요에 따라 도 3c에 서처럼, 각 층간 도통홀인 비아홀(220)을 가공하여 도금(221)을 통해 전기적 연결을 수행할 수 있으며, 제2금속층(210)을 가공하여 회로패턴(211)을 형성할 수 있다. 아울러 필요한 경우 추가 비아홀(230)을 가공할 수 있음은 물론이다. 이후, 상기 인쇄회로기판의 회로설계에 따라 상기 회로패턴, 제2회로패턴 상에 솔더마스크나 솔더볼 등을 형성하여 다른 회로소자, 혹은 기판들과 연결할 수 있다.Thereafter, as illustrated in FIG. 3C, via holes 220, which are conductive holes between layers, may be processed to perform electrical connection through plating 221, and circuit patterns 211 may be processed by processing the second metal layer 210. Can be formed. In addition, if necessary, additional via holes 230 may be processed. Subsequently, a solder mask or a solder ball may be formed on the circuit pattern and the second circuit pattern according to the circuit design of the printed circuit board to be connected to other circuit elements or substrates.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의 해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the described embodiments of the present invention, but should be determined not only by the claims, but also by those equivalent to the claims.

도 1a 및 도 1b는 종래의 인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.1A and 1B are flowcharts and process diagrams showing a manufacturing process of a conventional printed circuit board.

도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.2A and 2B are flowcharts and process diagrams illustrating a manufacturing process of a printed circuit board according to the present invention.

도 2c 내지 도 2e는 본 발명에 따른 인쇄회로기판의 제조공정 중 전자소자칩 실장 이후의 공정을 도시한 것이다.2C to 2E illustrate a process after mounting an electronic device chip during a manufacturing process of a printed circuit board according to the present invention.

도 3a 내지 도 3c는 본 발명에 따른 인쇄회로기판의 제조공정 중 전자소자칩 실장 이후의 공정의 다른 실시예를 도시한 것이다.3A to 3C illustrate another embodiment of a process after mounting an electronic device chip during a manufacturing process of a printed circuit board according to the present invention.

Claims

절연기판상에 회로패턴을 형성하는 1단계;Forming a circuit pattern on an insulating substrate;

상기 회로패턴 상에 잉크마스크 층을 형성하는 2단계;Forming an ink mask layer on the circuit pattern;

상기 잉크마스크 층을 가공하여 금속패턴영역을 형성하는 3단계;Processing the ink mask layer to form a metal pattern region;

상기 금속패턴영역에 금속패턴을 형성하는 4단계;Forming a metal pattern in the metal pattern region;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a.

청구항 1 또는 2에 있어서,The method according to claim 1 or 2,

상기 2단계의 상기 잉크마스크층은,The ink mask layer of the second step,

아크릴 레진과 솔벤트를 포함하는 열경화성 잉크로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.A method for manufacturing a printed circuit board, characterized in that it is formed of a thermosetting ink containing acrylic resin and solvent.

청구항 2에 있어서,The method according to claim 2,

상기 3단계의 가공은 레이저를 이용하여 상기 잉크마스크층의 일 영역을 제거하여 금속패턴영역을 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.The processing of the step 3 is a step of forming a metal pattern region by removing a region of the ink mask layer using a laser.

청구항 3에 있어서,The method of claim 3,

상기 1단계의 회로패턴은,The circuit pattern of the first step,

상기 회로패턴의 형성은, 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리가 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The formation of the circuit pattern is characterized in that the plating process is performed in a single layer or multiple layers using any one of Cu, Ni, Pd, Au, Sn, Ag, Co, or a binary or ternary alloy thereof on the surface of the circuit pattern. Method of manufacturing a printed circuit board.

청구항 3에 있어서,The method of claim 3,

상기 4단계는,The fourth step,

상기 금속패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 충진하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.The metal pattern is a method of manufacturing a printed circuit board, characterized in that by filling any one material selected from Cu, Ag, Sn, Au, Ni, Pd.

청구항 5에 있어서,The method according to claim 5,

상기 4단계의 충진방식은,Filling method of the four steps,

무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.Characterized in that the filling step using any one or a combination of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, dispensing Method of manufacturing a printed circuit board.

청구항 3에 있어서,The method of claim 3,

상기 4단계 이후에, 상기 금속패턴영역에 전자소자칩을 실장하는 5단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.After the step 4, further comprising the step of mounting the electronic device chip in the metal pattern region further comprising a printed circuit board.

청구항 7에 있어서,The method of claim 7,

상기 회로패턴의 상면과 상기 전자소자칩의 주위를 둘러싸는는 절연층을 형성하고, 상기 절연층상에 금속층을 형성하는 6단계;Forming an insulating layer surrounding the upper surface of the circuit pattern and the electronic device chip and forming a metal layer on the insulating layer;

상기 금속층을 선택적으로 제거하여 회로패턴을 형성하는 7단계;Selectively removing the metal layer to form a circuit pattern;

를 더 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising.

청구항 8에 있어서,The method according to claim 8,

상기 전자소자칩의 주위를 둘러싸는 절연층은 적어도 1 이상의 절연층을 적층하여 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.A method of manufacturing a printed circuit board, characterized in that the insulating layer surrounding the electronic device chip is formed by stacking at least one insulating layer.

청구항 9에 있어서,The method according to claim 9,

상기 적어도 1 이상의 절연층 중 어느 하나는 배선층이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.Any one of the at least one insulating layer is a manufacturing method of a printed circuit board, characterized in that the wiring layer is formed.