KR20110073648A - 3차원 입체 구조를 가지는 비휘발성 메모리 - Google Patents
3차원 입체 구조를 가지는 비휘발성 메모리 Download PDFInfo
- Publication number
- KR20110073648A KR20110073648A KR1020090130343A KR20090130343A KR20110073648A KR 20110073648 A KR20110073648 A KR 20110073648A KR 1020090130343 A KR1020090130343 A KR 1020090130343A KR 20090130343 A KR20090130343 A KR 20090130343A KR 20110073648 A KR20110073648 A KR 20110073648A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- side electrodes
- nonvolatile memory
- change layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 69
- 230000008859 change Effects 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000011368 organic material Substances 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910052684 Cerium Inorganic materials 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910018663 Mn O Inorganic materials 0.000 claims description 3
- 229910003176 Mn-O Inorganic materials 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 3
- 150000002602 lanthanoids Chemical class 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910004140 HfO Inorganic materials 0.000 claims description 2
- -1 chalcogenide compound Chemical class 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 229910000311 lanthanide oxide Inorganic materials 0.000 claims description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 4
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 190
- 238000005530 etching Methods 0.000 description 53
- 230000008569 process Effects 0.000 description 48
- 229920002120 photoresistant polymer Polymers 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000010408 film Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 11
- 238000011946 reduction process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000012782 phase change material Substances 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 239000004793 Polystyrene Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000011232 storage material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
3차원 구조를 가지는 비휘발성 메모리가 개시된다. 차세대 비휘발성 메모리는 2개의 전극 사이에 저항 변화 또는 상변화를 수행한다. 하부 전극에 해당하는 측면 전극은 다수개로 배치되며, 하부에서 상부로 갈수록 좁은 폭을 가지는 단차를 형성한다. 상부 전극에 해당하는 상부 수직 전극은 측면 전극을 관통하여 형성된다. 이를 통해 차세대 비휘발성 메모리의 집적도는 향상된다. 또한, 저항 변화 또는 상변화가 수행되는 영역과 상부 수직 전극 사이에는 다이오드가 일체화된 형태로 배치된다. 이는 정상동작 시에는 정방향의 구성을 가지고, 오동작에 의한 역전류를 방지한다.
비휘발성 메모리, ReRAM, PRAM, PoRAM
Description
본 발명은 비휘발성 메모리에 관한 것으로, 더욱 상세하게는 차세대 비휘발성 메모리의 3차원 구조에 관한 것이다.
플래시 메모리 소자로 대표되는 비휘발성 메모리는 전원이 차단된 상태에서도 저장된 정보를 유지하는 특성을 가진다. 또한, 최근에는 플래시 메모리 이외에 금속 산화물 박막의 저항 변화를 이용하는 ReRAM(Resistance Random Access Memory), 상전이 현상에 따른 저항변화를 이용하는 PRAM(Phase change Random Access Memory), 고분자 또는 유기물을 저항변화물질로 이용하는 PoRAM(Polymer Random Access Memory) 등에 관한 연구가 활발하게 진행되고 있다. 종래의 플래시 메모리 이외의 이러한 새로운 비휘발성 메모리를 차세대 비휘발성 메모리라 통칭한다.
ReRAM(Resistance Random Access Memory) 소자는 ‘금속 - 산화물 - 금속’으로 구성된 구조로서 중간에 위치한 산화물이 특정 전압에 의해서 그 저항이 변하는 특성을 이용한 메모리 소자이다. 이 소자에서 사용되는 산화물로서는 타이타늄 산화물(TiO2), 알루미늄 산화물(Al2O3), 니켈 산화물(NiO), 하프늄 산화물(HfO2), 실리콘 산화물(SiO2) 또는 란탄 산화물(LaO) 등이 있으며, 이외에도 다금속 산화물인 PCMO(Pr1 - xCaxMnO3) 또는 LCMO(La-Ca-Mn-O) 등이 사용될 수 있다.
산화물은 기본적으로 절연체로서 기능하지만 고전압을 가할 경우 내부 산화물에 전기적 스트레스에 의해서 내부로 전극 금속 물질이 삽입되거나, 내부의 결함구조에 Metallic path가 형성되면서 전류가 통할 수 있는 통로를 형성하게 되어 저항치가 감소하게 된다. 이때 저항치가 많이 감소된 상태를 신호 ‘1’로 정의한다. 반대로 보다 낮은 전압에 의해서 상기 기술한 현상이 일어나지 않은 상태는 본래의 산화물이 가진 절연성이 유지되므로 저항치가 크게 된다. 이 상태를 신호 ‘0’으로 규정하고 있다. 저장된 정보를 읽어야 할 경우에는 ‘1’과 ‘0’의 중간 정도의 전압을 인가하고, 이때 소자가 높은 저항상태가 돼서 전류가 흐르지 않을 경우에는 ‘0’으로 인식하고, 낮은 저항상태가 돼서 전류가 흐를 경우에는 ‘1’로 인식하여 정보를 저장할 수 있는 메모리 소자로서 동작하게 된다.
PRAM(Phase change Random Access Memory)도 ReRAM과 유사하게 중간에 위치한 소자의 저항상태가 변하는 것으로 정보를 저장하게 된다. 다만, PRAM의 경우에는 중간에 위치한 정보저장물질이 금속 산화물이 아닌 상변화가 가능한 금속 또는 비금속 화합물이 사용된다. 상기 PRAM에서 정보 저장 물질로서 사용되는 상변화 물질은 칼코지나이드(Chalcogenide) 화합물 이외에도 갈륨(Ga), 란탄족 원소(La, Ce, Pr, Nd 등)의 화합물을 사용할 수 있다. 이 상변화가 가능한 물질들은 가해지는 전 류에 의한 열에너지에 의해서 그 상태가 변화된다. 즉, 큰 전류로 발생한 높은 열에너지를 단시간만 인가하고 쓰기를 종료할 경우, 열에너지에 의해서 용융된 상변화 물질의 내부 분자들이 미처 결정화되지 못하고 높은 저항치를 가지는 비결정상태(Amorphous)가 된다. 반대로 적당한 전류로 발생한 중간정도의 열에너지를 긴 시간에 걸쳐서 가할 경우, 상변화 물질의 내부 분자들이 결정화될 시간적 여유가 발생함으로서 낮은 저항치를 가진 결정상태(Crystal)가 된다. 이때 발생하는 저항수치가 그대로 높을 경우 정보 ‘1’, 낮을 경우 정보‘0’으로 인식되며 읽는 방법은 ReRAM과 유사한 방식으로 동작하게 된다.
또한, PoRAM(Polymer Random Access Memory)의 경우도 소자의 저항상태가 변하는 것으로 정보를 저장하며 PoRAM에서 사용되는 정보 저장 물질은 고분자 소재뿐만 아니라 일반적인 유기 소재도 사용 가능하다. 저항상태의 변화에 사용되는 물질로는 단분자(THP-CN2-O-DNB), 저분자(AIDCN, Alq3, ZnPc 등), 고분자(PVK, polystyrene, PS:TCNQ, PILC 등) 등이 있다. PoRAM의 정보 저장 방식은 중간의 폴리머 물질에 따라서 각각 다른 방식이 되며 아직 동작 방식이 규명되지 않고 정보 저장 특성만 확인된 물질도 많은 편이다. 그 중 현재 저장 방식이 규명된 Ion concentration control Type의 경우에는 구리-폴리머 물질-구리 로 된 구조에서 2V 이상의 전압을 가할 경우 구리 이온이 폴리머 물질 내부로 이동하고 이 이온들에 의한 전자 이동으로 전류가 흐르면서 신호 ‘1’이 되고 2V 이하 전압에서는 구리 이온의 이동이 없으므로 절연체로서 기능하므로 전류가 흐르지 않고 이것이 ‘0’ 이 된다. 이 이외에도 IBM type, UCLA Type등 다양한 방식이 있으나 동작 원리의 규명은 되지 않고 동작 특성만 확인되었다.
상기 3가지 소자들의 공통점은 금속-정보 저장 물질-금속 형태를 가지는 것으로서 중간의 정보 저장 물질의 상태 변화에 의해서 정보를 저장하게 된다. 이 방식은 기존 트랜지스터를 기반으로 하는 메모리 구조보다 훨씬 간단한 구조로서 메모리로서 기능하는 저항, 즉 ‘Memrister' 라고 불리는 구조로서 기능할 수 있다. 간단히 말하면 상부 금속 전극의 배열과 하부 금속 전극의 배열(두 전극은 서로 직각이 되게 배치되어 있어야 함) 사이에 정보 저장 물질인 메모리 저항을 넣고 쓰기 전압으로 정보를 저장하고 그보다 낮은 전압으로 읽기 동작을 수행하는 대규모 메모리 구조체를 제조할 수 있다.
기존 메모리 소자 제조 방식인 트랜지스터 기반의 제조 방식과 비교할 경우, 상술한 차세대 비휘발성 메모리는 소스, 드레인 및 게이트의 면적이 요구되는 트랜지스터 방식에 비해 우수한 집적도를 가진다. 이는, 상술한 차세대 비휘발성 메모리가 저항 1개로서 메모리 특성을 가지다는 사실에 기인한다. 또한, 복잡한 트랜지스터 제조 공정 대신에 단순한 증착 공정을 3~5번 정도 사용하면 바로 메모리 소자가 완성되는 형태이므로 공정 시간, 비용 측면에서 기존 트랜지스터 기반의 메모리 소자와는 비교할 수 효과를 가지게 된다. (참조 문헌 : Dmitri B. Strukov, Gregory S. Snider, Duncan R. Stewart & R. Stanley Williams, “The missing memristor found” Nature Vol 453| 1 May 2008| doi:10.1038)
상술한 3가지 소자 모두 그 자체로도 우수한 집적도를 가지고 있지만 더욱 집적도를 높이기 위해서는 기존의 2차원적 반도체 제조 공정에서 벗어나서 3차원적으로 소자를 제조하는 3차원 제조 공정이 사용되어야 한다.
3차원 구조의 장점은 여러 가지가 있지만 가장 큰 장점은 소자의 크기를 기존과 같이 유지하면서도 집적도를 크게 높일 수 있다는 것에 있다.
소개된 방법으로는 일단 모든 공정이 한번 끝난 웨이퍼 위에 다시 실리콘을 증착하고 그 위에 다시 소자를 제조하는 공정을 반복해서 층을 쌓는 방법인 Stack 기법이 있다. 하지만 이 방법은 각 층을 제조할 경우 기존 공정과 유사한 리소그래피 공정을 계속 사용해야 한다는 점이 단점이다. 즉, 적층하는 층수가 증가할수록 리소그래피 비용도 계속 증가하고, 비용상승을 유발하므로 현재는 잘 사용되지 않고 있다. 이외에도 어러가지 방법들이 제시되고 있으나 차세대 비휘발성 메모리의 경우에는 기존 반도체와는 다른 공정을 요구하는 경우가 많아서 그 적용이 어려운 실정이다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 3차원 구조를 가지는 비휘발성 메모리를 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 기판 상에 형성되고, 측면 방향으로 신장되어 단차를 가지는 측면 전극들; 상기 측면 전극을 관통하여 오픈된 영역에 형성되고, 상기 측면 전극의 측면에 형성되는 저항 변화층; 상기 저항 변화층의 측면에 형성되고, 상기 저항 변화층의 전체에 대해 일체로 형성되는 다이오드; 및 상기 측면 전극들을 관통하여 형성되고, 상기 다이오드의 형성에 의해 개방된 공간을 매립하는 상부 수직 전극을 포함하는 비휘발성 메모리를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 기판 상에 형성되고, 측면 방향으로 신장되고, 단차를 가지는 측면 전극들; 상기 측면 전극들을 관통하여 형성되는 상부 수직 전극; 상기 측면 전극과 동일층 상에 형성되고, 상기 측면 전극의 질화에 의해 형성되는 히터층; 상기 히터층의 측면 전면에 일체로 형성되는 상 변화층; 및 상기 상 변화층의 측면의 전면에 일체로 형성되는 다이오드를 포함하는 비휘발성 메모리를 제공한다.
본 발명의 상기 목적은, 기판 상에 형성되고, 측면 방향으로 신장되고, 단차를 가지는 측면 전극들; 상기 측면 전극들을 관통하여 형성되는 상부 수직 전극; 상기 관통된 측면 전극들의 측면 전체에 일체로 형성되는 유기 소재막; 및 상기 유 기 소재막의 측면 전체에 형성되고, 상기 상부 수직 전극에 전기적으로 연결되는 다이오드를 포함하는 비휘발성 메모리의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, ReRAM과, PRAM, PoRAM으로 대표되는 차세대 비휘발성 메모리의 단위 소자 구조에 있어서 매우 간단하고 빠르게 고성능의 소자를 구현할 수 있다. 또한, 메모리 동작을 수행하는 막질에 다이오드가 일체화되게 형성되어 오동작에 의한 역전류를 방지한다. 또한, 대용량 3차원 메모리 구조체를 실현할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않 는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1
실시예
도 1 내지 도 22는 본 발명의 제1 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도 및 평면도들이다.
도 1을 참조하면, 기판(100) 상부에 버퍼층(110)이 형성된다. 상기 기판(100)은 실리콘 재질임이 바람직하다. 또한, 상기 버퍼층(110)은 건식 또는 습식 산화법을 이용하여 형성되며, 실리콘 산화물(SiO2)이 사용되는 것이 바람직하다. 상술한 버퍼층(110)의 형성방법 이외에도 스퍼터링법 또는 화학 기상 증착법 등의 다양한 방법이 사용될 수 있다.
도 2를 참조하면, 상기 버퍼층(110) 상에 절연막(120, 122, 124, 126, 128) 및 측면 전극(121, 123, 125, 127)을 순차적으로 형성하되, 상호 반복되게 형성한다. 따라서, 상기 버퍼층(110)의 상부에는 절연막(120, 122, 124, 126, 128) 및 측면 전극(121, 123, 125, 127)이 번갈아가며 형성된 다수의 층이 구비된다. 상기 도 2에서는 제1 내지 제5 절연막(120, 122, 124, 126, 128) 및 제1 내지 제4 측면 전극들(121, 123, 125, 127)이 상호 순차적으로 형성된 것으로 도시되어 있으나, 절연막과 측면 전극의 조합이 복수개의 층으로 구성된다면 본 발명의 취지를 벗어나 지 않는다. 물론, 적층의 수가 증가할수록 집적도는 증가하므로 적층의 수는 상기 도 2에 도시된 것 이상일 수도 있다.
또한, 상기 절연막(120, 122, 124, 126, 128)과 측면 전극(121, 123, 125, 127)이 순차적으로 적층되기 위해서는 인시츄로 형성 가능한 스퍼터링법이나 화학 기상 증착법이 사용됨이 바람직하다. 또한, 상기 절연막(120, 122, 124, 126, 128)은 실리콘 질화물(SiN), 실리콘 산화질화물(SiON), 실리콘 산화물(SiO2), 금속 산화물(CuO, NiO, TiO2, Fe2O3 등) 또는 이들의 다층박막으로 형성될 수도 있으며, 상기 측면 전극(121, 123, 125, 127)은 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt) 또는 이들의 합금으로 형성될 수도 있다.
도 3을 참조하면, 상기 제5 절연막(128) 상에 하드 마스크막(130)이 형성된다. 상기 하드 마스크막(130)은 상기 절연막(120, 122, 124, 126, 128)과 측면 전극(121, 123, 125, 127)이 식각되기 위한 식각 마스크로 사용된다. 상기 하드 마스크막(130)은 스퍼터링법이나 화학 기상 증착법 등의 방법으로 형성될 수 있다. 상기 하드 마스크막(130)은 포토리소그래피와 식각 공정을 이용하여 특정 부위만 마스킹하게 된다. 추가로 상기 하드 마스크막(130)은, 한 층에 한정하지 않고 복수층으로 형성될 수 있다. 예컨대, 실리콘 산화물(SiO2) 및 실리콘 질화물(SiN)이 순차적으로 적층된 하드 마스크막(130)일 수도 있다. 또한, 포토레지스트 패턴 자체가 하드 마스크막(130)으로 사용될 수 있다.
도 4를 참조하면, 상기 하드 마스크막(130)을 식각 마스크로 이용하여 절연 막들(120, 122, 124, 126, 128)과 측면 전극들(121, 123, 125, 127)에 대한 식각 공정을 수행하여, 버퍼층(110) 표면 일부를 노출시킨다. 상기 식각 공정은 반응성 이온 식각법(Reactive Ion Ethch : RIE)이 사용됨이 바람직하다. 따라서, 절연막(120, 122, 124, 126, 128)의 식각을 위해서는 CF4 또는 CHF3 등의 불소 계열의 가스가 사용되며, 측면 전극(121, 123, 125, 127)의 식각을 위해서는 Cl2, SiCl4 또는 BCl3 등의 염소 계열의 가스 및 그의 혼합 가스가 사용될 수 있다. 상기 하드 마스크막(130)은 상기 식각 공정에서 쓰이는 가스에 식각이 되지 않거나 선택비가 낮은 것이 사용되어야 바람직하다. 또한, 상기 식각 공정에서 식각된 부분의 형상은 사각형에 한정하지 않고, 다른 형상(예를 들면 원형)이어도 상관없다.
도 5를 참조하면, 상기 도 4에 도시된 구조물 상에 저항 변화층(140), n형 반도체층(142), p형 반도체층(144) 및 상부 수직 전극(150)이 형성된다.
저항 변화층(140)은 도 4에 개시된 식각 공정에 의해 오픈된 영역 및 상부 표면 상에 형성되고, 저항 변화층(140) 상부에는 n형 반도체층(142)과 p형 반도체층(144)이 적층된다. 상기 n형 반도체층(142)과 p형 반도체층(144)은 다이오드를 형성한다. 형성된 다이오드는 저항 변화층(140)에 대한 데이터의 읽기 동작 또는 프로그램 동작시, 역바이어스에 의해 발생되는 과전류를 차단하기 위해 구비된다. 따라서, 정상적인 바이어스의 인가방향의 정방향으로 다이오드가 구비되며, 만일, 측면 전극들(121, 123, 125, 127)로부터 바이어스가 인가되는 경우, 저항 변화층(140)의 측벽에는 p형 반도체층 및 n형 반도체층이 순차적으로 형성될 것이다. 상기 사항은 이후에 개시되는 실시예에서도 동일하게 적용된다.
다이오드를 구성하는 p형 반도체층(144)의 측벽에는 상부 수직 전극(150)이 형성된다. 상기 상부 수직 전극(150)은 도 4의 식각 공정에 기인한 우물 형상의 영역을 매립하는 양상으로 형성됨이 바람직하다.
상기 n형 반도체층(142)과 p형 반도체층(144)은 다결정 실리콘임이 바람직하고, 각각의 도전형에 따라 도판트가 고농도로 도핑된 상태로 증착된다.
또한, 상기 저항 변화층(140)과 상부 수직 전극(150)은 스퍼터링법, 화학 기상 증착법 또는 원자층 적층법 등으로 형성될 수 있다. 다만, 상기 절연막(120, 122, 124, 126, 128)과 측면 전극(121, 123, 125, 127)의 적층이 많을수록 식각의 깊이가 깊어져 상기 저항 변화층(140)과 상부 수직 전극(150)으로 매립할 경우, 도 4에 개시된 식각 공정에 기인한 빈 공간(void)이 잔류할 수 있으므로, 갭-필(gap-fill) 능력이 우수한 증착방법으로 형성하는 것이 바람직하다. 또한, 다마신 공정에 의해 상기 상부 수직 전극(150)이 형성될 수 있다.
상기 저항 변화층(140)은 실리콘 산화막(SiO2), 금속 산화막(TiO2, Al2O3, NiO, HfO2, Fe2O3 등), 란탄족 산화막(LaO, CeO2, Pr2O3 등) 또는 다금속 산화물(PCMO : Pr1 - xCaxMnO3, LCMO : La-Ca-Mn-O)이 사용될 수 있으며, 상기 상부 수직 전극(150)은 상기 측면 전극(121, 123, 125, 127)에서 제시한 물질들이 사용되거나 금속 합금이 사용될 수도 있다.
상기 도 5에서는 하드 마스크막(130)이 잔류한 상태에서 저항 변화층(140), n형 반도체층(142), p형 반도체층(144) 및 상부 수직 전극(150)이 형성되는 것을 도시하였으나, 실시의 형태에 따라 하드 마스크막(130)을 제거한 후에 상기 저항 변화층(140), n형 반도체층(142), p형 반도체층(144) 및 상부 수직 전극(150)이 형성될 수도 있다.
도 6을 참조하면, 상기 도 5에 도시된 구조물의 일부를 제거하여 평탄화 공정을 진행하여 절연막들(120, 122, 124, 126, 128) 또는 측면 전극들(121, 123, 125, 127) 중 최상층(128)을 노출시킨다.
평탄화 공정은 화학적 기계적 연마를 통해 달성됨이 바람직하다. 또한, 평탄화 공정은 본 실시예의 도면들에 개시된 제5 절연막(128)이 노출될 때까지 진행된다. 물론, 제5 절연막(128)의 노출없이 상기 하드 마스크막이 잔류하여도 무방하다. 이를 통해 상부 수직 전극(150), n형 반도체층(142), p형 반도체층(144) 및 저항 변화층(140)의 표면은 노출된다.
도 7은 상기 도 6에 도시된 평탄화 공정이 완성된 후의 비휘발성 메모리의 평면도이다.
도 7을 참조하면, 제5 절연막(128)이 배치되고, 규칙적인 배열을 가지고, 다수의 상부 수직 전극들(150), n형 반도체층(142), p형 반도체층(144) 및 저항 변화층(140)이 구비된다. 도 7에 도시된 평면도의 형상 이외에도 다양한 소자의 배치는 구현될 수 있으며, 당업자가 고려할 수 있는 다양한 배치가 본 발명의 기술적 사상을 벗어나지 않음은 자명하다 할 것이다.
도 8을 참조하면, 상기 도 6의 평탄화 공정이 완료된 구조물 상부에 제1 포 토레지스트 패턴(160)이 형성된다. 또한, 형성된 제1 포토레지스트 패턴(160)을 식각 마스크로 하여 제1 식각 공정이 수행된다. 상기 제1 식각 공정은 제1 포토레지스트 패턴 하부 영역을 벗어난 제5 절연막(128), 제4 측면 전극(127) 및 제4 절연막(126)이 제거되고, 제3 측면 전극(125)이 노출될 때까지 진행된다. 상술한 제1 식각 공정에 의해 제4 절연막(126), 제5 절연막(128) 및 제4 측면전극(127)은 제1 포토레지스트 패턴(160)과 동일한 프로파일을 가지게 된다.
도 9를 참조하면, 형성된 제1 포토레지스트 패턴(160)에 대해 축소 공정을 실시하여 제2 포토레지스트 패턴(162)을 형성한다. 상기 축소 공정은 포토레지스트 쉬링크(photoresist shrink) 또는 포토레지스트 슬리밍(photoresist sliming)이라 지칭되는 것으로, 기형성된 제1 포토레지스트 패턴(130)의 크기를 감축하는 것이다. 제1 포토레지스트 패턴(160)에 대한 축소는 반응성 플라즈마 가스에 노출하는 것에 의해 달성된다. 다만, 반응성 플라즈마 가스는 포토레지스트 패턴의 조성에 따라 달리 선택될 수 있다. 축소 공정에 의해 상기 제1 포토레지스트 패턴(160)보다 작은 크기를 가진 제2 포토레지스트 패턴(162)이 형성된다.
도 10을 참조하면, 형성된 제2 포토레지스트 패턴(162)을 식각 마스크로 이용하여 제2 식각 공정이 수행된다.
먼저, 제2 포토레지스트 패턴(162) 하부를 제외한 제5 절연막(128)의 일부는 제거된다. 상기 제5 절연막(128) 일부의 제거시, 상기 도 9에서 개시된 제3 측면(125) 전극에서 외부로 노출된 영역은 식각되지 아니한다. 이는 통상의 식각 공정이 번갈아 적층된 이질적인 막질에 대해 식각 선택비를 가짐에 기인한다. 따라 서, 제5 절연막(128) 일부에 대한 식각에 의해 제4 측면 전극(127)의 일부가 노출되고, 기 노출된 제3 측면 전극(125)은 식각없이 잔류하게 된다.
계속해서 제2 포토레지스트 패턴(162)의 측면 방향으로 노출된 제4 측면 전극(127)의 일부에 대해 식각공정이 진행된다. 제4 측면 전극(127)과 제3 측면 전극(125)은 동일 재질로 구성되므로, 제4 측면 전극(127)의 식각과 함께 노출된 제3 측면 전극(125)의 일부도 제거된다. 따라서, 제4 측면 전극(127) 하부의 제4 절연막(126)의 일부가 노출되고, 제3 측면 전극(125) 하부의 제3 절연막(124)의 일부가 노출된다.
계속해서 제2 포토레지스트 패턴(162)의 측면 방향으로 노출된 제4 절연막(126)에 대한 식각 공정이 수행된다. 제4 절연막(126)의 식각과 함께 노출된 제3 절연막(124)의 식각도 진행된다. 2개의 절연막(124, 126)의 동시 식각에 의해 제2 측면 전극(123) 및 제3 측면(125) 전극의 일부는 노출된다.
상술한 도 10의 제2 식각 공정에서 제3 절연막(124) 및 제3 측면 전극(125)은 상기 제1 포토레지스트 패턴(160)과 동일한 프로파일을 가지며, 제4 절연막(126), 제5 절연막(128) 및 제4 측면 전극(127)은 제2 포토레지스트 패턴(162)과 동일한 프로파일을 가진다. 이는 제4 절연막(126), 제5 절연막(128) 및 제4 측면 전극(127)이 제2 포토레지스트 패턴(162)을 식각 마스크로 하여 식각이 진행된 결과이며, 제3 절연막(124) 및 제3 측면 전극(125)이 상기 도 8 및 9에 도시된 제4 전극(127) 및 제4 절연막(126)을 식각 마스크로 하여 식각이 진행된 결과이기 때문이다.
도 10의 제2 식각 공정에 따른 결과물은 도 11에 도시된다.
도 12를 참조하면, 기 형성된 제2 포토레지스트 패턴(162)에 대해 축소 공정을 실시한다. 상기 축소 공정은 도 9에 설명된 바와 동일하게 진행한다. 따라서, 본 발명의 기술적 사항을 명확하고 간결하게 표현하기 위하여 중복된 기재는 회피한다. 도 12에 개시된 축소 공정에 의해 상기 제2 포토레지스트 패턴(162)보다 작은 크기를 가지는 제3 포토레지스트 패턴(164)이 형성된다. 제3 포토레지스트 패턴(164)의 형성에 의해 제2 포토레지스트 패턴(162) 하부의 제5 절연막(128)의 일부는 노출된다.
도 13을 참조하면, 제3 포토레지스트 패턴(164)을 식각 마스크로 하여 제3 식각 공정이 수행된다.
먼저, 제3 포토레지스트 패턴(164) 하부를 제외한 제5 절연막(128)의 일부는 제거된다. 상기 제5 절연막(128) 일부의 제거시, 상기 도 12에서 개시된 제3 측면 전극(125)에서 외부로 노출된 영역은 식각되지 아니한다. 이는 통상의 식각 공정이 번갈아 적층된 이질적인 막질에 대해 식각 선택비를 가짐에 기인한다. 따라서, 제5 절연막(128) 일부에 대한 식각에 의해 제4 측면 전극(127)의 일부가 노출되고, 기 노출된 제3 측면 전극(125)은 식각없이 잔류하게 된다.
계속해서 제3 포토레지스트 패턴(164)의 측면 방향으로 노출된 제4 측면 전극(127), 제3 측면 전극(125) 및 제2 측면 전극(123)에 대해 식각공정이 진행된다. 따라서, 제4 측면 전극(127) 하부의 제4 절연막(126)의 일부가 노출되고, 제3 측면 전극(125) 하부의 제3 절연막(124)의 일부가 노출되며, 제2 측면 전극(123) 하부의 제2 절연막(122)의 일부가 노출된다.
계속해서 제3 포토레지스트 패턴(164)의 측면 방향으로 노출된 제4 절연막(126), 제3 절연막(124) 및 제2 절연막(122)에 대한 식각 공정이 수행된다. 3개의 절연막(122, 124, 126)의 동시 식각에 의해 제1 측면 전극(121), 제2 측면 전극(123) 및 제3 측면 전극(125)의 일부는 노출된다.
상술한 도 13의 제3 식각 공정에서 제2 절연막(122) 및 제2 측면 전극(123)은 상기 제1 포토레지스트 패턴(160)과 동일한 프로파일을 가지며, 제3 절연막(124) 및 제3 측면 전극(125)은 상기 제2 포토레지스트 패턴(162)과 동일한 프로파일을 가지고, 제4 절연막(126), 제5 절연막(128) 및 제4 측면 전극(127)은 제3 포토레지스트 패턴(164)과 동일한 프로파일을 가진다.
도 13의 제2 식각 공정에 따른 결과물은 도 14에 도시된다.
도 15를 참조하면, 기 형성된 제3 포토레지스트 패턴(164)에 대한 축소 공정이 수행된다.
상기 축소 공정은 도 9에 설명된 바와 동일하게 진행한다. 따라서, 도 15에 개시된 축소 공정에 의해 상기 제3 포토레지스트 패턴(164)보다 작은 크기를 가지는 제4 포토레지스트 패턴(166)이 형성된다. 제4 포토레지스트 패턴(166)의 형성에 의해 제3 포토레지스트 패턴(164) 하부의 제5 절연막(128)의 일부는 노출된다.
도 16을 참조하면, 형성된 제4 포토레지스트 패턴(166)을 식각 마스크로 하여 노출된 제5 절연막(128)에 대한 식각 공정이 수행된다. 따라서, 제4 측면 전극(127)의 일부는 노출된다.
상술한 도 8 내지 도 16의 과정은 포토레지스트 패턴을 하부로부터 상부로 전사하기 위해 수행되는 것으로 절연막(120, 122, 124, 126, 128) 및 측면 전극(121, 123, 125, 127)이 프로파일 측면에서 쌍을 이루게 하고, 인접한 쌍들 사이에는 계단형의 단차를 이루기 위해 도입된 것이다.
도 17 내지 도 20은 본 실시예에 의해 상기 도 16까지 진행된 비휘발성 메모리의 소자간 격리를 설명하기 위한 평면도들이다.
도 17을 참조하면, 상기 도 16에 의해 형성된 구조물에서 제4 포토레지스트 패턴을 제거하고, 분리용 포토레지스트 패턴(170)을 형성한다. 이어서, 분리용 포토레지스트 패턴(170)을 식각 마스크로 이용하여 식각을 수행한다. 식각을 통해 측면 전극(121, 123, 125, 127)과 절연막(120, 122, 124, 126, 128)은 제거되고, 버퍼층(110) 또는 기판(100)의 표면이 노출된다. 이는 도 18에 도시된다.
또는, 도 19 및 도 20에 개시된 바와 같이 상부 수직 전극(150) 및 저항 변화층(140)의 식각을 통해 소자 분리를 수행할 수 있다.
계속해서, 도 21을 참조하면, 소자의 보호를 위해 보호막(190)이 형성되고, 보호막(190)에 대한 평탄화 공정이 수행된다. 상기 평탄화 공정은 화학적 기계적 연마를 통해 달성함이 바람직하다. 상기 보호막(190)은 절연성 재질이라면 어느 것이나 가능할 것이나 실리콘 산화물(SiO2)이 이용됨이 바람직하다.
도 22를 참조하면, 상부 전극(200)과 하부 전극(300)이 형성되고, 상부 전극(200)은 상부 수직 전극(150)에 연결되며, 하부 전극(300)은 측면 전극(121, 123, 125, 127)에 연결된다. 상부 전극(200)과 상부 수직 전극(300) 사이의 전기적 연결은 상부 컨택 플러그(250)에 의해 달성되며, 하부 전극(300)과 측면 전극(121, 123, 125, 127) 사이의 전기적 연결은 하부 컨택 플러그들(350)에 의해 달성된다. 각각의 컨택 플러그들의 형성은 통상의 형성방법에 따른다. 즉, 다수의 비아홀을 형성하고, 홀을 도전성 금속으로 매립하여 컨택 플러그를 형성한다. 상기 상부 전극(200), 하부 전극(300) 및 컨택 플러그들(250, 350)의 재질은 반도체 소자 제조용으로 사용되는 금속이 사용됨이 바람직하다. 따라서, 텅스텐(W), 알루미늄(Al), 구리(Cu) 또는 금(Au) 등이 사용될 수 있다.
따라서, 기판(100) 또는 버퍼층(110) 상부에는 상호간에 단차를 가지는 절연막(120, 122, 124, 126, 128)과 측면 전극(121, 123, 125, 127) 쌍들이 형성되고, 절연막(120, 122, 124, 126, 128) 및 측면 전극(121, 123, 125, 127)의 중심을 관통하여 저항 변화층(140), n형 반도체층(142), p형 반도체층(144) 및 상부 수직 전극(150)이 형성된다. 특히 절연막(120, 122, 124, 126, 128)과 측면 전극들(121, 123, 125, 127)은 하부에 배치될수록 큰 면적을 가지고, 상부에 배치될수록 작은 면적을 가진다. 상부 수직 전극(150)과 측면 전극(121, 123, 125, 127) 사이에는 다이오드 및 저항 변화층(140)이 구비된다. 또한, 전면을 통해 보호막(190)이 형성되며, 보호막(190)에 접하는 측면 전극들(121, 123, 125, 127)은 하부 컨택 플러그들(350)을 통해 하부 전극(300)과 전기적으로 연결된다. 또한, 상부 전극(200)은 상부 컨택 플러그(250)를 통해 상부 수직 전극(250)에 전기적으로 연결된다.
특히, 저항 변화층(140)의 측벽의 전체에 걸쳐 형성된 다이오드를 통해 역바 이어스에 의한 메모리 소자의 오동작은 방지된다.
제2
실시예
도 23 내지 도 25는 본 발명의 제2 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
먼저, 제1 실시예에 개시된 도 1 내지 도 4의 제조방법은 본 실시예에서도 동일하게 적용된다. 따라서, 하드 마스크를 이용한 식각 과정에 관한 설명은 생략토록 한다.
도 23을 참조하면, 식각된 내부 영역에 노출된 측면 전극들(421, 423, 425, 427)의 측면에 대한 산화공정이 수행된다. 산화를 통해 금속성의 측면 전극들(421, 423, 425, 427)은 저항 변화층(440)으로 개질된다. 따라서, 상기 측면 전극들(421, 423, 425, 427)은 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt) 또는 이들의 합금으로 형성될 수도 있다. 다만, 산화의 효율성 제고를 위해 측면 전극의 재질은 산화가 용이한 금속-예컨대, Ti-이 사용됨이 바람직하다.
도 24를 참조하면, 측면 전극들(421, 423, 425, 427)의 측벽 및 절연막(420, 422, 424, 426, 428)의 측벽에는 n형 반도체층(442) 및 p형 반도체층(444)의 순차적으로 적층된다. 또한, n형 반도체층(442) 및 p형 반도체층(444)에 의해 형성된 다이오드의 측벽에는 상부 수직 전극(450)이 전면에 형성된다. 상부 수직 전극(450)의 재질은 제1 실시예에 개시된 바와 동일하다. 또한, 형성된 다이오드의 극성은 인가되는 바이어스에 의해 변화될 수 있음은 상기 제1 실시예에서 설명된 바와 동일하다.
상부 수직 전극(450)의 형성 이후에 본 실시예에 따른 비휘발성 메모리의 제조방법은 제1 실시예에 개시된 도 6 내지 도 22의 제조방법과 동일하다. 따라서, 다수의 포토레지스트 패턴을 이용한 패턴의 전사와 이를 통해 상호간에 단차를 가지는 절연막(420, 422, 424, 426, 428)과 측면 전극(421, 423, 425, 427) 쌍의 형성은 상기 제1 실시예에 개시된 바와 동일하다.
도 25를 참조하면, 기판(400) 또는 버퍼층(410) 상부에는 상호간에 단차를 가지는 절연막(420, 422, 424, 426, 428)과 측면 전극(421, 423, 425, 427) 쌍들이 형성되고, 절연막(420, 422, 424, 426, 428) 및 측면 전극(421, 423, 425, 427)의 중심을 관통하여 상부 수직 전극(450)이 형성된다. 상부 수직 전극(450)과 측면 전극(421, 423, 425, 427) 사이에는 개질된 저항 변화층(440) 및 n형 반도체층(442)과 p형 반도체층(444)에 의해 형성되는 다이오드가 구비된다. 또한, 전면을 통해 보호막(455)이 형성되며, 보호막(455)에 접하는 측면 전극들(421, 423, 425, 427)은 하부 컨택 플러그들(490)을 통해 하부 전극(480)과 전기적으로 연결된다. 또한, 상부 전극(460)은 상부 컨택 플러그(470)를 통해 상부 수직 전극(450)에 전기적으로 연결된다.
제2 실시예에 개시된 비휘발성 메모리는 측면에 별도의 저항 변화층을 증착 등을 통해 생성하는 프로세스가 생략되고, 산화 공정을 통해 금속성의 측면 전극을 저항 변화층으로 개질시키는 기술적 특징을 가진다. 또한, 저항 변화층들(440) 전체의 측벽에 다이오드를 일체로 배치시켜서 메모리의 오동작을 방지한다.
제3
실시예
본 실시예는 비휘발성 메모리를 PRAM에 적용한 것이다. 따라서, 상기 제2 실시예에 개시된 저항 변화층은 히터층으로 대체된다. 또한, 본 실시예에 의한 비휘발성 메모리의 제조방법은 상기 제1 실시예에 개시된 도 1 내지 도 4의 과정과 동일하다. 따라서, 이에 해당하는 기술적 설명은 생략키로 한다.
도 26 내지 도 28은 본 발명의 제3 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 26을 참조하면, 제1 실시예에 의해 개시된 도 1 내지 도 4의 공정에 의해 형성된 구조물에 대해 질화공정이 실시된다. 질화공정에 의해 노출된 측면 전극(521, 523, 525, 527)은 히터층(540)으로 개질된다. 질화 공정에서의 질화의 정도는 상기 개질된 히터층(540)의 저항을 높이기 위함으로 완전 질화는 회피함이 바람직하다. 히터층(540)은 이후에 형성되는 상 변화층에 열 에너지를 공급하기 위한 것으로, 공급되는 열 에너지에 의해 상 변화층을 구성하는 물질의 상은 변화된다. 히터층(540)의 용이한 형성을 위해 측면 전극(521, 523, 525, 527)은 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 니켈(Ni) 또는 구리(Cu) 등이 사용될 수 있다.
도 27을 참조하면, 상기 도 26에 개시된 구조물에 대해 상 변화층(550), n형 반도체층(552), p형 반도체층(554) 및 상부 수직 전극(560)을 순차적으로 형성한다.
상 변화층(550)은 상변화 물질(Phase-change Material : PCM)로 구성되며, 상 변화층(550)과 상부 수직 전극(560)은 스퍼터링법이나 화학 기상 증착법 등을 사용하여 형성한다. 또한, 상기 상 변화층(550)은 칼코지나이드(Chalcogenide) 화합물을 사용하는 것이 바람직하다. 이외에도 갈륨(Ga) 또는 란탄족 원소(La, Ce, Pr, Nd 등)의 화합물을 사용할 수도 있다.
또한, 상기 상부 수직 전극(560)은 도전성 물질이라면 어느 것이나 가능할 것이나. 상기 측면 전극(521, 523, 525, 527)에서 제시한 물질들이 사용되거나 금속 합금이 사용될 수도 있다.
또한, 상변화층(550)과 상부 수직 전극(560) 사이에 배치되는 n형 반도체층(552)과 p형 반도체층(554)은 바이어스의 인가방향에 따라 그 배치가 상호간에 결정된다. 즉, 상변화를 유도하기 위해 인가되거나, 읽기 동작시 인가되는 전압이 상부 수직 전극(560)으로부터 인가되는 경우, n형 반도체층(552)은 상 변화층(550)의 측벽에 형성되고, p형 반도체층(554)은 n형 반도체층(552)의 측벽에 형성된다. 물론, 인가 전압이 측면 전극들(521, 523, 525, 527)로부터 인가되는 경우, n형 반도체와 p형 반도체는 그 배치순서가 바뀌게 된다.
이후의 제조공정은 제1 실시예에서의 도 6 내지 도 22에서 설명된 바와 동일하다.
따라서, 도 28을 참조하면, 기판(500) 또는 버퍼층(510) 상부에는 상호간에 단차를 가지는 절연막(520, 522, 524, 526, 528)과 측면 전극(521, 523, 525, 527) 쌍들이 형성되고, 절연막(520, 522, 524, 526, 528) 및 측면 전극(521, 523, 525, 527)의 중심을 관통하여 상 변화층(550), n형 반도체층(552), p형 반도체층(554) 및 상부 수직 전극(560)이 형성된다. 상 변화층(550)과 측면 전극(521, 523, 525, 527) 사이에는 개질된 히터층(540)이 구비된다. 또한, 전면을 통해 보호막(565)이 형성되며, 보호막(565)에 접하는 측면 전극들(521, 523, 525, 527)은 하부 컨택 플러그들(585)을 통해 하부 전극(580)과 전기적으로 연결된다. 또한, 상부 전극(570)은 상부 컨택 플러그(575)를 통해 상부 수직 전극(550)에 전기적으로 연결된다.
제4
실시예
본 실시예에 개시되는 사항은 본 발명의 기술적 사상을 PoRAM에 적용한 것이다. 이를 위해서 제1 내지 제3 실시예에서 개시된 저항 변화층 및 상 변화층은 유기 소재막으로 대체된다. 다만, 본 실시예에서 사용되는 유기 소재막은 단분자, 저분자 및 고분자 소재 뿐 아니라, 메모리로 사용가능한 유기 소재를 의미한다.
또한, 본 실시예에 의한 비휘발성 메모리의 제조방법은 상기 제1 실시예에 개시된 도 1 내지 도 4의 과정과 동일하다. 따라서, 이에 해당하는 기술적 설명은 생략키로 한다.
도 29 내지 도 31은 본 발명의 제4 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 29를 참조하면, 제1 실시예에 의해 개시된 도 1 내지 도 4의 공정에 의해 형성된 구조물에 대해 유기 소재막(640), n형 반도체층(642), p형 반도체층(644) 과 상부 수직 전극(650)을 순차적으로 형성한다.
상기 유기 소재막(640)으로는 단분자(THP-CN2-O-DNB), 저분자(AIDCN, Alq3, ZnPc 등) 또는 고분자(PVK, polystyrene, PS:TCNQ, PILC 등)가 사용될 수 있다.
상기 상부 수직 전극(650)은 스퍼터링법, 화학 기상 증착법 또는 열 기상 증착법 등을 사용하여 형성한다. 또한, 도 30에 도시된 바와 같이, 도 4의 식각에 의해 형성된 구조물에 대해 제1 유기 소재막(645)/ 중간 금속층(646)/ 제2 유기 소재막(647)/ n형 반도체층(648)/ p형 반도체층(649)/ 상부 수직 전극(650)의 다층 구조로 형성할 수 있다.
이후의 제조공정은 제1 실시예에서의 도 6 내지 도 22에서 설명된 바와 동일하다.
따라서, 도 31을 참조하면, 기판(600) 또는 버퍼층(610) 상부에는 상호간에 단차를 가지는 절연막(620, 622, 624, 626, 628)과 측면 전극(621, 623, 625, 627) 쌍들이 형성되고, 절연막(620, 622, 624, 626, 628) 및 측면 전극(621, 623, 625, 627)의 중심을 관통하여 유기 소재막(640), n형 반도체층(642), p형 반도체층(644) 및 상부 수직 전극(650)이 형성된다. 따라서, 상부 수직 전극(650)과 측면 전극(621, 623, 625, 627) 사이에는 유기 소재막(640) 및 2개의 반도체층(642, 644)으로 구성된 다이오드가 배치되는 구조가 이루어진다. 특히, 다이오드의 배치를 통하여 읽기 동작 등의 인가전압에 대해 역전류를 방지한다. 이를 위해 다이오드의 배치는 정상동작 시에 정방향으로 배치되도록 함이 바람직하다.
또한, 전면을 통해 보호막(655)이 형성되며, 보호막(655)에 접하는 측면 전 극들(621, 623, 625, 627)은 하부 컨택 플러그들(675)을 통해 하부 전극(670)과 전기적으로 연결된다. 또한, 상부 전극(660)은 상부 컨택 플러그(665)를 통해 상부 수직 전극(650)에 전기적으로 연결된다.
상술한 바와 같이 본 발명에 따르면, 다층의 측면 전극들을 형성하여, 비휘발성 메모리 소자를 제조할 수 있다. 본 발명에 의해 제조되는 비휘발성 메모리 소자는 다층 구조로서 3차원 구조를 가진다. 이를 통해 높은 집적도와 고성능의 비휘발성 메모리 소자가 구현된다.
도 1 내지 도 22는 본 발명의 제1 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도 및 평면도들이다.
도 23 내지 도 25는 본 발명의 제2 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 26 내지 도 28은 본 발명의 제3 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 29 내지 도 31은 본 발명의 제4 실시예에 따른 비휘발성 메모리의 제조방법을 설명하기 위한 단면도들이다.
Claims (14)
- 기판 상에 형성되고, 측면 방향으로 신장되어 단차를 가지는 측면 전극들;상기 측면 전극을 관통하여 오픈된 영역에 형성되고, 상기 측면 전극의 측면에 형성되는 저항 변화층;상기 저항 변화층의 측면에 형성되고, 상기 저항 변화층의 전체에 대해 일체로 형성되는 다이오드; 및상기 측면 전극들을 관통하여 형성되고, 상기 다이오드의 형성에 의해 개방된 공간을 매립하는 상부 수직 전극을 포함하는 비휘발성 메모리.
- 제1항에 있어서, 상기 측면 전극들은, 개재되는 절연막들에 의해 상호간에 분리되고, 하부에 배치되는 측면 전극이 상부에 배치되는 측면 전극에 비해 넓은 면적을 가지는 것을 특징으로 하는 비휘발성 메모리.
- 제1항에 있어서, 상기 다이오드는,상기 저항 변화층의 전체에 대해 일체로 형성된 n형 반도체층; 및상기 n형 반도체층의 측벽에 형성되는 p형 반도체층을 포함하는 것을 특징으로 하는 비휘발성 메모리.
- 제1항에 있어서, 상기 저항 변화층은, 실리콘 산화막(SiO2), 금속 산화막(TiO2, Al2O3, NiO, HfO2, Fe2O3 등), 란탄족 산화막(LaO, CeO2, Pr2O3 등) 또는 다금속 산화물(PCMO : Pr1-xCaxMnO3, LCMO : La-Ca-Mn-O)을 포함하는 것을 특징으로 하는 비휘발성 메모리.
- 제1항에 있어서, 상기 저항 변화층은 상기 측면 전극과 동일한 층에 형성되고, 상기 측면 전극의 산화에 의해 형성되는 것을 특징으로 하는 비휘발성 메모리.
- 제5항에 있어서, 상기 측면 전극은 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 백금(Pt) 또는 이들의 합금인 것을 특징으로 하는 비휘발성 메모리.
- 기판 상에 형성되고, 측면 방향으로 신장되고, 단차를 가지는 측면 전극들;상기 측면 전극들을 관통하여 형성되는 상부 수직 전극;상기 측면 전극과 동일층 상에 형성되고, 상기 측면 전극의 질화에 의해 형성되는 히터층;상기 히터층의 측면 전면에 일체로 형성되는 상 변화층; 및상기 상 변화층의 측면의 전면에 일체로 형성되는 다이오드를 포함하는 비휘발성 메모리.
- 제7항에 있어서, 상기 측면 전극들은, 개재되는 절연막들에 의해 상호간에 분리되고, 하부에 배치되는 측면 전극이 상부에 배치되는 측면 전극에 비해 넓은 면적을 가지는 것을 특징으로 하는 비휘발성 메모리.
- 제7항에 있어서, 상기 상 변화층은, 상기 측면 전극들을 관통하여 형성되는 것을 특징으로 하는 비휘발성 메모리.
- 제9항에 있어서, 상기 상 변화층은, 칼코지나이드(Chalcogenide) 화합물, 갈륨(Ga) 또는 란탄족 원소(La, Ce, Pr, Nd 등)의 화합물을 포함하는 것을 특징으로 하는 비휘발성 메모리.
- 기판 상에 형성되고, 측면 방향으로 신장되고, 단차를 가지는 측면 전극들;상기 측면 전극들을 관통하여 형성되는 상부 수직 전극;상기 관통된 측면 전극들의 측면 전체에 일체로 형성되는 유기 소재막; 및상기 유기 소재막의 측면 전체에 형성되고, 상기 상부 수직 전극에 전기적으로 연결되는 다이오드를 포함하는 비휘발성 메모리.
- 제11항에 있어서, 상기 측면 전극들은, 개재되는 절연막들에 의해 상호간에 분리되고, 하부에 배치되는 측면 전극이 상부에 배치되는 측면 전극에 비해 넓은 면적을 가지는 것을 특징으로 하는 비휘발성 메모리.
- 제11항에 있어서, 상기 유기 소재막은, 상기 측면 전극들을 관통하여 형성되는 것을 특징으로 하는 비휘발성 메모리.
- 제11항에 있어서, 상기 다이오드는,정상동작시에 정방향의 배치를 가지고, 다결정 실리콘으로 구성되는 것을 특징으로 하는 비휘발성 메모리.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130343A KR101133392B1 (ko) | 2009-12-24 | 2009-12-24 | 3차원 입체 구조를 가지는 비휘발성 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130343A KR101133392B1 (ko) | 2009-12-24 | 2009-12-24 | 3차원 입체 구조를 가지는 비휘발성 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110073648A true KR20110073648A (ko) | 2011-06-30 |
| KR101133392B1 KR101133392B1 (ko) | 2012-04-19 |
Family
ID=44404135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090130343A KR101133392B1 (ko) | 2009-12-24 | 2009-12-24 | 3차원 입체 구조를 가지는 비휘발성 메모리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101133392B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742389B2 (en) | 2012-01-27 | 2014-06-03 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of forming the same |
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| US9378816B2 (en) | 2012-08-31 | 2016-06-28 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and erase verifying methods thereof |
| CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025290B1 (ko) * | 2013-03-12 | 2019-09-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 전자 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078404A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
| JP2008277543A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR20090109804A (ko) * | 2008-04-16 | 2009-10-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
-
2009
- 2009-12-24 KR KR1020090130343A patent/KR101133392B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742389B2 (en) | 2012-01-27 | 2014-06-03 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of forming the same |
| US9378816B2 (en) | 2012-08-31 | 2016-06-28 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and erase verifying methods thereof |
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN105070735B (zh) * | 2015-07-10 | 2017-08-11 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
| US11737381B2 (en) | 2021-04-16 | 2023-08-22 | United Semiconductor (Xiamen) Co., Ltd. | Resistive random access memory and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101133392B1 (ko) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812505B2 (en) | Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof | |
| JP5422231B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8933427B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US9620566B2 (en) | Variable resistance memory device with shunt gate connected to corresponding gate | |
| JP5025696B2 (ja) | 抵抗変化メモリ | |
| JP6180700B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US11456333B2 (en) | Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof | |
| TW201725682A (zh) | 積體電路 | |
| US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| US10079267B1 (en) | Memory device containing wrap gate vertical select transistors and method of making thereof | |
| TW201032315A (en) | Three-dimensional semiconductor structure and method of fabricating the same | |
| US9704920B2 (en) | Resistive random access memory containing a steering element and a tunneling dielectric element | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| JP2010161307A (ja) | 半導体記憶装置及びその製造方法 | |
| KR101860946B1 (ko) | 3차원 입체 구조를 가지는 비휘발성 메모리 | |
| KR101133392B1 (ko) | 3차원 입체 구조를 가지는 비휘발성 메모리 | |
| US10847578B1 (en) | Three-dimensional resistive memories and methods for forming the same | |
| US9252192B2 (en) | Methods of manufacturing semiconductor devices including a cross point cell array | |
| US9196656B2 (en) | Nonvolatile memory devices | |
| KR100639999B1 (ko) | 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법 | |
| US20240172570A1 (en) | Semiconductor device and method for fabricating the same | |
| CN113196490B (zh) | 包含双终端选择器的三维nand存储器器件及其使用和制造方法 | |
| US10651237B2 (en) | Resistive random access memory device | |
| KR20240111987A (ko) | 반도체 장치 및 그 제조방법 | |
| EP2608209A1 (en) | Resistive memory array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141203 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |