KR20110072957A - Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof - Google Patents

Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof Download PDF

Info

Publication number
KR20110072957A
KR20110072957A KR1020090130080A KR20090130080A KR20110072957A KR 20110072957 A KR20110072957 A KR 20110072957A KR 1020090130080 A KR1020090130080 A KR 1020090130080A KR 20090130080 A KR20090130080 A KR 20090130080A KR 20110072957 A KR20110072957 A KR 20110072957A
Authority
KR
South Korea
Prior art keywords
doped region
semiconductor substrate
forming
ink
oxide film
Prior art date
Application number
KR1020090130080A
Other languages
Korean (ko)
Inventor
박용환
김대원
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090130080A priority Critical patent/KR20110072957A/en
Publication of KR20110072957A publication Critical patent/KR20110072957A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for forming back junction using a dopping media and a method for manufacturing a back junction solar cell are provided to reduce the breakage rate of silicon wafers by implementing a dopping process based on an ink-jet technique. CONSTITUTION: A first dopping region is formed on a part of the back side of a semiconductor substrate(100) using ink or paste based on silicon nano particles containing n-type dopants. A second doping region is formed on the remained part of the semiconductor substrate using ink or paste based on silicon nano particles containing p-type dopants. A thermal treatment process is implemented. A thermal oxide film(108) is formed on the front side and the back side of the semiconductor substrate by diffusing the n-type dopants and the p-type dopants into the semiconductor substrate.

Description

도핑 매체를 이용한 후면접합 형성방법 및 그 후면접합 태양전지 제조방법{Method for forming of Back Junction using doping media and Method for manufacturing of Back Junction Solar Cells thereof}Method for forming of back junction using doping media and method for manufacturing of back junction solar cells

본 발명은 후면접합 태양전지의 제조방법에 관한 것으로, 특히 도핑용 잉크 또는 페이스트를 이용하여 후면접합 태양전지의 후면 도핑영역을 형성하기 위한 도핑 매체를 이용한 후면접합 형성방법 및 그 후면접합 태양전지 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a back junction solar cell, and more particularly, a method of forming a back junction using a doping medium for forming a back doped region of a back junction solar cell using a doping ink or paste, and manufacturing the back junction solar cell. It is about a method.

태양전지의 전극은 태양전지의 전면과 후면에 각각 형성되지만, 상기 전면에 형성되는 전극은 태양광에 대한 흡수율을 감소(shadowing loss)시키고 있다. The electrodes of the solar cell are formed on the front and rear surfaces of the solar cell, respectively, but the electrodes formed on the front face reduce the shadowing loss to sunlight.

그렇기 때문에 태양전지의 효율 향상을 위하여 전면에 형성되는 전극의 면적은 최대한 미세패턴으로 하여 좁게 하는 것이 일반적인 추세이다. 하지만 이 경우에도 전면에 형성된 전극 면적만큼 태양광을 흡수하지 못하고 있다.Therefore, in order to improve the efficiency of solar cells, the general trend is to narrow the area of the electrode formed on the front surface to have a fine pattern as much as possible. However, even in this case, sunlight does not absorb as much as the electrode area formed on the front surface.

따라서, 태양전지 전면에서 전극에 의한 흡수율 감소를 원천적으로 없애기 위하여, 전극 모두를 후면에 설치하는 후면접합(Back Junction) 구조의 태양전지가 개발되었다. 즉 후면접합 태양전지는, p형(또는 n형) 실리콘 기판에서 빛이 입사하 는 전면의 반대쪽인 후면에 p형(또는 n형)의 전하를 수집하는 베이스 접합과 n형(또는 p형)의 전하를 수집하는 에미터 접합이 모두 위치하는 구조를 말한다. Therefore, in order to fundamentally eliminate the reduction of absorption by the electrode at the front of the solar cell, a solar cell having a back junction structure has been developed in which both electrodes are installed at the rear side. That is, the back junction solar cell has a base junction and an n-type (or p-type) that collect p-type (or n-type) charges on the back side opposite to the front surface where light is incident on the p-type (or n-type) silicon substrate. It refers to the structure where all of the emitter junctions that collect charges are located.

하지만 상기 후면접합 태양전지는 태양광의 흡수율을 향상시켜 효율 향상은 예상되나, 제조공정이 복잡하고 비용이 많이 소요되는 단점이 있었다. 이는 후면접합 구조의 태양전지가 상업화되는 것을 제한하는 원인이라 할 수 있다. However, the back junction solar cell is expected to improve efficiency by improving the absorption rate of sunlight, but the manufacturing process is complicated and costly disadvantages. This can be said to be the cause that limits the commercialization of the solar cell of the back junction structure.

그래서 공정을 단순화하고 제조비용을 감소시킬 수 있는 후면접합 태양전지가 제안된 바 있다. 그 예가 미국등록특허 'US 07339110'호(태양전지 및 그 제조방법, 이하 '선행특허'라고 칭함)에 개시되어 있다. Therefore, back junction solar cells have been proposed that can simplify the process and reduce manufacturing costs. An example thereof is disclosed in US Patent No. US 07339110 (a solar cell and its manufacturing method, hereinafter referred to as a prior patent).

여기서, 상기 선행특허의 제조 공정 중, p형 실리콘 웨이퍼의 후면에 베이스 영역과 에미터 영역을 형성하는 공정에 대해서 도 1을 참조하여 살펴본다. 도 1은 종래 미국등록특허 'US 07339110'호에 의하여 후면접합 형성공정을 보인 단면도이다.Here, the process of forming the base region and the emitter region on the back surface of the p-type silicon wafer in the manufacturing process of the prior patent will be described with reference to FIG. 1 is a cross-sectional view showing a back junction forming process according to the conventional US registered patent 'US 07339110'.

첫번째 공정으로 태양전지를 제조하기 위해 실리콘 웨이퍼를 소정 크기로 절단하게 되는데, 절단 공정시에 상기 실리콘 웨이퍼의 표면에 발생한 손상을 제거하고(제 1공정), 세정 공정을 통해 불순물을 제거한다(제 2공정). 제 2공정까지 마친 상태의 실리콘 웨이퍼(10)를 도 1a에 도시하고 있다. In the first process, a silicon wafer is cut to a predetermined size to manufacture a solar cell. In the cutting process, damage to the surface of the silicon wafer is removed (first step), and impurities are removed through a cleaning process (first step). 2 step). The silicon wafer 10 in the state completed by the 2nd process is shown in FIG. 1A.

그런 다음, 도 1b와 같이 실리콘 웨이퍼(10)의 한 면(즉, 태양광이 입사되는 반대면)에 p+층(12)을 형성하고(제 3공정), 열산화 공정을 통해 도 1c와 같이 확산 방지막(14)을 증착한다(제 4공정). Then, as shown in FIG. 1B, the p + layer 12 is formed on one side of the silicon wafer 10 (that is, the opposite side to which sunlight is incident) (third step), and the thermal oxidation process is performed as shown in FIG. 1C. The diffusion barrier 14 is deposited (fourth step).

상기 확산 방지막(14)이 형성되면, 도 1d에 도시한 바와 같이 n+층을 형성할 부분에 인쇄한 에치 페이스트(16)를 인쇄하여 확산 방지막(14)의 일부를 제거하는 에칭공정을 수행한다(제 5공정). 상기 에칭이 완료되면 에치 페이스트(16)를 제거하고(제 6공정), 제거된 표면을 세정한다(제 7공정). 상기 공정까지 완료된 상태를 도 1e에 도시하고 있다.When the diffusion barrier 14 is formed, as shown in FIG. 1D, an etch paste 16 printed on a portion where an n + layer is to be formed is printed to perform an etching process of removing a portion of the diffusion barrier 14 ( 5th process). When the etching is completed, the etch paste 16 is removed (sixth step), and the removed surface is cleaned (seventh step). The state completed by the above process is shown in Fig. 1E.

이후, 도 1f에서와 같이 상기 확산 방지막이 제거된 부분(A)의 실리콘 웨이퍼를 습식 또는 건식방법으로 식각한다(제 8공정). 이때 식각 깊이는 상기 p+ 층(12)의 접합깊이보다 크면 된다. 상기 선행특허에서는 3㎛로 예시되어 있다. Thereafter, as illustrated in FIG. 1F, the silicon wafer of the portion A from which the diffusion barrier is removed is etched by a wet or dry method (eighth process). In this case, the etching depth may be larger than the junction depth of the p + layer 12. In the above patent, it is illustrated as 3㎛.

도 1g에 도시한 바와 같이 상기 식각된 실리콘 웨이퍼의 표면에 'POCl3(옥시염화인)'의 도펀트 소스를 원료로 하여 n+층(18)을 형성한다(제 9공정). As shown in Fig. 1G, an n + layer 18 is formed on the surface of the etched silicon wafer using a dopant source of 'POCl 3 (phosphorus oxychloride)' as a raw material (ninth step).

상기 n+층(18)이 형성되면, 희석된 HF 용액으로 남아있는 확산 방지막(14)을 제거하고(제 10공정), 습식 세정방법을 이용하여 잔류하고 있는 불순물들을 제거한다(제 11공정).When the n + layer 18 is formed, the diffusion barrier layer 14 remaining in the diluted HF solution is removed (step 10), and residual impurities are removed using a wet cleaning method (step 11).

마지막으로 실리콘 웨이퍼(10)의 양면에 건식 또는 습식 열산화 공정을 이용하여 산화막(20)을 형성한다(제 12공정).Finally, the oxide film 20 is formed on both surfaces of the silicon wafer 10 using a dry or wet thermal oxidation process (12th step).

하지만, 상기 선행특허에 따른 후면접합 형성공정은 다음과 같은 문제점이 있다.However, the back junction forming process according to the prior patent has the following problems.

상술한 바와 같이, 후면접합 태양전지를 제조하기 위하여 실리콘 웨이퍼의 후면에 베이스 및 에미터 영역을 형성하는 후면접합 형성공정은 모두 12개의 공정을 포함한다. 특히, 진공 또는 증착공정과 세정공정이 각각 3개 이상의 공정으로 이루어지고 있고, 뿐만 아니라 900℃ 내외의 고온에서 두 번의 확산 공정 및 한 번의 열산화막 형성공정이 수행되고 있다.As described above, the back junction forming process of forming the base and emitter regions on the back surface of the silicon wafer to manufacture the back junction solar cell includes all twelve processes. In particular, the vacuum or deposition process and the cleaning process are each composed of three or more processes, as well as two diffusion processes and one thermal oxide film forming process at a high temperature of about 900 ° C.

때문에, 에너지 투입량이 많아질 뿐만 아니라 공정시간이 길어지는 문제점이 있다. Therefore, there is a problem that not only the amount of energy input increases but also the process time.

또한 제조공정에서는 습식 세정공정이 적용되고 있어, 세정공정시 발생하는 화학 폐기물(chemical waste)의 처리문제도 발생한다.In addition, in the manufacturing process, a wet cleaning process is applied, which causes a problem of treating chemical waste generated during the cleaning process.

이러한 문제점은 최종적으로 제조하고자 하는 태양전지의 제조원가를 증가시키는 원인이 된다.This problem is the cause of increasing the manufacturing cost of the solar cell to be finally manufactured.

따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 후면접합 태양전지 제조에서 후면접합 형성공정을 간단하게 하기 위한 것이다.Accordingly, an object of the present invention is to solve the above problems, and to simplify the process of forming a back junction in a back junction solar cell.

본 발명의 다른 목적은 후면접합 태양전지의 전체 공정수를 단축시켜 공정비용을 절감하기 위한 것이다.Another object of the present invention is to reduce the process cost by shortening the total number of processes of the back-junction solar cell.

상기와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판의 후면 일부에 n형 불순물이 함유된 실리콘 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제1도핑영역을 형성하는 단계; 상기 반도체 기판의 후면 나머지 부분에 p형 불순물이 함유된 실리콘 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제2도핑영역을 형성하는 단계; 그리고 상기 제1도핑영역과 제2도핑영역이 형성되면, 열처리 공정을 수행하여 상기 제1도핑영역 및 제2도핑영역에 포함된 n형 불순물과 p형 불순물을 상기 반도체 기판 내로 확산시켜 후면접합을 형성하고, 동시에 상기 반도체 기판의 전면 및 후면에 열산화막을 형성하는 단계를 포함하여 구성된다. According to a feature of the present invention for achieving the above object, a step of forming a first doped region using an ink or paste, the main component of the silicon nanoparticles containing n-type impurities in the rear portion of the semiconductor substrate; Forming a second doped region using an ink or a paste containing silicon nanoparticles containing p-type impurities as a main component in the remaining portion of the back surface of the semiconductor substrate; When the first doped region and the second doped region are formed, a heat treatment process is performed to diffuse n-type impurities and p-type impurities included in the first and second doped regions into the semiconductor substrate to form a back junction. And forming a thermal oxide film on the front and rear surfaces of the semiconductor substrate at the same time.

본 발명의 다른 특징에 따르면, 반도체 기판의 후면 일부에 n형 불순물이 함유된 실리콘 산화물 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제1도핑영역을 형성하는 단계; 상기 반도체 기판의 후면 나머지 부분에 p형 불순물이 함유된 실리콘 산화물 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용 하여 제2도핑영역을 형성하는 단계; 상기 제1도핑영역과 제2도핑영역이 형성되면, 열처리 공정을 수행하여 상기 제1도핑영역 및 제2도핑영역에 포함된 n형 불순물과 p형 불순물을 상기 반도체 기판 내로 확산시켜 후면접합을 형성하는 단계; 상기 열처리 공정시에 상기 반도체 기판 표면에 생성된 실리콘 산화막을 제거하는 단계; 그리고 상기 실리콘 산화막이 제거되면, 열산화막 형성공정을 수행하여 상기 반도체 기판의 전면 및 후면에 열산화막을 형성하는 단계를 포함하여 구성된다. According to another feature of the present invention, forming a first doped region using an ink or a paste mainly composed of silicon oxide nanoparticles containing n-type impurities on the rear surface of the semiconductor substrate; Forming a second doped region by using an ink or paste containing silicon oxide nanoparticles containing p-type impurities as a main component in the remaining portion of the back surface of the semiconductor substrate; When the first doped region and the second doped region are formed, a heat treatment is performed to diffuse n-type impurities and p-type impurities included in the first and second doped regions into the semiconductor substrate to form a back junction. Making; Removing the silicon oxide film formed on the surface of the semiconductor substrate during the heat treatment process; And removing the silicon oxide film, forming a thermal oxide film on the front and rear surfaces of the semiconductor substrate by performing a thermal oxide film forming process.

상기 제1도핑영역 및 제2도핑영역은, 잉크젯과 스크린 프린팅 중 하나의 방식에 의해 형성하는 것이 바람직하다.The first doped region and the second doped region are preferably formed by one of inkjet and screen printing.

상기 잉크 또는 페이스트는 p형 도핑 불순물로 알루미늄(aluminum)과 보론(boron) 중 적어도 하나 이상을 함유하고, 또한 상기 잉크 또는 페이스트는 n형 도핑 불순물로 인(phosphorus), 비소(arsenic), 안티모니(antimony) 중 적어도 하나 이상을 함유하는 것을 특징으로 한다.The ink or paste contains at least one or more of aluminum and boron as p-type doping impurities, and the ink or paste may contain phosphorus, arsenic, and antimony as n-type doping impurities. It is characterized by containing at least one or more of (antimony).

본 발명의 다른 특징에 따르면, 상술한 방법의 후면접합 형성을 이용하여 후면접합 구조의 태양전지를 제조하는 방법을 제공한다.According to another feature of the present invention, there is provided a method of manufacturing a solar cell of the back junction structure using the back junction formation of the above-described method.

본 발명에서는, 이와 같이 상기 실시 예에서와 같이 종래 실시하였던 확산 방지막 형성공정과 패턴형성을 위한 식각 공정 등을 수행하지 않고, 실리콘 나노입자 또는 실리콘 산화물 나노입자를 주성분으로 하고 불순물이 함유된 실리콘 잉크를 인쇄 및 도핑하여 후면접합을 형성하고 있어, 상대적으로 적은 공정수만으로도 후면접합 형성의 구현이 가능하였다. 실시 예에서는 최소 5공정만으로도 후면접합 을 형성하고 있다. In the present invention, a silicon ink containing impurities containing silicon nanoparticles or silicon oxide nanoparticles as a main component, without performing the diffusion barrier film forming process and the etching process for pattern formation, which have been conventionally performed as in the above-described embodiments. Printing and doping to form a back junction, it was possible to implement the back junction with a relatively small number of processes. In the embodiment, at least five steps are used to form the back junction.

또한, 잉크젯으로 도핑을 하고 있어, 실리콘 웨이퍼에 직접적인 힘이 가해지지 않기 때문에, 실리콘 웨이퍼의 파손율이 감소하는 효과가 있다.In addition, since the ink jet is doped and no direct force is applied to the silicon wafer, the breakage rate of the silicon wafer is reduced.

아울러 후면접합 태양전지 제조시에도 전체 제조공정이 단축되어 공정시간과 비용을 절감할 수 있다. In addition, the entire manufacturing process can be shortened even during back-junction solar cell manufacturing, thereby reducing the process time and cost.

이하 본 발명의 바람직한 실시 예에 따른 도핑용 매체를 이용한 후면접합 태양전지 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, a back junction solar cell manufacturing method using a doping medium according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 불순물이 함유된 도핑용 매체를 패턴 인쇄하여 p 영역과 n 영역을 형성하는 것이다. 상기 도핑용 매체는, 실리콘 나노입자를 주성분으로 하는 실리콘 잉크 또는 페이스트나, 실리콘 산화물 나노입자를 주성분으로 하는 실리콘 잉크 또는 페이스트가 있다. The present invention forms a p region and an n region by pattern printing a doping medium containing impurities. The doping medium may be a silicon ink or paste containing silicon nanoparticles as a main component, or a silicon ink or paste containing silicon oxide nanoparticles as a main component.

아래에서는 상기 실리콘 나노입자를 주성분으로 하는 실리콘 잉크 또는 페이스트와 실리콘 산화물 나노입자를 주성분으로 하는 실리콘 잉크 또는 페이스트를 각각 이용하여 도핑영역을 형성하는 예를 도 2 및 도 3을 참조하여 설명하기로 한다.Hereinafter, an example in which a doped region is formed by using a silicon ink or paste containing silicon silicon particles as a main component and a silicon ink or paste containing silicon oxide nano particles as a main component will be described with reference to FIGS. 2 and 3. .

먼저, 도 2는 본 발명의 바람직한 실시 예에 따라 실리콘 나노입자를 주성분으로 하는 실리콘 잉크를 이용하여 후면접합 태양전지를 제조하는 공정 단면도이다. 상기 실리콘 잉크는 p형 또는 n형 도펀트를 포함한다. First, FIG. 2 is a cross-sectional view illustrating a process of manufacturing a back junction solar cell using a silicon ink containing silicon nanoparticles as a main component according to a preferred embodiment of the present invention. The silicon ink includes a p-type or n-type dopant.

도 2a는 실리콘 웨이퍼(100)의 절단 공정시에 상기 실리콘 웨이퍼(100)의 표 면에 발생한 손상(saw damage)을 제거하고, 세정공정을 통해 불순물이 제거된 상태이다. 상기 손상은 불산(HF) 및 질산(HNO3)을 포함하는 산 용액 또는 수산화 칼륨(KOH)이나 수산화 나트륨(NaOH) 등을 포함하는 알칼리 용액으로 상기 실리콘 웨이퍼(100)의 표면을 10㎛ 이상 식각하여 제거한다. 또 상기 세정공정은 상기 식각 후에 상기 실리콘 웨이퍼(100)의 표면에 금속 또는 유기물이 잔류하게 되는데, 이를 염산(HCl) 등이 포함된 용액을 이용하여 세정한다.FIG. 2A illustrates a state in which damage to the surface of the silicon wafer 100 is removed during the cutting process of the silicon wafer 100, and impurities are removed through the cleaning process. The damage is an acid solution containing hydrofluoric acid (HF) and nitric acid (HNO 3 ) or an alkaline solution containing potassium hydroxide (KOH) or sodium hydroxide (NaOH) and the like to etch the surface of the silicon wafer 100 by 10㎛ or more To remove it. In the cleaning process, metal or organic material remains on the surface of the silicon wafer 100 after the etching process. The cleaning process is performed by using a solution containing hydrochloric acid (HCl).

다음에는 도 2b에 도시한 바와 같이, p+층(102)을 형성한다. 상기 p+층(102)은 보론(boron)이 함유된 잉크를 잉크젯 공정을 통해 형성한다. 이때 상기 잉크는, 예로 'Innovalight사'의 실리콘 잉크가 있다. 상기 실리콘 잉크는 실리콘 나노입자를 주성분으로 하고 있어, 도핑시 실리콘 산화막(Boro Silicate Glass : BSG)이 발생하지 않는다. 그래서 상기 보론이 도핑된 이후에 실리콘 산화막을 제거하는 별도의 제거공정 및 세정공정이 필요하지 않다. Next, as shown in FIG. 2B, the p + layer 102 is formed. The p + layer 102 forms boron-containing ink through an inkjet process. In this case, for example, there is a silicon ink of 'Innovalight'. Since the silicon ink contains silicon nanoparticles as a main component, a silicon oxide film (BSG) does not occur during doping. Therefore, a separate removal process and a cleaning process for removing the silicon oxide film after the boron is doped are not necessary.

다음에는, 도 2c에 도시한 바와 같이, 상기 p+층(102)이 미 형성된 영역에 인(phosphorus)이 함유된 잉크를 잉크젯 공정을 통해 인쇄하여 n+층(104)을 형성한다. 이때 사용되는 잉크도 실리콘 나노입자를 주성분으로 하는 실리콘 잉크로서, 도핑시 실리콘 산화막(Phospho Silicate Glass : PSG)이 발생하지 않는다. 그래서 상기 인이 도핑된 이후에 실리콘 산화막을 제거하는 별도의 제거공정 및 세정공정이 필요하지 않다. Next, as shown in FIG. 2C, an ink containing phosphorus in an area where the p + layer 102 is not formed is printed by an inkjet process to form an n + layer 104. At this time, the ink used is also a silicon ink containing silicon nanoparticles as a main component, and does not generate a silicon oxide film (PSG) during doping. Therefore, a separate removal process and a cleaning process for removing the silicon oxide film after the phosphorus is doped are not necessary.

상기 도 2b 및 도 2c에 의해 상기 실리콘 웨이퍼(100)의 후면에 p+층(102) 및 n+층(104)이 형성되면, 대략 850℃ 이상의 고온에서 열처리공정을 수행한다. 그러면, 상기 p+층(102)을 형성하는 보론과 상기 n+층(104)을 형성하는 인이 상기 실리콘 웨이퍼(100)의 표면 내로 확산되어 후면접합을 형성하고, 동시에 상기 실리콘 웨이퍼(100)의 전면과 후면에 열 산화막(108)이 형성되게 된다. 이 상태는 도 2d에 도시되어 있다. 도면부호 '106'이 확산된 부분을 가리킨다. 상기 p+층(102)의 접합깊이는 약 1.8㎛ 정도이고, 상기 n+층(104)의 접합깊이는 약 0.9㎛ 정도가 된다. 또한 p+층(102)의 면 저항은 16Ω/□, n+층(104)의 면 저항은 40Ω/□이 된다.2B and 2C, when the p + layer 102 and the n + layer 104 are formed on the back surface of the silicon wafer 100, the heat treatment is performed at a high temperature of about 850 ° C. or higher. Then, the boron forming the p + layer 102 and the phosphor forming the n + layer 104 diffuse into the surface of the silicon wafer 100 to form a back junction, and at the same time the front surface of the silicon wafer 100. The thermal oxide film 108 is formed on the rear surface. This state is shown in FIG. 2D. Reference numeral 106 denotes a diffused portion. The junction depth of the p + layer 102 is about 1.8 mu m, and the junction depth of the n + layer 104 is about 0.9 mu m. In addition, the surface resistance of the p + layer 102 is 16 ohms / square, and the surface resistance of the n + layer 104 is 40 ohms / square.

다음, 도 3은 본 발명의 다른 실시 예에 따라 실리콘 산화물 나노입자를 주성분으로 하는 실리콘 잉크를 이용하여 후면접합 태양전지를 제조하는 공정 단면도이다. 상기 실리콘 잉크는 p형 또는 n형 도펀트를 포함한다. Next, FIG. 3 is a cross-sectional view illustrating a process of manufacturing a back junction solar cell using a silicon ink containing silicon oxide nanoparticles as a main component according to another embodiment of the present invention. The silicon ink includes a p-type or n-type dopant.

도 3a는 실리콘 웨이퍼(200)의 절단 공정시에 상기 실리콘 웨이퍼(200)의 표면에 있는 손상(saw damage)을 제거하고, 세정공정을 통해 불순물이 제거된 상태이다. 상기 손상은 불산(HF) 및 질산(HNO3)을 포함하는 산 용액 또는 수산화 칼륨(KOH)이나 수산화 나트륨(NaOH) 등을 포함하는 알칼리 용액으로 상기 실리콘 웨이퍼의 표면을 10㎛ 이상 식각하여 제거한다. 또 상기 세정공정은 상기 식각 후에 상기 실리콘 웨이퍼(200)의 표면에 금속 또는 유기물이 잔류하게 되는데, 이를 염산(HCl) 등이 포함된 용액을 이용하여 세정한다.3A illustrates a state in which saw damage on the surface of the silicon wafer 200 is removed during the cutting process of the silicon wafer 200, and impurities are removed through the cleaning process. The damage is removed by etching the surface of the silicon wafer with an acid solution containing hydrofluoric acid (HF) and nitric acid (HNO 3 ) or an alkaline solution containing potassium hydroxide (KOH) or sodium hydroxide (NaOH) or the like by etching more than 10 μm. . In the cleaning process, a metal or an organic substance remains on the surface of the silicon wafer 200 after the etching, and is cleaned using a solution containing hydrochloric acid (HCl).

다음에는 도 3b에 도시한 바와 같이, p+층(202)을 형성한다. 상기 p+층(202)은 실리콘산화물에 보론(boron)이 함유된 잉크를 잉크젯 또는 스크린 인쇄법으로 형성한다. Next, as shown in FIG. 3B, a p + layer 202 is formed. The p + layer 202 forms ink containing boron in silicon oxide by ink jet or screen printing.

다음에는, 도 3c에 도시한 바와 같이, 상기 p+층(202)이 미 형성된 영역에 실리콘 산화물에 인(phosphorus)이 함유된 잉크를 잉크젯 또는 스크린 인쇄법으로 n+층(204)을 형성한다. Next, as illustrated in FIG. 3C, an n + layer 204 is formed by inkjet or screen printing using ink containing phosphorus in silicon oxide in a region where the p + layer 202 is not formed.

상기 도 3b 및 도 3c에 의해 상기 실리콘 웨이퍼(200)의 후면에 p+층(202) 및 n+층(204)이 형성되면, 상기 p+층(202) 및 n+층(204)에 포함된 보론과 인을 실리콘 웨이퍼(100) 내로 확산시키기 위해 대략 850℃ 이상의 고온에서 약 30분 이상 열처리공정을 수행한다. 그러면, 도 3d와 같이 상기 p+층(202)을 형성하는 보론과 상기 n+층(204)을 형성하는 인이 상기 실리콘 웨이퍼(200)의 표면에서 내부로 확산하여 후면접합을 형성한다. 도면부호 '206'이 확산된 부분을 가리킨다.3B and 3C, when the p + layer 202 and the n + layer 204 are formed on the back surface of the silicon wafer 200, boron and phosphorus included in the p + layer 202 and the n + layer 204 are formed. Heat treatment is performed for about 30 minutes or more at a high temperature of about 850 ° C. or more to diffuse into the silicon wafer 100. Then, as shown in FIG. 3D, boron forming the p + layer 202 and phosphorus forming the n + layer 204 diffuse inward from the surface of the silicon wafer 200 to form a back junction. Reference numeral 206 denotes a diffused portion.

한편, 상기 열처리 공정시 상기 실리콘 웨이퍼(200)의 표면에는 실리콘 산화막(BSG, PSG)(208)이 부산물로 생성된다. 상기 실리콘 산화막(208)은 태양전지에서 전류 흐름을 방해하기 때문에 제거하는 것이 좋다. Meanwhile, silicon oxide films (BSG and PSG) 208 are generated as by-products on the surface of the silicon wafer 200 during the heat treatment process. The silicon oxide film 208 may be removed because it interferes with the current flow in the solar cell.

그래서, 상기 실리콘 산화막(208) 제거공정 및 세정공정이 수행된다. 상기 제거공정은 불산(HF)이 함유된 용액을 이용하여 제거하고, 상기 제거 이후에도 표면에 묻어있을 수 있는 금속 또는 유기물을 염산 등을 이용하여 세정한다. 상기 제거 및 세정공정이 완료된 실리콘 웨이퍼를 도 3e에 도시하고 있다. 도 3e를 보면 상기 도 3d와 비교할 때, 확산된 부분(206)만이 남아있게 됨을 알 수 있다. Thus, the silicon oxide film 208 removal process and cleaning process are performed. The removal process is removed by using a solution containing hydrofluoric acid (HF), and the metal or organic matter that may be on the surface even after the removal using the hydrochloric acid. 3E illustrates a silicon wafer in which the removal and cleaning process is completed. Referring to FIG. 3E, it can be seen that compared with FIG. 3D, only the diffused portion 206 remains.

마지막으로, 열산화막 형성공정을 수행한다. 그러면 도 3f와 같이 상기 실리콘 웨이퍼(200)의 전면과 후면에 열산화막(210)이 형성된다. Finally, a thermal oxide film forming process is performed. Then, as illustrated in FIG. 3F, a thermal oxide film 210 is formed on the front and rear surfaces of the silicon wafer 200.

상기 공정에 따라 후면접합 형성공정이 완료되면, 다른 실시 예도 앞선 실시예와 마찬가지로 상기 p+층의 접합깊이는 약 1.8㎛ 정도이고, 상기 n+층의 접합깊이는 약 0.9㎛ 정도가 된다. 또한 p+층의 면 저항은 16Ω/□, n+층의 면 저항은 40Ω/□이 된다.When the back junction formation process is completed according to the above process, the other embodiment also has a junction depth of about 1.8 μm and the junction depth of the n + layer is about 0.9 μm, as in the previous embodiment. In addition, the surface resistance of the p + layer is 16 Ω / □, and the surface resistance of the n + layer is 40 Ω / □.

이와 같이 상기 실시 예에서는 종래 실시하였던 확산 방지막 및 패턴형성을 위한 식각공정 등을 수행하지 않고, 실리콘 나노입자 또는 실리콘 산화물 나노입자를 주성분으로 하는 실리콘 잉크를 인쇄 및 도핑하여 후면접합을 형성하고 있어, 상대적으로 적은 공정만으로도 후면접합 형성의 구현이 가능하였다. 실시 예에서는 최소 5공정 또는 7공정만으로도 후면접합을 형성하고 있다. As described above, in the above embodiment, a back junction is formed by printing and doping a silicon ink containing silicon nanoparticles or silicon oxide nanoparticles as a main component, without performing a diffusion prevention film and an etching process for pattern formation. It was possible to implement back junction formation with relatively few processes. In the embodiment, at least five or seven processes form the back junction.

한편, 본 실시 예는 상기 실리콘 웨이퍼의 후면에 베이스 영역 및 에미터 영역과 열 산화막이 형성된 상태에서, 상기 열 산화막의 일부를 에칭한 후 베이스 영역 및 에미터 영역과 접촉되게 전극을 형성하며, 전면에는 반사 방지막을 형성하는 일련의 공정을 통해 후면접합 태양전지를 제조할 수 있다. 이 경우 종래보다 전체 제조공정이 단축된다. Meanwhile, in the present exemplary embodiment, in a state where a base region, an emitter region, and a thermal oxide film are formed on a back surface of the silicon wafer, an electrode is formed to be in contact with the base region and the emitter region after etching a portion of the thermal oxide film. The back junction solar cell can be manufactured through a series of processes for forming an anti-reflection film. In this case, the entire manufacturing process is shorter than before.

본 발명의 권리는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.

즉 본 실시 예에서는 잉크를 예를 들어 설명하고 있지만, 불순물을 함유하고 있는 실리콘 나노입자 또는 실리콘 산화물 나노입자를 주성분으로 하는 페이스트(paste)도 본 발명에 적용할 수 있다. In other words, in the present embodiment, an ink is described as an example, but a paste mainly containing silicon nanoparticles or silicon oxide nanoparticles containing impurities can also be applied to the present invention.

도 1은 종래 미국등록특허 'US 07339110'호에 의하여 후면접합 형성공정을 보인 단면도1 is a cross-sectional view showing a back-joint forming process according to the conventional US registered patent 'US 07339110'

도 2는 본 발명의 바람직한 실시 예에 따라 실리콘 나노입자를 주성분으로 하는 실리콘 잉크를 이용하여 후면접합 태양전지를 제조하는 공정 단면도2 is a cross-sectional view illustrating a process of manufacturing a back junction solar cell using a silicon ink containing silicon nanoparticles as a main component according to a preferred embodiment of the present invention.

도 3은 본 발명의 다른 실시 예에 따라 실리콘 산화물 나노입자를 주성분으로 하는 실리콘 잉크를 이용하여 후면접합 태양전지를 제조하는 공정 단면도3 is a cross-sectional view of a process of manufacturing a back junction solar cell using a silicon ink containing silicon oxide nanoparticles as a main component according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 실리콘 웨이퍼 102 : p+층100 silicon wafer 102 p + layer

104 : n+ 층 106 : 확산된 부분104: n + layer 106: diffused portion

108 : 열 산화막108: thermal oxide film

Claims (6)

반도체 기판의 후면 일부에 n형 불순물이 함유된 실리콘 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제1도핑영역을 형성하는 단계; Forming a first doped region using an ink or a paste containing silicon nanoparticles containing n-type impurities as a main component on a portion of a rear surface of the semiconductor substrate; 상기 반도체 기판의 후면 나머지 부분에 p형 불순물이 함유된 실리콘 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제2도핑영역을 형성하는 단계; 그리고 Forming a second doped region using an ink or a paste containing silicon nanoparticles containing p-type impurities as a main component in the remaining portion of the back surface of the semiconductor substrate; And 상기 제1도핑영역과 제2도핑영역이 형성되면, 열처리 공정을 수행하여 상기 제1도핑영역 및 제2도핑영역에 포함된 n형 불순물과 p형 불순물을 상기 반도체 기판 내로 확산시켜 후면접합을 형성하고, 동시에 상기 반도체 기판의 전면 및 후면에 열 산화막을 형성하는 단계를 포함하여 구성되는 도핑 매체를 이용한 후면접합 형성방법. When the first doped region and the second doped region are formed, a heat treatment is performed to diffuse n-type impurities and p-type impurities included in the first and second doped regions into the semiconductor substrate to form a back junction. And forming a thermal oxide film on the front and rear surfaces of the semiconductor substrate at the same time. 반도체 기판의 후면 일부에 n형 불순물이 함유된 실리콘 산화물 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제1도핑영역을 형성하는 단계; Forming a first doped region by using an ink or a paste containing silicon oxide nanoparticles containing n-type impurities as a main component on a portion of a rear surface of a semiconductor substrate; 상기 반도체 기판의 후면 나머지 부분에 p형 불순물이 함유된 실리콘 산화물 나노입자를 주성분으로 하는 잉크 또는 페이스트를 이용하여 제2도핑영역을 형성하는 단계; Forming a second doped region using an ink or a paste containing silicon oxide nanoparticles containing p-type impurities as a main component in the remaining portion of the rear surface of the semiconductor substrate; 상기 제1도핑영역과 제2도핑영역이 형성되면, 열처리 공정을 수행하여 상기 제1도핑영역 및 제2도핑영역에 포함된 n형 불순물과 p형 불순물을 상기 반도체 기 판내로 확산시켜 후면접합을 형성하는 단계; When the first doped region and the second doped region are formed, a heat treatment process is performed to diffuse n-type impurities and p-type impurities included in the first and second doped regions into the semiconductor substrate to form a back junction. Forming; 상기 열처리 공정시에 상기 반도체 기판 표면에 생성된 실리콘 산화막을 제거하는 단계; 그리고 Removing the silicon oxide film formed on the surface of the semiconductor substrate during the heat treatment process; And 상기 실리콘 산화막이 제거되면, 열산화막 형성공정을 수행하여 상기 반도체 기판의 전면 및 후면에 열산화막을 형성하는 단계를 포함하여 구성되는 도핑 매체를 이용한 후면접합 형성방법. And removing the silicon oxide film to form a thermal oxide film on the front and rear surfaces of the semiconductor substrate by performing a thermal oxide film forming process. 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 제1도핑영역 및 제2도핑영역은, 잉크젯과 스크린 프린팅 중 하나의 방식으로 형성하는 것을 특징으로 하는 도핑 매체를 이용한 후면접합 형성방법. And the first doped region and the second doped region are formed by one of inkjet and screen printing. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 잉크 또는 페이스트는, p형 도핑 불순물로 알루미늄(aluminum)과 보론(boron) 중 적어도 하나 이상을 함유하는 것을 특징으로 하는 도핑 매체를 이용한 후면접합 형성방법.And the ink or paste contains at least one of aluminum and boron as p-type doping impurities. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 잉크 또는 페이스트는, n형 도핑 불순물로 인(phosphorus), 비소(arsenic), 안티모니(antimony) 중 적어도 하나 이상을 함유하는 것을 특징으로 하는 도핑 매체를 이용한 후면접합 형성방법.And the ink or paste contains at least one or more of phosphorus, arsenic, and antimony as an n-type doping impurity. 제 1항 또는 제 2항에 따라 상기 반도체 기판의 후면에 제 1도핑영역과 제 2도핑영역을 형성한 상태에서, 상기 열 산화막을 일부 제거한 후, 상기 제 1도핑영역과 제 2도핑영역에 금속전극이 접촉되게 형성하여 태양전지를 제조하는 것을 특징으로 하는 후면접합 태양전지의 제조방법.According to claim 1 or 2, the first doped region and the second doped region formed on the back surface of the semiconductor substrate, the thermal oxide film is partially removed, the metal doped in the first doped region and the second doped region Method for manufacturing a back-junction solar cell, characterized in that for forming a solar cell by contacting the electrode.
KR1020090130080A 2009-12-23 2009-12-23 Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof KR20110072957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090130080A KR20110072957A (en) 2009-12-23 2009-12-23 Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130080A KR20110072957A (en) 2009-12-23 2009-12-23 Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof

Publications (1)

Publication Number Publication Date
KR20110072957A true KR20110072957A (en) 2011-06-29

Family

ID=44403805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130080A KR20110072957A (en) 2009-12-23 2009-12-23 Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof

Country Status (1)

Country Link
KR (1) KR20110072957A (en)

Similar Documents

Publication Publication Date Title
TWI431797B (en) Solar cell with selective emitter and fabrications thereof
JP5885891B2 (en) Solar cell manufacturing method and solar cell
US8895348B2 (en) Methods of forming a high efficiency solar cell with a localized back surface field
KR20150105369A (en) Method of providing a boron doped region in a substrate and a solar cell using such a substrate
CN105122461A (en) Method for producing solar cell
JP5830143B1 (en) Method for manufacturing solar battery cell
WO2012176839A1 (en) Method for manufacturing rear face electrode type solar battery
KR101160116B1 (en) Method of manufacturing Back junction solar cell
JP6340069B2 (en) Manufacturing method of solar cell
JP2014229826A (en) Manufacturing method of solar cell element and solar cell element
KR101464002B1 (en) Manufacturing method of solar cell
KR101054985B1 (en) Method for fabricating solar cell
KR101161807B1 (en) Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell
KR101065384B1 (en) Solar cell and fabrication method thereof
JP6114171B2 (en) Manufacturing method of solar cell
EP3331032A1 (en) Method of manufacturng solar cell
KR101093114B1 (en) Back junction solar cells
CN115020508A (en) Full back contact solar cell and manufacturing method thereof
KR101113486B1 (en) Method for manufacturing a Back junction solar cells
JP2015106624A (en) Method for manufacturing solar cell
JP6114170B2 (en) Manufacturing method of solar cell
KR20110072957A (en) Method for forming of back junction using doping media and method for manufacturing of back junction solar cells thereof
JP2006024757A (en) Solar cell and method of manufacturing the same
CN113948590A (en) Solar cell and manufacturing method thereof
KR101164910B1 (en) Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application