KR20110070356A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20110070356A
KR20110070356A KR1020090127159A KR20090127159A KR20110070356A KR 20110070356 A KR20110070356 A KR 20110070356A KR 1020090127159 A KR1020090127159 A KR 1020090127159A KR 20090127159 A KR20090127159 A KR 20090127159A KR 20110070356 A KR20110070356 A KR 20110070356A
Authority
KR
South Korea
Prior art keywords
common voltage
liquid crystal
gamma
reference voltages
feedback
Prior art date
Application number
KR1020090127159A
Other languages
Korean (ko)
Other versions
KR101613734B1 (en
Inventor
정현철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127159A priority Critical patent/KR101613734B1/en
Publication of KR20110070356A publication Critical patent/KR20110070356A/en
Application granted granted Critical
Publication of KR101613734B1 publication Critical patent/KR101613734B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A liquid crystal display device is provided to compensate image quality due to declination inside the surface of a common voltage and to reduce the declination of the common voltage. CONSTITUTION: An LCD panel(10) is formed in a plurality of liquid crystal cells and crosses with data lines and gate lines. A first data drive integrated circuit drives the data lines of the first block of the LCD panel. A second data drive integrated circuit drives the data lines of the second block of the LCD panel. A third data drive integrated circuit drives the data lines of the third block of the LCD panel.

Description

액정표시장치{Liquid Crystal Display}Liquid Crystal Display

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압의 면내 편차로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing a deterioration in image quality due to in-plane variations in common voltage.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

액정표시패널에는 게이트라인과 데이터라인이 교차되고 이들의 교차부에 액정셀을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT")가 형성된다. 액정셀은 데이터전압이 인가되는 화소전극, 공통전압이 인가되는 공통전극 및 액정층을 포함한다. 액정층을 이루는 액정분자들은 화소전극과 공통전극 사이에 걸리는 전계에 의해 그 배열이 바뀌면서 투과되는 광량을 조절한다. In the liquid crystal display panel, a gate line and a data line cross each other, and a thin film transistor (“TFT”) for driving the liquid crystal cell is formed at an intersection thereof. The liquid crystal cell includes a pixel electrode to which a data voltage is applied, a common electrode to which a common voltage is applied, and a liquid crystal layer. The liquid crystal molecules forming the liquid crystal layer control the amount of light transmitted as the arrangement is changed by an electric field applied between the pixel electrode and the common electrode.

각 액정셀의 공통전극은 공통전압이 인가되는 공통배선에 공통으로 접속된다. 그런데 공통전압은 공통배선의 구조에 따른 라인 저항의 면내 편차로 인하여 왜곡되기가 쉽다. 예컨대, 도 1과 같이 공통배선이 수평라인 수(수직 해상도)만큼 형성되고 그 공통배선이 게이트라인과 나란한 방향으로 형성되는 액정표시장치는 스캔펄스에 의해 1 수평라인의 화소들에 동시에 데이터전압이 인가되므로 그 화소들에 대향하는 공통배선의 로드(Load)가 커질 수밖에 없다. 공통배선의 로드는 공통배선의 라인저항과 기생용량의 곱으로 정의되는 RC 딜레이(Delay) 량에 의존하므로, 패널의 위치에 따라 그 값이 다르다. RC 딜레이(Delay) 량을 줄이기 위해서는 공통배선의 라인저항을 줄일 필요가 있다. 그러나, 종래 액정표시장치는 도 1과 같이 단지 두 군데의 입력 소스를 갖는 공통배선 구조를 취하므로 라인저항을 줄이는데 한계가 있다. 공통배선의 로드 불균형을 감안하지 않은 상태에서 패널에 동일한 레벨의 공통전압을 입력하게 되면, 도 2와 같이 패널 위치에 따라 공통전압의 불균형이 발생된다. 이러한 공통전압의 면내 편차는 국부적인 잔상이나 크로스토크와 같은 화질 불량의 원인이 된다.The common electrode of each liquid crystal cell is commonly connected to a common wiring to which a common voltage is applied. However, the common voltage is easily distorted due to the in-plane variation of the line resistance according to the structure of the common wiring. For example, as shown in FIG. 1, a liquid crystal display device in which a common line is formed by the number of horizontal lines (vertical resolution) and the common line is formed in parallel with the gate line has a data voltage simultaneously applied to pixels of one horizontal line by a scan pulse. Since it is applied, the load of the common wiring facing the pixels is inevitably increased. The load of the common wiring depends on the amount of RC delay, which is defined as the product of the line resistance and parasitic capacitance of the common wiring, so the value varies depending on the position of the panel. In order to reduce the amount of RC delay, it is necessary to reduce the line resistance of the common wiring. However, the conventional liquid crystal display device has a limitation in reducing the line resistance because it has a common wiring structure having only two input sources as shown in FIG. 1. When the common voltage of the same level is input to the panel without considering the load imbalance of the common wiring, an unbalance of the common voltage occurs according to the panel position as shown in FIG. 2. Such in-plane variation of the common voltage causes poor image quality such as local afterimage or crosstalk.

따라서, 본 발명의 목적은 공통전압의 면내 편차를 줄이고, 이 면내 편차로 인한 화질 저하를 보상할 수 있도록 한 액정표시장치를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of reducing in-plane variations of common voltages and compensating for image degradation due to the in-plane variations.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들 및 게이트라인들이 교차되고, 이 교차 영역에 다수의 액정셀들이 형성된 액정표시패널; 상기 액정표시패널의 제1 블록의 데이터라인들을 구동하는 제1 데이터 드라이브 IC; 상기 액정표시패널의 제2 블록의 데이터라인들을 구동하는 제2 데이터 드라이브 IC; 상기 액정표시패널의 제3 블록의 데이터라인들을 구동하는 제3 데이터 드라이브 IC; 및 상기 제1 내지 제3 블록에 형성된 액정셀들의 공통전극에 인가될 공통전압을 생성하고, 상기 제1 내지 제3 블록으로부터 각각 피드백되는 제1 내지 제3 피드백 공통전압을 기반으로 상기 제1 내지 제3 소스 드라이브 IC로 출력되는 감마기준전압들의 레벨을 개별적으로 조정하는 프로그래머블 감마집적회로를 구비한다.In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention comprises a liquid crystal display panel in which a plurality of data lines and gate lines are crossed, a plurality of liquid crystal cells are formed in the intersection area; A first data drive IC driving data lines of a first block of the liquid crystal display panel; A second data drive IC driving data lines of a second block of the liquid crystal display panel; A third data drive IC driving data lines of a third block of the liquid crystal display panel; And generating a common voltage to be applied to common electrodes of the liquid crystal cells formed in the first to third blocks, and based on the first to third feedback common voltages fed back from the first to third blocks, respectively. And a programmable gamma integrated circuit for individually adjusting the levels of gamma reference voltages output to the third source drive IC.

상기 프로그래머블 감마집적회로는, 상기 제1 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제1 소스 드라이브 IC로 출력될 제1 감마기준전압들의 레벨을 조정하는 제1 감마조정부; 상기 제2 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제2 소스 드라이브 IC로 출력될 제2 감마기준전압들의 레벨을 조정하는 제2 감마조정부; 상기 제3 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제3 소스 드라이브 IC로 출력될 제3 감마기준전압들의 레벨을 조정하는 제3 감마조정부; 및 상기 공통전압을 발생하는 공통전압 생성부를 구비한다.The programmable gamma integrated circuit compares the first feedback common voltage with a level of the common voltage and adjusts a level of first gamma reference voltages to be output to the first source drive IC based on the comparison result. Gamma adjusting unit; A second gamma adjusting unit which compares the second feedback common voltage with the level of the common voltage and adjusts levels of second gamma reference voltages to be output to the second source drive IC based on the comparison result; A third gamma adjusting unit configured to compare the third feedback common voltage with a level of the common voltage and adjust levels of third gamma reference voltages to be output to the third source drive IC based on the comparison result; And a common voltage generator for generating the common voltage.

상기 제1 감마조정부는, 상기 제1 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제1 감마기준전압들의 레벨을 조정하되; 상기 제1 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제1 감마기준전압들의 레벨을 상향 조정하고; 상기 제1 피드백 공통전압이 상기 공통전압보다 높으면 상기 제1 감마기준전압들의 레벨을 하향 조정한다.The first gamma adjusting unit adjusts levels of the first gamma reference voltages in consideration of a deviation between the first feedback common voltage and the common voltage; If the first feedback common voltage is lower than the common voltage, adjust the level of the first gamma reference voltages upwardly; If the first feedback common voltage is higher than the common voltage, the levels of the first gamma reference voltages are adjusted downward.

상기 제2 감마조정부는, 상기 제2 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제2 감마기준전압들의 레벨을 조정하되; 상기 제2 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제2 감마기준전압들의 레벨을 상향 조정하고; 상기 제2 피드백 공통전압이 상기 공통전압보다 높으면 상기 제2 감마기준전압들의 레벨을 하향 조정한다.The second gamma adjusting unit adjusts a level of the second gamma reference voltages in consideration of a deviation between the second feedback common voltage and the common voltage; If the second feedback common voltage is lower than the common voltage, increase the level of the second gamma reference voltages; If the second feedback common voltage is higher than the common voltage, the levels of the second gamma reference voltages are adjusted downward.

상기 제3 감마조정부는, 상기 제3 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제3 감마기준전압들의 레벨을 조정하되; 상기 제3 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제3 감마기준전압들의 레벨을 상향 조정하고; 상기 제3 피드백 공통전압이 상기 공통전압보다 높으면 상기 제3 감마기준전압들의 레벨을 하향 조정한다.The third gamma adjusting unit adjusts levels of the third gamma reference voltages in consideration of a deviation between the third feedback common voltage and the common voltage; If the third feedback common voltage is lower than the common voltage, adjust the level of the third gamma reference voltages upwardly; If the third feedback common voltage is higher than the common voltage, the levels of the third gamma reference voltages are adjusted downward.

이 액정표시장치는 상기 제1 데이터 드라이브 IC가 실장되는 제1 실장부; 상기 제2 데이터 드라이브 IC가 실장되는 제2 실장부; 및 상기 제3 데이터 드라이브 IC가 실장되는 제3 실장부를 더 구비하고; 상기 제1 내지 제3 실장부는 상기 프로그래머블 감마집적회로와 상기 액정표시패널 사이에서 상기 공통전압과 피드백 공통전압들을 전송한다.The liquid crystal display device includes: a first mounting unit on which the first data drive IC is mounted; A second mounting unit on which the second data drive IC is mounted; And a third mounting unit in which the third data drive IC is mounted. The first to third mounting units transfer the common voltage and feedback common voltages between the programmable gamma integrated circuit and the liquid crystal display panel.

상기 제1 내지 제3 실장부는 각각 일측 더미 배선을 통해 상기 공통전압을 전송하고, 타측 더미 배선을 통해 상기 피드백 공통전압들 중 어느 하나를 전송한다.Each of the first to third mounting units transmits the common voltage through one dummy wire, and transmits any one of the feedback common voltages through the other dummy wire.

상기 제1 내지 제3 실장부는 각각 TCP(Tape carrier package) 또는 COF(Chip on film)로 구현된다.The first to third mounting units are each implemented in a tape carrier package (TCP) or a chip on film (COF).

본 발명에 따른 액정표시장치는 공통전압의 입력 소스를 소스 드라이브 IC의 개수만큼 늘림으로써 종래 대비 공통전압의 면내 편차를 크게 줄일 수 있다. 그리고, 각 소스 드라이브 IC에 구동되는 블록 단위로 공통전압을 피드백시키고, 각 피드백 공통전압을 기반으로 소스 드라이브 IC들로 출력되는 감마기준전압들의 레벨을 조정함으로써 각 블록에서 공통전압의 면내 편차로 인한 화질 저하를 보상할 수 있다. In the liquid crystal display according to the present invention, by increasing the input source of the common voltage by the number of source drive ICs, the in-plane deviation of the common voltage can be greatly reduced compared to the conventional art. In addition, the common voltage is fed back in units of blocks driven to each source drive IC, and the gamma reference voltages outputted to the source drive ICs are adjusted based on the feedback common voltages. Deterioration of image quality can be compensated.

이하, 도 3 내지 도 6b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 6B.

도 3는 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다. 도 4는 공통전압을 블록 단위로 인가하고 피드백받는 구조를 보여준다.3 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention. 4 shows a structure in which the common voltage is applied in units of blocks and received feedback.

도 3을 참조하면, 본 발명에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 프로그래머블(Programmable) 감마집적회로(14), 및 백라이트 유닛(15)을 포함한다.Referring to FIG. 3, a liquid crystal display according to the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a programmable gamma integrated circuit 14. ), And a backlight unit 15.

액정표시패널(10)은 두 장의 유리기판과, 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)에는 다수의 데이터라인들(D1~Dm)과 다수의 게이트라인들(G1~Gn)의 교차 구조로 마련된 영역에 다수의 액정셀들(Clc)이 매트릭스 형태로 형성된다.The liquid crystal display panel 10 includes two glass substrates and a liquid crystal layer formed therebetween. In the liquid crystal display panel 10, a plurality of liquid crystal cells Clc are formed in a matrix form in an area provided with a cross structure of a plurality of data lines D1 to Dm and a plurality of gate lines G1 to Gn.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(Pre-tilt Angle)을 설정하기 위한 배향막이 형성된다. Data lines D1 to Dm, gate lines G1 to Gn, TFTs, and a storage capacitor Cst are formed on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are connected to the TFT and are driven by an electric field between the pixel electrodes 1 and the common electrode 2. The black matrix, the color filter, and the common electrode 2 are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and is formed in IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. In the same horizontal electric field driving method, the pixel electrode 1 is formed on the lower glass substrate. The electric field is applied to the liquid crystal layer by the data voltage applied to the pixel electrode 1 and the common voltage Vcom applied to the common electrode 2. This electric field allows the liquid crystal molecules of the liquid crystal layer to adjust the amount of light transmitted as the arrangement thereof changes. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting a pre-tilt angle of the liquid crystal is formed.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호들을 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,SDC)을 발생한다. The timing controller 11 receives timing signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal Data Enable (DE), a dot clock CLK, and the like. Control signals GDC and SDC for controlling the operation timing of the gate driving circuit 13 are generated.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.The data control signal SDC for controlling the operation timing of the data driving circuit 12 is a source sampling instructing the latch operation of data in the data driving circuit 12 on the basis of a rising or falling edge. A polarity of the data voltage to be supplied to the clock (Source Sampling Clock SSC), the source output enable signal SOE indicating the output of the data driving circuit 12, and the liquid crystal cells Clc of the liquid crystal display panel 10. And a polarity control signal POL indicating.

게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. The gate control signal GDC for controlling the operation timing of the gate driving circuit 13 may include a gate start pulse (GSP) indicating a start horizontal line at which scanning starts in one vertical period in which one screen is displayed; A gate shift clock signal (Gate Shift) generated at a pulse width corresponding to an ON period of a TFT as a timing control signal input to a shift register in the gate driving circuit 13 to sequentially shift the gate start pulse GSP. Clock: GSC), and a gate output enable signal (GOE) indicating the output of the gate driving circuit 13, and the like.

타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.The timing controller 11 rearranges the digital video data RGB input from the external system board to the data driving circuit 12 according to the resolution of the liquid crystal display panel 10.

데이터 구동회로(12)는 도 4와 같이 액정표시패널(10)의 제1 블록(BL1)에 형성된 데이터라인들을 구동하기 위한 제1 소스 드라이브 IC(DIC#1)와, 액정표시패널(10)의 제2 블록(BL2)에 형성된 데이터라인들을 구동하기 위한 제2 소스 드라이브 IC(DIC#2)와, 액정표시패널(10)의 제3 블록(BL3)에 형성된 데이터라인들을 구동하기 위한 제3 소스 드라이브 IC(DIC#3)를 포함한다. 제1 소스 드라이브 IC(DIC#1)는 데이터 제어신호(SDC)에 응답하여 제1 블록(BL1)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제1 피드백 공통전압(Vcom FB#1)에 따라 조정된 제1 감마기준전압들(AGMA1~AGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제1 블록(BL1)의 데이터라인들에 공급한다. 제2 소스 드라이브 IC(DIC#2)는 데이터 제어신호(SDC)에 응답하여 제2 블록(BL2)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제2 피드백 공통전압(Vcom FB#2)에 따라 조정된 제2 감마기준전압들(BGMA1~BGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제2 블록(BL2)의 데이터라인들에 공급한다. 제3 소스 드라이브 IC(DIC#3)는 데이터 제어신호(SDC)에 응답하여 제3 블록(BL3)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제3 피드백 공통전압(Vcom FB#3)에 따라 조정된 제3 정극성/부극성 감마기준전압 들(CGMA1~CGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제3 블록(BL3)의 데이터라인들에 공급한다.The data driving circuit 12 includes a first source drive IC DIC # 1 for driving data lines formed in the first block BL1 of the liquid crystal display panel 10 and the liquid crystal display panel 10 as shown in FIG. 4. A second source drive IC (DIC # 2) for driving the data lines formed in the second block BL2 of the second block BL2 and a third for driving the data lines formed in the third block BL3 of the liquid crystal display panel 10. Source drive IC (DIC # 3) is included. The first source drive IC DIC # 1 samples and latches the digital video data RGB to be displayed in the first block BL1 in response to the data control signal SDC, and then the first feedback common voltage Vcom FB #. The first gamma reference voltages AGMA1 to AGMAn adjusted according to 1) are used to convert the data into positive / negative data voltages, and the data voltages are supplied to the data lines of the first block BL1. The second source drive IC DIC # 2 samples and latches the digital video data RGB to be displayed in the second block BL2 in response to the data control signal SDC, and then the second feedback common voltage Vcom FB #. The second gamma reference voltages BGMA1 to BGMAn adjusted according to 2) are used to convert the data into the positive / negative data voltage, and the data voltage is supplied to the data lines of the second block BL2. The third source drive IC DIC # 3 samples and latches the digital video data RGB to be displayed in the third block BL3 in response to the data control signal SDC, and then the third feedback common voltage Vcom FB #. Using the third positive / negative gamma reference voltages CGMA1 to CGMAn adjusted according to 3), the positive / negative data voltages are converted into the positive / negative data voltages, and the data lines of the third block BL3 are converted. To feed.

소스 드라이브 IC들(DIC#1 ~ DIC#3)은 각각 소스 TCP(Tape carrier package)에 실장된다. 소스 TCP는 제1 소스 드라이브 IC(DIC#1)가 실장되는 제1 소스 TCP(TCP1), 제2 소스 드라이브 IC(DIC#2)가 실장되는 제2 소스 TCP(TCP2), 제3 소스 드라이브 IC(DIC#3)가 실장되는 제3 소스 TCP(TCP3)를 포함한다. 소스 TCP는 소스 COF(Chip on film)로 대신될 수 있다. 소스 TCP는 소스 PCB(S-PCB)와 액정표시패널(10)을 전기적으로 연결시킨다. 소스 TCP의 입력단자들은 소스 PCB(S-PCB)의 출력단자들에 전기적으로 접속되고, 소스 TCP의 출력단자들은 ACF(Anisotropic conductive film)를 통해 액정표시패널(10)에 전기적으로 접속된다. 소스 TCP에는 소스 PCB(S-PCB)를 통해 입력되는 공통전압(Vcom)을 액정표시패널(10)로 공급함과 아울러, 액정표시패널(10)로부터 입력되는 피드백 공통전압(Vcom FB)을 소스 PCB(S-PCB)에 공급하기 위한 더미 배선들이 형성된다. 소스 PCB(S-PCB)에는 프로그래머블 감마집적회로(14)에서 발생된 공통전압(Vcom)을 소스 TCP의 더미배선들에 공급함과 아울러, 더미배선들로부터의 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 프로그래머블 감마집적회로(14)에 공급하기 위한 신호 배선들이 형성된다.The source drive ICs DIC # 1 to DIC # 3 are each mounted in a source Tape carrier package (TCP). The source TCP includes a first source TCP (TCP1) on which the first source drive IC (DIC # 1) is mounted, a second source TCP (TCP2) on which the second source drive IC (DIC # 2) is mounted, and a third source drive IC. (DIC # 3) includes a third source TCP (TCP3) on which it is implemented. Source TCP can be replaced with a source Chip on film (COF). The source TCP electrically connects the source PCB S-PCB with the liquid crystal display panel 10. The input terminals of the source TCP are electrically connected to the output terminals of the source PCB (S-PCB), and the output terminals of the source TCP are electrically connected to the liquid crystal display panel 10 through an anisotropic conductive film (ACF). In the source TCP, the common voltage Vcom input through the source PCB S-PCB is supplied to the liquid crystal display panel 10, and the feedback common voltage Vcom FB input from the liquid crystal display panel 10 is supplied to the source PCB. Dummy wirings for supplying to the (S-PCB) are formed. The source PCB (S-PCB) supplies the common voltage Vcom generated from the programmable gamma integrated circuit 14 to the dummy wires of the source TCP, as well as the feedback common voltages (Vcom FB # 1 to Vcom) from the dummy wires. Signal wires for supplying FB # 3 to the programmable gamma integrated circuit 14 are formed.

제1 소스 TCP(TCP1)의 일측 더미 배선을 통해 액정표시패널(10)의 제1 블록(BL1)에 공급된 공통전압(Vcom)은, 제1 블록(BL1) 내에서 피드백 루프를 형성하면서 제1 소스 TCP(TCP1)의 타측 더미 배선으로 피드백된다. 제2 소스 TCP(TCP2)의 일측 더미 배선을 통해 액정표시패널(10)의 제2 블록(BL2)에 공급된 공통전 압(Vcom)은, 제2 블록(BL2) 내에서 피드백 루프를 형성하면서 제2 소스 TCP(TCP2)의 타측 더미 배선으로 피드백된다. 제3 소스 TCP(TCP3)의 일측 더미 배선을 통해 액정표시패널(10)의 제3 블록(BL3)에 공급된 공통전압(Vcom)은, 제3 블록(BL3) 내에서 피드백 루프를 형성하면서 제3 소스 TCP(TCP3)의 타측 더미 배선으로 피드백된다. 본 발명에 따르면 공통전압의 입력 소스가 소스 드라이브 IC의 개수만큼 늘어나므로, 종래 대비 공통전압의 면내 편차가 크게 줄어든다.The common voltage Vcom supplied to the first block BL1 of the liquid crystal display panel 10 through one dummy wiring of the first source TCP TCP1 is formed by forming a feedback loop in the first block BL1. It feeds back to the other dummy wiring of one source TCP (TCP1). The common voltage Vcom supplied to the second block BL2 of the liquid crystal display panel 10 through one dummy wire of the second source TCP TCP2 forms a feedback loop in the second block BL2. It is fed back to the other dummy wiring of the second source TCP (TCP2). The common voltage Vcom supplied to the third block BL3 of the liquid crystal display panel 10 through one dummy wire of the third source TCP TCP3 is formed while forming a feedback loop in the third block BL3. It is fed back to the other dummy wiring of the three source TCP (TCP3). According to the present invention, since the input source of the common voltage is increased by the number of the source drive ICs, the in-plane deviation of the common voltage is greatly reduced compared with the prior art.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 드라이브 IC들 각각은 게이트 제어신호(GDC)에 응답하여 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 게이트라인들(GL)에 공급함으로써, 데이터전압이 인가될 수평 라인을 선택한다.The gate driving circuit 13 includes a plurality of gate drive ICs. Each of the gate drive ICs sequentially outputs scan pulses (or gate pulses) to the gate lines GL in response to the gate control signal GDC, thereby selecting a horizontal line to which a data voltage is applied.

프로그래머블 감마집적회로(14)는 소스 PCB(S-PCB)에 실장된다. 프로그래머블 감마집적회로(14)는 공통전압(Vcom)을 발생하여 소스 TCP들(TCP1 ~ TCP3)의 일측 더미 배선들에 공급한다. 그리고 소스 TCP들(TCP1 ~ TCP3)의 타측 더미 배선들로부터 각 블록(BL1 ~ BL3)의 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 공급받는다. 프로그래머블 감마집적회로(14)는 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 기반으로 소스 드라이브 IC들(DIC#1 ~ DIC#3)로 출력되는 감마기준전압들의 레벨을 조정하여 공통전압의 면내 편차로 인한 화질 저하를 보상한다.The programmable gamma integrated circuit 14 is mounted on a source PCB (S-PCB). The programmable gamma integrated circuit 14 generates a common voltage Vcom and supplies it to one side dummy wires of the source TCPs TCP1 to TCP3. In addition, the feedback common voltages Vcom FB # 1 to Vcom FB # 3 of the blocks BL1 to BL3 are supplied from the other dummy wires of the source TCPs TCP1 to TCP3. The programmable gamma integrated circuit 14 adjusts the levels of the gamma reference voltages output to the source drive ICs DIC # 1 to DIC # 3 based on the feedback common voltages Vcom FB # 1 to Vcom FB # 3. Compensate for image quality degradation due to in-plane variations in voltage.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표 시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 액정표시패널(10)로 빛을 조사하는 백라이트 유닛(15)이 필요하다. 백라이트 유닛(15)은 직하형(Direct type) 또는, 에지형(Edge type)으로 구현될 수 있다. The liquid crystal mode of the liquid crystal display panel 10 applicable to the present invention may be implemented in any liquid crystal mode as well as a TN mode, a VA mode, an IPS mode, and an FFS mode. In addition, the liquid crystal display of the present invention may be implemented in any form, such as a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display. In the transmissive liquid crystal display device and the transflective liquid crystal display device, a backlight unit 15 for irradiating light to the liquid crystal display panel 10 is required. The backlight unit 15 may be implemented in a direct type or an edge type.

도 5는 도 3에 도시된 프로그래머블 감마집적회로(14)의 구성을 보여준다. 도 6a 및 도 6b는 감마기준전압들의 조정 예들을 보여준다. FIG. 5 shows the configuration of the programmable gamma integrated circuit 14 shown in FIG. 6A and 6B show adjustment examples of gamma reference voltages.

도 5를 참조하면, 프로그래머블 감마집적회로(14)는 제1 감마조정부(141), 제2 감마조정부(142), 제3 감마조정부(143), 및 공통전압 생성부(144)를 구비한다.Referring to FIG. 5, the programmable gamma integrated circuit 14 includes a first gamma adjusting unit 141, a second gamma adjusting unit 142, a third gamma adjusting unit 143, and a common voltage generator 144.

제1 감마조정부(141)는 제1 소스 TCP(TCP1)를 경유하여 입력되는 제1 블록(BL1)의 피드백 공통전압(Vcom FB#1)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제1 소스 드라이브 IC(DIC#1)로 출력될 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 조정한다. 즉, 제1 감마조정부(141)는 피드백 공통전압(Vcom FB#1)과 공통전압(Vcom) 간의 편차를 고려하여 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#1)이 공통전압(Vcom)보다 낮으면 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 하향 조정한다. 예컨대, 제1 감마조정부(141)는 도 4와 같이 제1 블록(BL1)에서 피드백 공통전압(Vcom FB#1)이 입력 공통전압(Vcom)에 비해 제1 편차(ΔV1)만큼 낮은 경우, 제1 편차(ΔV1)를 고려하여 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 높임으로써 도 6a와 같이 감마커브를 상향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제1 블록(BL1)에서의 화질 저하는 보상될 수 있다.The first gamma adjusting unit 141 compares the level of the feedback common voltage Vcom FB # 1 of the first block BL1 input via the first source TCP TCP1 with the level of the input common voltage Vcom. The levels of the first gamma reference voltages AGMA1 to AGMAn to be output to the first source drive IC DIC # 1 are adjusted based on the comparison result. That is, the first gamma adjusting unit 141 adjusts the levels of the first gamma reference voltages AGMA1 to AGMAn in consideration of the deviation between the feedback common voltage Vcom FB # 1 and the common voltage Vcom. If the Vcom FB # 1 is lower than the common voltage Vcom, the levels of the first gamma reference voltages AGMA1 to AGMAn are increased. If the values are higher, the levels of the first gamma reference voltages AGMA1 to AGMAn are lowered. Adjust For example, when the feedback common voltage Vcom FB # 1 is lower than the input common voltage Vcom by the first deviation ΔV1 in the first block BL1 as shown in FIG. The gamma curve is up-modulated as shown in FIG. 6A by increasing the levels of the first gamma reference voltages AGMA1 to AGMAn in consideration of one deviation ΔV1. Through the modulation of the gamma curve, the degradation of the image quality in the first block BL1 due to the in-plane deviation of the common voltage may be compensated.

제2 감마조정부(142)는 제2 소스 TCP(TCP2)를 경유하여 입력되는 제2 블록(BL2)의 피드백 공통전압(Vcom FB#2)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제2 소스 드라이브 IC(DIC#2)로 출력될 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 조정한다. 즉, 제2 감마조정부(142)는 피드백 공통전압(Vcom FB#2)과 공통전압(Vcom) 간의 편차를 고려하여 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#2)이 공통전압(Vcom)보다 낮으면 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 하향 조정한다. 예컨대, 제2 감마조정부(142)는 도 4와 같이 제2 블록(BL2)에서 피드백 공통전압(Vcom FB#2)이 입력 공통전압(Vcom)에 비해 제2 편차(ΔV2)만큼 높은 경우, 제2 편차(ΔV2)를 고려하여 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 낮춤으로써 도 6b와 같이 감마커브를 하향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제2 블록(BL2)에서의 화질 저하는 보상될 수 있다.The second gamma adjusting unit 142 compares the level of the feedback common voltage Vcom FB # 2 of the second block BL2 input via the second source TCP TCP2 with the level of the input common voltage Vcom. Based on the comparison result, the levels of the second gamma reference voltages BGMA1 to BGMAn to be output to the second source drive IC DIC # 2 are adjusted. That is, the second gamma adjusting unit 142 adjusts the levels of the second gamma reference voltages BGMA1 to BGMAn in consideration of the deviation between the feedback common voltage Vcom FB # 2 and the common voltage Vcom. When Vcom FB # 2 is lower than the common voltage Vcom, the levels of the second gamma reference voltages BGMA1 to BGMAn are adjusted upward. On the contrary, the levels of the second gamma reference voltages BGMA1 to BGMAn are lowered. Adjust For example, when the feedback common voltage Vcom FB # 2 is higher than the input common voltage Vcom by the second deviation ΔV2 in the second block BL2, as shown in FIG. The gamma curve is down-modulated as shown in FIG. 6B by lowering the levels of the second gamma reference voltages BGMA1 to BGMAn in consideration of 2 deviation ΔV2. Through the modulation of the gamma curve, the degradation of the image quality in the second block BL2 due to the in-plane deviation of the common voltage may be compensated.

제3 감마조정부(143)는 제3 소스 TCP(TCP3)를 경유하여 입력되는 제3 블록(BL3)의 피드백 공통전압(Vcom FB#3)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제3 소스 드라이브 IC(DIC#3)로 출력될 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 조정한다. 즉, 제3 감마조정부(143)는 피드백 공통전압(Vcom FB#3)과 공통전압(Vcom) 간의 편차를 고려하여 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#3)이 공통전 압(Vcom)보다 낮으면 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 하향 조정한다. 예컨대, 제3 감마조정부(143)는 도 4와 같이 제3 블록(BL3)에서 피드백 공통전압(Vcom FB#3)이 입력 공통전압(Vcom)에 비해 제3 편차(ΔV3)만큼 낮은 경우, 제3 편차(ΔV3)를 고려하여 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 높임으로써 도 6a와 같이 감마커브를 상향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제3 블록(BL3)에서의 화질 저하는 보상될 수 있다.The third gamma adjusting unit 143 compares the level of the feedback common voltage Vcom FB # 3 of the third block BL3 input via the third source TCP TCP3 with the level of the input common voltage Vcom. The level of the third gamma reference voltages CGMA1 to CGMAn to be output to the third source drive IC DIC # 3 is adjusted based on the comparison result. That is, the third gamma adjusting unit 143 adjusts the levels of the third gamma reference voltages CGMA1 to CGMAn in consideration of the deviation between the feedback common voltage Vcom FB # 3 and the common voltage Vcom. If (Vcom FB # 3) is lower than the common voltage (Vcom), the level of the third gamma reference voltages CGMA1 to CGMAn is adjusted upward. If the value is higher, the levels of the third gamma reference voltages CGMA1 to CGMAn are increased. Adjust down. For example, when the feedback common voltage Vcom FB # 3 is lower than the input common voltage Vcom by the third deviation ΔV3 in the third block BL3 as shown in FIG. The gamma curve is up-modulated as shown in FIG. 6A by increasing the levels of the third gamma reference voltages CGMA1 to CGMAn in consideration of the 3 deviation ΔV3. Through the modulation of the gamma curve, the degradation of the image quality in the third block BL3 due to the in-plane deviation of the common voltage may be compensated.

공통전압 생성부(144)는 제1 내지 제3 블록(BL1~BL3)에 형성된 액정셀들의 공통전극에 인가될 공통전압(Vcom)을 생성한다.The common voltage generator 144 generates a common voltage Vcom to be applied to the common electrodes of the liquid crystal cells formed in the first to third blocks BL1 to BL3.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 공통전압의 입력 소스를 소스 드라이브 IC의 개수만큼 늘림으로써 종래 대비 공통전압의 면내 편차를 크게 줄일 수 있다. 그리고, 각 소스 드라이브 IC에 구동되는 블록 단위로 공통전압을 피드백시키고, 각 피드백 공통전압을 기반으로 소스 드라이브 IC들로 출력되는 감마기준전압들의 레벨을 조정함으로써 각 블록에서 공통전압의 면내 편차로 인한 화질 저하를 보상할 수 있다.As described above, the liquid crystal display according to the present invention can greatly reduce the in-plane deviation of the common voltage compared to the conventional one by increasing the input source of the common voltage by the number of source drive ICs. In addition, the common voltage is fed back in units of blocks driven to each source drive IC, and the gamma reference voltages outputted to the source drive ICs are adjusted based on the feedback common voltages. Deterioration of image quality can be compensated.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래 공통전압의 입력 소스를 보여주는 도면.1 is a view showing an input source of a conventional common voltage.

도 2는 공통전압의 면내 편차를 보여주는 도면.2 shows an in-plane deviation of a common voltage.

도 3은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 도면.3 is a view showing a liquid crystal display device according to an embodiment of the present invention.

도 4는 공통전압을 블록 단위로 인가하고 피드백받는 구조를 보여주는 도면.4 is a diagram illustrating a structure in which a common voltage is applied in units of blocks and received feedback;

도 5는 도 3에 도시된 프로그래머블 감마집적회로의 구성을 보여주는 도면.FIG. 5 is a diagram showing the configuration of the programmable gamma integrated circuit shown in FIG.

도 6a 및 도 6b는 감마기준전압들의 조정 예를 보여주는 도면들. 6A and 6B show an example of adjusting gamma reference voltages.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 액정표시패널 11 : 타이밍 콘트롤러10 liquid crystal display panel 11 timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

14 : 프로그래머블 감마집적회로 15 : 백라이트 유닛14: programmable gamma integrated circuit 15: backlight unit

141,142,143 : 감마조정부 144 : 공통전압 생성부141, 142, 143: gamma adjusting unit 144: common voltage generating unit

Claims (8)

다수의 데이터라인들 및 게이트라인들이 교차되고, 이 교차 영역에 다수의 액정셀들이 형성된 액정표시패널;A liquid crystal display panel in which a plurality of data lines and gate lines cross each other, and a plurality of liquid crystal cells are formed in the crossing area; 상기 액정표시패널의 제1 블록의 데이터라인들을 구동하는 제1 데이터 드라이브 IC;A first data drive IC driving data lines of a first block of the liquid crystal display panel; 상기 액정표시패널의 제2 블록의 데이터라인들을 구동하는 제2 데이터 드라이브 IC;A second data drive IC driving data lines of a second block of the liquid crystal display panel; 상기 액정표시패널의 제3 블록의 데이터라인들을 구동하는 제3 데이터 드라이브 IC; 및A third data drive IC driving data lines of a third block of the liquid crystal display panel; And 상기 제1 내지 제3 블록에 형성된 액정셀들의 공통전극에 인가될 공통전압을 생성하고, 상기 제1 내지 제3 블록으로부터 각각 피드백되는 제1 내지 제3 피드백 공통전압을 기반으로 상기 제1 내지 제3 소스 드라이브 IC로 출력되는 감마기준전압들의 레벨을 개별적으로 조정하는 프로그래머블 감마집적회로를 구비하는 것을 특징으로 하는 액정표시장치.Generate a common voltage to be applied to the common electrodes of the liquid crystal cells formed in the first to third blocks, and generate the common voltages based on the first to third feedback common voltages fed back from the first to third blocks, respectively. And a programmable gamma integrated circuit for individually adjusting the levels of the gamma reference voltages output to the three source drive ICs. 제 1 항에 있어서,The method of claim 1, 상기 프로그래머블 감마집적회로는,The programmable gamma integrated circuit, 상기 제1 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제1 소스 드라이브 IC로 출력될 제1 감마기준전압들의 레벨을 조정하는 제1 감마조정부;A first gamma adjusting unit configured to compare the first feedback common voltage with a level of the common voltage, and adjust levels of first gamma reference voltages to be output to the first source drive IC based on the comparison result; 상기 제2 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제2 소스 드라이브 IC로 출력될 제2 감마기준전압들의 레벨을 조정하는 제2 감마조정부;A second gamma adjusting unit which compares the second feedback common voltage with the level of the common voltage and adjusts levels of second gamma reference voltages to be output to the second source drive IC based on the comparison result; 상기 제3 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제3 소스 드라이브 IC로 출력될 제3 감마기준전압들의 레벨을 조정하는 제3 감마조정부; 및A third gamma adjusting unit configured to compare the third feedback common voltage with a level of the common voltage and adjust levels of third gamma reference voltages to be output to the third source drive IC based on the comparison result; And 상기 공통전압을 발생하는 공통전압 생성부를 구비하는 것을 특징으로 하는 액정표시장치.And a common voltage generator for generating the common voltage. 제 2 항에 있어서,The method of claim 2, 상기 제1 감마조정부는, The first gamma adjusting unit, 상기 제1 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제1 감마기준전압들의 레벨을 조정하되; Adjusting levels of the first gamma reference voltages in consideration of a deviation between the first feedback common voltage and the common voltage; 상기 제1 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제1 감마기준전압들의 레벨을 상향 조정하고;If the first feedback common voltage is lower than the common voltage, adjust the level of the first gamma reference voltages upwardly; 상기 제1 피드백 공통전압이 상기 공통전압보다 높으면 상기 제1 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.And adjusting the level of the first gamma reference voltages downward when the first feedback common voltage is higher than the common voltage. 제 2 항에 있어서,The method of claim 2, 상기 제2 감마조정부는, The second gamma adjusting unit, 상기 제2 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제2 감마기준전압들의 레벨을 조정하되; Adjusting the levels of the second gamma reference voltages in consideration of a deviation between the second feedback common voltage and the common voltage; 상기 제2 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제2 감마기준전압들의 레벨을 상향 조정하고;If the second feedback common voltage is lower than the common voltage, increase the level of the second gamma reference voltages; 상기 제2 피드백 공통전압이 상기 공통전압보다 높으면 상기 제2 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.And adjusting the level of the second gamma reference voltages downward when the second feedback common voltage is higher than the common voltage. 제 2 항에 있어서,The method of claim 2, 상기 제3 감마조정부는, The third gamma adjusting unit, 상기 제3 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제3 감마기준전압들의 레벨을 조정하되; Adjusting the levels of the third gamma reference voltages in consideration of a deviation between the third feedback common voltage and the common voltage; 상기 제3 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제3 감마기준전압들의 레벨을 상향 조정하고;If the third feedback common voltage is lower than the common voltage, adjust the level of the third gamma reference voltages upwardly; 상기 제3 피드백 공통전압이 상기 공통전압보다 높으면 상기 제3 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.And adjusting the level of the third gamma reference voltages downward when the third feedback common voltage is higher than the common voltage. 제 1 항에 있어서,The method of claim 1, 상기 제1 데이터 드라이브 IC가 실장되는 제1 실장부;A first mounting unit on which the first data drive IC is mounted; 상기 제2 데이터 드라이브 IC가 실장되는 제2 실장부; 및A second mounting unit on which the second data drive IC is mounted; And 상기 제3 데이터 드라이브 IC가 실장되는 제3 실장부를 더 구비하고;A third mounting unit on which the third data drive IC is mounted; 상기 제1 내지 제3 실장부는 상기 프로그래머블 감마집적회로와 상기 액정표시패널 사이에서 상기 공통전압과 피드백 공통전압들을 전송하는 것을 특징으로 하는 액정표시장치.And the first to third mounting units transfer the common voltage and feedback common voltages between the programmable gamma integrated circuit and the liquid crystal display panel. 제 6 항에 있어서,The method of claim 6, 상기 제1 내지 제3 실장부는 각각 일측 더미 배선을 통해 상기 공통전압을 전송하고, 타측 더미 배선을 통해 상기 피드백 공통전압들 중 어느 하나를 전송하는 것을 특징으로 하는 액정표시장치.The first to third mounting units respectively transmit the common voltage through one dummy wiring, and transmit one of the feedback common voltages through the other dummy wiring. 제 6 항에 있어서,The method of claim 6, 상기 제1 내지 제3 실장부는 각각 TCP(Tape carrier package) 또는 COF(Chip on film)로 구현되는 것을 특징으로 하는 액정표시장치.And the first to third mounting units are each implemented as a tape carrier package (TCP) or a chip on film (COF).
KR1020090127159A 2009-12-18 2009-12-18 Liquid Crystal Display KR101613734B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127159A KR101613734B1 (en) 2009-12-18 2009-12-18 Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127159A KR101613734B1 (en) 2009-12-18 2009-12-18 Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20110070356A true KR20110070356A (en) 2011-06-24
KR101613734B1 KR101613734B1 (en) 2016-04-19

Family

ID=44401886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127159A KR101613734B1 (en) 2009-12-18 2009-12-18 Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR101613734B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544924A (en) * 2012-07-13 2014-01-29 立锜科技股份有限公司 Programmable gamma correction buffer circuit and related method and driving circuit
KR20150022295A (en) * 2013-08-22 2015-03-04 삼성디스플레이 주식회사 Display device and method thereof
KR20150078648A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Display and method of driving the same
KR20150080204A (en) * 2013-12-31 2015-07-09 삼성디스플레이 주식회사 Display apparatus and method of driving the same
US9361842B2 (en) 2013-08-07 2016-06-07 Samsung Display Co., Ltd. Display panel driving apparatus and display apparatus having the same
US10019927B2 (en) 2015-06-11 2018-07-10 Samsung Display Co., Ltd. Display device and driving method thereof suppressing power voltage ripples

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544924A (en) * 2012-07-13 2014-01-29 立锜科技股份有限公司 Programmable gamma correction buffer circuit and related method and driving circuit
US9361842B2 (en) 2013-08-07 2016-06-07 Samsung Display Co., Ltd. Display panel driving apparatus and display apparatus having the same
KR20150022295A (en) * 2013-08-22 2015-03-04 삼성디스플레이 주식회사 Display device and method thereof
KR20150078648A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Display and method of driving the same
KR20150080204A (en) * 2013-12-31 2015-07-09 삼성디스플레이 주식회사 Display apparatus and method of driving the same
US10019927B2 (en) 2015-06-11 2018-07-10 Samsung Display Co., Ltd. Display device and driving method thereof suppressing power voltage ripples

Also Published As

Publication number Publication date
KR101613734B1 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
US9182805B2 (en) Display device and method to control driving voltages based on changes in display image frame frequency
US9470944B2 (en) Liquid crystal display having common voltage compensator
EP3252752A2 (en) Light valve panel and liquid crystal display using the same
KR101361956B1 (en) Liquid Crystal Display
KR20070001507A (en) Liquid crystal display device
US20170154595A1 (en) Display device
KR101613734B1 (en) Liquid Crystal Display
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
KR20110049545A (en) Liquid crystal display
KR102014854B1 (en) Liquid Crystal Display And Driving Method Thereof
KR102459705B1 (en) Liquid crystal display device
KR20160017871A (en) Liquid Crystal Display
KR102279494B1 (en) Liquid Crystal Display
KR20100096383A (en) Liquid crystal display
KR102143221B1 (en) Display Device
KR20100056318A (en) Liquid crystal display device
KR101491137B1 (en) Liquid Crystal Display
JP2014085661A (en) Display device
KR101588898B1 (en) Liquid crystal display
KR20080043081A (en) Liquid crystal display panel and device
KR20100030173A (en) Liquid crystal display
KR20110064116A (en) Liquid crystal display
KR20110030882A (en) Liquid crystal display
KR20080076578A (en) Lcd having storage on common structure and driving method of the same
KR102013378B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4