KR20110030882A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20110030882A
KR20110030882A KR1020090088532A KR20090088532A KR20110030882A KR 20110030882 A KR20110030882 A KR 20110030882A KR 1020090088532 A KR1020090088532 A KR 1020090088532A KR 20090088532 A KR20090088532 A KR 20090088532A KR 20110030882 A KR20110030882 A KR 20110030882A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
voltage
modulation
tfts
Prior art date
Application number
KR1020090088532A
Other languages
Korean (ko)
Other versions
KR101589751B1 (en
Inventor
정찬용
김영도
허진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090088532A priority Critical patent/KR101589751B1/en
Publication of KR20110030882A publication Critical patent/KR20110030882A/en
Application granted granted Critical
Publication of KR101589751B1 publication Critical patent/KR101589751B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display is provided to modulate a gate signal with simple configuration and low costs. CONSTITUTION: In a liquid crystal display, an LCD panel has a plurality of liquid crystal cells. The LCD panel has the plural gate lines of a plurality of data lines. A shift register array includes a plurality of stages. A shift register array generates a gate signal. The shift register array partly interposes the gate-on period of adjacent gate signals. A gate-off voltage is applied to a power line(15) A gate modulation circuit(14) includes a plurality of modulation TFTs. The gate modulation circuit modulates the gate signal.

Description

액정표시장치{Liquid Crystal Display}Liquid Crystal Display

본 발명은 액정표시장치에 관한 것으로 특히, 게이트신호를 변조하여 플리커 및 잔상을 줄일 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of reducing flicker and afterimage by modulating a gate signal.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

액정표시패널의 하부 유리기판에는 도 1과 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT"라 한다)가 형성된다. 또한, 액정표시패널에는 액정셀(Clc)의 전압을 유지하기 위한 스토리지 커패시터(Cst)가 형성된다. 액정셀(Clc)은 화소전극(1), 공통전극(2) 및 액정층을 포함한다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들 은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다. As shown in FIG. 1, the gate line GL and the data line DL intersect each other on the lower glass substrate of the liquid crystal display panel, and the liquid crystal cell Clc is driven at the intersection of the gate line GL and the data line GL. Thin Film Transistors (hereinafter referred to as "TFTs") are formed. In addition, a storage capacitor Cst is formed in the liquid crystal display panel to maintain the voltage of the liquid crystal cell Clc. The liquid crystal cell Clc includes a pixel electrode 1, a common electrode 2, and a liquid crystal layer. The electric field is applied to the liquid crystal layer by the data voltage applied to the pixel electrode 1 and the common voltage Vcom applied to the common electrode 2. This electric field allows the liquid crystal molecules of the liquid crystal layer to adjust the amount of light transmitted as the arrangement thereof changes.

도 2는 게이트라인(GL)에 공급되는 게이트신호(Sg)와 액정셀(Clc)에 충전되는 전압(Vlc)을 나타낸다. 도 2를 참조하면, 게이트신호(Sg)는 TFT를 턴-온(Turn-on)시킬 수 있는 게이트온전압과, TFT를 턴-오프(Turn-off)시킬 수 있는 게이트오프전압 사이에서 스윙된다. TFT가 N-type인 경우 게이트온전압은 게이트하이전압(Vgh)으로 구현되고, 게이트오프전압은 게이트로우전압(Vgl)으로 구현된다. 게이트신호(Sg)가 게이트하이전압(Vgh)으로 유지되는 스캐닝기간 동안, 액정셀(Clc)은 감마전압으로 공급되는 데이터전압(Vdata)을 충전하고 이 충전된 전압을 스토리지 캐패시터(Cst)를 이용하여 일정하게 유지한다. 2 illustrates the gate signal Sg supplied to the gate line GL and the voltage Vlc charged in the liquid crystal cell Clc. Referring to FIG. 2, the gate signal Sg is swinged between a gate on voltage capable of turning on the TFT and a gate off voltage capable of turning off the TFT. . When the TFT is N-type, the gate-on voltage is implemented as the gate high voltage Vgh, and the gate-off voltage is implemented as the gate low voltage Vgl. During the scanning period in which the gate signal Sg is maintained at the gate high voltage Vgh, the liquid crystal cell Clc charges the data voltage Vdata supplied with the gamma voltage and uses the charged voltage using the storage capacitor Cst. Keep it constant.

한편, TFT가 턴-온 상태를 유지하는 스캐닝기간 동안 액정셀(Clc) 및 스토리지 커패시터(Cst)에 충전된 전압은 TFT가 턴-오프 상태로 전환된 후에도 지속되어야 하지만, TFT의 게이트전극과 드레인전극 사이의 기생 커패시터(Cgd)로 인해 액정셀(Clc)의 충전전압(Vlc)은 ΔVp만큼의 전압 쉬프트(Voltage Shift)가 발생하게 된다. 이러한 ΔVp를 피드 쓰로우 전압(Feed Through Voltage)이라 하며, 피드 쓰로우 전압(ΔVp)은 일반적으로 아래의 수학식 1로 정의된다.On the other hand, the voltage charged in the liquid crystal cell Clc and the storage capacitor Cst must be maintained even after the TFT is turned to the off state during the scanning period in which the TFT is turned on, but the gate electrode and the drain of the TFT are kept. Due to the parasitic capacitor Cgd between the electrodes, a voltage shift of the charge voltage Vlc of the liquid crystal cell Clc occurs by ΔVp. This ΔVp is called a feed through voltage, and the feed through voltage ΔVp is generally defined by Equation 1 below.

Figure 112009057554278-PAT00001
Figure 112009057554278-PAT00001

여기서 'Cgd'는 TFT의 게이트전극과 드레인전극 간 기생용량을, 'Clc'는 액정셀(Clc)의 등가용량을, 'Cst'는 스토리지 커패시터(Cst)의 등가용량을, 'ΔVg'는 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 간의 차를 각각 나타낸다.Where 'Cgd' is the parasitic capacitance between the gate electrode and the drain electrode of the TFT, 'Clc' is the equivalent capacitance of the liquid crystal cell Clc, 'Cst' is the equivalent capacitance of the storage capacitor Cst, and 'ΔVg' is the gate The difference between the high voltage Vgh and the gate low voltage Vgl is shown.

피드 쓰로우 전압(ΔVp)으로 인해 액정셀(Clc)은 비디오 데이터에 대응하는 데이터전압(Vdata)보다 ΔVp만큼 낮아진 전압으로 충전되게 된다. 즉, 액정셀(Clc)은 정극성(+) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vdata)보다 ΔVp만큼 작은 전위차를 가지는 전압으로 충전되고, 부극성(-) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vd)보다 ΔVp만큼 큰 전위차를 가지는 전압으로 충전되게 된다. 그 결과, 액정표시패널의 화면에는 일정 주기로 플리커(Flicker) 또는 잔상이 생긴다. 예를 들면, 60Hz로 데이터전압의 극성이 반전되는 경우, 피드 쓰로우 전압(ΔVp)으로 인하여 기수 프레임과 우수 프레임 사이에 휘도차가 발생되어 30Hz 플리커가 표시화상에 나타나며, 이 상태로 장시간 액정표시장치가 동작하면 액정셀에 직류옵셋(DC Offset)이 인가되어 액정셀의 전압 대 투과율 특성이 쉬프트되고 잔상(Image Sticking)이 나타나게 된다.Due to the feed through voltage ΔVp, the liquid crystal cell Clc is charged with a voltage lowered by ΔVp than the data voltage Vdata corresponding to the video data. That is, the liquid crystal cell Clc is charged with a voltage having a potential difference smaller than the data voltage Vdata by ΔVp with respect to the common voltage Vcom when driving the positive polarity (+), and common voltage when driving the negative polarity (-). The voltage Vcom is charged to a voltage having a potential difference larger by ΔVp than the data voltage Vd. As a result, flicker or afterimage occurs on the screen of the liquid crystal display panel at a predetermined cycle. For example, when the polarity of the data voltage is inverted at 60 Hz, a luminance difference is generated between the odd frame and the even frame due to the feed through voltage ΔVp, and 30 Hz flicker appears on the display image. When is operated, a DC offset is applied to the liquid crystal cell, thereby shifting the voltage vs. transmittance characteristic of the liquid crystal cell and causing image sticking.

이에, 본 출원인에 의해 기출원된 출원번호 10-2006-005995호에는, 게이트신호를 변조하여 TFT가 턴 온 상태에서 턴 오프 상태로 전환될 때 게이트온전압(게이트하이전압(Vgh))과 게이트오프전압(게이트로우전압(Vgl)) 간의 차를 감소시킴으로써 피드 쓰로우 전압(ΔVp)을 줄이는 기술이 제안된 바 있다. Therefore, in the application No. 10-2006-005995 filed by the present applicant, the gate on voltage (gate high voltage (Vgh)) and the gate when the TFT is switched from the turn on state to the turn off state by modulating the gate signal. A technique for reducing the feed through voltage ΔVp by reducing the difference between the off voltage (gate-low voltage Vgl) has been proposed.

그런데. 이 기술은 게이트신호를 변조하기 위한 회로 구성이 복잡하고, 이 회로 구성을 위한 비용이 많이 소요된다는 문제점이 있다.By the way. This technique has a problem in that the circuit configuration for modulating the gate signal is complicated, and the cost for this circuit configuration is expensive.

따라서, 본 발명의 목적은 간소한 회로 구성과 적은 비용으로 게이트신호를 변조할 수 있도록 한 액정표시장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of modulating a gate signal with a simple circuit configuration and low cost.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 구조에 의해 매트릭스 형태로 배치되는 다수의 액정셀들을 갖는 액정표시패널; 상기 게이트라인들에 대응되도록 다수의 스테이지들을 포함하고, 게이트온전압과 게이트오프전압 사이에서 스윙되는 게이트신호를 순차적으로 발생하되, 인접한 게이트신호들 간 게이트온구간을 부분적으로 중첩시키는 쉬프트 레지스터 어레이; 상기 게이트오프전압이 인가되는 전원배선; 및 제n(n은 자연수) 스테이지의 출력단과 상기 전원배선 사이에 접속되고 제n+1 스테이지로부터의 제n+1 게이트신호에 의해 스위칭되는 다수의 변조용 TFT들을 포함하여, 상기 제n 스테이지로부터 입력되는 제n 게이트신호를 변조한 후 상기 게이트라인들에 공급하는 게이트 변조회로를 구비한다.In order to achieve the above object, a liquid crystal display according to an exemplary embodiment of the present invention has a liquid crystal display having a plurality of liquid crystal cells arranged in a matrix form by crossing a plurality of data lines and a plurality of gate lines. panel; A shift register array including a plurality of stages to correspond to the gate lines and sequentially generating a gate signal swinging between a gate-on voltage and a gate-off voltage, and partially overlapping gate-on sections between adjacent gate signals; A power wiring to which the gate off voltage is applied; And a plurality of modulation TFTs connected between an output terminal of the nth (n is a natural number) stage and the power supply wiring and switched by an n + 1th gate signal from an n + 1th stage. And a gate modulation circuit for modulating the input n-th gate signal and supplying the gate lines to the gate lines.

상기 액정표시패널은 상기 액정셀들을 포함하여 화상을 표시하는 유효표시영역과, 상기 유효표시영역 바깥의 비표시영역을 구비하고; 상기 변조용 TFT들은 상기 비표시영역에 형성된다.The liquid crystal display panel includes an effective display area for displaying an image including the liquid crystal cells and a non-display area outside the effective display area; The modulation TFTs are formed in the non-display area.

상기 변조용 TFT들은 상기 액정셀들의 TFT 공정에서 상기 액정셀들의 TFT들 과 함께 상기 액정표시패널의 하부 유리기판 상에 직접 형성된다.The modulation TFTs are directly formed on the lower glass substrate of the liquid crystal display panel together with the TFTs of the liquid crystal cells in the TFT process of the liquid crystal cells.

상기 쉬프트 레지스터 어레이는 상기 액정표시패널의 하부 유리기판 상에 직접 형성되거나 또는, 상기 액정표시패널 바깥의 게이트 드라이브 IC에 형성된다.The shift register array may be directly formed on a lower glass substrate of the liquid crystal display panel or may be formed in a gate drive IC outside the liquid crystal display panel.

상기 변조용 TFT들이 N-type으로 구현되는 경우, 상기 게이트오프전압은 게이트로우전압으로 구현되고, 상기 게이트온전압은 게이트하이전압으로 구현된다.When the modulation TFTs are implemented in N-type, the gate off voltage is implemented as a gate low voltage, and the gate on voltage is implemented as a gate high voltage.

상기 변조용 TFT들이 P-type으로 구현되는 경우, 상기 게이트오프전압은 게이트하이전압으로 구현되고, 상기 게이트온전압은 게이트로우전압으로 구현된다.When the modulation TFTs are implemented in P-type, the gate off voltage is implemented as a gate high voltage, and the gate on voltage is implemented as a gate low voltage.

상기 게이트신호에 대한 변조 정도는 상기 변조용 TFT들의 채널 폭에 비례한다.The modulation degree for the gate signal is proportional to the channel width of the modulation TFTs.

본 발명에 따른 액정표시장치는 피드 쓰로우 전압을 감소시키기 위해, 게이트 구동회로의 쉬프트 레지스터 출력단과 게이트오프전압을 공급하기 위한 전원배선 사이에 변조용 TFT를 접속시키고, 이 변조용 TFT를 인접한 후단 게이트신호를 이용하여 스위칭시킴으로써 현재단의 게이트신호를 변조한다. 이에 따르면, 게이트 변조회로의 구성이 종래 대비 크게 간소해진다. 또한, 게이트 변조회로를 구성하는 변조용 TFT들은, 액정셀의 TFT 공정에서 액정셀의 TFT들과 함께 하부 유리기판 상에 직접 형성될 수 있으므로 그 제조 비용이 종래 대비 크게 줄어들게 된다. In the liquid crystal display according to the present invention, in order to reduce the feed-through voltage, a modulation TFT is connected between a shift register output terminal of the gate driving circuit and a power supply wiring for supplying a gate-off voltage, and the modulation TFT is connected to an adjacent rear end. The gate signal of the present stage is modulated by switching using the gate signal. According to this, the structure of the gate modulation circuit is greatly simplified compared with the conventional one. In addition, since the modulation TFTs constituting the gate modulation circuit can be formed directly on the lower glass substrate together with the TFTs of the liquid crystal cell in the TFT process of the liquid crystal cell, the manufacturing cost thereof is greatly reduced compared to the prior art.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 7.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸다. 3 shows a liquid crystal display device according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13) 및 게이트 변조회로(14)를 구비한다. Referring to FIG. 3, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a gate modulation circuit 14. It is provided.

액정표시패널(10)은 두 장의 유리기판들과, 이들 사이에 형성된 액정층을 포함한다. 액정표시패널에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)의 교차 구조에 의해 다수의 액정셀들(Clc)이 매트릭스 형태로 형성된다.The liquid crystal display panel 10 includes two glass substrates and a liquid crystal layer formed therebetween. In the liquid crystal display panel, a plurality of liquid crystal cells Clc are formed in a matrix form by the cross structure of the plurality of data lines DL and the plurality of gate lines GL.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다. 액정표시패널(10)의 상부 유리기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. Data lines DL, gate lines GL, TFTs, and a storage capacitor Cst are formed on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are connected to the TFT and are driven by an electric field between the pixel electrodes 1 and the common electrode 2. The black matrix, the color filter, and the common electrode 2 are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and is formed in IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. In the same horizontal electric field driving method, the pixel electrode 1 is formed on the lower glass substrate. The electric field is applied to the liquid crystal layer by the data voltage applied to the pixel electrode 1 and the common voltage Vcom applied to the common electrode 2. This electric field allows the liquid crystal molecules of the liquid crystal layer to adjust the amount of light transmitted as the arrangement thereof changes. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting a pre-tilt angle of the liquid crystal is formed.

액정표시패널(10)은 액정셀들(Clc)을 포함하여 화상을 표시하는 유효표시영역(AA)과, 이 유효표시영역(AA) 바깥의 비표시영역(NAA)을 포함한다.The liquid crystal display panel 10 includes an effective display area AA including liquid crystal cells Clc to display an image, and a non-display area NAA outside the effective display area AA.

타이밍 콘트롤러(11)는 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호들을 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,DDC)을 발생한다. The timing controller 11 receives timing signals such as a data enable signal (DE), a dot clock (CLK), and the like to control operation timing of the data driver circuit 12 and the gate driver circuit 13. Generate signals GDC, DDC.

게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. The gate control signal GDC for controlling the operation timing of the gate driving circuit 13 may include a gate start pulse (GSP) indicating a start horizontal line at which scanning starts in one vertical period in which one screen is displayed; A gate shift clock signal (Gate Shift) generated at a pulse width corresponding to an ON period of a TFT as a timing control signal input to a shift register in the gate driving circuit 13 to sequentially shift the gate start pulse GSP. Clock: GSC), and a gate output enable signal (GOE) indicating the output of the gate driving circuit 13, and the like.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.The data control signal DDC for controlling the operation timing of the data driving circuit 12 is a source sampling instructing the latch operation of data in the data driving circuit 12 based on a rising or falling edge. A polarity of the data voltage to be supplied to the clock (Source Sampling Clock SSC), the source output enable signal SOE indicating the output of the data driving circuit 12, and the liquid crystal cells Clc of the liquid crystal display panel 10. And a polarity control signal POL indicating.

또한, 타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.In addition, the timing controller 11 rearranges the digital video data RGB input from an external system board to the data driving circuit 12 according to the resolution of the liquid crystal display panel 10.

데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 감마기준전압 발생부(미도시)로부터의 감마기준전압들(GMA)에 기초하여 아날로그 감마보상전압으로 변환하고, 그 아날로그 감마보상전압을 데이터전압으로써 액정표시패널(10)의 데이터라인들(DL)에 공급한다. 데이터 구동회로(12)는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터(RGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압의 참조하에 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 포함하는 다수의 데이트 드라이브 IC(Intergrated Circuit)들로 구성된다. The data driving circuit 12 based on the digital video data RGB based on the gamma reference voltages GMA from the gamma reference voltage generator (not shown) in response to the data control signal DDC from the timing controller 11. The analog gamma compensation voltage is converted into an analog gamma compensation voltage, and the analog gamma compensation voltage is supplied to the data lines DL of the liquid crystal display panel 10 as a data voltage. The data driving circuit 12 stores a shift line for sampling a clock signal, a register for temporarily storing digital video data (RGB), and one line for storing data in response to a clock signal from the shift register. Latch for outputting data at the same time, digital / analog converter for selecting positive / negative gamma voltage under reference to gamma reference voltage corresponding to digital data value from latch, conversion by positive / negative gamma voltage And a plurality of data drive ICs including a multiplexer for selecting a data line DL to which the analog data is supplied and an output buffer connected between the multiplexer and the data line DL.

게이트 구동회로(13)는 쉬프트 레지스터 어레이를 포함하여 게이트신호(Sg)를 순차적으로 발생함으로써, 데이터전압이 공급될 액정표시패널(10)의 수평라인을 선택한다. 게이트 구동회로(13)는 쉬프트 레지스터 어레이의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터를 더 포함할 수 있다. 쉬프트 레지스터 어레이는 하부 유리기판의 비표시영역(NAA) 상에 GIP(Gate In Panel) 방식을 통해 직접 형성되거나, 또는 레벨 쉬프터와 함께 게이트 드라이브 IC 내에 직접화 될 수 있다. 쉬프트 레지스터 어레이가 하부 유리기판의 비표시영역(NAA) 상에 형성되는 경우, 레벨 쉬프터는 타이밍 콘트롤러(11)와 함께 콘트롤 보드에 실장될 수 있다. The gate driving circuit 13 sequentially generates a gate signal Sg including a shift register array to select a horizontal line of the liquid crystal display panel 10 to which a data voltage is supplied. The gate driving circuit 13 may further include a level shifter for converting the output signal of the shift register array into a swing width suitable for driving the TFT of the liquid crystal cell Clc. The shift register array may be directly formed through a gate in panel (GIP) method on a non-display area (NAA) of a lower glass substrate, or may be directly integrated in a gate drive IC together with a level shifter. When the shift register array is formed on the non-display area NAA of the lower glass substrate, the level shifter may be mounted on the control board together with the timing controller 11.

게이트 변조회로(14)는 게이트 구동회로(13)로부터 입력되는 게이트신호(Sg)를 변조하여 게이트 변조신호를 발생한 후, 이 게이트 변조신호를 게이트라인들(GL)에 공급한다. 게이트 변조신호는, 액정셀(Clc)의 TFT가 턴 온 상태에서 턴 오프 상태로 전환될 때 게이트온전압과 게이트오프전압 간의 차를 감소시켜 피드 쓰로우 전압(도2의 ΔVp)을 줄이는 역할을 한다. 게이트 변조회로(14)는 다수의 변조용 TFT들을 포함한 TFT 어레이로 이루어지고, 하부 유리기판의 비표시영역(NAA) 상에 GIP(Gate In Panel) 방식을 통해 직접 실장된다. 게이트 변조회로(14)는 변조용 TFT들로 구현될 수 있으므로 그 회로 구성이 간소하고, 별도의 공정에 의하지 않고 액정셀(Clc)의 TFT 공정에서 액정셀(Clc)의 TFT와 함께 형성될 수 있으므로 그 제조 비용이 적게 든다. The gate modulation circuit 14 modulates the gate signal Sg input from the gate driving circuit 13 to generate a gate modulation signal, and then supplies the gate modulation signal to the gate lines GL. The gate modulation signal serves to reduce the feed-through voltage (ΔVp in FIG. 2) by reducing the difference between the gate-on voltage and the gate-off voltage when the TFT of the liquid crystal cell Clc is switched from the turned on state to the turned off state. do. The gate modulation circuit 14 is formed of a TFT array including a plurality of modulation TFTs, and is directly mounted on a non-display area (NAA) of a lower glass substrate through a gate in panel (GIP) method. Since the gate modulation circuit 14 can be implemented with modulation TFTs, its circuit configuration is simple and can be formed together with the TFTs of the liquid crystal cell Clc in the TFT process of the liquid crystal cell Clc without using a separate process. Therefore, the manufacturing cost is low.

도 4는 게이트 변조회로(14)를 상세히 보여준다.4 shows the gate modulation circuit 14 in detail.

도 4를 참조하면, 게이트 변조회로(14)는 다수의 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...)을 포함한 TFT 어레이로 이루어진다. 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 게이트 구동회로(13)를 구성하는 쉬프트 레지스터 어레이의 출력단과, 게이트오프전압을 공급하기 위한 전원배선(15) 사이에 접속된다. Referring to FIG. 4, the gate modulating circuit 14 is composed of a TFT array including a plurality of modulating TFTs (... TFTN-1, TFTn, TFTn + 1 ...). Each of the modulation TFTs (... TFTn-1, TFTn, TFTn + 1 ...) has an output terminal of the shift register array constituting the gate driving circuit 13 and a power supply wiring for supplying a gate-off voltage. ) Is connected between.

게이트오프전압은 액정셀(Clc)의 TFT를 턴 오프 시킬 수 있는 전압 레벨을 갖는다. 여기서, 게이트오프전압은 액정셀(Clc)의 TFT가 N-type인 경우 게이트로우전압(Vgl)으로 구현될 수 있는데 반해, 액정셀(Clc)의 TFT가 P-type인 경우 게이트하이전압(Vgh)으로 구현될 수 있다. 설명의 편의상 이하에서는 액정셀(Clc)의 TFT가 N-type인 경우, 즉 게이트오프전압이 게이트로우전압(Vgl)으로 구현되고 게이트온전압이 게이트하이전압(Vgh)으로 구현되는 경우를 예로 하여 설명하기로 한다. The gate-off voltage has a voltage level at which the TFT of the liquid crystal cell Clc can be turned off. Here, the gate-off voltage may be implemented as the gate low voltage Vgl when the TFT of the liquid crystal cell Clc is N-type, whereas the gate high voltage Vgh when the TFT of the liquid crystal cell Clc is P-type. ) May be implemented. For convenience of description, the TFT of the liquid crystal cell Clc is N-type, that is, the gate-off voltage is implemented as the gate low voltage Vgl and the gate-on voltage is implemented as the gate high voltage Vgh as an example. Let's explain.

쉬프트 레지스터 어레이는 게이트라인들(GL)에 대응되는 다수의 스테이지들(...STn-1,STn,STn+1...)(n은 자연수)을 구비하여 도 5와 게이트신호(...Sgn-1,Sgn,Sgn+1...)를 순차적으로 발생한다. 게이트신호(...Sgn-1,Sgn,Sgn+1...) 각각은 액정셀(Clc)의 TFT를 턴 온 시킬 수 있는 게이트하이전압(Vgh)과, 액정셀(Clc)의 TFT를 턴 오프 시킬 수 있는 게이트로우전압(Vgh) 사이에서 스윙된다. 스캐닝 기간을 늘려 충분한 충전시간 확보를 위해, 인접한 게이트신호들의 게이트하이구간들은 부분적으로 서로 중첩된다. 따라서, 제n-1 게이트신호(Sgn-1)가 게이트하이전압(Vgh)으로 유지되고 있는 동안 제n 게이트신호(Sgn)가 뒤이어 게이트하이전압(Vgh)으로 발생되고, 또한 제n 게이트신호(Sgn)가 게이트하이전압(Vgh)으로 유지되고 있는 동안 제n+1 게이트신호(Sgn+1)가 뒤이어 게이트하이전압(Vgh)으로 발생된다. The shift register array includes a plurality of stages (... STn-1, STn, STn + 1 ...) (n is a natural number) corresponding to the gate lines GL. .Sgn-1, Sgn, Sgn + 1 ...) occur sequentially. Each of the gate signals (... Sgn-1, Sgn, Sgn + 1 ...) provides a gate high voltage (Vgh) for turning on the TFT of the liquid crystal cell (Clc) and a TFT of the liquid crystal cell (Clc). Swing between the gate low voltage (Vgh) that can be turned off. In order to secure a sufficient charging time by increasing the scanning period, the gate high sections of adjacent gate signals partially overlap each other. Therefore, while the n-th gate signal Sgn-1 is maintained at the gate high voltage Vgh, the n-th gate signal Sgn is subsequently generated as the gate high voltage Vgh, and the n-th gate signal ( While Sgn is being maintained at the gate high voltage Vgh, the n + 1th gate signal Sgn + 1 is subsequently generated at the gate high voltage Vgh.

변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 인접한 후단 게이트신호에 의해 제어된다. 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 후단 게이트신호 의 게이트하이전압(Vgh)에 의해 턴 온 될 수 있는 N-type으로 구현된다. Each of the modulation TFTs (... TFTn-1, TFTn, TFTn + 1 ...) is controlled by an adjacent rear gate signal. Each of the modulation TFTs (... TFTn-1, TFTn, TFTn + 1 ...) is implemented as an N-type that can be turned on by the gate high voltage Vgh of the rear gate signal.

제n-1 변조용 TFT(TFTn-1)는 제n 게이트신호(Sgn)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n-1 게이트신호(Sgn-1)에 반영함으로써, 제n 게이트신호(Sgn)의 게이트하이구간과 중첩되는 제n-1 게이트신호(Sgn-1)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n-1 게이트 변조신호(Sgn-1')가 발생된다.The n-th modulation TFT TFTn-1 is turned on for the period in which the n-th gate signal Sgn is maintained at the gate high voltage Vgh, thereby reducing the gate-low voltage Vgl from the power supply line 15. By reflecting on the n-th gate signal Sgn-1, the gate high voltage Vgh at the gate-high period of the n-th gate signal Sgn-1 overlapping with the gate-high period of the n-th gate signal Sgn. Lower the level by. As a result, the n-th gate modulated signal Sgn-1 'shown in FIG. 6 is generated.

제n 변조용 TFT(TFTn)는 제n+1 게이트신호(Sgn+1)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n 게이트신호(Sgn)에 반영함으로써, 제n+1 게이트신호(Sgn+1)의 게이트하이구간과 중첩되는 제n 게이트신호(Sgn)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n 게이트 변조신호(Sgn')가 발생된다.The nth modulation TFT TFTn is turned on during the period in which the n + 1th gate signal Sgn + 1 is maintained at the gate high voltage Vgh, thereby reducing the gate low voltage Vgl from the power supply line 15. By reflecting on the n-th gate signal Sgn, the level of the gate high voltage Vgh is adjusted in the gate-high section of the n-th gate signal Sgn overlapping the gate-high section of the n + 1-th gate signal Sgn + 1. Decrease by ΔX. As a result, the n-th gate modulated signal Sgn 'shown in FIG. 6 is generated.

제n+1 변조용 TFT(TFTn)는 제n+2 게이트신호(Sgn+2)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n+1 게이트신호(Sgn+1)에 반영함으로써, 도 6과 같이 제n+2 게이트신호(Sgn+2)의 게이트하이구간과 중첩되는 제n+1 게이트신호(Sgn+1)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n+1 게이트 변조신호(Sgn+1')가 발생된다.The n + 1th modulation TFT TFTn is turned on for a period during which the n + 2th gate signal Sgn + 2 is maintained at the gate high voltage Vgh, so that the gate low voltage Vgl from the power supply line 15 is maintained. ) Is reflected to the n + 1 th gate signal Sgn + 1, so that the n + 1 th gate signal Sgn + 1 overlaps the gate high section of the n + 2 th gate signal Sgn + 2 as shown in FIG. In the gate high section of the gate high voltage (Vgh) level is reduced by ΔX. As a result, an n + 1 th gate modulated signal Sgn + 1 'like that shown in FIG. 6 is generated.

상기 ΔX는 도 7과 같이 게이트 변조신호(Sg')의 변조 정도를 나타낸다. Δ X에 비례하여 게이트온전압과 게이트오프전압 간의 차는 감소되고, 그 결과 피드 쓰로우 전압(ΔVp)은 그만큼 줄어든다. ΔX는 변조용 TFT의 채널폭 가변을 통해 쉽게 조정 가능하다. 변조용 TFT의 채널폭을 크게 형성할수록 변조용 TFT를 통해 흐르는 전류량이 증가하므로 ΔX는 커진다. 예컨대, 도 7에서 변조용 TFT의 채널폭이 증가될수록 ΔX는 'A','B' 및 'C' 순으로 점점 커진다.ΔX represents a modulation degree of the gate modulated signal Sg ′ as shown in FIG. 7. In proportion to ΔX, the difference between the gate-on voltage and the gate-off voltage is reduced, and as a result, the feed through voltage ΔVp decreases by that amount. ΔX can be easily adjusted by varying the channel width of the modulation TFT. The larger the channel width of the modulating TFT is, the larger the amount of current flowing through the modulating TFT increases. For example, as shown in FIG. 7, as the channel width of the modulation TFT increases, ΔX gradually increases in order of 'A', 'B' and 'C'.

이상에서는 액정셀(Clc)의 TFT가 N-type인 경우에 대해서만 설명하였지만, 본 발명의 기술적 사상은 액정셀(Clc)의 TFT가 P-type인 경우에도 충분히 적용 가능하다. 액정셀(Clc)의 TFT가 N-type인 경우에 비해 P-type인 경우에는, 게이트오프전압이 게이트하이전압(Vgh)으로 구현되고, 게이트온전압이 게이트로우전압(Vgl)으로 구현되며, 변조용 TFT가 P-type으로 구현된다.In the above description, only the case where the TFT of the liquid crystal cell Clc is N-type has been described, but the technical idea of the present invention is sufficiently applicable to the case where the TFT of the liquid crystal cell Clc is a P-type. When the TFT of the liquid crystal cell Clc is P-type, the gate-off voltage is implemented as the gate high voltage Vgh, and the gate-on voltage is implemented as the gate low voltage Vgl. Modulation TFT is implemented in P-type.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 피드 쓰로우 전압을 감소시키기 위해, 게이트 구동회로를 구성하는 쉬프트 레지스터 어레이의 출력단과 게이트오프전압을 공급하기 위한 전원배선 사이에 변조용 TFT를 접속시키고, 이 변조용 TFT를 인접한 후단 게이트신호를 이용하여 스위칭시킴으로써 현재단의 게이트신호를 변조한다. 이에 따르면, 게이트 변조회로의 구성이 종래 대비 크게 간소해진다. 또한, 게이트 변조회로를 구성하는 변조용 TFT들은, 액정셀의 TFT 공정에서 액정셀의 TFT들과 함께 하부 유리기판 상에 직접 형성될 수 있으므로 그 제조 비용이 종래 대비 크게 줄어들게 된다. As described above, the liquid crystal display according to the present invention connects the modulation TFT between the output terminal of the shift register array constituting the gate driving circuit and the power supply wiring for supplying the gate-off voltage in order to reduce the feed through voltage. Then, this modulation TFT is switched using an adjacent rear gate signal to modulate the gate signal of the current stage. According to this, the structure of the gate modulation circuit is greatly simplified compared with the conventional one. In addition, since the modulation TFTs constituting the gate modulation circuit can be formed directly on the lower glass substrate together with the TFTs of the liquid crystal cell in the TFT process of the liquid crystal cell, the manufacturing cost thereof is greatly reduced compared to the prior art.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the present invention should not be limited to the details described in the detailed description but should be defined by the claims.

도 1은 일반적인 액정셀의 등가회로도.1 is an equivalent circuit diagram of a typical liquid crystal cell.

도 2는 피드 쓰로우 전압을 설명하기 위한 파형도.2 is a waveform diagram for explaining a feed through voltage.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블럭도.3 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3의 게이트 변조회로를 상세히 보여주는 회로도.4 is a circuit diagram showing in detail the gate modulating circuit of FIG.

도 5는 게이트신호의 파형도.5 is a waveform diagram of a gate signal;

도 6은 게이트 변조신호의 파형도.6 is a waveform diagram of a gate modulated signal;

도 7은 변조용 TFT의 채널 폭에 따라 변조 정도가 달라지는 것을 보여주는 파형도.7 is a waveform diagram showing that the degree of modulation varies depending on the channel width of the modulation TFT.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 액정표시패널 11 : 타이밍 콘트롤러10 liquid crystal display panel 11 timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

14 : 게이트 변조회로14: gate modulation circuit

Claims (7)

다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 구조에 의해 매트릭스 형태로 배치되는 다수의 액정셀들을 갖는 액정표시패널;A liquid crystal display panel having a plurality of data lines and a plurality of gate lines intersecting and having a plurality of liquid crystal cells arranged in a matrix by the crossing structure; 상기 게이트라인들에 대응되도록 다수의 스테이지들을 포함하고, 게이트온전압과 게이트오프전압 사이에서 스윙되는 게이트신호를 순차적으로 발생하되, 인접한 게이트신호들 간 게이트온구간을 부분적으로 중첩시키는 쉬프트 레지스터 어레이;A shift register array including a plurality of stages to correspond to the gate lines and sequentially generating a gate signal swinging between a gate-on voltage and a gate-off voltage, and partially overlapping gate-on sections between adjacent gate signals; 상기 게이트오프전압이 인가되는 전원배선; 및A power wiring to which the gate off voltage is applied; And 제n(n은 자연수) 스테이지의 출력단과 상기 전원배선 사이에 접속되고 제n+1 스테이지로부터의 제n+1 게이트신호에 의해 스위칭되는 다수의 변조용 TFT들을 포함하여, 상기 제n 스테이지로부터 입력되는 제n 게이트신호를 변조한 후 상기 게이트라인들에 공급하는 게이트 변조회로를 구비하는 것을 특징으로 하는 액정표시장치.An input from the nth stage, including a plurality of modulation TFTs connected between an output terminal of the nth (n is a natural number) stage and the power supply wiring and switched by an n + 1th gate signal from an n + 1th stage And a gate modulation circuit for modulating the n-th gate signal and supplying the gate lines to the gate lines. 제 1 항에 있어서,The method of claim 1, 상기 액정표시패널은 상기 액정셀들을 포함하여 화상을 표시하는 유효표시영역과, 상기 유효표시영역 바깥의 비표시영역을 구비하고;The liquid crystal display panel includes an effective display area for displaying an image including the liquid crystal cells and a non-display area outside the effective display area; 상기 변조용 TFT들은 상기 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치.And the modulation TFTs are formed in the non-display area. 제 2 항에 있어서,The method of claim 2, 상기 변조용 TFT들은 상기 액정셀들의 TFT 공정에서 상기 액정셀들의 TFT들과 함께 상기 액정표시패널의 하부 유리기판 상에 직접 형성되는 것을 특징으로 하는 액정표시장치.And the modulation TFTs are formed directly on the lower glass substrate of the liquid crystal display panel together with the TFTs of the liquid crystal cells in a TFT process of the liquid crystal cells. 제 2 항에 있어서,The method of claim 2, 상기 쉬프트 레지스터 어레이는 상기 액정표시패널의 하부 유리기판 상에 직접 형성되거나 또는, 상기 액정표시패널 바깥의 게이트 드라이브 IC에 형성되는 것을 특징으로 하는 액정표시장치.And the shift register array is formed directly on a lower glass substrate of the liquid crystal display panel or in a gate drive IC outside the liquid crystal display panel. 제 1 항에 있어서,The method of claim 1, 상기 변조용 TFT들이 N-type으로 구현되는 경우, 상기 게이트오프전압은 게이트로우전압으로 구현되고, 상기 게이트온전압은 게이트하이전압으로 구현되는 것을 특징으로 하는 액정표시장치. And the gate-off voltage is implemented as a gate low voltage, and the gate-on voltage is implemented as a gate high voltage when the modulation TFTs are implemented in N-type. 제 1 항에 있어서,The method of claim 1, 상기 변조용 TFT들이 P-type으로 구현되는 경우, 상기 게이트오프전압은 게이트하이전압으로 구현되고, 상기 게이트온전압은 게이트로우전압으로 구현되는 것을 특징으로 하는 액정표시장치. And the gate-off voltage is implemented as a gate high voltage, and the gate-on voltage is implemented as a gate low voltage when the modulation TFTs are implemented in a P-type. 제 1 항에 있어서,The method of claim 1, 상기 게이트신호에 대한 변조 정도는 상기 변조용 TFT들의 채널 폭에 비례하는 것을 특징으로 하는 액정표시장치.And a modulation degree of the gate signal is proportional to a channel width of the modulation TFTs.
KR1020090088532A 2009-09-18 2009-09-18 Liquid crystal display KR101589751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088532A KR101589751B1 (en) 2009-09-18 2009-09-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088532A KR101589751B1 (en) 2009-09-18 2009-09-18 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20110030882A true KR20110030882A (en) 2011-03-24
KR101589751B1 KR101589751B1 (en) 2016-01-28

Family

ID=43936263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088532A KR101589751B1 (en) 2009-09-18 2009-09-18 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101589751B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016070461A1 (en) * 2014-11-07 2016-05-12 深圳市华星光电技术有限公司 Liquid crystal panel and driving method therefor, and liquid crystal display
KR20190018932A (en) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 Gate driver and organic light emitting display device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200108176A (en) 2019-03-07 2020-09-17 삼성디스플레이 주식회사 Organic light emitting display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024137A (en) * 2004-09-13 2006-03-16 엘지.필립스 엘시디 주식회사 A driving circuit of a liquid crystal display device and a method for driving the same
KR20060103590A (en) * 2005-03-28 2006-10-04 엘지.필립스 엘시디 주식회사 Test method for liquid crystal display and liquid crystal display panel for test
KR20060124835A (en) * 2005-05-26 2006-12-06 엘지.필립스 엘시디 주식회사 Shift register and display device using the same and driving method thereof
KR20080003199A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Image display device and driving method the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024137A (en) * 2004-09-13 2006-03-16 엘지.필립스 엘시디 주식회사 A driving circuit of a liquid crystal display device and a method for driving the same
KR20060103590A (en) * 2005-03-28 2006-10-04 엘지.필립스 엘시디 주식회사 Test method for liquid crystal display and liquid crystal display panel for test
KR20060124835A (en) * 2005-05-26 2006-12-06 엘지.필립스 엘시디 주식회사 Shift register and display device using the same and driving method thereof
KR20080003199A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Image display device and driving method the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016070461A1 (en) * 2014-11-07 2016-05-12 深圳市华星光电技术有限公司 Liquid crystal panel and driving method therefor, and liquid crystal display
KR20190018932A (en) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 Gate driver and organic light emitting display device including the same

Also Published As

Publication number Publication date
KR101589751B1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
KR101245944B1 (en) Liquid crystal display device and driving method thereof
US8232946B2 (en) Liquid crystal display and driving method thereof
US8289310B2 (en) Horizontal electric field liquid crystal display
US20150187308A1 (en) Display Device Capable Of Driving At Low Speed
KR101281979B1 (en) Liquid crystal display
KR101255705B1 (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
KR101537415B1 (en) Liquid Crystal Display
KR101354432B1 (en) Liquid Crystal Display and Driving Method Thereof
KR101589751B1 (en) Liquid crystal display
KR101493526B1 (en) Liquid crystal display
KR20120133881A (en) Liquid crystal display device and driving method thereof
KR20090019106A (en) Liquid crystal panel and liquid crystal display device using the same
KR100947770B1 (en) Liquid crystal display device and method of dirving the same
KR102276244B1 (en) Display device and method for controlling load thereof
KR102007818B1 (en) Liquid crystal display
KR101177581B1 (en) LCD and drive method thereof
KR20070121284A (en) Lcd and driving method thereof
KR20080076578A (en) Lcd having storage on common structure and driving method of the same
KR100631118B1 (en) Liquid crystal display and method of dirving the same
KR102328982B1 (en) Method for driving display device
KR101623594B1 (en) Liquid Crystal Display
KR20070115537A (en) Lcd and drive method thereof
KR20070030344A (en) Liquid crystal display and driving method thereof
KR101520490B1 (en) Liquid crystal display and driving method thereof
KR20160035194A (en) Power supplying apparatus for display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4