KR20110070170A - Top emission type organic electroluminescent device - Google Patents

Top emission type organic electroluminescent device Download PDF

Info

Publication number
KR20110070170A
KR20110070170A KR1020090126893A KR20090126893A KR20110070170A KR 20110070170 A KR20110070170 A KR 20110070170A KR 1020090126893 A KR1020090126893 A KR 1020090126893A KR 20090126893 A KR20090126893 A KR 20090126893A KR 20110070170 A KR20110070170 A KR 20110070170A
Authority
KR
South Korea
Prior art keywords
metal pattern
light emitting
electrode
organic light
thin film
Prior art date
Application number
KR1020090126893A
Other languages
Korean (ko)
Other versions
KR101622563B1 (en
Inventor
박진아
김학수
박기수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090126893A priority Critical patent/KR101622563B1/en
Publication of KR20110070170A publication Critical patent/KR20110070170A/en
Application granted granted Critical
Publication of KR101622563B1 publication Critical patent/KR101622563B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A top light emitting type organic electroluminescent device is provided to lower the inner surface resistance of a second electrode, wherein the frontal surface of a display area of the second electrode is transparent, thereby increasing display quality and lifetime. CONSTITUTION: A metal pattern(148) is made of a low resistance metal material. A partition wall(149) has a reverse taper structure on the metal pattern. A bank(150) is overlapped with the edge of a first electrode(147). An organic light emitting layer(155) is formed on the first electrode. A second electrode(158) contacts the metal pattern.

Description

상부발광 방식 유기전계 발광소자{Top emission type organic Electroluminescent Device}Top emission type organic electroluminescent device

본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 표시영역 전면에 투명한 특성을 갖도록 형성되는 유기전계 발광 다이오드 제 2 전극의 면 저항을 저감할 수 있는 상부발광 방식 유기전계 발광소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device, and more particularly, to an organic light emitting diode having a top light emission type capable of reducing the surface resistance of a second electrode of the organic light emitting diode formed to have a transparent characteristic over the entire display area. It is about.

평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.The organic light emitting diode, which is one of the flat panel displays (FPDs), has high luminance and low operating voltage characteristics. In addition, the self-luminous self-illuminating type provides high contrast ratio, enables ultra-thin display, easy response time with several microsecond response time, no restriction on viewing angle, and stable at low temperatures. Since it is driven at a low voltage of 5 to 15V DC, it is easy to manufacture and design a driving circuit.

또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이 션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다. In addition, the manufacturing process of the organic light emitting device is very simple because the deposition (deposition) and encapsulation (encapsulation) equipment is all.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다. The organic light emitting diode having such characteristics is largely divided into a passive matrix type and an active matrix type. In the passive matrix method, since the scan lines and the signal lines cross each other to form a device in a matrix form, each pixel Since the scan lines are sequentially driven over time in order to drive, the instantaneous luminance must be equal to the average luminance multiplied by the number of lines in order to represent the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다. However, in the active matrix method, a thin film transistor, which is a switching element for turning on / off a pixel, is positioned for each subpixel and a first electrode connected to the thin film transistor. Is turned on / off in subpixel units, and the second electrode facing the first electrode becomes a common electrode.

그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다. In the active matrix method, a voltage applied to a pixel is charged in a storage capacitor (C ST ), so that power is applied until the next frame signal is applied, thereby relating to the number of scan lines. Run continuously for one screen without Therefore, even when a low current is applied, the same luminance is achieved, and thus, low power consumption, high definition, and large size can be obtained. Recently, an active matrix type organic light emitting diode has been mainly used.

이하, 이러한 액티브 매트릭스형 유기전계 발광 소자의 기본적인 구조 및 동 작특성에 대해서 도면을 참조하여 상세히 설명한다. Hereinafter, the basic structure and operation characteristics of the active matrix organic EL device will be described in detail with reference to the accompanying drawings.

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다. 1 is a circuit diagram of one pixel of a typical active matrix organic electroluminescent device.

도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다. As illustrated, one pixel of the active matrix organic light emitting diode is a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor StgC, and an organic light emitting diode E. Is made of.

즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다. That is, the gate line GL is formed in the first direction, is formed in the second direction crossing the first direction to define the pixel region P, and the data line DL is formed. A power supply line PL is formed to be spaced apart from the DL and to apply a power supply voltage.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다. In addition, a switching thin film transistor STr is formed at a portion where the data line DL and the gate wiring GL cross, and a driving thin film transistor DTr electrically connected to the switching thin film transistor STr is formed. have. The first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving thin film transistor DTr, and the second electrode, which is the other terminal, is connected to the power supply line PL. In this case, the power line PL transfers a power supply voltage to the organic light emitting diode E. In addition, a storage capacitor StgC is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr) 의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on, and the signal of the data line DL is transferred to the gate electrode of the driving thin film transistor DTr to drive the driving signal. Since the thin film transistor DTr is turned on, light is output through the organic light emitting diode E. At this time, when the driving thin film transistor DTr is in an on state, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined, and thus the organic light emitting diode E is The gray scale may be implemented, and the storage capacitor StgC maintains the gate voltage of the driving thin film transistor DTr constant when the switching thin film transistor STr is turned off. As a result, even when the switching thin film transistor STr is turned off, the level of the current flowing through the organic light emitting diode E may be maintained until the next frame.

이러한 구동을 하는 유기전계 발광소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.The organic light emitting device for driving is classified into a top emission type and a bottom emission type according to the transmission direction of light emitted through the organic light emitting diode. In this case, the lower emission method has a problem that the aperture ratio is lowered, and thus, the upper emission method has been mainly used in recent years.

도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도이다. 2 is a schematic cross-sectional view of a conventional top-emitting organic light emitting display device.

도시한 바와 같이, 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(seal pattern)(80)에 의해 봉지되어 있다. 상기 제 1 기판(10)의 상부에는 각 화소영역(P)별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr) 상에는 드레인 콘택홀(43)을 포함하는 보호층(40)이 형성되고 있으며, 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)와 연결 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(47)이 상기 보호층(40) 상부에 형성되어 있다. 또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색에 대응되는 발광물질패턴(55a, 55b, 55c)을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 상기 유기 발광층(55)에 전자와 정공을 제공해주는 역할을 한다. As shown, the first and second substrates 10 and 70 are arranged to face each other, and the edge portions of the first and second substrates 10 and 70 are sealed by a seal pattern 80. . A driving thin film transistor DTr is formed in each pixel region P on the first substrate 10, and a protective layer 40 including a drain contact hole 43 on the driving thin film transistor DTr. The first electrode 47 is connected to the driving thin film transistor DTr through the drain contact hole 43, and the first electrode 47 is formed on the passivation layer 40. Formed. In addition, an organic emission layer 55 including emission material patterns 55a, 55b, and 55c corresponding to red, green, and blue colors is formed on the first electrode 47. The second electrode 58 is formed on the entire surface of the organic emission layer 55. In this case, the first and second electrodes 47 and 58 serve to provide electrons and holes to the organic light emitting layer 55.

그리고, 전술한 씰패턴(80)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(58)과 제 2 기판(70)은 일정간격 이격하고 있다. The second electrode 58 and the second substrate 70 formed on the first substrate 10 are spaced apart by a predetermined interval by the seal pattern 80 described above.

도 3은 전술한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다. 3 is a cross-sectional view of one pixel area including the driving thin film transistor of the above-described top emission type organic light emitting diode.

도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다. As shown, on the first substrate 10, the semiconductor layer 13, the gate insulating film 16, and the gate electrode composed of the first region 13a of pure polysilicon and the second region 13b doped with impurities 20), an interlayer insulating film 23 having a semiconductor layer contact hole 25 exposing the second region 13b, and source and drain electrodes 33 and 36 are sequentially stacked to form a driving thin film transistor DTr. The source and drain electrodes 33 and 36 are connected to a power supply wiring (not shown) and an organic light emitting diode E, respectively.

또한, 상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.In addition, the organic light emitting diode E includes a first electrode 47 and a second electrode 58 facing each other with the organic light emitting layer 55 interposed therebetween. In this case, the first electrode 47 is formed in contact with one electrode of the driving thin film transistor DTr for each pixel region P, and the second electrode 58 is formed on the entire surface of the organic light emitting layer 55. It is becoming.

또한, 전술한 구조를 갖는 제 1 기판(10)과 마주하며 인캡슐레이션을 위해 제 2 기판(70)이 구성되어 유기전계 발광 소자(1)를 이룬다. In addition, a second substrate 70 is formed to face the first substrate 10 having the above-described structure and forms an organic EL device 1.

한편, 상기 제 1 전극(47)은 애노드 전극의 역할을 하도록 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있으며, 제 2 전극(58)은 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질 예를 들면 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로서 이루어지고 있다. Meanwhile, the first electrode 47 is made of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material having a high work function value to serve as an anode electrode. Reference numeral 58 is made of a metal material having a low work function value such as magnesium silver alloy (Mg: Ag) or aluminum magnesium alloy (Al: Mg) to serve as a cathode electrode.

그러나, 캐소드 전극의 역할을 하는 상기 제 2 전극(58)을 이루는 일함수 값이 낮은 금속물질은 불투명한 특성을 가지므로, 이러한 불투명한 금속을 일반적인 전극 또는 절연층의 두께인 수천 Å 정도의 두께를 갖도록 형성할 수 없다. 수천 Å정도의 두께를 갖도록 상기 제 2 전극을 형성하면 빛이 투과할 수 없기 때문이다. However, since the metal material having a low work function value constituting the second electrode 58 serving as a cathode electrode has opaque characteristics, the opaque metal has a thickness of about several thousand micrometers, which is the thickness of a general electrode or an insulating layer. It can not be formed to have. This is because if the second electrode is formed to have a thickness of about several thousand micrometers, light cannot be transmitted.

따라서, 상기 제 2 전극(58)은 수 십Å 내지 수백Å 정도의 두께를 갖도록 형성하고 있으며, 이러한 두께를 가지며 형성되는 상기 제 2 전극(58)은 표시영역 전면에 형성됨으로써 면 저항이 커지는 문제가 발생한고 있다. 높은 면저항은 대면적으로 갈수로 심해지게 되며 IR 드롭 등이 발생하며 최종적으로 구동 박막트랜지스터의 특성 저하 및 열화속도를 증가시키게 되어 표시품질 저하 및 제품의 수명을 단축시키고 있는 실정이다. Accordingly, the second electrode 58 is formed to have a thickness of about several tens of micrometers to several hundreds of micrometers, and the second electrode 58 having such a thickness is formed on the entire display area to increase surface resistance. Is happening. High sheet resistance is deepened by the large area, IR drop, etc., and finally, deterioration of display quality and shortened product life due to deterioration of characteristics and deterioration rate of driving thin film transistor.

더욱이, 상기 제 2 전극의 높은 면저항으로 인하여 대화면으로 갈 경우 보통 하나의 화소 회로에 인가되는 VSS 전원단의 IR 상승 문제가 발생하게 되며, IR 상승은 구동전압을 올리게 되는 원인이 되며, 이로 인하여 전체 소자 구동을 위한 소비전력이 커지는 원인이 되고 있다. 또한 화소 회로에서의 VSS 전원단의 증가는 구동 박막트랜지스터의 동작을 위한 최소 전압을 감소시키고 이로 인하여 화소영역의 회로 동작에 좋지 않은 영향을 미치게 되어 표시품질 저하 등의 문제를 야기하고 있다. In addition, when going to the large screen due to the high sheet resistance of the second electrode, the IR rise problem of the VSS power supply terminal applied to one pixel circuit usually occurs, and the IR rise causes the driving voltage to be raised, thereby increasing the overall voltage. It is causing the power consumption for driving the device increases. In addition, the increase of the VSS power supply terminal in the pixel circuit decreases the minimum voltage for the operation of the driving thin film transistor, thereby adversely affecting the circuit operation of the pixel region, causing problems such as deterioration of display quality.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 상부발광 방식의 유기전계 발광 소자에 있어 최상층에 형성되는 유기전계 발광 다이오드의 제 2 전극 자체의 면 저항을 낮추어 박막트랜지스터의 특성 저하 및 표시품질 저하를 방지할 수 있는 상부발광 방식 유기전계 발광소자를 제공하는 것을 그 목적으로 한다. The present invention has been made to solve the above problems, and an object of the present invention is to reduce the surface resistance of the second electrode itself of the organic light emitting diode formed on the uppermost layer in the organic light emitting device of the top emission type, the characteristics of the thin film transistor An object of the present invention is to provide a top emission type organic light emitting device capable of preventing degradation and degradation of display quality.

상기 목적을 달성하기 위한 본 발명에 따른 상부발광 방식 유기전계 발광소자는, 화소영역이 정의된 기판 상의 상기 화소영역의 경계에 절연층을 개재하여 서로 교차하며 형성된 게이트 및 데이터 배선과; 상기 화소영역에 형성된 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터 및 상기 스위칭 박막 트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과; 상기 제 1 전극과 이격하며 상기 화소영역의 경계에 상기 게이트 배선 또는 데이터 배선과 중첩하며 나란하게 연장하며 저저항 금속물질로 이루어진 금속패턴과; 상기 금속패턴 상부에 역테이퍼 구조를 가지며 이와 나란하게 형성된 격벽과; 상기 격벽이 형성된 부분을 제외한 상기 화소영역의 경계에 테이퍼 구조를 가지며 상기 제 1 전극의 테두리와 중첩하며 형성된 뱅크와; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층 및 상기 뱅크 상부로 표시영역 전면에 상기 격벽의 하부에서 상기 금속패턴과 접촉하며 형성된 제 2 전극을 포함한다. According to an aspect of the present invention, there is provided an organic light emitting display device including: a gate and a data line formed to cross each other with an insulating layer at a boundary of the pixel region on a substrate on which a pixel region is defined; A switching thin film transistor connected to the gate and data lines formed in the pixel region and a driving thin film transistor connected to the switching thin film transistor; A protective layer covering the switching and driving thin film transistor and exposing a drain electrode of the driving thin film transistor; A first electrode formed on the protective layer and in contact with the drain electrode of the driving thin film transistor; A metal pattern spaced apart from the first electrode and overlapping with the gate line or data line at a boundary of the pixel region and extending in parallel with each other; A partition wall having an inverse taper structure on the metal pattern and formed parallel to the metal pattern; A bank having a tapered structure at a boundary of the pixel region except for a portion where the partition wall is formed and overlapping an edge of the first electrode; An organic emission layer formed on the first electrode in the bank; And a second electrode formed on the organic emission layer and on the bank, in contact with the metal pattern at a lower portion of the barrier rib in front of the display area.

이때, 상기 금속패턴은 각 화소영역별로 형성되거나, 이웃하는 다수의 화소영역별로 형성되거나, 표시영역 전면에 배선 형태로 형성되는 것이 특징이다. In this case, the metal pattern may be formed for each pixel region, for each of a plurality of neighboring pixel regions, or may be formed in a wiring form on the entire display region.

또한, 상기 금속패턴은 제 1 폭을 가지며, 상기 격벽은 상기 제 1 폭과 같거나 이보다 큰 제 2 폭을 가지며, 상기 금속패턴 및 격벽의 중앙을 기준으로 각각 상기 격벽의 측단까지의 거리 a, 금속패턴의 측단까지의 거리를 x라 하였을 경우,

Figure 112009078504085-PAT00001
를 만족하도록 상기 격벽 및 금속패턴이 형성되며, 상기 격벽의 측단으로부터 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징이다. In addition, the metal pattern has a first width, the partition wall has a second width equal to or greater than the first width, the distance to the side end of the partition wall relative to the center of the metal pattern and the partition wall, respectively, If the distance to the side end of the metal pattern is x,
Figure 112009078504085-PAT00001
The barrier rib and the metal pattern are formed to satisfy the above, and the horizontal distance between the side end of the barrier rib and the side end of the metal pattern has a difference of 5 μm or less.

또한, 상기 격벽은 상기 금속패턴 상부에 단일댐 형태로 형성되거나 또는 상 기 금속패턴 상부에서 이격하며 이중 댐 형태로 형성되는 것이 특징이다. 이때, 상기 이중 댐 형태를 갖는 격벽 각각의 중앙을 기준으로 격벽간 서로 마주하는 일측단 이외의 타측단까지의 거리 b, 상기 격벽 각각의 중앙을 기준으로 이들 격벽과 인접하는 상기 금속패턴의 측단까지의 거리를 y라 하였을 경우,

Figure 112009078504085-PAT00002
를 만족하도록 상기 이중 댐형태의 격벽 및 금속패턴이 형성되며, 상기 격벽 각각의 타측단으로부터 이와 인접한 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징이다. In addition, the partition wall is formed in the form of a single dam on the upper metal pattern or spaced apart from the upper metal pattern is characterized in that it is formed in the form of a double dam. At this time, the distance b to the other end of the partitions other than the one end facing each other, based on the center of each of the partitions having the double dam shape, and the side end of the metal pattern adjacent to these partitions relative to the center of each of the partitions If y is the distance,
Figure 112009078504085-PAT00002
The double dam-shaped partition wall and the metal pattern is formed to satisfy the above, and the horizontal distance between the other end of each of the partition wall and the side end of the adjacent metal pattern is characterized in that the difference less than 5㎛.

또한, 상기 금속패턴은 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 이루어진 것이 특징이다. In addition, the metal pattern is characterized in that it is made of any one of a low resistance metal material of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy.

또한, 상기 금속패턴은 상기 유기 절연층보다 더 두꺼운 두께를 갖도록 형성됨으로써 제 2 전극과 상기 금속패턴은 측면 접촉하는 것이 특징이다. In addition, the metal pattern is formed to have a thickness thicker than the organic insulating layer, so that the second electrode and the metal pattern is in side contact.

또한, 상기 제 2 전극은 일함수 값이 비교적 낮은 금속물질인 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로 빛이 투과될 수 있도록 수 십Å 내지 수 백Å정도의 두께를 갖도록 형성된 것이 특징이다. In addition, the second electrode may have a thickness of several tens to several hundred micrometers so that light may be transmitted to a magnesium silver alloy (Mg: Ag) or an aluminum magnesium alloy (Al: Mg), which is a metal material having a relatively low work function value. It is characterized in that it is formed to have.

또한, 상기 절연층 상부에는 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 전원배선이 형성되는 것이 특징이다. In addition, the insulating layer is connected to the driving thin film transistor and a power line is formed in parallel with the data line.

본 발명에 따른 상부발광 방식 유기전계 발광 소자는 저저항 특성을 갖는 금 속물질로 금속패턴 또는 금속라인을 형성하고 이의 상부에 부분적으로 격벽을 형성하여 유기 발광층 증착 후 형성되는 유기전계 발광 다이오드 제 2 전극과 상기 금속패턴 또는 금속라인과 접촉이 이루어지도록 하여 상기 제 2 전극의 내부 면 저항을 낮추는 효과가 있다. The organic light emitting diode according to the present invention is an organic light emitting diode that is formed after depositing an organic light emitting layer by forming a metal pattern or a metal line and partially forming a barrier rib on the upper portion of the organic light emitting device having a low resistance characteristic. The contact between the electrode and the metal pattern or the metal line is made to lower the internal surface resistance of the second electrode.

또한 제 2 전극의 내부 면 저항을 낮춤으로서 소비전력을 저감시키며, 구동 박막트랜지스터의 특성 저하를 막아 표시품질 향상 및 수명을 향상시키는 효과가 있다.In addition, the power consumption is reduced by lowering the internal surface resistance of the second electrode, and the display quality and lifespan can be improved by preventing the deterioration of characteristics of the driving thin film transistor.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광 소자에 있어 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도이며, 도 5는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.4 is a plan view illustrating components formed at boundary portions of some pixel areas in the top emission type organic light emitting diode according to an exemplary embodiment of the present invention, and FIG. 5 is a top emission type organic light emitting diode according to an embodiment of the present invention. FIG. 6 is a cross-sectional view of one pixel area including a driving thin film transistor and an organic light emitting diode, and FIG. 6 is a cross-sectional view of a portion taken along the cutting line VI-VI of FIG. 4. . In this case, for convenience of description, the region in which the driving thin film transistor DTr is formed is defined as the driving region DA and the region in which the switching thin film transistor is formed, although not shown in the drawing, is called a switching region.

도시한 바와 같이, 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성 된 제 1 기판(110)과, 도면에 나타내지 않았지만 인캡슐레이션을 위한 제 2 기판으로 구성되고 있다. As shown, the top emission type organic light emitting diode 101 according to the present invention includes a first substrate 110 having a driving and switching thin film transistor DTr (not shown) and an organic light emitting diode E formed thereon; Although not shown in the drawings, the second substrate is configured for encapsulation.

상기 제 1 기판(110)의 상부에는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다. The upper portion of the first substrate 110 is made of pure polysilicon corresponding to the driving area DA and the switching area (not shown), and a central part thereof includes a first area 113a forming a channel and the first area ( 113a) The semiconductor layer 113 including the second region 113b doped with a high concentration of impurities is formed on both sides. In this case, a buffer layer (not shown) made of an inorganic insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed between the semiconductor layer 113 and the first substrate 110. . The buffer layer (not shown) is to prevent deterioration of the characteristics of the semiconductor layer 113 due to the release of alkali ions from the inside of the first substrate 110 when the semiconductor layer 113 is crystallized.

또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. 또한 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. In addition, a gate insulating layer 116 is formed on the entire surface of the semiconductor layer 113 and above the gate insulating layer 116 in the driving area DA and the switching area (not shown). The gate electrode 120 is formed to correspond to the first region 113a of 113. In addition, the gate insulating layer 116 is connected to a gate electrode (not shown) formed in the switching region (not shown), extends in one direction, and a gate wiring (not shown) is formed.

또한, 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)은 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다. In addition, an interlayer insulating layer 123 is formed on the gate electrode 120 and the gate wiring (not shown). In this case, the interlayer insulating layer 123 and the gate insulating layer 116 thereunder are formed with a semiconductor layer contact hole 125 exposing each of the second regions 113b located on both sides of the first region 113a. .

다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 게이트 배선(119)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. Next, an upper portion of the interlayer insulating layer 123 including the semiconductor layer contact hole 125 may intersect with the gate line 119 and define a data line 130 defining the pixel region P, and a power line line spaced apart therefrom. Not shown) is being formed.

또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다. In addition, the driving area DA and the switching area (not shown) are spaced apart from each other on the interlayer insulating layer 123 and contact the second area 113b exposed through the semiconductor layer contact hole 125, respectively. Drain electrodes 133 and 136 are formed. In this case, the semiconductor layer 113 including the source and drain electrodes 133 and 136, the second region 113b in contact with the electrodes 133 and 136, and a gate formed on the semiconductor layer 113. The insulating layer 116 and the gate electrode 120 form a driving thin film transistor DTr.

한편, 스위칭 영역(미도시)에는 상기 구동 박막트랜지스터(DTr)와 동일한 구조의 스위칭 박막트랜지스터(미도시)가 형성된다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(119) 및 데이터 배선(130)과 전기적으로 연결되며 형성되어 있으며, 상기 데이터 배선(130)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다. Meanwhile, a switching thin film transistor (not shown) having the same structure as that of the driving thin film transistor DTr is formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate wiring 119, and the data wiring 130, and the data wiring 130 is the switching thin film transistor. It is connected to a source electrode (not shown) of (not shown).

다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다. Next, a passivation layer 140 having a drain contact hole 143 exposing the drain electrode 136 of the driving thin film transistor DTr is formed on the driving and switching thin film transistor DTr (not shown).

또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전 극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며 각 화소영역(P) 별로 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 1 전극(147)이 형성되어 있다. In addition, the protective layer 140 is contacted through the drain electrode 136 and the drain contact hole 143 of the driving thin film transistor DTr, and the work function value of each pixel area P is relatively large and transparent. A first electrode 147 made of a conductive material, such as indium tin oxide (ITO) or indium zinc oxide (IZO), is formed.

이때, 상기 제 1 전극(147)은 도시한 바와 같이 단일층 구조를 이룰 수도 있으며, 나아가 다중층 구조를 이룰 수도 있다. 상기 제 1 전극(147) 다중층 구조를 이룰 경우 상기 투명 도전성 물질 이외에 반사효율이 우수한 금속물질로서 하부층(미도시)이 더욱 구성되어 상기 하부층(미도시)에 의해 유기 발광층(155)으로 나온 빛을 반사시켜 상측으로 출사되도록 함으로써 휘도 특성을 향상시킬 수 있다. In this case, the first electrode 147 may form a single layer structure as shown, or may further form a multilayer structure. When the first electrode 147 has a multi-layer structure, a lower layer (not shown) is further formed as a metal material having excellent reflection efficiency in addition to the transparent conductive material, so that light emitted from the lower layer (not shown) to the organic light emitting layer 155 is formed. By reflecting the reflected light to the upper side, the luminance characteristic can be improved.

한편, 본 발명의 실시예에 있어 특징적인 구성으로서 상기 보호층(140) 상부에는 각 화소영역(P)을 정의하는 게이트 배선(119) 또는 데이트 배선(130)에 대응하여 각 화소영역(P)별로 또는 이웃한 몇 개의 화소영역(P)별로 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 아일랜드 형태로 제 1 폭을 갖는 금속패턴(148)이 일방향으로 형성되고 있다.Meanwhile, in the exemplary embodiment of the present invention, as a characteristic configuration, each pixel region P may be disposed on the passivation layer 140 in correspondence with the gate wiring 119 or the data wiring 130 defining the pixel regions P. A metal pattern having a first width in an island form with any one of low-resistance metal materials, such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), and copper alloy, for each pixel area or a plurality of neighboring pixel areas P. 148 is formed in one direction.

이때 상기 금속패턴(148)의 게이트 또는 데이터 배선(119, 130)의 폭방향으로 자른 단면 형태가 테이퍼 구조를 이루는 것이 특징이다. In this case, the cross-sectional shape cut in the width direction of the gate or the data lines 119 and 130 of the metal pattern 148 forms a tapered structure.

또한, 상기 금속패턴(148)에 대응하여 게이트 또는 데이터 배선(119, 130)의 폭방향으로 자른 단면 형태가 단면 구조가 역테이퍼 형태를 가지며 상기 제 1 폭보다 큰 제 2 폭을 갖는 격벽(149)이 형성되고 있으며, 상기 제 1 폭을 갖는 상기 금속패턴(148)의 외측으로 상기 제 1 폭보다 큰 제 2 폭을 갖는 상기 격벽(149)의 양측 끝단이 노출되도록 형성되고 있으며, 이때, 상기 금속패턴(148)은 유기 발광 층(155)의 두께보다 더 두꺼운 두께를 갖도록 형성되는 것이 특징이다. In addition, the cross-sectional shape cut in the width direction of the gate or data wires 119 and 130 corresponding to the metal pattern 148 has a cross-sectional structure in which the cross-sectional structure has an inverse taper shape and a second width larger than the first width. ) Are formed, and both ends of the partition wall 149 having a second width greater than the first width are exposed to the outside of the metal pattern 148 having the first width. The metal pattern 148 is formed to have a thickness thicker than the thickness of the organic light emitting layer 155.

조금 더 상세히 상기 금속패턴(148)과 격벽(149)의 위치관계에 대해 설명한다. 설명의 편의를 위해 상기 금속패턴(148)의 서로 중첩하며 형성된 상기 격벽(149)과 금속패턴(148)이 그 중앙부를 기준으로 대칭적으로 형성되었다 가정한다. 이때, 상기 중앙부를 기준으로 상기 금속패턴(148)의 측단까지의 거리를 x, 상기 중앙부에서 상기 격벽(149)의 측단까지의 거리를 a라 정의하는 경우, 다음과 같은 식을 만족하도록 상기 금속패턴(148)과 격벽(149)이 형성되는 것이 특징이다.In more detail, the positional relationship between the metal pattern 148 and the partition wall 149 will be described. For convenience of description, it is assumed that the partition wall 149 and the metal pattern 148 formed to overlap each other of the metal pattern 148 are symmetrically formed with respect to the center portion thereof. In this case, x is defined as the distance from the center portion to the side end of the metal pattern 148 and a distance from the center portion to the side end of the partition wall 149 is a. The pattern 148 and the partition wall 149 are formed.

Figure 112009078504085-PAT00003
-----①
Figure 112009078504085-PAT00003
----- ①

전술한 ①식을 마족하도록 상기 격벽(149)과 금속패턴(148)이 형성되는 경우, 그 상부에 유기 발광층(155)을 개재하여 형성되는 제 2 전극(158)이 상기 격벽(149)의 하부에서 각 화소영역(P)별로 상기 금속패턴(148)과 측면 접촉하도록 형성되게 된다. When the barrier rib 149 and the metal pattern 148 are formed to satisfy the above-described equation, the second electrode 158 formed through the organic light emitting layer 155 is formed on the lower portion of the barrier rib 149. In each pixel area (P) is formed so as to be in side contact with the metal pattern 148.

한편, 상기 격벽(149)의 측단과 금속패턴(148)의 측단간의 최대 차이는 5㎛이하가 되는 것이 바람직하다. 이 보다 큰 경우 상기 격벽(149)과 금속패턴(148)이 상기 ①식을 만족한다 하더라도 증착하여 형성되는 특성 상 상기 제 2 전극(158)과 금속패턴(148)간의 접촉이 이루어지지 않을 수도 있기 때문이다. On the other hand, the maximum difference between the side end of the partition 149 and the side end of the metal pattern 148 is preferably 5㎛ or less. If larger than this, even if the barrier rib 149 and the metal pattern 148 satisfy the above ① expression, contact between the second electrode 158 and the metal pattern 148 may not be made due to the characteristics formed by the deposition. Because.

다음, 전술한 바와 같이 단일층 또는 다중층 구조를 갖는 상기 제 1 전극(147)의 테두리를 덮으며 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다. 이때 상기 뱅크(150)는 상기 각 화소영역(P)의 경계 중 상기 금속패턴(148)과 상기 격벽(149)이 형성된 부분에 대응해서는 패터닝되어 제거됨으로써 상기 격벽(149)이 형성된 화소영역(P)의 경계 부분을 제외한 각 화소영역(P)의 경계에 형성되고 있는 것이 특징이다. Next, as described above, the bank 150 is formed at the boundary of each pixel region P while covering the edge of the first electrode 147 having a single layer or multilayer structure. In this case, the bank 150 is patterned and removed to correspond to a portion where the metal pattern 148 and the barrier rib 149 are formed among the boundary of each pixel region P, thereby removing the pixel region P having the barrier rib 149 formed thereon. It is characterized in that it is formed at the boundary of each pixel area P except the boundary of ().

또한, 상기 뱅크(150)와 격벽(149)으로 둘러싸인 각 화소영역(P)에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되고 있다. 이때 상기 유기 발광층(155)은 상기 금속패턴(148)의 두께보다 얇은 두께를 갖는 것이 특징이다. In addition, an organic emission layer 155 is formed on the first electrode 147 in each pixel region P surrounded by the bank 150 and the partition wall 149. In this case, the organic light emitting layer 155 has a thickness that is thinner than the thickness of the metal pattern 148.

상기 유기 발광층(155)과 상기 뱅크(150) 및 격벽(149)의 상부에는 전면에 일함수 값이 비교적 낮은 금속물질 예를 들면 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)이 수 십Å 내지 수 백Å정도의 두께를 가지며 표시영역 전면에 형성되고 있다. A metal material having a relatively low work function value on the front surface of the organic light emitting layer 155, the bank 150, and the partition wall 149, for example, magnesium silver alloy (Mg: Ag) or aluminum magnesium alloy (Al: Mg) The film has a thickness of several tens of micrometers to several hundred micrometers and is formed on the entire display area.

이때 상기 제 2 전극(158)은 상기 금속패턴(148)의 측단과 각각 상기 격벽(149)의 하부에서 측면 접촉하고 있는 것이 특징이다.In this case, the second electrode 158 is in side contact with the side end of the metal pattern 148 at the lower portion of the partition 149, respectively.

유기 발광층(155)이 상기 제 2 전극(158)보다 먼저 형성되었지만, 상기 격벽(149)과 금속패턴(148)이 형성된 구조적 특성에 의해 상기 유기 발광층(155)의 상부에서 상기 제 2 전극(158)과 상기 금속패턴(148)이 측면 접촉하도록 형성되는 것이다.Although the organic light emitting layer 155 is formed before the second electrode 158, the second electrode 158 is disposed on the organic light emitting layer 155 due to the structural characteristics in which the barrier rib 149 and the metal pattern 148 are formed. ) And the metal pattern 148 are in side contact.

한편, 각 화소영역(P) 내에 순차 적층된 상기 제 1 전극(147)과 상기 유기 발광층(155) 및 제 2 전극(158)은 유기전계 발광 다이오드(E)를 이루게 된다.Meanwhile, the first electrode 147, the organic emission layer 155, and the second electrode 158 sequentially stacked in each pixel area P form an organic light emitting diode E.

이때, 도면에 나타나지 않았지만, 상기 유기 발광층(165)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입 층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다. In this case, although not shown in the drawing, the organic light emitting layer 165 may be composed of a single layer made of an organic light emitting material, and in order to increase the light emitting efficiency, a hole injection layer, a hole transporting layer, and light emission It may be composed of multiple layers of a material layer, an electron transporting layer, and an electron injection layer.

한편, 전술한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자의 경우, 저저항 금속물질로 이루어진 금속패턴(148)이 표시영역 내의 각 화소영역(P)에 구비되고 있으며, 이러한 금속패턴(148)과 각 화소영역(P) 별로 각각 접촉하도록 제 2 전극(158)이 표시영역 전면에 형성되고 있으므로, 상기 제 2 전극(158)의 내부 면 저항을 저감시키게 된다. On the other hand, in the organic light emitting device according to the embodiment of the present invention having the above-described configuration, a metal pattern 148 made of a low resistance metal material is provided in each pixel region P in the display area, and the metal pattern Since the second electrode 158 is formed in front of the display area so as to contact 148 and each pixel region P, the internal surface resistance of the second electrode 158 is reduced.

따라서 상기 제 2 전극(158)의 투명성 유지를 위해 매우 얇은 두께인 수십 내지 수백Å정도의 두께를 갖도록 형성해도 표시영역 내에 각 화소영역(P)의 경계에 선택적으로 저저항 금속물질로 이루어진 금속패턴(148)에 의해 내부 저항이 감소됨으로써 구동 전압을 증가시킨다던가, 구동 박막트랜지스터(DTr)의 특성을 저하시키는 등의 문제는 억제될 수 있다.Therefore, even if the second electrode 158 is formed to have a thickness of about tens to several hundreds of microns, which is a very thin thickness to maintain transparency, a metal pattern made of a low resistance metal material selectively at the boundary of each pixel region P in the display area. As the internal resistance is reduced by 148, problems such as increasing the driving voltage or lowering the characteristics of the driving thin film transistor DTr can be suppressed.

도 7a 내지 도 7c는 본 발명의 실시예의 제 1 내지 제 3 변형예에 따른 유기전계 발광 소자의 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도이다. 이때, 모든 구성요소는 전술한 실시예와 동일하며, 격벽의 형태와 금속패턴의 형태만이 차이가 있으므로 상기 실시예와 차별적인 부분만을 설명한다. 이때 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다. 7A to 7C are plan views illustrating components formed at boundary portions of some pixel areas of the organic light emitting diode according to the first to third modified examples of the present invention. At this time, all the components are the same as the above-described embodiment, only the shape of the partition and the shape of the metal pattern is different, so only the parts different from the above embodiment will be described. In this case, the same reference numerals are given to the same components.

우선, 도 7a를 참조하면, 제 1 변형예로서 실시예의 화소영역별 또는 이웃한 다수의 화소영역별로 형성된 금속패턴을 대신하여 상기 게이트 또는 데이터 배 선(alehtl)과 중첩하며 표시영역내에서 일방향으로 끊김없이 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 상기 게이트 또는 데이터 배선(미도시)과 동일한 배선형태를 가지며 금속라인(151)이 형성되어 있으며, 상기 금속라인(151) 위로 상기 표시영역내에서 일방향으로 끊김없이 격벽(149)이 형성되어 있는 것이 특징이다.First, referring to FIG. 7A, in place of the metal pattern formed for each pixel region or for a plurality of neighboring pixel regions of the embodiment as the first modification, the gate or data wiring (alehtl) overlaps with one direction in the display region. Seamlessly low-resistance metal material, for example, any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy has the same wiring form as the gate or data wiring (not shown) and the metal line 151 The barrier rib 149 is formed on the metal line 151 in one direction in the display area.

이때, 상기 금속라인(151)과 상기 격벽(149)의 그 폭방향으로 자른 단면 형태는 실시예와 동일하게 각각 테이퍼 구조와 역테이퍼 구조를 가지며, 이때 상기 금속라인(151)과 격벽(149)도 전술한 ①식을 만족하도록 형성되고 있으며, 상기 금속라인(151)의 경우 유기 발광층(미도시)의 두께보다 더 두꺼운 두께를 가지며 형성되고 있는 것이 특징이다.At this time, the cross-sectional shape cut in the width direction of the metal line 151 and the partition wall 149 has a tapered structure and an inverse taper structure, respectively, as in the embodiment, wherein the metal line 151 and the partition wall 149 Figure 1 is also formed to satisfy the above formula, the metal line 151 is characterized in that it is formed having a thickness thicker than the thickness of the organic light emitting layer (not shown).

또한, 제 2 변형예로서 도 7b와 도 7b를 절단선 Ⅷ-Ⅷ을 따라 절단한 도 8을 참조하면, 상기 격벽(149(149a, 149b))은 상기 금속패턴(148) 상에 서로 이격하는 형태로 이중의 댐을 이루는 형태로 형성되고 있는 것이 특징이다. 이 경우, 이중 댐(149a, 149b) 형태를 갖는 상기 각 격벽(149a, 149b)의 중앙부를 기준으로 이의 측단까지의 수평거리를 b, 상기 각 격벽(149a, 149b)의 중앙부를 기준으로 상기 금속패턴(148)의 측단까지의 거리를 y라 정의할 때,In addition, referring to FIG. 8, which is cut along the cutting line VIII-V of FIGS. 7B and 7B as a second modification, the partitions 149 (149a and 149b) are spaced apart from each other on the metal pattern 148. It is characterized by being formed in the form of a double dam in the form. In this case, the horizontal distance from the center of the partitions 149a and 149b having the form of double dams 149a and 149b to the side end thereof is b, and the metal is referred to the center of the partitions 149a and 149b. When defining the distance to the side end of the pattern 148 as y,

Figure 112009078504085-PAT00004
-----②
Figure 112009078504085-PAT00004
----- ②

를 만족하도록 상기 이중 댐 형태의 격벽(149a, 149b)과 금속패턴(148)이 형성되고 있는 것이 특징이다. 이때, 상기 금속패턴(148)의 측단과 이에 대응하는 격 벽(149a, 149b)의 측단간의 차이는 5㎛ 이하가 되는 것이 특징이다. The barrier ribs 149a and 149b and the metal pattern 148 having the double dam shape are formed to satisfy the requirements of the present invention. In this case, the difference between the side end of the metal pattern 148 and the side end of the partition walls 149a and 149b corresponding thereto is 5 μm or less.

이러한 구성을 갖는 제 2 변형예에 따른 특징은 전술한 제 1 변형예에도 적용될 수 있다. 즉, 도 7c를 참조하면 제 3 변형예로서 표시영역에서 일방향으로 끊김없이 형성된 금속라인(151) 상에 이중 댐 형태를 갖는 격벽(149a, 149b)이 형성될 수도 있으며, 이러한 금속라인(151)과 이중 댐 형태의 격벽(149a, 149b)은 전술한 ②식을 만족하도록 형성되는 것이 특징이다. 이때, 상기 금속라인(151)의 측단과 이에 대응하는 격벽(149a, 149b)의 측단간의 차이는 5㎛ 이하가 되는 것이 특징이다. The feature according to the second modification having such a configuration can also be applied to the first modification described above. That is, referring to FIG. 7C, barrier ribs 149a and 149b having a double dam shape may be formed on the metal line 151 formed in the display area in one direction without interruption as a third modification. Such a metal line 151 may be formed. And the double dam-shaped partition walls 149a and 149b are formed so as to satisfy the above expression (2). At this time, the difference between the side end of the metal line 151 and the side end of the corresponding partition walls 149a and 149b is 5 μm or less.

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.1 is a circuit diagram of one pixel of a typical active matrix organic electroluminescent device.

도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도.Figure 2 is a schematic cross-sectional view of a conventional top-emitting organic light emitting device.

도 3은 상기 도 2에 도시한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.3 is a cross-sectional view of one pixel area including a driving thin film transistor of the top emission type organic light emitting diode illustrated in FIG. 2.

도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광 소자에 있어 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도.4 is a plan view illustrating components formed at boundary portions of some pixel areas in the top emission type organic light emitting diode according to an exemplary embodiment of the present invention;

도 5는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.FIG. 5 is a cross-sectional view of one pixel area including a driving thin film transistor and an organic light emitting diode as a part of an upper light emitting organic light emitting diode according to an exemplary embodiment of the present invention; FIG.

도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.FIG. 6 is a cross-sectional view of a portion taken along the cutting line VI-VI of FIG. 4. FIG.

도 7a 내지 도 7c는 본 발명의 실시예의 제 1 내지 제 3 변형예에 따른 유기전계 발광 소자의 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도.7A to 7C are plan views showing components formed at boundary portions in some pixel areas of the organic light emitting diode according to the first to third modified examples of the embodiment of the present invention;

도 8은 도 7b를 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도.FIG. 8 is a cross-sectional view of a portion taken along the line VII-VII of FIG. 7B. FIG.

<도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>

101 : 제 1 기판 116 : 게이트 절연막101: first substrate 116: gate insulating film

119 : 게이트 배선 123 : 층간절연막119: gate wiring 123: interlayer insulating film

130 : 데이터 배선 140 : 보호층130: data wiring 140: protective layer

147 : 제 1 전극 148 : 금속패턴 147: first electrode 148: metal pattern

149 : 격벽 150 : 뱅크 149: bulkhead 150: bank

155 : 유기 발광층 158 : 제 2 전극155: organic light emitting layer 158: second electrode

a : 격벽의 중앙부에서 그 측단까지의 수평 거리a: horizontal distance from the center of bulkhead to its side

E : 유기전계 발광 다이오드E: organic light emitting diode

P : 화소영역P: pixel area

x : 금속패턴의 중앙부에서 그 측단까지의 수평거리 x: horizontal distance from the center of a metal pattern to its side

Claims (9)

화소영역이 정의된 기판 상의 상기 화소영역의 경계에 절연층을 개재하여 서로 교차하며 형성된 게이트 및 데이터 배선과;Gate and data lines formed to cross each other with an insulating layer at a boundary of the pixel area on a substrate on which a pixel area is defined; 상기 화소영역에 형성된 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터 및 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와;A switching thin film transistor connected to the gate and data lines formed in the pixel region and a driving thin film transistor connected to the switching thin film transistor; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과;A protective layer covering the switching and driving thin film transistor and exposing a drain electrode of the driving thin film transistor; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과;A first electrode formed on the protective layer and in contact with the drain electrode of the driving thin film transistor; 상기 제 1 전극과 이격하며 상기 화소영역의 경계에 상기 게이트 배선 또는 데이터 배선과 중첩하며 나란하게 연장하며 저저항 금속물질로 이루어진 금속패턴과;A metal pattern spaced apart from the first electrode and overlapping with the gate line or data line at a boundary of the pixel region and extending in parallel with each other; 상기 금속패턴 상부에 역테이퍼 구조를 가지며 이와 나란하게 형성된 격벽과;A partition wall having an inverse taper structure on the metal pattern and formed parallel to the metal pattern; 상기 격벽이 형성된 부분을 제외한 상기 화소영역의 경계에 테이퍼 구조를 가지며 상기 제 1 전극의 테두리와 중첩하며 형성된 뱅크와; A bank having a tapered structure at a boundary of the pixel region except for a portion where the partition wall is formed and overlapping an edge of the first electrode; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과;An organic emission layer formed on the first electrode in the bank; 상기 유기 발광층 및 상기 뱅크 상부로 표시영역 전면에 상기 격벽의 하부에 서 상기 금속패턴과 접촉하며 형성된 제 2 전극A second electrode formed on the organic light emitting layer and the bank and in contact with the metal pattern under the partition on the entire display area; 을 포함하는 상부발광 방식 유기전계 발광소자.An upper light emitting organic light emitting device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 금속패턴은 각 화소영역별로 형성되거나, 이웃하는 다수의 화소영역별로 형성되거나, 표시영역 전면에 배선 형태로 형성되는 것이 특징인 상부발광 방식 유기전계 발광소자.The metal pattern may be formed for each pixel area, or for each of a plurality of neighboring pixel areas, or may be formed in the form of a wire in front of the display area. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 금속패턴은 제 1 폭을 가지며, 상기 격벽은 상기 제 1 폭과 같거나 이보다 큰 제 2 폭을 가지며, 상기 금속패턴 및 격벽의 중앙을 기준으로 각각 상기 격벽의 측단까지의 거리 a, 금속패턴의 측단까지의 거리를 x라 하였을 경우,
Figure 112009078504085-PAT00005
를 만족하도록 상기 격벽 및 금속패턴이 형성되며, 상기 격벽의 측단으로부터 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징인 상부발광 방식 유기전계 발광소자.The metal pattern has a first width, and the barrier rib has a second width equal to or greater than the first width, and the distance a to the side end of the barrier rib a, the metal pattern, respectively, based on the center of the metal pattern and the barrier rib. If the distance to the side end of x is
Figure 112009078504085-PAT00005
The barrier rib and the metal pattern is formed so as to satisfy the above, the horizontal distance between the side end of the barrier rib and the metal pattern is characterized in that the difference between 5㎛ or less top-emitting organic light emitting device. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 격벽은 상기 금속패턴 상부에 단일댐 형태로 형성되거나 또는 상기 금속패턴 상부에서 이격하며 이중 댐 형태로 형성되는 것이 특징인 상부발광 방식 유기전계 발광소자.The barrier rib is formed in the form of a single dam on the upper portion of the metal pattern or an upper light emitting type organic light emitting device, characterized in that formed in the form of a double dam spaced apart from the upper portion of the metal pattern. 제 4 항에 있어서The method of claim 4 상기 이중 댐 형태를 갖는 격벽 각각의 중앙을 기준으로 격벽간 서로 마주하는 일측단 이외의 타측단까지의 거리 b, 상기 격벽 각각의 중앙을 기준으로 이들 격벽과 인접하는 상기 금속패턴의 측단까지의 거리를 y라 하였을 경우,
Figure 112009078504085-PAT00006
를 만족하도록 상기 이중 댐형태의 격벽 및 금속패턴이 형성되며, 상기 격벽 각각의 타측단으로부터 이와 인접한 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징인 상부발광 방식 유기전계 발광소자.Distance to the other end except for one end of the partitions facing each other based on the center of each of the partitions having a double dam shape, the distance to the side end of the metal pattern adjacent to these partitions relative to the center of each of the partitions If y is
Figure 112009078504085-PAT00006
The double dam-shaped partition wall and the metal pattern is formed to satisfy the above, and the horizontal distance between the other end of each of the partition wall and the side end of the adjacent metal pattern is less than 5㎛ characterized in that the organic light emitting method device. 제 1 항 또는 제 2 항에 있어서The method according to claim 1 or 2 상기 금속패턴은 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 이루어진 것이 특징인 상부발광 방식 유기전계 발광소자.The metal pattern is an upper light emitting organic light emitting device, characterized in that made of any one of a low resistance metal material aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 금속패턴은 상기 유기 절연층보다 더 두꺼운 두께를 갖도록 형성됨으로써 제 2 전극과 상기 금속패턴은 측면 접촉하는 것이 특징인 상부발광 방식 유기전계 발광소자. And the metal pattern is formed to have a thickness thicker than that of the organic insulating layer, so that the second electrode and the metal pattern are in side contact with each other. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제 2 전극은 일함수 값이 비교적 낮은 금속물질인 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로 빛이 투과될 수 있도록 수 십Å 내지 수 백Å정도의 두께를 갖도록 형성된 것이 특징인 상부발광 방식 유기전계 발광소자.The second electrode may have a thickness of several tens to several hundred micrometers so that light may be transmitted to a magnesium silver alloy (Mg: Ag) or an aluminum magnesium alloy (Al: Mg), which is a metal material having a relatively low work function value. An upper light emitting organic light emitting device, characterized in that formed. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 절연층 상부에는 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 전원배선이 형성되는 것이 특징인 상부발광 방식 유기전계 발광소자.The upper light emitting organic light emitting diode of claim 1, wherein a power line is formed on the insulating layer and is connected to the driving thin film transistor.
KR1020090126893A 2009-12-18 2009-12-18 Top emission type organic Electroluminescent Device KR101622563B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126893A KR101622563B1 (en) 2009-12-18 2009-12-18 Top emission type organic Electroluminescent Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126893A KR101622563B1 (en) 2009-12-18 2009-12-18 Top emission type organic Electroluminescent Device

Publications (2)

Publication Number Publication Date
KR20110070170A true KR20110070170A (en) 2011-06-24
KR101622563B1 KR101622563B1 (en) 2016-05-19

Family

ID=44401731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126893A KR101622563B1 (en) 2009-12-18 2009-12-18 Top emission type organic Electroluminescent Device

Country Status (1)

Country Link
KR (1) KR101622563B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047057A1 (en) * 2013-09-30 2015-04-02 주식회사 엘지화학 Laminate and manufacturing method therefor
KR20150043142A (en) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 Organic light-emitting display apparatus and method for manufacturing the same
US9299753B2 (en) 2014-05-23 2016-03-29 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
CN105474427A (en) * 2013-09-30 2016-04-06 株式会社Lg化学 Organic light emitting device
CN107799564A (en) * 2016-08-31 2018-03-13 乐金显示有限公司 Organic light emitting array and use its organic light-emitting display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283304A (en) * 2008-05-22 2009-12-03 Seiko Epson Corp Light-emitting device, method of manufacturing the same, and electronic equipment
KR100929167B1 (en) * 2009-08-28 2009-12-01 윤근천 Organic light emitting display device and fabricating method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047057A1 (en) * 2013-09-30 2015-04-02 주식회사 엘지화학 Laminate and manufacturing method therefor
CN105453297A (en) * 2013-09-30 2016-03-30 株式会社Lg化学 Laminate and manufacturing method therefor
CN105474427A (en) * 2013-09-30 2016-04-06 株式会社Lg化学 Organic light emitting device
JP2016525785A (en) * 2013-09-30 2016-08-25 エルジー・ケム・リミテッド Laminated body and method for producing the same
TWI583036B (en) * 2013-09-30 2017-05-11 樂金顯示科技股份有限公司 Laminate and method for preparing the same
US9847502B2 (en) 2013-09-30 2017-12-19 Lg Display Co., Ltd. Organic light emitting device
CN105453297B (en) * 2013-09-30 2018-04-06 乐金显示有限公司 Layered product and its manufacture method
US11152582B2 (en) 2013-09-30 2021-10-19 Lg Display Co., Ltd. Laminate and manufacturing method therefor
KR20150043142A (en) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 Organic light-emitting display apparatus and method for manufacturing the same
US9299753B2 (en) 2014-05-23 2016-03-29 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
CN107799564A (en) * 2016-08-31 2018-03-13 乐金显示有限公司 Organic light emitting array and use its organic light-emitting display device
CN107799564B (en) * 2016-08-31 2021-11-09 乐金显示有限公司 Organic light emitting array and organic light emitting display device using the same

Also Published As

Publication number Publication date
KR101622563B1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
TWI578593B (en) Organic light emitting diode device and method for fabricating the same
JP6160499B2 (en) Display device, display device manufacturing method, and electronic apparatus
KR101305377B1 (en) Top emission type organic electroluminescent device and method of fabricating the same
US11552151B2 (en) Display device and method for manufacturing display device
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
KR101672908B1 (en) Top emission type organic Electroluminescent Device
KR20120072173A (en) Array substrate for organic electro luminescent device
US11882717B2 (en) Display device having an auxiliary wiring
KR20100034436A (en) Organic electro-luminescent device and the method for fabricating thereof
KR20200093718A (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
US11903235B2 (en) Transparent display device
KR101622563B1 (en) Top emission type organic Electroluminescent Device
KR20090005541A (en) Organic light emitting display
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR102100372B1 (en) Organic light-emitting display apparatus
JP6728312B2 (en) Electroluminescent display
KR102407538B1 (en) Organic light emitting diode display device and method of fabricating the same
US20220005916A1 (en) Display device
KR102084717B1 (en) Organic light emitting diode display and method for manufacturing the same
KR101717075B1 (en) organic electroluminescent display device
JP2008218330A (en) Organic el display device
KR20100065685A (en) Dual panel type organic electro luminescent device and method of fabricating the same
KR20230131357A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4