KR20110059784A

KR20110059784A - 적층판, 회로판 및 반도체 장치

Info

Publication number: KR20110059784A
Application number: KR1020117009148A
Authority: KR
Inventors: 아키히토 다카하시
Original assignee: 스미토모 베이클라이트 가부시키가이샤
Priority date: 2008-09-26
Filing date: 2009-09-18
Publication date: 2011-06-03
Also published as: WO2010035445A1; MY153947A; JPWO2010035445A1; US20110149532A1; CN102164743A; TWI433773B; KR101502653B1; JP5533657B2; TW201018579A

Abstract

본 발명의 적층판은, 절연 수지층과, 절연 수지층 상에 접하는 금속박을 구비하는 적층판으로서, 금속박의 25℃에서의 인장 탄성률(A)이 30 ㎬ 이상, 60 ㎬ 이하, 금속박의 열팽창계수(B)가 10 ppm 이상, 30 ppm 이하, 절연 수지층의 25℃에서의 굽힘 탄성률(C)이 20 ㎬ 이상, 35 ㎬ 이하, 절연 수지층의 25℃~Tg에서의 XY 방향에서의 열팽창계수(D)가 5 ppm 이상, 15 ppm 이하로 했을 때, 하기 수학식 1로 표시되는 절연 수지층과 금속박 사이의 계면 응력이 7×10⁴ 이하인 적층판.
[수학식 1]

Description

적층판, 회로판 및 반도체 장치{Laminate, circuit board and semiconductor device}

본 발명은 적층판, 회로판 및 반도체 장치에 관한 것이다.

최근 들어서의 전자기기의 소형화, 고기능화에 수반하여, 탑재되는 프린트 배선판에 사용되는 재료에는, 소형화, 박형화, 고집적화, 고다층화, 고내열화에 대응할 수 있는 품질이 요구되고 있다. 이들 요구에 수반하여, 프린트 배선판의 휨이 문제가 되고 있다.

프린트 배선판에 휨이 발생하면, 실장공정(mounting process)에 있어서, 부품의 장착 불량, 접속 불량, 제조 라인에서의 걸림 등 문제가 발생한다. 또한 실장 후의 제품에 있어서도, 냉열 사이클 시험에서, 프린트 배선판이 휘어 있으면, 프린트 배선판과 실장 부품 사이에 스트레스가 발생하기 쉬워, 스루홀의 단선, 부품 접속부분의 단선 등이 일어나기 쉽다.

프린트 배선판의 휨을 일으키는 요인으로서는, 배선 패턴의 구리 잔존율, 부품 위치, 표면 레지스트 개구율 등의 편재성이 있다.

또한, 프린트 배선판을 구성하는 적층판의 적층 성형시 응력, 적층판을 구성하는 기재에 함침된 수지성분의 두께의 변위 등을 들 수 있다. 이들에 대한 대응으로서, 수지성분 중에 무기 충전재를 첨가하는 방법 등이 행해지고 있다(예를 들면 특허문헌 1). 그러나, 고강성(高剛性)의 기재가 됨으로써, 펀칭가공의 저하 등 새로운 문제가 발생하는 것이 우려되어, 실장 전후의 휨이 작은 적층판이 요망되고 있었다.

일본국 특허공개 제2005-048036호 공보

프린트 배선판으로서, 휨이 작고, 실장 신뢰성이 우수한 적층판 및 회로판을 제공한다.

이와 같은 목적은, 하기 (1)~(17)에 기재된 본 발명에 의해 달성된다.

[1] 절연 수지층과, 상기 절연 수지층 상에 접하는 금속박을 구비하는 적층판으로서,

상기 금속박의 25℃에서의 인장 탄성률(A)이 30 ㎬ 이상, 60 ㎬ 이하,

상기 금속박의 열팽창계수(B)가 10 ppm 이상, 30 ppm 이하,

상기 절연 수지층의 25℃에서의 굽힘 탄성률(C)이 20 ㎬ 이상, 35 ㎬ 이하,

상기 절연 수지층의 25℃~Tg에서의 XY 방향에서의 열팽창계수(D)가 5 ppm 이상, 15 ppm 이하로 했을 때,

하기 수학식 1로 표시되는 상기 절연 수지층과 상기 금속박 사이의 계면 응력이 7×10⁴이하인 적층판.

[2] 상기 계면 응력이 2×10⁴ 이하인, [1]에 기재된 적층판.

[3] 상기 금속박이 동박(銅箔)인, [1] 또는 [2]에 기재된 적층판.

[4] 상기 금속박이 도금막을 포함하는, [1] 내지 [3] 중 어느 하나에 기재된 적층판.

[5] 상기 절연 수지층은, 기재에 수지 조성물을 함침시켜서 되는 프리프레그(prepreg)를 포함하는, [1] 내지 [4] 중 어느 하나에 기재된 적층판.

[6] 상기 수지 조성물은 에폭시 수지를 포함하는, [5]에 기재된 적층판.

[7] 상기 수지 조성물은 시아네이트 수지를 포함하는, [5] 또는 [6]에 기재된 적층판.

[8] 상기 시아네이트 수지는, 하기 화학식 I으로 표시되는 노볼락형 시아네이트 수지인 [7]에 기재된 적층판.

[화학식 I]

[9] 상기 시아네이트 수지의 함유량은, 상기 수지 조성물 전체의 5 중량% 이상, 50 중량% 이하인, [7] 또는 [8]에 기재된 적층판.

[10] 상기 에폭시 수지의 함유량은, 상기 수지 조성물 전체의 1 중량% 이상, 55 중량% 이하인, [6]에 기재된 적층판.

[11] 상기 수지 조성물은 무기 충전재를 포함하는, [5] 내지 [10] 중 어느 하나에 기재된 적층판.

[12] 상기 무기 충전재의 함유량은, 상기 수지 조성물 전체의 20 중량% 이상, 80 중량% 이하인, [11]에 기재된 적층판.

[13] 상기 기재는, 유리섬유 기재인 [5] 내지 [12] 중 어느 하나에 기재된 적층판.

[14] 상기 금속박의 두께는 1 ㎛ 이상, 70 ㎛ 이하인, [1] 내지 [13] 중 어느 하나에 기재된 적층판.

[15] 상기 절연 수지층의 두께는, 10 ㎛ 이상, 1000 ㎛ 이하인, [1] 내지 [14] 중 어느 하나에 기재된 적층판.

[16] [1] 내지 [15] 중 어느 하나에 기재된 적층판을 회로 가공하여 얻어지는, 회로판.

[17] [16]에 기재된 회로판에 반도체 소자를 탑재해서 되는, 반도체 장치.

또한, 이상의 구성 요소의 임의의 조합, 본 발명의 표현을 방법, 장치 등의 사이에서 변환한 것도 또한, 본 발명의 태양으로서 유효하다.

본 발명에 의하면, 프린트 배선판으로서, 휨이 작고, 실장 신뢰성이 우수한 적층판 및 회로판을 제공할 수 있다.

이하, 본 발명의 적층판, 회로판에 대해 설명한다.

본 발명의 적층판은, 금속박과, 절연 수지층으로 구성되는 적층판이다. 금속박은, 절연 수지층 상에 접하도록 설치되어 있다. 또한, 이 금속박은 절연 수지층의 전면을 덮듯이 설치되어 있어도 되고, 일부에 설치되어 있어도 된다. 또한, 금속박은, 절연 수지층의 편면에 설치되어 있어도 되고, 양면에 설치되어 있어도 된다. 예를 들면, 적층판은, 양면 동장 적층판(double-sided copper clad laminate)이어도 되고, 회로판이어도 된다.

금속박의 25℃에서의 인장 탄성률(A)이 30 ㎬ 이상, 60 ㎬ 이하, 더욱 바람직하게는 35 ㎬ 이상, 50 ㎬ 이하이다. 인장 탄성률이 이 범위 내에 있으면 회로 가공 후의 휨이 작은 적층판으로 할 수 있다.

예를 들면, 금속박 중의 금속(구리)의 결정 사이즈를 변경함으로써, 금속박의 인장 탄성률(A)을 조절할 수 있다. 예를 들면, 금속(구리)의 결정 사이즈를 크게 하면 탄성률이 내려가고, 결정 사이즈를 작게 하면 탄성률이 높아진다.

이에, 예를 들면 전해도금의 조건을 조절함으로써, 금속(구리)의 결정 사이즈를 제어할 수 있다.

이와 같이, 본 발명의 금속박은, 금속박의 구성재료(금속)를 전해도금함으로써 얻어지는, 도금막으로 할 수 있다.

금속박의 인장 탄성률(A)의 측정에는, 예를 들면, 오토그래프를 사용할 수 있다. 구체적으로는, 먼저, JIS Z 2201에 준거해 샘플을 제작한다. 그리고, 샘플형상은, 13호 시험편으로서, 오토그래프(시마즈세이사쿠쇼 제조)를 사용해, JIS Z 2201에 준거해 측정할 수 있다.

또한, 금속박의 열팽창계수(B)가 10 ppm 이상, 30 ppm 이하가 바람직하며, 더욱 바람직하게는 10 ppm 이상, 20 ppm 이하이다. 열팽창계수가 이 범위 내에 있으면, 절연 수지층과의 열팽창률의 차가 작고 칩 실장시의 휨이 작은 적층판으로 할 수 있다.

금속박을 구성하는 금속으로서는, 특별히 한정되지는 않지만, 예를 들면, 철, 니켈, 구리, 알루미늄 등을 사용할 수 있다. 이들 중에서도, 금속박으로서 동박을 사용하는 것이 바람직하다. 동박으로서는, 그 제조과정에 포함되는 불순물을 허용한다.

예를 들면 금속박의 종류를 바꿈으로써, 금속박의 열팽창계수(B)를 조절할 수 있다. 예를 들면, 알루미늄의 열팽창계수(B)의 값은 24 ppm이고, 구리의 열팽창계수(B)의 값은 17 ppm 정도이다.

열팽창계수(B)의 측정에는, 예를 들면, TMA(열기계적 분석)장치를 사용할 수 있다. 구체적으로는, 전해금속박(동박)으로부터 4 ㎜×20 ㎜의 시험편을 제작하고, TMA(열기계적 분석)장치(TA 인스트루먼트사 제조)를 사용하여, 10℃/분으로 승온해서 측정할 수 있다.

절연 수지층의 25℃에서의 굽힘 탄성률(C)이 20 ㎬ 이상, 35 ㎬ 이하, 더욱 바람직하게는 25 ㎬ 이상, 35 ㎬ 이하이다. 굽힘 탄성률이 이 범위 내에 있으면, 금속박의 영향을 받기 어려워 회로 제작 후의 휨이 작은 적층판으로 할 수 있다.

또한, 절연 수지층의 25℃~Tg에서의 XY 방향에서의 열팽창계수(D)가 5 ppm 이상, 15 ppm 이하이다. 더욱 바람직하게는 5 ppm 이상, 10 ppm 이하이다. 열팽창계수가 이 범위 내에 있으면 칩과의 열팽창률의 차가 작고 칩 실장시에 휨이 작은 적층판으로 할 수 있다.

예를 들면, 절연 수지층을 구성하는, 필러 함유량, 프리프레그 중 유리섬유의 비율, 유리의 조성, 수지의 종류 등을 변경함으로써, 절연 수지층의 굽힘 탄성률(C) 또는 절연 수지층의 열팽창계수(D)를 조절할 수 있다.

예를 들면, 필러 함유량을 크게 하면, 절연 수지층의 굽힘 탄성률(C)을 크게 할 수 있다. 수지로서, 시아네이트 수지를 사용하면 절연 수지층의 굽힘 탄성률(C)을 크게 할 수 있다.

절연 수지층의 굽힘 탄성률(C)의 측정에는, (DMA) 동적 점탄성 측정장치(TA 인스트루먼트사 제조 동적 점탄성 측정장치 DMA983)를 사용할 수 있다. 구체적으로는, 동장 적층판을 전면 에칭하여, 폭 15 ㎜, 두께 0.1 ㎜, 길이 25 ㎜의 샘플을 제작하고, JIS K 6911에 준거해, DMA장치를 사용해서 측정할 수 있다.

한편, 절연 수지층의 열팽창계수(D)의 측정에는, TMA(열기계적 분석)장치를 사용할 수 있다. 구체적으로는, 동장 적층판을 전면 에칭하여, 동박을 제거한 기판으로부터 4 ㎜×20 ㎜의 시험편을 제작하고, TMA(열기계적 분석)장치(TA 인스트루먼트사 제조)를 사용하여, 10℃/분으로 승온해서 측정할 수 있다.

이와 같이, 상기 금속박의 25℃에서의 인장 탄성률을 (A),

상기 금속박의 열팽창계수를 (B),

상기 절연 수지층의 25℃에서의 굽힘 탄성률을 (C),

상기 절연 수지층의 25℃~Tg에서의 XY 방향에서의 열팽창계수를 (D)로 했을 때,

하기 수학식 1로 표시되고, 금속박과 절연 수지층 사이의 계면에서의 응력의 차를 나타내는, 계면 응력(계면 응력 파라미터)이 7×10⁴ 이하, 더욱 바람직하게는 2×10⁴ 이하로 할 수 있다.

[수학식 1]

여기에서, 계면 응력의 값은, 절대값을 나타낸다.

계면 응력이 7×10⁴ 이하가 되어 있음으로써, 금속박과 절연 수지층, 또는, 금속박과 실장 부품 간에서의 계면 응력에 의한, 회로판으로서의 휨과 실장 후의 휨을 작게 할 수 있어, 부품 실장 기판의 신뢰성을 향상시킬 수 있다.

또한, 계면 응력이 2×10⁴ 이하인 경우에는, 금속박과 절연 수지층의 박리강도를 한층 향상시킬 수 있다. 이 때문에, 금속박의 형성 등을 변경했다고 해도 적층판의 첩부성(貼付性, adhesive property)이 높기 때문에, 신뢰성이 우수한 적층판으로 된다. 이와 같이, 설계대로의 적층판이 얻어지기 때문에, 본 발명의 적층판의 제조 마진을 향상시킬 수 있다.

절연 수지층의 유리전이온도 Tg의 측정에는, DMA장치를 사용할 수 있다.

종래의 금속박장 적층판(metallic foil clad laminate)의 제조공정의 일례에 있어서는, 특허문헌 1에 나타내는 바와 같이, 고강성 기재의 편면 또는 양면에 금속박을 겹친 것을 가열 가압하여, 금속박장 적층판을 얻고 있다. 종래, 이와 같은 고강성의 기재를 사용하는 기술 분야에 있어서는, 금속박에 주름이 들어가지 않도록 하거나, 또는 핸들링성을 좋게 하는 등의 생산성의 관점에서, 금속박의 대표예로서, 80 ㎬~110 ㎬ 정도의 고탄성의 금속박이 일반적으로 사용되고 있었다. 따라서, 특허문헌 1에는 구체적인 금속박의 탄성률에 관해서는 기재되어 있지 않지만, 전술한 생산성의 관점에서, 80 ㎬~110 ㎬ 정도의 금속박이 특허문헌 1에 있어서도 사용되고 있다.

그러나, 본 발명자들이 검토한 바, 높은 사양이 요구되는 현재에 있어서는, 고탄성의 금속박을 고강성의 기재에 사용하면 실장 전후에 발생하는 약간의 휨이라도, 문제가 되는 경우가 있는 것을 새로이 발견하였다.

이에, 본 발명에 있어서는, 고탄성이 아니라, 전술한 바와 같은 저탄성의 금속박을 고강성의 절연 수지층에 사용하고 있다. 그 때문에, (i) 금속박과 절연 수지층, 또는 (ii) 금속박과 실장 부품 간에서의 계면 응력차를 작게 할 수 있다. 이 때문에, 실장 전후의 휨을 억제할 수 있다. 이와 같이 하여, 본 발명에서는, 신뢰성이 우수한 적층판을 얻을 수 있다. 이에, 고강성의 절연 수지층에 사용하므로, (iii) 절연 수지층과 실장 부품 간에서의 계면 응력차를 작게 할 수 있어, 신뢰성이 우수한 적층판을 얻을 수 있다.

본 발명의 절연 수지층은, 기재(섬유 기재)에 수지성분(수지 조성물)을 함침시켜서 되는 프리프레그를 포함하는 것이다.

이하, 본 발명의 수지 조성물, 프리프레그 및 적층판에 대해 상세하게 설명한다.

본 발명의 수지 조성물은, 기재에 함침시켜서 시트형상의 프리프레그를 형성하기 위해 사용하는 수지 조성물로서, 수지 및/또는 그 프리폴리머를 포함하는 것을 특징으로 하는 것이다. 또한, 본 발명의 프리프레그는, 전술한 수지 조성물을 섬유 기재에 함침시켜서 되는 것을 특징으로 하는 것이다. 또한, 본 발명의 적층판에 사용하는 절연 수지층은, 전술한 프리프레그를 1매 이상 성형해서 되는 것을 특징으로 하는 것이다.

이하, 본 발명의 수지 조성물에 대해 설명한다.

수지 조성물은, 특별히 한정되지 않지만, 열경화성 수지를 포함하는 수지 조성물로 구성되어 있는 것이 바람직하다. 이것에 의해, 프리프레그의 내열성을 향상시킬 수 있다.

상기 열경화성 수지로서는, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 미변성의 레졸 페놀 수지, 동유(wood oil), 아마인유(flaxseed oil), 호두유 등으로 변성한 유변성 레졸 페놀 수지 등의 레졸형 페놀 수지 등의 페놀 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 비페닐아랄킬형 에폭시 수지, 아릴알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보르넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등의 에폭시 수지, 요소(urea) 수지, 멜라민 수지 등의 트리아진 고리를 갖는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴프탈레이트 수지, 실리콘 수지, 벤즈옥사진 고리를 갖는 수지, 시아네이트 수지 등을 들 수 있다.

이들 중 1종류를 단독으로 사용하는 것도 가능하고, 상이한 중량 평균 분자량을 갖는 2종류 이상을 병용하거나, 1종류 또는 2종류 이상과, 그들의 프리폴리머를 병용하는 것도 가능하다.

또한 이들 중에서도, 특히 시아네이트 수지(시아네이트 수지의 프리폴리머를 포함한다)가 바람직하다. 이것에 의해, 프리프레그의 열팽창계수를 작게 할 수 있다. 또한, 프리프레그의 전기 특성(저유전율(低誘電率), 저유전정접(低誘電正接), 기계강도 등도 우수하다.

상기 시아네이트 수지로서는, 특별히 한정되지 않지만, 예를 들면 할로겐화 시안화합물과 페놀류를 반응시키고, 필요에 따라 가열 등의 방법으로 프리폴리머화함으로써 얻을 수 있다. 구체적으로는, 노볼락형 시아네이트 수지나 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지 등을 들 수 있고, 이들을 단독 또는 복수 종 병용해도 된다.

이들 중에서도 노볼락형 시아네이트 수지가 바람직하다. 이것에 의해, 가교밀도 증가에 의한 내열성 향상과, 수지 조성물 등의 난연성을 향상시킬 수 있다. 노볼락형 시아네이트 수지는, 경화반응 후에 트리아진 고리를 형성하기 때문이다. 또한, 노볼락형 시아네이트 수지는, 그 구조상 벤젠 고리의 비율이 높아, 탄화하기 쉽기 때문으로 생각된다. 또한, 프리프레그를 두께 0.5 ㎜ 이하로 한 경우라도, 프리프레그를 경화시켜 제작한 적층판에 우수한 강성을 부여할 수 있다. 특히 가열시에 있어서의 강성이 우수하기 때문에, 반도체 소자 실장시의 신뢰성도 특히 우수하다.

상기 노볼락형 시아네이트 수지로서는, 예를 들면 화학식 I으로 나타내어지는 것을 사용할 수 있다.

[화학식 I]

상기 화학식 I으로 나타내어지는 노볼락형 시아네이트 수지의 평균 반복 단위 n은, 특별히 한정되지 않지만, 1~10이 바람직하고, 특히 2~7이 바람직하다(이하, 「~」는, 특별히 명시하지 않는 한, 상한값과 하한값을 포함하는 것을 나타낸다). 평균 반복 단위 n이 상기 하한값 미만이면 노볼락형 시아네이트 수지는 내열성이 저하되어, 가열시에 저분자량체가 이탈, 휘발되는 경우가 있다. 또한, 평균 반복 단위 n이 상기 상한값을 초과하면 용융점도가 지나치게 높아져, 프리프레그의 성형성이 저하되는 경우가 있다.

상기 시아네이트 수지의 중량 평균 분자량은, 특별히 한정되지 않지만, 중량 평균 분자량 500~4,500이 바람직하고, 특히 600~3,000이 바람직하다. 중량 평균 분자량이 상기 하한값 미만이면 프리프레그를 제작한 경우에 점착성(tack property)이 생겨, 프리프레그끼리 접촉했을 때 서로 부착되거나, 수지의 전사가 생기는 경우가 있다. 또한, 중량 평균 분자량이 상기 상한값을 초과하면 반응이 지나치게 빨라져, 기판(특히 회로기판)으로 한 경우에, 성형 불량이 생기거나, 층간 박리강도가 저하되는 경우가 있다.

상기 시아네이트 수지 등의 중량 평균 분자량은, 예를 들면 GPC(겔 투과 크로마토그래피, 표준물질: 폴리스티렌 환산)로 측정할 수 있다.

또한, 특별히 한정되지 않지만, 상기 시아네이트 수지는, 1종류를 단독으로 사용하는 것도 가능하고, 상이한 중량 평균 분자량을 갖는 2종류 이상을 병용하거나, 1종류 또는 2종류 이상과, 그들의 프리폴리머를 병용하는 것도 가능하다.

상기 열경화성 수지(예를 들면 시아네이트 수지)의 함유량은, 특별히 한정되지 않지만, 상기 수지 조성물 전체의 5~50 중량%가 바람직하고, 특히 20~40 중량%가 바람직하다. 함유량이 상기 하한값 미만이면 프리프레그를 형성하는 것이 곤란해지는 경우가 있고, 상기 상한값을 초과하면 프리프레그의 강도가 저하되는 경우가 있다.

또한, 상기 수지 조성물은, 무기 충전재를 포함하는 것이 바람직하다. 이것에 의해, 적층판을 박막화(두께 0.5 ㎜ 이하)로 하여도 강도가 우수할 수 있다. 또한, 적층판의 저열팽창화를 향상시키는 것도 가능하다.

상기 무기 충전재로서는, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 염화티탄, 알루미나, 실리카, 용융실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 히드로탈사이트 등의 탄산염, 수산화알루미늄, 수산화마그네슘, 수산화칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산아연, 메타붕산바륨, 붕산알루미늄, 붕산칼슘, 붕산나트륨 등의 붕산염, 질화알루미늄, 질화붕소, 질화규소, 질화탄소 등의 질화물, 티탄산스트론튬, 티탄산바륨 등의 티탄산염 등을 들 수 있다. 무기 충전재로서, 이들 중 1종류를 단독으로 사용하는 것도 가능하고, 2종류 이상을 병용하는 것도 가능하다. 이들 중에서도 특히, 실리카가 바람직하고, 용융실리카(특히 구형상 용융실리카)가 저열팽창성이 우수한 점에서 바람직하다. 그 형상은 파쇄형상, 구형상이 있으나, 섬유 기재로의 함침성을 확보하기 위해 수지 조성물의 용융점도를 낮추기 위해서는 구형상 실리카를 사용하는 등, 그 목적에 맞춘 사용방법이 채용된다.

상기 무기 충전재의 평균 입자경은, 특별히 한정되지 않지만, 0.01 ㎛~5.0 ㎛가 바람직하고, 특히 0.1 ㎛~2.0 ㎛가 바람직하다. 무기 충전재의 입경이 상기 하한값 미만이면 바니시의 점도가 높아지기 때문에, 프리프레그 제작시의 작업성에 영향을 미치는 경우가 있다. 또한, 상기 상한값을 초과하면, 바니시 중에서 무기 충전재의 침강 등의 현상이 일어나는 경우가 있다.

이 평균 입자경은, 예를 들면 입도 분포계(HORIBA 제조, LA-500)에 의해 측정할 수 있다.

또한 상기 무기 충전재는, 특별히 한정되지 않지만, 평균 입자경이 단분산인 무기 충전재를 사용할 수 있고, 평균 입자경이 다분산인 무기 충전재를 사용하는 것도 가능하다. 또한, 평균 입자경이 단분산 및/또는 다분산인 무기 충전재를 1종류 또는 2종류 이상 병용하는 것도 가능하다.

또한 평균 입자경 5.0 ㎛ 이하의 구형상 실리카(특히 구형상 용융실리카)가 바람직하고, 특히 평균 입자경 0.01 ㎛~2.0 ㎛의 구형상 용융실리카가 바람직하다. 이것에 의해, 무기 충전재의 충전성을 향상시킬 수 있다.

상기 무기 충전재의 함유량은, 특별히 한정되지 않지만, 수지 조성물 전체의 20 중량%~80 중량%가 바람직하고, 특히 30 중량%~70 중량%가 바람직하다. 함유량이 상기 범위 내이면, 특히 저열팽창, 저수흡수로 할 수 있다.

상기 열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지)를사용하는 경우는, 에폭시 수지(실질적으로 할로겐원자를 포함하지 않는다)를 사용하는 것이 바람직하다. 상기 에폭시 수지로서는, 특별히 한정되지 않지만, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 아릴알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 지환식(脂環式) 에폭시 수지 및 이들의 공중합체 등을 들 수 있고, 이들을 단독 또는 복수 종 병용해도 된다.

또한, 에폭시 수지로서, 이들 중 상이한 중량 평균 분자량을 갖는 2종류 이상을 병용하거나, 1종류 또는 2종류 이상과, 그들의 프리폴리머를 병용하는 것도 가능하다.

상기 에폭시 수지의 함유량은, 특별히 한정되지 않지만, 수지 조성물 전체의 1 중량%~55 중량%가 바람직하고, 특히 2 중량%~40 중량%가 바람직하다. 함유량이 상기 하한값 미만이면 시아네이트 수지의 반응성이 저하되거나, 얻어지는 제품의 내습성이 저하되는 경우가 있고, 상기 상한값을 초과하면 내열성이 저하되는 경우가 있다.

상기 에폭시 수지의 중량 평균 분자량은, 특별히 한정되지 않지만, 중량 평균 분자량 500~20,000이 바람직하고, 특히 800~15,000이 바람직하다. 중량 평균 분자량이 상기 하한값 미만이면 프리프레그에 점착성이 생기는 경우가 있고, 상기 상한값을 초과하면 프리프레그 제작시, 섬유 기재로의 함침성이 저하되어, 균일한 제품이 얻어지지 않는 경우가 있다.

상기 에폭시 수지의 중량 평균 분자량은, 예를 들면 GPC로 측정할 수 있다.

상기 열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지)를 사용하는 경우는, 페놀 수지를 사용하는 것이 바람직하다. 상기 페놀 수지로서는, 예를 들면 노볼락형 페놀 수지, 레졸형 페놀 수지, 아릴알킬렌형 페놀 수지 등을 들 수 있다. 페놀 수지로서, 이들 중 1종류를 단독으로 사용하는 것도 가능하고, 상이한 중량 평균 분자량을 갖는 2종류 이상을 병용하거나, 1종류 또는 2종류 이상과, 그들의 프리폴리머를 병용하는 것도 가능하다. 이들 중에서도 특히, 아릴알킬렌형 페놀 수지가 바람직하다. 이것에 의해, 추가적으로 흡습 솔더 내열성을 향상시킬 수 있다.

상기 페놀 수지의 함유량은, 특별히 한정되지 않지만, 수지 조성물 전체의 1 중량%~55 중량%가 바람직하고, 특히 5 중량%~40 중량%가 바람직하다. 함유량이 상기 하한값 미만이면 내열성이 저하되는 경우가 있고, 상기 상한값을 초과하면 저열팽창의 특성이 손상되는 경우가 있다.

상기 페놀 수지의 중량 평균 분자량은, 특별히 한정되지 않지만, 중량 평균 분자량 400~18,000이 바람직하고, 특히 500~15,000이 바람직하다. 중량 평균 분자량이 상기 하한값 미만이면 프리프레그에 점착성이 생기는 경우가 있고, 상기 상한값을 초과하면 프리프레그 제작시, 섬유 기재로의 함침성이 저하되어, 균일한 제품이 얻어지지 않는 경우가 있다.

상기 페놀 수지의 중량 평균 분자량은, 예를 들면 GPC로 측정할 수 있다.

상기 수지 조성물은, 특별히 한정되지 않지만, 커플링제를 사용하는 것이 바람직하다. 상기 커플링제는, 상기 열경화성 수지와 상기 무기 충전재 계면과의 습윤성을 향상시킴으로써, 섬유 기재에 대해 열경화성 수지 등 및 무기 충전재를 균일하게 정착시켜, 내열성, 특히 흡습 후의 솔더 내열성을 개량할 수 있다.

상기 커플링제로서는, 통상 사용되는 것이라면 무엇이든 사용할 수 있지만, 구체적으로는 에폭시실란 커플링제, 양이온성 실란 커플링제, 아미노실란 커플링제, 티타네이트계 커플링제 및 실리콘오일형 커플링제 중에서 선택되는 1종 이상의 커플링제를 사용하는 것이 바람직하다. 이것에 의해, 무기 충전재의 계면과의 습윤성을 높일 수 있고, 그것에 의해 내열성을 보다 향상시킬 수 있다.

상기 커플링제의 첨가량은, 상기 무기 충전재의 비표면적에 의존하므로 특별히 한정되지 않지만, 무기 충전재 100 중량부에 대해 0.05~3 중량부가 바람직하고, 특히 0.1~2 중량부가 바람직하다. 함유량이 상기 하한값 미만이면 무기 충전재를 충분히 피복할 수 없기 때문에 내열성을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한값을 초과하면 반응에 영향을 미쳐, 굽힘 강도 등이 저하되는 경우가 있다.

상기 수지 조성물에는, 필요에 따라서 경화 촉진체를 사용해도 된다. 상기 경화 촉진제로서는 공지의 것을 사용할 수 있다. 예를 들면 나프텐산 아연, 나프텐산 코발트, 옥틸산 주석, 옥틸산 코발트, 비스아세틸아세토네이트 코발트(II), 트리스아세틸아세토네이트 코발트(III) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐페놀 등의 페놀 화합물, 초산, 안식향산, 살리실산, 파라톨루엔설폰산 등의 유기산 등, 또는 이의 혼합물을 들 수 있다. 경화 촉진제로서, 이들 중의 유도체도 포함해 1종류를 단독으로 사용하는 것도 가능하고, 이들의 유도체도 포함해 2종류 이상을 병용하는 것도 가능하다.

상기 경화 촉진제의 함유량은, 특별히 한정되지 않지만, 상기 수지 조성물 전체의 0.05 중량%~5 중량%가 바람직하고, 특히 0.2 중량%~2 중량%가 바람직하다. 함유량이 상기 하한값 미만이면 경화를 촉진하는 효과가 나타나지 않는 경우가 있고, 상기 상한값을 초과하면 프리프레그의 보존성이 저하되는 경우가 있다.

상기 수지 조성물의 경우는, 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌옥사이드 수지, 폴리에테르설폰 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리스티렌 수지 등의 열가소성 수지, 스티렌-부타디엔 공중합체, 스티렌-이소프렌 공중합체 등의 폴리스티렌계 열가소성 엘라스토머, 폴리올레핀계 열가소성 엘라스토머, 폴리아미드계 엘라스토머, 폴리에스테르계 엘라스토머 등의 열가소성 엘라스토머, 폴리부타디엔, 에폭시 변성 폴리부타디엔, 아크릴 변성 폴리부타디엔, 메타크릴 변성 폴리부타디엔 등의 디엔계 엘라스토머를 병용해도 된다.

또한, 상기 수지 조성물에는, 필요에 따라, 안료, 염료, 소포제, 레벨링제, 자외선 흡수제, 발포제, 산화방지제, 난연제, 이온포착제 등의 상기 성분 이외의 첨가물을 첨가해도 된다.

다음으로, 프리프레그에 대해 설명한다.

본 발명의 프리프레그는, 전술한 수지 조성물을 기재에 함침시켜서 되는 것이다. 이것에 의해, 유전 특성, 고온 다습하에서의 기계적, 전기적 접속 신뢰성 등의 각종 특성이 우수한 프린트 배선판을 제조하기에 적합한 프리프레그를 얻을 수 있다.

본 발명에서 사용하는 섬유 기재로서는, 예를 들면, 유리 직포, 유리 부직포 등의 유리섬유 기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불소 수지 섬유 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성섬유 기재, 크라프트지, 코튼린터지, 린터와 크라프트펄프의 혼초지(mixed paper) 등을 주성분으로 하는 종이 기재 등의 유기 섬유 기재 등이 있고, 이들 중에서도 유리섬유 기재를 사용하는 것이 바람직하다. 이것에 의해, 프리프레그의 강도, 수흡수율을 향상시킬 수 있다. 또한, 프리프레그의 열팽창계수를 작게 할 수 있다.

본 발명에서 얻어지는 수지 조성물을 섬유 기재에 함침시키는 방법에는, 예를 들면, 본 발명의 수지 조성물을 사용하여 수지 바니시를 조제하고, 섬유 기재를 수지 바니시에 침지하는 방법, 각종 코터에 의해 도포하는 방법, 스프레이에 의해 내뿜는 방법 등을 들 수 있다. 이들 중에서도, 섬유 기재를 수지 바니시에 침지하는 방법이 바람직하다. 이것에 의해, 섬유 기재에 대한 수지 조성물의 함침성을 향상시킬 수 있다. 또한, 섬유 기재를 수지 바니시에 침지하는 경우, 통상의 함침 도포 설비를 사용할 수 있다.

상기 수지 바니시에 사용되는 용매는, 상기 수지 조성물 중의 수지성분에 대해 양호한 용해성을 나타내는 것이 바람직하지만, 악영향을 미치지 않는 범위에서 빈용매(poor solvent)를 사용해도 상관없다. 양호한 용해성을 나타내는 용매로서는, 예를 들면 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논, 테트라히드로푸란, 디메틸포름아미드, 디메틸아세트아미드, 디메틸설폭시드, 에틸렌글리콜, 셀로솔브계, 카비톨계 등을 들 수 있다.

상기 수지 바니시의 고형분은, 특별히 한정되지 않지만, 상기 수지 조성물의 고형분 40 중량%~80 중량%가 바람직하고, 특히 50 중량%~65 중량%가 바람직하다. 이것에 의해, 수지 바니시의 섬유 기재로의 함침성을 더욱 향상시킬 수 있다. 상기 섬유 기재에 상기 수지 조성물을 함침시켜, 소정 온도, 예를 들면 80℃~200℃ 등에서 건조시킴으로써 프리프레그를 얻을 수 있다.

다음으로, 본 발명의 적층판에 대해 설명한다.

본 발명의 적층판을 구성하는 절연 수지층은, 프리프레그를 적어도 1매 성형해서 되는 것이다. 프리프레그 1매일 때는, 그 상하 양면 또는 편면에 금속박을 겹친다. 또한 프리프레그 1매일 때는, 그 편면에 필름을 겹쳐도 된다.

또한, 프리프레그를 2매 이상 적층하는 것도 가능하다. 프리프레그를 2매 이상 적층할 때는, 적층한 프리프레그의 가장 외측의 상하 양면 또는 편면에 금속박 또는 필름을 겹친다.

다음으로, 프리프레그(절연 수지층)와 금속박 등을 겹친 것을 가열, 가압하여 성형함으로써 적층판을 얻을 수 있다.

상기 가열하는 온도는, 특별히 한정되지 않지만, 150℃~240℃가 바람직하고, 특히 180℃~220℃가 바람직하다.

또한, 상기 가압하는 압력은, 특별히 한정되지 않지만, 2 ㎫~5 ㎫가 바람직하고, 특히 2.5 ㎫~4 ㎫가 바람직하다.

본 발명의 적층판에 사용하는 금속박으로서는, 철, 알루미늄, 스테인리스, 구리, 이들을 1종류 또는 2종류 이상 포함하는 합금 등을 들 수 있다. 이들 중에서도 구리를 금속박으로서 사용하는 것이, 전기특성의 면에서도 바람직하다. 금속박의 두께는, 특별히 한정은 되지 않지만, 1 ㎛ 이상, 70 ㎛ 이하가 바람직하고, 특히 5 ㎛ 이상, 18 ㎛ 이하가 바람직하다.

본 발명의 적층판에 사용하는 절연 수지층의 두께는 10 ㎛ 이상, 1000 ㎛ 이하가 바람직하고, 보다 바람직하게는 20 ㎛ 이상, 500 ㎛ 이하이다.

또한, 필름으로서는, 예를 들면 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트, 폴리이미드, 불소계 수지 등을 들 수 있다.

다음으로, 본 발명의 회로판에 대해 설명한다.

본 발명의 회로판은, 적층판의 금속박을 에칭함으로써 도체회로를 형성한다. 도체회로 상에는, 도체회로를 덮듯이 절연 피복층이 형성되어 있다.

다음으로, 본 발명의 반도체 장치에 대해 설명한다.

회로판을 사용해서 되는 반도체 장치는, 특별히 한정되는 것은 아니지만, 예를 들면, 회로판과 반도체 소자가 본딩 와이어에 의해 접속된 반도체 장치나, 회로판과 반도체 소자가 솔더 범프를 매개로 하여 접속된 플립 칩 타입(flip chip type)의 반도체 장치 등을 들 수 있다. 이하, 플립 칩 타입의 반도체 장치에 대해 일례를 나타낸다.

플립 칩 타입의 반도체 장치는, 회로판에 솔더 범프를 갖는 반도체 소자를 실장하고, 솔더 범프를 매개로 하여, 회로판과 반도체 소자를 접속한다. 그리고, 회로판과 반도체 소자의 사이에는 액상 봉지 수지를 충전하여, 반도체 장치를 형성한다. 솔더 범프는, 주석, 납, 은, 구리, 비스무트 등으로 되는 합금으로 구성되는 것이 바람직하다. 반도체 소자와 회로판의 접속방법은, 플립 칩 본더 등을 사용하여 회로판 상의 접속용 전극부와 반도체 소자의 솔더 범프의 위치 맞추기를 행한 후, IR 리플로우 장치, 열판, 기타 가열 장치를 사용하여 솔더 범프를 융점 이상으로 가열하고, 회로판과 솔더 범프를 용융 접합함으로써 접속한다. 또한, 접속 신뢰성을 좋게 하기 위해서, 사전에 회로판 상의 접속용 전극부에 솔더 페이스트 등, 비교적 융점이 낮은 금속의 층을 형성해 두어도 된다. 이 접합공정에 앞서, 솔더 범프 및, 또는 회로판 상의 접속용 전극부의 표층에 플럭스를 도포함으로써 접속 신뢰성을 향상시키는 것도 가능하다.

실시예

이하, 본 발명을 실시예 및 비교예에 의해 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.

(실시예 1)

(1) 수지 바니시의 조제

노볼락형 시아네이트 수지(론자재팬가부시키가이샤 제조, 프리마세트 PT-30, 중량 평균 분자량 약 700) 14.7 중량부, 비페닐디메틸렌형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 8 중량부, 비페닐디메틸렌형 페놀 수지(메이와카세이가부시키가이샤 제조, MEH-7851-3H, 수산기 당량 230) 7 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 70 중량부를 첨가하고, 고속 교반기를 사용해 10분 교반하여, 수지 바니시를 얻었다.

(2) 프리프레그의 제조

전술한 수지 바니시를 사용하여, 유리 직포(두께 94 ㎛, 닛토보세키사 제조, WEA-2116)에 함침하고, 150℃의 건조로에서 2분간 건조시켜, 프리프레그 중의 바니시 고형분이 약 50 중량%인 프리프레그를 얻었다. 얻어진 프리프레그의 두께는 0.1 ㎜였다.

(3) 적층판의 제조

상기 프리프레그의 상하에 두께 12 ㎛, 25℃에서의 인장 탄성률 30 ㎬의 전해동박(닛폰덴카이 제조 HLB)을 겹쳐서, 압력 4 ㎫, 온도 200℃에서 2시간 가열 가압 성형하여, 두께 0.124 ㎜의 양면 동장 적층판을 얻었다.

(4) 회로판의 제조

상기 적층판을 통상의 회로 제작공정(구멍 뚫기, 도금, DFR 라미네이트, 노광·현상, 에칭, DFR 박리)으로 소정의 회로 제작을 행하였다.

(5) 패키지 기판의 제조

상기 회로판의 절연층에 탄산 레이저 장치를 사용하여 개구부를 설치하고, 전해구리도금에 의해 절연층 표면에 외층 회로 형성을 행하여, 외층 회로와 내층 회로의 도통(導通)을 도모하였다. 또한, 외층 회로는, 반도체 소자를 실장하기 위한 접속용 전극부를 설치하였다.

그 다음, 최외층에 솔더 레지스트(타이요잉크제조사 제조 PSR4000/AUS308)를 형성하고, 노광·현상에 의해 반도체 소자를 실장할 수 있도록 접속용 전극부를 노출시켜, 니켈 금도금 처리를 실시하고, 50 ㎜×50 ㎜의 크기로 절단하여, 패키지 기판을 얻었다.

(6) 반도체 장치의 제조

반도체 소자(TEG 칩, 사이즈 15 ㎜×15 ㎜, 두께 0.8 ㎜, 열팽창계수(CTE) 3 ppm)는, 솔더 범프를 Sn/Pb 조성의 공정(共晶)으로 형성하고, 회로 보호막을 포지티브 타입 감광성 수지(스미토모 베이클라이트사 제조 CRC-8300)로 형성한 것을 사용하였다. 반도체 장치의 조립은, 먼저, 솔더 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 다음으로 플립 칩 본더 장치를 사용하여, 상기 패키지 기판 상에 가열 압착에 의해 탑재하였다. 다음으로, IR 리플로우 로(IR reflow furnace)로 솔더 범프를 용융 접합한 후, 액상 봉지 수지(스미토모 베이클라이트사 제조, CRP-4152S)를 충전하고, 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 또한, 액상 봉지 수지는, 온도 150℃, 120분의 조건에서 경화시켰다.

(실시예 2)

노볼락형 시아네이트 수지(론자재팬가부시키가이샤 제조, 프리마세트 PT-30, 중량 평균 분자량 약 700) 19.7 중량부, 비페닐디메틸렌형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 11 중량부, 비페닐디메틸렌형 페놀 수지(메이와카세이가부시키가이샤 제조, MEH-7851-3H, 수산기 당량 230) 9 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 60 중량부로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(실시예 3)

25℃에서의 인장 탄성률이 60 ㎬인 전해동박(미쓰이킨조쿠 제조 3EC-M3-VLP)을 사용한 것 이외에는, 실시예 2와 동일하게 하여 반도체 장치를 얻었다.

(실시예 4)

비페닐아랄킬 변성 페놀 노볼락형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 15.45 중량부, α-나프톨아랄킬 수지(SN485 신닛테츠카가쿠 제조)로부터 유도한 하기 식의 p-크실렌 변성 나프톨아랄킬형 시아네이트 수지 27 중량부, 나프탈렌디올글리시딜에테르(DIC 제조, HP4032) 2.25 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 55 중량부로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(실시예 5)

비페닐아랄킬 변성 페놀 노볼락형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 17.2 중량부, α-나프톨아랄킬 수지(SN485 신닛테츠카가쿠 제조)로부터 유도한 상기 식의 p-크실렌 변성 나프톨아랄킬형 시아네이트 수지 12.25 중량부, 비스(3-에틸-5-메틸-말레이미드페닐)메탄(케이아이카세이 제조, BMI-70) 5.25 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 65 중량부로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(실시예 6)

비페닐아랄킬 변성 페놀 노볼락형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 15.95 중량부, α-나프톨아랄킬 수지(SN485 신닛테츠카가쿠 제조)로부터 유도한 상기 식의 p-크실렌 변성 나프톨아랄킬형 시아네이트 수지 13.13 중량부, 나프탈렌디올글리시딜에테르(DIC 제조, HP4032) 1.88 중량부, 비스(3-에틸-5-메틸-말레이미드페닐)메탄(케이아이카세이 제조, BMI-70) 8.75 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 60 중량부로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(실시예 7)

크레졸 노볼락형 에폭시 수지(N690, DIC 제조) 22.8 중량부, 페놀 노볼락 수지(DIC 제조, 페놀라이트 LF2882) 12.2 중량부, 경화제(ADEKA 제조, EH-3636AS) 0.3 중량부 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 65 중량부로 한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(비교예 1)

25℃에서의 인장 탄성률이 80 ㎬인 전해동박(후루카와덴코우 제조 F2-WS)을 사용한 것 이외에는, 실시예 2와 동일하게 하여 반도체 장치를 얻었다.

(비교예 2)

25℃에서의 인장 탄성률이 110 ㎬인 전해동박(닛코킨조쿠 제조 JTCAM)을 사용한 것 이외에는, 실시예 2와 동일하게 하여 반도체 장치를 얻었다.

(비교예 3)

비페닐디메틸렌형 에폭시 수지(닛폰카야쿠가부시키가이샤 제조, NC-3000H, 에폭시 당량 275) 21.7 중량부, 비페닐디메틸렌형 페놀 수지(메이와카세이가부시키가이샤 제조, MEH-7851-3H, 수산기 당량 230) 18 중량부, 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 60 중량부로 하며, 25℃에서의 인장 탄성률이 110 ㎬인 전해동박을 사용한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

(비교예 4)

비스페놀 A형 에폭시 수지(jER제, 에피코트 828) 38.4 중량부, 변성 페놀 노볼락 수지(DIC 제조, 페놀라이트 LF2882) 17 중량부, 경화 촉진제 2PN-CZ(시코쿠카세이 제조) 0.3 중량부 및 에폭시실란형 커플링제(GE 도시바실리콘가부시키가이샤 제조, A-187) 0.3 중량부를 메틸에틸케톤에 상온에서 용해하고, 구형상 용융실리카(가부시키가이샤 아드마텍스사 제조, SO-25R, 평균 입경 0.5 ㎛) 40 중량부로 하며, 25℃에서의 인장 탄성률이 80 ㎬인 전해동박(후루카와덴코우 제조 F2-WS)을 사용한 것 이외에는, 실시예 1과 동일하게 하여 반도체 장치를 얻었다.

실시예 및 비교예에서 얻어진 적층판 및 반도체 장치를 사용하여, 이하의 평가항목의 평가를 행하였다. 결과를 표 1에 나타낸다.

평가방법

(1) 적층판의 휨

530 ㎜×530 ㎜의 적층판을 50 ㎜×50 ㎜로 절단하여, 휨 평가 샘플로서 얻었다.

휨량의 측정은, 온도 가변 레이저 3차원 측정기(LS220-MT100, (주)티테크제)를 사용하여, 측정 영역 48 ㎜×48 ㎜, 측정 피치 4 ㎜(X, Y 양방향 모두), 25℃ 조건하에서 행하였다. 얻어진 휨 데이터는, 최소 제곱법에 의해 기울기 보정을 행하여, 최고값과 최저값의 차를 휨량으로 정의하였다. 따라서 휨량이 작을수록, 휨이 작은 것이 된다.

○: 휨 60 ㎛ 이하

△: 60 ㎛를 초과하고 80 ㎛ 이하

×: 80 ㎛ 초과

(2) 실장 신뢰성

상기 반도체 장치를 플루오리너트(fluorinert) 중에서,

(i) 조건 1로서, -65℃ 10분, 150℃ 10분, -65℃ 10분을 1사이클로 하여, 1000사이클 처리하고,

(ii) 조건 2로서, -40℃ 10분, 125℃ 10분, -40℃ 10분을 1사이클로 하여, 1000사이클 처리하고, 시험편에 크랙이 발생하지 않았는지 육안으로 확인하였다.

○: 조건 1 및 조건 2에 있어서, 크랙 발생 없음

△: 조건 1에서는 크랙 발생 있음, 조건 2에서는 크랙 발생 없음

×: 조건 1 및 조건 2에 있어서, 크랙 발생 있음

(3) 금속박의 인장 탄성률

JIS Z 2201에 준거해 샘플을 제작하였다. 샘플형상은, 13호 시험편을 사용하고, 오토그래프(시마즈세이사쿠쇼 제조)를 사용하여, JIS Z 2201에 준거해 측정하였다.

(4) 금속박의 열팽창계수(CTE)

상기 전해동박으로부터 4 ㎜×20 ㎜의 시험편을 제작하고, TMA(열기계적 분석)장치(TA 인스트루먼트사 제조)를 사용하여, 10℃/분으로 승온해서 측정하였다.

(5) 절연 수지층의 굽힘 탄성률

JIS K 6911에 준거해 측정하였다. 샘플형상은, 폭 15 ㎜, 두께 0.1 ㎜, 길이 25 ㎜의 것을 사용하였다. 또한, 샘플은, 상기 적층판을 전면 에칭한 것을 사용하였다.

(6) 절연 수지층의 열팽창계수(CTE)

동장 적층판을 전면 에칭한 기판으로부터 4 ㎜×20 ㎜의 시험편을 제작하고, TMA(열기계적 분석)장치(TA 인스트루먼트사 제조)를 사용하여, 10℃/분으로 승온해서 측정하였다.

(7) 절연 수지층의 유리전이온도 Tg

동장 적층판을 전면 에칭한 기판으로부터 4 ㎜×20 ㎜의 시험편을 제작하고, TA 인스트루먼트사 제조 동적 점탄성 측정장치 DMA983을 사용하여, 5℃/분으로 승온해서 측정을 행하였다. tanδ의 피크 위치를 유리전이온도로 하였다.

표 1로부터 명확한 바와 같이, 인장 탄성률이 30 ㎬ 이상, 60 ㎬ 이하인 금속박을 사용한 실시예 1~7은, 적층판의 휨이 작고, 또한 반도체 장치로 하였을 때의 실장 신뢰성이 향상되었다. 이에 대해, 인장 탄성률이 60 ㎬를 초과하는 금속박을 사용한 비교예 1~3은, 휨이 크고, 실장 신뢰성도 낮은 결과로 되었다.

특허문헌 1의 실시예 1과 유사한 비교예 4에 있어서는, 고강성의 기재(적층판)에 대해, 종래에서는 대표적인 80 ㎬의 금속박을 사용하였다. 그 결과, 비교예 4는, 금속박 및 절연 수지층의 적층판의 휨은 작지만, 본 발명보다 절연 수지층의 열팽창계수가 높기 때문에, 절연 수지층과 반도체 소자의 사이에서 응력이 발생하고, 실장 신뢰성도 저하된 것을 알 수 있었다.

Claims

절연 수지층과, 상기 절연 수지층 상에 접하는 금속박을 구비하는 적층판으로서,
상기 금속박의 25℃에서의 인장 탄성률(A)이 30 ㎬ 이상, 60 ㎬ 이하,
상기 금속박의 열팽창계수(B)가 10 ppm 이상, 30 ppm 이하,
상기 절연 수지층의 25℃에서의 굽힘 탄성률(C)이 20 ㎬ 이상, 35 ㎬ 이하,
상기 절연 수지층의 25℃~Tg에서의 XY 방향에서의 열팽창계수(D)가 5 ppm 이상, 15 ppm 이하로 했을 때,
하기 수학식 1로 표시되는 상기 절연 수지층과 상기 금속박 사이의 계면 응력이 7×10⁴ 이하인 적층판.
[수학식 1]
제1항에 있어서,
상기 계면 응력이 2×10⁴ 이하인 적층판.
제1항 또는 제2항에 있어서,
상기 금속박이 동박인 적층판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 금속박이 도금막을 포함하는 적층판.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 절연 수지층은, 기재에 수지 조성물을 함침시켜서 되는 프리프레그를 포함하는 적층판.
제5항에 있어서,
상기 수지 조성물은 에폭시 수지를 포함하는 적층판.
제5항 또는 제6항에 있어서,
상기 수지 조성물은 시아네이트 수지를 포함하는 적층판.
제7항에 있어서,
상기 시아네이트 수지는, 하기 화학식 I으로 표시되는 노볼락형 시아네이트 수지인 적층판.
[화학식 I]
제7항 또는 제8항에 있어서,
상기 시아네이트 수지의 함유량은, 상기 수지 조성물 전체의 5 중량% 이상, 50 중량% 이하인 적층판.
제6항에 있어서,
상기 에폭시 수지의 함유량은, 상기 수지 조성물 전체의 1 중량% 이상, 55 중량% 이하인 적층판.
제5항 내지 제10항 중 어느 한 항에 있어서,
상기 수지 조성물은 무기 충전재를 포함하는 적층판.
제11항에 있어서,
상기 무기 충전재의 함유량은, 상기 수지 조성물 전체의 20 중량% 이상, 80 중량% 이하인 적층판.
제5항 내지 제12항 중 어느 한 항에 있어서,
상기 기재는 유리섬유 기재인 적층판.
제1항 내지 제13항 중 어느 한 항에 있어서,
상기 금속박의 두께는 1 ㎛ 이상, 70 ㎛ 이하인 적층판.
제1항 내지 제14항 중 어느 한 항에 있어서,
상기 절연 수지층의 두께는 10 ㎛ 이상, 1000 ㎛ 이하인 적층판.
제1항 내지 제15항 중 어느 한 항에 기재된 적층판을 회로 가공하여 얻어지는 회로판.
제16항에 기재된 회로판에 반도체 소자를 탑재해서 되는 반도체 장치.