KR20110048119A - Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method - Google Patents

Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method Download PDF

Info

Publication number
KR20110048119A
KR20110048119A KR1020090104792A KR20090104792A KR20110048119A KR 20110048119 A KR20110048119 A KR 20110048119A KR 1020090104792 A KR1020090104792 A KR 1020090104792A KR 20090104792 A KR20090104792 A KR 20090104792A KR 20110048119 A KR20110048119 A KR 20110048119A
Authority
KR
South Korea
Prior art keywords
chip
conductive
bump
polymer
metal
Prior art date
Application number
KR1020090104792A
Other languages
Korean (ko)
Other versions
KR101037744B1 (en
Inventor
유중돈
김선락
박아영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090104792A priority Critical patent/KR101037744B1/en
Publication of KR20110048119A publication Critical patent/KR20110048119A/en
Application granted granted Critical
Publication of KR101037744B1 publication Critical patent/KR101037744B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Abstract

PURPOSE: A chip comprising conductive bump and its fabrication method and an electronic application having the same and its fabrication method are provided to reduce process costs by manufacturing a conductive pump through one time of lithography and a mechanical processing. CONSTITUTION: In a chip comprising conductive bump and its fabrication method and an electronic application having the same and its fabrication method, a plurality of first conductive bumps(220) are formed on the top of a pad. A plurality of second conductive pumps(230) are formed on the surface of a chip adjacent to the pad. The first and second conductive pump is comprised of a metal bump(270), an outer polymer(280), and an inner polymer(240). The inner polymer is filled inside the metal pump. The outer polymer surrounds the external periphery of a metal pump.

Description

전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법{CHIP COMPRISING CONDUCTIVE BUMP AND ITS FABRICATION METHOD AND ELECTRONIC APPLICATION HAVING THE SAME AND ITS FABRICATION METHOD}Chip having conductive bumps and manufacturing method thereof, electronic component having chip and manufacturing method therefor {CHIP COMPRISING CONDUCTIVE BUMP AND ITS FABRICATION METHOD AND ELECTRONIC APPLICATION HAVING THE SAME AND ITS FABRICATION METHOD}

이 발명은 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것이다. 또한, 이 발명은 상기의 전도성 범프를 갖는 칩을 기판에 접합하여 구성한 전자부품 및 그 제조방법에 관한 것이기도 하다.The present invention relates to a chip having a conductive bump and a method of manufacturing the same, and more particularly, by simplifying the structure of the conductive bump, it is possible to more efficiently manufacture the conductive bump at the wafer level (state), thereby improving productivity. A chip having a conductive bump and a method of manufacturing the same. The present invention also relates to an electronic component formed by bonding a chip having the above conductive bumps to a substrate and a manufacturing method thereof.

전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. 전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다.In joining electronic components, an anisotropic conductive film (ACF) is used. The ACF has a form in which fine conductive particles having a diameter of 3 to 5 μm are uniformly distributed in the adhesive film. The conductive particles have a structure in which a metal layer is coated on the surface of the spherical polymer, and the plurality of conductive particles are closely contacted between the protruding metal pads serving as electrodes of the electronic component and the substrate to form electrical connections. Since ACF is bonded using an adhesive, it is used for low temperature bonding of various electronic components such as displays, communication equipment, semiconductor chips, and the like.

그러나 전자부품의 패드 사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 ACF의 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다.However, as the spacing between the pads of electronic components decreases, electrical shorts occur between the pads due to ACF conductive particles, or the number of conductive particles pressed onto the pads is not constant, resulting in uneven electrical conductivity. . This problem of ACF occurs because the conductive particles distributed inside the adhesive move during the bonding process.

ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 폴리머 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 폴리머 범프가 칩의 패드에 고정되면 접합과정에서 폴리머 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다.In order to solve the problem of ACF, a method of fixing a conductive polymer bump having a structure similar to a conductive particle to a pad of a chip has been proposed. When the polymer bump is fixed to the pad of the chip by this method, the polymer bump does not move during the bonding process. The advantage is that the electrical conductivity is constant.

미국특허 제5,578,527호의 "Connection construction and method of manufacturing the same", 미국특허 제5,707,902호의 "Composite bump structure and methods of fabrication", 미국특허 제5,508,228호의 "Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and method for forming same", 미국특허 제5,783,465호의 "Compliant bump technology"에는, 칩의 패드에 하나의 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 범프 구조가 개시되어 있다. 그리고, 미국특허 제6,972,490호의 "Bonding structure with compliant bumps"에는 폴리머 범프의 균열을 방지하기 위하여 스토퍼(stopper)를 설치하는 구조가 개시되어 있다. 또한, 기술보고서(Technology News Line, No.24, 2007년 11월)에는 Seiko-Epson사에서 개발한 칩의 패드 주위에 스트립 형상의 전도성 폴리머 범프인 레진 코어드 범프(resin cored bump)를 제조하는 방법에 대해 공개되어 있다."Connection construction and method of manufacturing the same" in U.S. Patent 5,578,527, "Composite bump structure and methods of fabrication" in U.S. Patent 5,707,902, "Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and U.S. Patent 5,508,228" "Compliant bump technology" of U.S. Patent No. 5,783,465 discloses a bump structure in which one polymer bump is formed on a pad of a chip and a metal layer is coated on the surface of the polymer bump. In addition, "Bonding structure with compliant bumps" of US Pat. No. 6,972,490 discloses a structure for installing a stopper to prevent cracking of polymer bumps. In addition, a technology report (Technology News Line, No. 24, November 2007) describes the production of resin cored bumps, which are strip-shaped conductive polymer bumps around pads of chips developed by Seiko-Epson. The method is open to the public.

그러나 상기의 특허문헌 및 기술문헌의 방법들은, 칩의 패드 표면에 ACF와 동일한 구조의 전도성 폴리머 범프를 형성하기 위해, 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 후 전도성 폴리머 범프를 가공하기 때문에 리소그래피와 에칭공정을 여러 번 사용해야 하며, 이로 인하여 제조공정이 복잡하고 생산비용이 증가하는 단점이 있다. 또한, 칩의 패드 또는 패드의 주위에 전도성 폴리머 범프를 형성하기 때문에 정밀도가 높은 가공이 요구되는 단점이 있다.However, the methods of the above patent documents and technical documents, in order to form a conductive polymer bump of the same structure as the ACF on the pad surface of the chip, forming a polymer bump and coating a metal layer on the surface of the polymer bump and then processing the conductive polymer bump Therefore, the lithography and etching process must be used several times, which results in a complicated manufacturing process and an increase in production cost. In addition, since a conductive polymer bump is formed around the pad or the pad of the chip, high precision processing is required.

따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 전도성 범프를 갖는 칩 및 그 제조방법을 제공하는 데 그 목적이 있다. Accordingly, the present invention has been made to solve the problems of the prior art as described above, and by simplifying the structure of the conductive bumps, it is possible to more efficiently manufacture the conductive bumps at the wafer level (state), thereby improving productivity. It is an object of the present invention to provide a chip having a conductive bump and a method of manufacturing the same.

또한, 이 발명은 상기의 전도성 범프를 갖는 칩을 기판에 접합하여 구성하므로, 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 전자부품 및 그 제조방법을 제공하는 데 다른 목적이 있다.In addition, since the present invention is configured by bonding the chip having the conductive bumps to a substrate, it is possible to provide an electronic component and a method for manufacturing the same, which can prevent electrical short-circuit as well as obtain uniform and high electrical conductivity. There is this.

이 발명의 전도성 범프를 갖는 칩의 제조방법은, 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 감광층에 다수의 구멍을 가공하되 전극이 형성된 부위에 구멍을 가공하는 제1 단계와, 감광층과 다수의 구멍의 표면에 금속층을 코팅하는 제2 단계와, 감광층이 상부로 노출되는 위치까지 금속층의 일부분을 기계적인 가공방법으로 제거해 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 금속 범프와 외부 폴리머로 구성되는 다수의 전도성 범프를 형성하는 제3 단계와, 외부 폴리머의 상부 일부분을 제거해 금속 범프의 상단을 외부 폴리머의 상면으로 돌출시키는 제4 단계, 및 절단선을 따라 웨이퍼를 절단함으로써 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 한다. In the method of manufacturing a chip having a conductive bump according to the present invention, a photosensitive layer is coated on an upper surface of a wafer having a plurality of electrodes formed thereon, and then a plurality of holes are processed in the photosensitive layer, but a hole is formed in a portion where the electrode is formed. And a second step of coating the metal layer on the surface of the photosensitive layer and the plurality of holes, and by removing a part of the metal layer by a mechanical processing method to the position where the photosensitive layer is exposed to the upper side, the upper surface of the wafer is electrically insulated from each other. A third step of forming a plurality of conductive bumps consisting of the metal bumps and the outer polymer, a fourth step of removing the upper portion of the outer polymer to protrude the top of the metal bumps to the top surface of the outer polymer, and a wafer along the cutting line And a fifth step of manufacturing the chip with conductive bumps by cutting.

이 발명은 제2 단계와 제3 단계 사이에서, 금속층이 코팅된 다수의 구멍의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머를 형성하는 단계를 더 포함할 수 있다. The present invention may further include filling the polymer of the photosensitive material into the inside of the plurality of holes coated with the metal layer between the second step and the third step to form an internal polymer.

이 발명은 내부 폴리머의 상부 일부분을 제거함으로써 내부 폴리머의 높이가 감광층의 높이보다 낮도록 가공하는 단계를 더 포함할 수 있다. The invention may further comprise processing such that the height of the inner polymer is lower than the height of the photosensitive layer by removing the upper portion of the inner polymer.

이 발명의 다수의 구멍은 전극이 형성되지 않는 부위에도 더 형성될 수 있다. A plurality of holes of the present invention can be further formed in the portion where the electrode is not formed.

이 발명의 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법일 수 있다. The mechanical processing method for removing a part of the metal layer of the present invention may be a grinding, polishing or chemical mechanical polishing method.

이 발명의 금속층은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성될 수 있다. The metal layer of the present invention may be made of copper, gold, silver, aluminum, nickel, tin or alloys thereof.

이 발명의 전도성 범프를 갖는 칩은, 표면에 1개 이상의 패드를 갖는 칩과, 패드의 상면에 1개 이상씩 형성되는 제1 전도성 범프를 포함하며, 제1 전도성 범프는 상부가 개방된 금속 범프와, 금속 범프의 외측 둘레를 감싸는 외부 폴리머를 구비하되, 금속 범프의 상단이 외부 폴리머의 상면으로 돌출되어 노출되는 구조를 갖는 것을 특징으로 한다. A chip having a conductive bump of the present invention includes a chip having one or more pads on a surface thereof, and a first conductive bump formed on at least one top surface of the pad, wherein the first conductive bumps have a metal bump with an open top portion. And an outer polymer surrounding the outer circumference of the metal bump, wherein the upper end of the metal bump protrudes from the upper surface of the outer polymer to be exposed.

이 발명은 패드 이외의 칩의 표면에 형성되는 다수의 제2 전도성 범프를 더 포함할 수 있다. The invention may further comprise a plurality of second conductive bumps formed on the surface of the chip other than the pad.

이 발명은 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮은 구조를 가질 수 있다. The present invention further includes an inner polymer filled in the inside of the metal bump, and the height of the inner polymer may have a structure lower than that of the outer polymer.

이 발명은 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 내부 폴리머와 외부 폴리머가 동일한 높이를 가질 수 있다. The invention further includes an inner polymer filled inside the metal bumps, wherein the inner polymer and the outer polymer can have the same height.

이 발명은 외부 폴리머의 상면으로 돌출되는 금속 범프의 돌출 길이가 제1 전도성 범프 사이의 간격의 1/2 보다 작은 것이 바람직하다. In the present invention, it is preferable that the protruding length of the metal bumps projecting to the upper surface of the outer polymer is smaller than 1/2 of the gap between the first conductive bumps.

이 발명의 전자부품의 제조방법은, 상기와 같이 구성된 전도성 범프를 갖는 칩의 표면 중에서 제1 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와, 제1 전도성 범프가 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 금속 범프의 상단을 휘어지게 변형시켜 패드에 접촉시킴과 더불어 열을 가해 접착제를 경화시켜 칩을 기판에 접합함 으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 한다. The method of manufacturing an electronic component of the present invention includes the steps of applying an adhesive of an insulating material to a surface having a first conductive bump formed on the surface of a chip having the conductive bumps configured as described above or a surface having a pad formed on the surface of the substrate; (1) manufacturing an electronic component by bonding a chip to a substrate by applying pressure to harden the adhesive by contacting the pad by deforming the top of the metal bump by applying pressure while placing the conductive bump in contact with the pad. Characterized in that it comprises a.

이 발명의 전자부품은, 상기와 같은 전자부품의 제조방법에 의해 제조되는 것을 특징으로 한다. The electronic component of this invention is manufactured by the manufacturing method of the above-mentioned electronic component. It is characterized by the above-mentioned.

이 발명은 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있으므로 생산성을 향상시키는 장점이 있다.The present invention has the advantage of improving productivity since the conductive bumps can be manufactured more efficiently at the wafer level (state) by simplifying the structure of the conductive bumps.

또한, 이 발명은 전도성 범프를 전기적으로 절연시키기 위해 그라인딩이나 폴리싱과 같은 기계적인 가공방법을 사용하므로 가공속도가 빠르고 균일한 높이의 범프를 가공할 수 있는 장점이 있다.In addition, since the present invention uses a mechanical processing method such as grinding or polishing to electrically insulate the conductive bumps, there is an advantage that the processing speed is fast and the bumps of uniform height can be processed.

또한, 이 발명은 전도성 범프를 갖는 칩을 단지 기판에 접합하여 구성하므로, 전자부품의 접합과정에서 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 장점이 있다.In addition, since the present invention is configured by bonding a chip having a conductive bump to a substrate, it is possible not only to prevent an electrical short circuit during the bonding process of an electronic component, but also to obtain a uniform and high electrical conductivity.

또한, 이 발명은 전도성 범프에서 돌출된 금속 범프가 열압착 접합시 압력에 의해 휘어짐에 따라 탄성 복원력이 발생하여 금속 범프와 기판의 패드 사이에 접촉이 유지됨과 더불어 접촉 면적을 증가시켜 전기 저항을 감소시키는 장점이 있다.In addition, the present invention provides an elastic restoring force as the metal bumps protruding from the conductive bumps are bent by pressure during thermocompression bonding, thereby maintaining contact between the metal bumps and the pads of the substrate and increasing the contact area to reduce electrical resistance. It has the advantage of letting.

또한, 이 발명은 전도성 범프의 내부 폴리머와 외부 폴리머가 접합시 탄성 복원력을 증가시키고, 금속 범프의 과도한 변형을 제한하여 전도성 범프가 파괴되는 것을 방지하는 장점이 있다.In addition, the present invention has an advantage in that the inner polymer and the outer polymer of the conductive bumps increase elastic restoring force upon bonding and limit the excessive deformation of the metal bumps to prevent the conductive bumps from being destroyed.

또한, 이 발명은 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮도록 가공함에 따라 돌출된 금속 범프가 내부로 휘도록 변형시켜 전기적 단락을 더 효율적으로 방지하는 장점이 있다.In addition, the present invention has an advantage of preventing the electrical short circuit more efficiently by deforming the protruding metal bumps to the inside as the inner polymer is processed to be lower than the height of the outer polymer.

또한, 이 발명은 웨이퍼 레벨(상태)에서 한 번의 리소그래피와 에칭 및 기계적인 가공으로 전도성 범프를 가공하므로 가공비를 절감하는 장점이 있다.In addition, the present invention has the advantage of reducing the processing cost because the conductive bump is processed by one lithography, etching and mechanical processing at the wafer level (state).

또한, 이 발명은 웨이퍼의 전체 표면에 전도성 범프를 균일한 패턴으로 형성할 경우, 리소그래피에 사용되는 마스크를 칩의 패드 형상이나 분포와 무관하게 공통적으로 활용할 수 있으므로 원가를 절감할 수 있는 장점이 있다.In addition, when the conductive bumps are formed in a uniform pattern on the entire surface of the wafer, the mask used for lithography can be commonly used irrespective of the pad shape or distribution of the chip, thereby reducing the cost. .

또한, 이 발명은 전도성 범프를 칩의 패드 부위에 다수개 형성하고 패드 사이의 부위에 형성하지 않을 경우, 전도성 범프 간의 전기적 단락을 더 효율적으로 방지할 수 있는 장점이 있다. In addition, the present invention has the advantage of preventing the electrical short between the conductive bumps more efficiently if a plurality of conductive bumps are formed in the pad portion of the chip and not formed in the portion between the pads.

아래에서, 이 발명에 따른 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. Hereinafter, a chip having a conductive bump and a method of manufacturing the same according to the present invention, an electronic component having a chip, and a preferred embodiment of the method of manufacturing the same will be described in detail with reference to the accompanying drawings.

도 1은 이 발명의 한 실시예에 따른 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도로서, 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮은 전도성 범프의 제조 과정을 나타낸 흐름도이고, 도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 범프를 갖는 칩의 개략도이 다.1 is a flowchart illustrating a process of manufacturing a chip having conductive bumps from a wafer level according to an embodiment of the present invention, wherein the height of an inner polymer is lower than that of an outer polymer. 2 is a schematic view of a chip with conductive bumps according to the invention produced by the method shown in FIG. 1.

도 1에 나타낸 바와 같이, 이 실시예에 따른 전도성 범프를 갖는 칩의 제조 과정은 다음과 같다. As shown in FIG. 1, the manufacturing process of the chip having the conductive bumps according to this embodiment is as follows.

제1 단계에서는, 일정 간격으로 다수의 전극(101)이 형성된 웨이퍼(100)의 상면에 감광성 재질로 구성된 감광층(110)을 코팅한 후, 리소그래피와 에칭공정을 이용해 감광층(110)을 식각해 다수의 구멍(120) 패턴을 가공한다. 이때, 다수의 구멍(120)은 전극(101)이 형성되거나 형성되지 않는 부위 및 그 경계라인에 각각 형성되도록 패턴 가공된다. 여기서, 구멍(120)은 원통형 또는 직육면체 등 다양한 형상으로 가공해 사용할 수 있다.In the first step, the photosensitive layer 110 made of a photosensitive material is coated on the upper surface of the wafer 100 on which the plurality of electrodes 101 are formed at regular intervals, and then the photosensitive layer 110 is etched using lithography and etching processes. A number of holes 120 are processed. In this case, the plurality of holes 120 are patterned to be formed at portions where the electrode 101 is not formed or at the boundary lines thereof. Here, the hole 120 may be processed into various shapes such as cylindrical or rectangular parallelepiped.

제2 단계에서는, 증착공정 또는 도금공정을 이용해 감광층(110)과 다수의 구멍(120)의 표면에 금속층(130)을 코팅한다. 이때, 금속층(130)은 전기 전도성이 높은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질을 사용하는 것이 바람직하다. In the second step, the metal layer 130 is coated on the surface of the photosensitive layer 110 and the plurality of holes 120 using a deposition process or a plating process. In this case, it is preferable that the metal layer 130 uses copper, gold, silver, aluminum, nickel, tin, or an alloy material thereof having high electrical conductivity.

제3 단계에서는, 스핀 코팅이나 스크린 프린팅 또는 스퀴지를 이용해 금속층(130)이 코팅된 다수의 구멍(120)의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머(140)를 형성한다.In the third step, the inner polymer 140 is formed by filling and curing a polymer of photosensitive material in the plurality of holes 120 coated with the metal layer 130 using spin coating, screen printing, or squeegee.

제4 단계에서는, 에칭방법을 이용해 내부 폴리머(140)의 일부를 제거함으로써 내부 폴리머(140)의 높이가 감광층(110)의 높이보다 낮도록 가공한다.In the fourth step, by removing a part of the inner polymer 140 using an etching method, the height of the inner polymer 140 is processed to be lower than the height of the photosensitive layer 110.

제5 단계에서는, 금속층(130)의 상부로부터 일정 깊이 지점, 즉 내부 폴리머(140)가 절단되지 않으면서 감광층(110)이 상부로 노출되는 지점을 가공선(150) 으로 하여, 가공선(150)의 상부에 위치하는 금속층(130)의 일부분을 기계적인 가공방법으로 제거한다. 여기에 사용되는 기계적인 가공방법으로는 그라인딩이나 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법을 사용할 수 있다. 이렇게 함으로써, 웨이퍼(100)의 상면에는 일정 간격을 두고 서로 간에 전기적으로 절연되는 다수의 전도성 범프(160)가 균일하게 형성된다. 여기서, 전도성 범프(160)는 가공선(150)을 따라 금속층(130)의 일부분을 제거함에 따라, 금속층(130)에 의해 형성되는 금속 범프(170)와, 감광층(110)에 의해 형성되는 외부 폴리머(180), 및 금속 범프(170) 내에 채워지는 내부 폴리머(140)로 구성된다. In the fifth step, the processing line 150 is defined as a processing line 150 at a predetermined depth point from the top of the metal layer 130, that is, a point where the photosensitive layer 110 is exposed to the top without cutting the internal polymer 140. A portion of the metal layer 130 located on the upper portion of the metal is removed by a mechanical processing method. As the mechanical processing method used here, grinding, polishing or chemical mechanical polishing (Chemical Mechanical Polishing) method can be used. By doing so, a plurality of conductive bumps 160 electrically insulated from each other at regular intervals are formed on the upper surface of the wafer 100 uniformly. Here, the conductive bumps 160 are formed by removing the portion of the metal layer 130 along the overhead line 150, thereby forming the metal bumps 170 formed by the metal layer 130 and the outside formed by the photosensitive layer 110. A polymer 180, and an inner polymer 140 filled in the metal bumps 170.

제6 단계에서는, 에칭방법을 이용해 내부 폴리머(140)와 외부 폴리머(180)의 상부 일부분을 제거해 금속 범프(170)의 상단이 내외부 폴리머(140, 180)의 상면으로 돌출되는 전도성 범프(190)를 형성한다. In a sixth step, an upper portion of the inner polymer 140 and the outer polymer 180 may be removed using an etching method so that the upper end of the metal bump 170 protrudes to the upper surfaces of the inner and outer polymers 140 and 180. To form.

제7 단계에서는, 다이싱(dicing) 공정으로 절단선(도시안됨)을 따라 웨이퍼(100)를 절단함으로써 도 2의 (a)와 같은 이 발명에 따른 전도성 범프를 갖는 칩을 각각 제조한다. In the seventh step, each chip having a conductive bump according to the present invention as shown in FIG. 2A is manufactured by cutting the wafer 100 along a cutting line (not shown) by a dicing process.

이 실시예에 따른 전도성 범프를 갖는 칩의 제조방법은, 상기 제조과정의 일부분을 변경함으로써, 도 2의 (b)와 (c)에 각각 도시된 구조의 전도성 범프를 갖는 칩의 제조가 가능하다.In the method of manufacturing a chip having conductive bumps according to this embodiment, by changing a part of the manufacturing process, it is possible to manufacture a chip having conductive bumps having the structures shown in FIGS. 2B and 2C, respectively. .

즉, 도 2의 (b)에 도시된 내부 폴리머가 없는 전도성 범프를 갖는 칩을 제조하려면, 상기의 제조과정 중에서 제3 단계와 제4 단계를 생략하면 된다. 그리고, 도 2의 (c)에 도시된 바와 같이 높이가 동일한 내외부 폴리머가 형성된 전도성 범 프를 갖는 칩을 제조하려면, 상기의 제조과정 중에서 제4 단계를 생략하면 된다. That is, to manufacture the chip having the conductive bump without the internal polymer shown in FIG. 2 (b), the third step and the fourth step may be omitted in the above manufacturing process. As illustrated in FIG. 2C, to manufacture a chip having conductive bumps having inner and outer polymers having the same height, the fourth step may be omitted in the manufacturing process.

도 2의 (a)에 도시된 바와 같이, 이 발명에 따른 전도성 범프를 갖는 칩(200)은 그 표면에 적어도 1개 이상의 패드(210)가 형성되어 있다. 패드(210)의 상면에는 다수의 제1 전도성 범프(220)가 형성되어 있고, 패드(210) 이외의 패드(210)에 인접한 칩(200)의 표면에도 다수의 제2 전도성 범프(230)가 균일하게 분포되어 있다.As shown in FIG. 2A, at least one pad 210 is formed on the surface of the chip 200 having the conductive bumps according to the present invention. A plurality of first conductive bumps 220 are formed on an upper surface of the pad 210, and a plurality of second conductive bumps 230 are also formed on a surface of the chip 200 adjacent to the pad 210 other than the pad 210. Evenly distributed.

다수의 제1 전도성 범프(220) 중에서 일부분은 패드(210) 내에 위치하고, 나머지 부분은 패드(210)의 표면과 칩(200)의 표면 간의 경계라인을 덮는 위치에 형성된다. 제1, 제2 전도성 범프(220, 230)는 상부가 개방된 금속 범프(270)와, 금속 범프(270)의 내부에 채워지는 내부 폴리머(240), 및 금속 범프(270)의 외측 둘레를 감싸는 외부 폴리머(280)로 구성된다. 여기서, 제1, 제2 전도성 범프(220, 230)는 금속 범프(270)의 상단이 내외부 폴리머(240, 280)의 상면으로 돌출되어 노출되며, 내부 폴리머(240)의 높이가 외부 폴리머(280)의 높이보다 낮은 구조를 갖는다.A portion of the plurality of first conductive bumps 220 is positioned in the pad 210, and the remaining portion is formed at a position covering a boundary line between the surface of the pad 210 and the surface of the chip 200. The first and second conductive bumps 220 and 230 may include a metal bump 270 having an open top, an inner polymer 240 filled in the metal bump 270, and an outer circumference of the metal bump 270. It consists of an outer outer polymer 280. Here, the first and second conductive bumps 220 and 230 are exposed by the upper end of the metal bumps 270 protruding to the upper surfaces of the inner and outer polymers 240 and 280, and the height of the inner polymer 240 is the outer polymer 280. It has a structure lower than the height of).

도 2의 (b)에 도시된 제1, 제2 전도성 범프(220a, 230a)는 금속 범프(270a)와 외부 폴리머(280a)로 구성되는 것으로서, 금속 범프(270a)의 내부에는 폴리머를 형성하지 않고 금속 범프(270a)의 상단이 외부 폴리머(280a)의 상면으로 돌출되는 구조를 갖는다.The first and second conductive bumps 220a and 230a shown in FIG. 2B are composed of the metal bumps 270a and the outer polymer 280a, and do not form a polymer inside the metal bumps 270a. Without the upper end of the metal bump 270a protruding to the upper surface of the outer polymer 280a.

도 2의 (c)에 도시된 제1, 제2 전도성 범프(220b, 230b)는 금속 범프(270b)의 내외부에 각각 위치하는 내부 폴리머(240b)와 외부 폴리머(280b)가 동일한 높이 를 갖는 것으로서, 금속 범프(270b)의 상단이 내외부 폴리머(240b, 280b)의 상면으로 돌출되어 노출되는 구조를 갖는다.In FIG. 2C, the first and second conductive bumps 220b and 230b have the same height as the inner polymer 240b and the outer polymer 280b respectively positioned inside and outside the metal bump 270b. The upper ends of the metal bumps 270b protrude to the top surfaces of the inner and outer polymers 240b and 280b and are exposed.

이 실시예의 전도성 범프는 칩의 전체 표면에 균일한 패턴으로 형성되고, 칩의 패드에 다수의 전도성 범프가 형성된다. 이 실시예의 금속 범프의 재질로는 전기 전도성이 높은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질을 사용하고, 내부 폴리머와 외부 폴리머의 재질로는 감광성 재질을 사용한다. The conductive bumps of this embodiment are formed in a uniform pattern on the entire surface of the chip, and a plurality of conductive bumps are formed on the pad of the chip. As the material of the metal bumps of this embodiment, copper, gold, silver, aluminum, nickel, tin or alloys thereof having high electrical conductivity are used, and a photosensitive material is used as the material of the inner polymer and the outer polymer.

이 발명에서는, 전도성 범프를 칩의 표면에 균일한 패턴 또는 특정한 패턴으로 형성할 수 있다. 따라서, 전도성 범프의 패턴이 균일하면 리소그래피 공정에 사용되는 마스크를 1개만 제작하여 공통적으로 사용하면 되므로 생산비를 감소시킬 수 있는 장점이 있다. 한편, 전도성 범프의 패턴이 특정한 경우에는 다수의 전도성 범프를 칩의 패드 부위에만 형성하고 패드 사이의 부위에는 형성하지 않을 수 있다. 이 경우에는 패드 사이에 전도성 범프가 존재하지 않는 부위가 형성되어 전기적 단락을 방지할 수 있는 장점이 있지만, 칩의 패드 형상에 따라 마스크를 제작해야 하고 정밀한 정렬 장비가 필요하기 때문에 생산비가 증가하는 단점이 있다.In this invention, a conductive bump can be formed in a uniform pattern or a specific pattern on the surface of a chip. Therefore, if the pattern of the conductive bumps is uniform, since only one mask used in the lithography process is manufactured and commonly used, there is an advantage of reducing the production cost. On the other hand, in the case where the pattern of the conductive bumps is specific, a plurality of conductive bumps may be formed only on the pad portion of the chip, but not on the portion between the pads. In this case, there is an advantage of preventing the electrical short circuit due to the formation of a portion where no conductive bumps exist between the pads. However, the production cost increases because a mask must be manufactured according to the pad shape of the chip and precise alignment equipment is required. There is this.

도 3은 도 2의 (a)에 도시된 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며, 도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.FIG. 3 is a schematic diagram illustrating a manufacturing process of an electronic component having a chip having a conductive bump illustrated in FIG. 2A, and FIG. 4 illustrates an electronic component manufactured by the manufacturing process of FIG. 3. Schematic diagram.

도 2 및 도 3에 나타낸 바와 같이, 먼저 칩(200) 및/또는 기판(300)의 표면에 접착제(310)를 코팅한다. 이때, 접착제(310)는 칩(200)의 표면 중에서 다수의 제1, 제2 전도성 범프(220, 230)가 형성된 표면에 코팅하거나, 기판(300)의 표면 중에서 패드(320)가 형성된 표면에 코팅한다. 여기에 사용되는 접착제(310)는 절연성 재질로서 포토레지스트(photoresist) 계통의 접착제를 사용하는 것이 바람직하다. As shown in FIGS. 2 and 3, first, the adhesive 310 is coated on the surface of the chip 200 and / or the substrate 300. In this case, the adhesive 310 is coated on the surface on which the plurality of first and second conductive bumps 220 and 230 are formed on the surface of the chip 200, or on the surface on which the pad 320 is formed on the surface of the substrate 300. Coating. The adhesive 310 used herein is preferably a photoresist-based adhesive as an insulating material.

그런 다음, 칩(200)을 기판(300)의 상면에 위치시키고 압력을 가해, 칩(200)의 제1, 제2 전도성 범프(220, 230)를 기판(300)의 패드(320) 및 기판(300)의 표면에 밀착시킨 상태에서, 열을 가해 접착제(310)를 경화시킴으로써 칩(200)이 기판(300)에 접합된다. Then, the chip 200 is placed on the upper surface of the substrate 300 and pressure is applied to the first and second conductive bumps 220 and 230 of the chip 200 to place the pad 320 and the substrate of the substrate 300. The chip 200 is bonded to the substrate 300 by applying heat to cure the adhesive 310 while being in close contact with the surface of the 300.

그러면, 칩(200)의 제1 전도성 범프(220)는 가해진 압력에 의해 기판(300)의 표면으로 돌출된 패드(320)와 밀착되어 변형되면서 전기적 통로 역할을 한다. 즉, 금속 범프(270)의 상단이 변형되어 휘어지면서 탄성 복원력을 발생시켜 금속 범프(270)와 기판(300)의 패드(320) 사이에 접촉을 유지시킴과 더불어, 기판(300)의 패드(320)와 접촉 면적이 증가하여 전기 저항을 감소시킨다. 한편, 제1 전도성 범프(220)의 내부 폴리머(240)와 외부 폴리머(280)는 금속 범프(270)가 과도하게 변형되는 것을 방지하고, 접합 완료 후에 금속 범프(270)의 탄성 복원력을 증가시키는 역할을 한다. Then, the first conductive bumps 220 of the chip 200 are in close contact with the pads 320 protruding from the surface of the substrate 300 by the applied pressure, thereby deforming the first conductive bumps 220. That is, the upper end of the metal bump 270 is deformed and bent to generate an elastic restoring force to maintain contact between the metal bump 270 and the pad 320 of the substrate 300 and to maintain the contact between the pads of the substrate 300. 320 and the contact area is increased to reduce the electrical resistance. Meanwhile, the inner polymer 240 and the outer polymer 280 of the first conductive bump 220 may prevent the metal bump 270 from being excessively deformed and increase the elastic restoring force of the metal bump 270 after completion of the bonding. Play a role.

이 실시예에 따른 열압착 방법을 이용한 접합과정을 수행함에 있어서, 전도성 범프 사이에 전기적 단락이 발생할 수 있다. 따라서, 전기적 단락을 방지하기 위해 외부 폴리머(280)의 상단으로 돌출되는 금속 범프(270)의 돌출 길이(L)가 제1 전도성 범프(220) 사이의 간격(G)의 1/2 보다 작도록 가공하는 것이 바람직하다. 한편, 기판(300)의 패드(320) 또는 칩(200)의 패드(210)를 1~2㎛ 높이의 금속 범프 로 가공하면, 제1 전도성 범프(220)는 칩(200)과 기판(300)의 돌출된 패드(210, 320) 사이에 선택적으로 접촉하는 장점이 있다. 또한, 내부 폴리머(240)의 높이가 외부 폴리머(280)의 높이보다 낮도록 가공하면 돌출된 금속 범프(270)가 내부로 휘어지도록 변형되므로 전기적 단락을 더 효율적으로 방지할 수 있다. In performing the bonding process using the thermocompression method according to this embodiment, an electrical short may occur between the conductive bumps. Accordingly, the protruding length L of the metal bumps 270 protruding to the top of the outer polymer 280 to be less than 1/2 of the gap G between the first conductive bumps 220 to prevent electrical shorts. It is preferable to process. Meanwhile, when the pad 320 of the substrate 300 or the pad 210 of the chip 200 is processed into metal bumps having a height of 1 to 2 μm, the first conductive bumps 220 may form the chip 200 and the substrate 300. There is an advantage of selectively contacting between the protruding pads (210, 320). In addition, when the height of the inner polymer 240 is processed to be lower than the height of the outer polymer 280, the protruding metal bumps 270 are deformed to be bent inward, thereby preventing electrical short circuits more efficiently.

이렇게 칩(200)을 기판(300)에 접합하면, 제1 전도성 범프(220)를 매개로 칩(200)의 패드(210)와 기판(300)의 패드(320)는 전기적으로 연결되지만, 그 이외의 부분은 절연성 재질의 접착제(310)에 의해 절연된다. 이렇게 함으로써 도 4와 같은 이 발명에 따른 전자부품(400)이 제조된다.When the chip 200 is bonded to the substrate 300 in this way, the pad 210 of the chip 200 and the pad 320 of the substrate 300 are electrically connected to each other through the first conductive bump 220. The other part is insulated by the adhesive 310 of insulating material. In this way, the electronic component 400 according to the present invention as shown in FIG. 4 is manufactured.

이상에서 이 발명의 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다. In the above description, the chip having the conductive bumps of the present invention, a method of manufacturing the same, and technical details of the electronic component having the chip and the method of manufacturing the same have been described together with the accompanying drawings. It does not limit this invention.

또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.In addition, it is obvious that any person skilled in the art can make various modifications and imitations within the scope of the appended claims without departing from the scope of the technical idea of the present invention.

도 1은 이 발명의 한 실시예에 따른 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고, 1 is a flowchart illustrating a process of manufacturing a chip having a conductive bump from a wafer level according to an embodiment of the present invention.

도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 범프를 갖는 칩의 개략도이고, FIG. 2 is a schematic view of a chip with conductive bumps according to the invention produced by the method shown in FIG. 1,

도 3은 도 2의 (a)에 도시된 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며, FIG. 3 is a schematic diagram illustrating a manufacturing process of an electronic component having a chip having a conductive bump shown in FIG.

도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.4 is a schematic diagram of an electronic component according to the present invention manufactured by the manufacturing process of FIG.

♠ 도면의 주요부분에 대한 부호의 설명 ♠♠ Explanation of symbols on the main parts of the drawing ♠

200 : 칩 210 : 패드200: chip 210: pad

220 : 제1 전도성 범프 230 : 제2 전도성 범프220: first conductive bump 230: second conductive bump

240 : 내부 폴리머 270 : 금속 범프240: internal polymer 270: metal bump

280 : 외부 폴리머280: outer polymer

Claims (13)

표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 상기 감광층에 다수의 구멍을 가공하되 상기 전극이 형성된 부위에 상기 구멍을 가공하는 제1 단계와, A first step of coating a photosensitive layer on an upper surface of a wafer having a plurality of electrodes formed on a surface thereof, and then processing a plurality of holes in the photosensitive layer, but processing the holes in a portion where the electrodes are formed; 상기 감광층과 상기 다수의 구멍의 표면에 금속층을 코팅하는 제2 단계와, Coating a metal layer on surfaces of the photosensitive layer and the plurality of holes; 상기 감광층이 상부로 노출되는 위치까지 상기 금속층의 일부분을 기계적인 가공방법으로 제거해 상기 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 금속 범프와 외부 폴리머로 구성되는 다수의 전도성 범프를 형성하는 제3 단계와,A third step of forming a plurality of conductive bumps composed of metal bumps and external polymers electrically insulated from each other on the upper surface of the wafer by removing a portion of the metal layer by a mechanical processing method up to the position where the photosensitive layer is exposed to the top; Wow, 상기 외부 폴리머의 상부 일부분을 제거해 상기 금속 범프의 상단을 상기 외부 폴리머의 상면으로 돌출시키는 제4 단계, 및 Removing a top portion of the outer polymer to project the top of the metal bump to the top of the outer polymer, and 절단선을 따라 상기 웨이퍼를 절단함으로써 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.And a fifth step of manufacturing a chip having conductive bumps by cutting the wafer along a cutting line. 청구항 1에 있어서, The method according to claim 1, 상기 제2 단계와 상기 제3 단계 사이에서, 상기 금속층이 코팅된 상기 다수의 구멍의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머를 형성하는 단계를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법. Between the second step and the third step, further comprising the step of filling and curing the polymer of the photosensitive material in the interior of the plurality of holes coated with the metal layer to form an internal polymer having a conductive bump Chip manufacturing method. 청구항 2에 있어서, The method according to claim 2, 상기 내부 폴리머의 상부 일부분을 제거함으로써 상기 내부 폴리머의 높이가 상기 감광층의 높이보다 낮도록 가공하는 단계를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.And removing the upper portion of the inner polymer so that the height of the inner polymer is lower than the height of the photosensitive layer. 청구항 1에 있어서,The method according to claim 1, 상기 다수의 구멍은 상기 전극이 형성되지 않는 부위에도 더 형성되는 것을 특징으로 전도성 범프를 갖는 칩의 제조방법.And the plurality of holes are further formed at a portion where the electrode is not formed. 청구항 1에 있어서,The method according to claim 1, 상기 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법인 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.The mechanical processing method for removing a portion of the metal layer is a method of manufacturing a chip having conductive bumps, characterized in that the grinding, polishing or chemical mechanical polishing (Chemical Mechanical Polishing) method. 청구항 1에 있어서, The method according to claim 1, 상기 금속층은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성되는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.The metal layer is a method of manufacturing a chip having a conductive bump, characterized in that consisting of copper, gold, silver, aluminum, nickel, tin or alloys thereof. 표면에 1개 이상의 패드를 갖는 칩과,A chip having at least one pad on its surface, 상기 패드의 상면에 1개 이상씩 형성되는 제1 전도성 범프를 포함하며, At least one first conductive bump formed on the upper surface of the pad, 상기 제1 전도성 범프는 상부가 개방된 금속 범프와, 상기 금속 범프의 외측 둘레를 감싸는 외부 폴리머를 구비하되,The first conductive bump includes a metal bump having an open top and an outer polymer surrounding an outer circumference of the metal bump, 상기 금속 범프의 상단이 상기 외부 폴리머의 상면으로 돌출되어 노출되는 구조를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩.A chip having a conductive bump, characterized in that the upper end of the metal bump protrudes to the upper surface of the outer polymer exposed. 청구항 7에 있어서, The method of claim 7, 상기 패드 이외의 상기 칩의 표면에 형성되는 다수의 제2 전도성 범프를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩.And a plurality of second conductive bumps formed on a surface of the chip other than the pad. 청구항 8에 있어서, The method according to claim 8, 상기 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 상기 내부 폴리머의 높이가 상기 외부 폴리머의 높이보다 낮은 구조를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩. The chip having a conductive bump, characterized in that further comprising an inner polymer filled in the inside of the metal bump, the height of the inner polymer is lower than the height of the outer polymer. 청구항 8에 있어서, The method according to claim 8, 상기 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 상기 내부 폴리머와 상기 외부 폴리머가 동일한 높이를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩.And an inner polymer filled in the inside of the metal bump, wherein the inner polymer and the outer polymer have the same height. 청구항 8에 있어서, The method according to claim 8, 상기 외부 폴리머의 상면으로 돌출되는 상기 금속 범프의 돌출 길이가 상기 제1 전도성 범프 사이의 간격의 1/2 보다 작은 것을 특징으로 하는 전도성 범프를 갖는 칩. And wherein the protruding length of the metal bumps protruding to the top surface of the outer polymer is less than one half of the spacing between the first conductive bumps. 청구항 7 내지 청구항 11 중 어느 한 항에 기재된 전도성 범프를 갖는 칩의 표면 중에서 상기 제1 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와,Applying an adhesive of an insulating material to the surface of the chip having the conductive bumps according to any one of claims 7 to 11, wherein the first conductive bump is formed or the surface of the substrate is formed with a pad; 상기 제1 전도성 범프가 상기 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 상기 금속 범프의 상단을 휘어지게 변형시켜 상기 패드에 접촉시킴과 더불어 열을 가해 상기 접착제를 경화시켜 상기 칩을 상기 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 하는 전자부품의 제조방법.The first conductive bump is placed in contact with the pad to apply pressure to deform the upper end of the metal bump to contact the pad, and to apply heat to cure the adhesive to bond the chip to the substrate. Thereby producing an electronic component. 청구항 12에 기재된 전자부품의 제조방법에 의해 제조된 것을 특징으로 하는 전자부품.An electronic part manufactured by the manufacturing method of the electronic part of Claim 12.
KR1020090104792A 2009-11-02 2009-11-02 Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method KR101037744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104792A KR101037744B1 (en) 2009-11-02 2009-11-02 Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104792A KR101037744B1 (en) 2009-11-02 2009-11-02 Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method

Publications (2)

Publication Number Publication Date
KR20110048119A true KR20110048119A (en) 2011-05-11
KR101037744B1 KR101037744B1 (en) 2011-05-27

Family

ID=44239323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104792A KR101037744B1 (en) 2009-11-02 2009-11-02 Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method

Country Status (1)

Country Link
KR (1) KR101037744B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041200B2 (en) 2013-06-03 2015-05-26 Samsung Electronics Co., Ltd. Semiconductor devices having solder terminals spaced apart from mold layers and related methods

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600926B1 (en) 2016-08-24 2023-11-14 삼성디스플레이 주식회사 Semiconductor chip, display panel and electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041200B2 (en) 2013-06-03 2015-05-26 Samsung Electronics Co., Ltd. Semiconductor devices having solder terminals spaced apart from mold layers and related methods

Also Published As

Publication number Publication date
KR101037744B1 (en) 2011-05-27

Similar Documents

Publication Publication Date Title
JP2002261190A (en) Semiconductor device, method for manufacturing the same and electronic equipment
WO2010070806A1 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
US11742310B2 (en) Method of manufacturing semiconductor device
JPH1041694A (en) Substrate mounting structure for semiconductor element and its mounting method
KR101147115B1 (en) Chip comprising inclined conductive bump and its fabrication method and fabrication method of electronic application having the same
KR101037744B1 (en) Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method
JP2013214558A (en) Wiring board and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP2015170814A (en) Component built-in substrate and method of manufacturing the same
JP2009182202A (en) Method of manufacturing semiconductor device
TWI420610B (en) Semiconductor device and manufacturing method therefor
JP2007317857A (en) Semiconductor device and its manufacturing method
JP4479582B2 (en) Manufacturing method of electronic component mounting body
KR101023950B1 (en) Chip comprising conductive polymer bump and its fabrication method and electronic application having the same and its fabrication method
JP2000150716A (en) Package structure and semiconductor device, manufacture of package and semiconductor device
JP4072693B2 (en) Manufacturing method of semiconductor device
JP3851585B2 (en) Connection method of bare chip semiconductor element to printed wiring board
JP2007287901A (en) Semiconductor device, and its manufacturing method
JP7357243B2 (en) Semiconductor device, mounting structure of semiconductor device, and manufacturing method of semiconductor device
KR101865873B1 (en) method for manufacturing semiconductor package substrate
JP2008177404A (en) Semiconductor device, semiconductor module, and manufacturing method thereof
JP2006237412A (en) Method for manufacturing semiconductor device and for electronic apparatus
JP2002009110A (en) Semiconductor device
JP2012079956A (en) Semiconductor device and method for manufacturing the same
TW530394B (en) Electrical device with metal plugs and method for making the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee