KR20110044408A - Phase-change random access memory device and fabrication method thereof - Google Patents

Phase-change random access memory device and fabrication method thereof Download PDF

Info

Publication number
KR20110044408A
KR20110044408A KR1020090101053A KR20090101053A KR20110044408A KR 20110044408 A KR20110044408 A KR 20110044408A KR 1020090101053 A KR1020090101053 A KR 1020090101053A KR 20090101053 A KR20090101053 A KR 20090101053A KR 20110044408 A KR20110044408 A KR 20110044408A
Authority
KR
South Korea
Prior art keywords
phase change
change material
nitride film
memory device
amorphous metal
Prior art date
Application number
KR1020090101053A
Other languages
Korean (ko)
Inventor
조병직
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090101053A priority Critical patent/KR20110044408A/en
Publication of KR20110044408A publication Critical patent/KR20110044408A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A phase-change memory device and manufacturing method thereof are provided to prevent an interlayer insulating material from being inserted into a phase-change material layer, thereby increasing the yield and operation speed of the phase-change memory device. CONSTITUTION: A lower structure including a switching device and a lower electrode contact is formed on a semiconductor substrate(101). A phase-change material pattern(103) contacts the lower electrode contact. An amorphous metal nitride layer spacer(105A) is formed on both side walls of the phase-change material pattern. An insulating film(107) is formed after a cleaning process. The insulating film is an SOD(Spin on Dielectric) film.

Description

상변화 메모리 소자 및 그 제조 방법{Phase-Change Random Access Memory Device and Fabrication Method Thereof}Phase-change random access memory device and fabrication method thereof

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a phase change memory device and a method for manufacturing the same.

상변화 메모리(Phase-Change Random Access Memory; PCRAM) 소자는 상변화 물질의 상태에 따라 정보를 저장하고 기록하는 비휘발성 메모리 소자이다. 즉, 상변화 물질을 줄 열(Joule Heat)에 의해 가열하여 셋(set) 및 리셋(reset) 상태를 구분하며, 상변화 물질을 가열한 후에는 다음 동작을 위해 신속하게 열을 외부로 방출하여야 한다.Phase-change random access memory (PCRAM) devices are nonvolatile memory devices that store and record information according to the state of a phase-change material. That is, the phase change material is heated by Joule heat to distinguish the set and reset states.After heating the phase change material, the heat must be released to the outside for the next operation. do.

상변화 메모리 소자에서, 상변화 물질의 급속한 냉각을 위해 일반적으로 질화막을 이용한다. 그런데, 상변화 물질의 손상을 방지하기 위해 질화막은 저온으로 증착할 수 밖에 없다. 저온 증착된 질화막은 다공성으로 형성되는 특성이 있어, 후속 공정으로 형성되는 산화막이 상변화 물질층으로 침투하는 현상이 발생할 수 있다.In phase change memory devices, nitride films are commonly used for rapid cooling of phase change materials. However, in order to prevent damage to the phase change material, the nitride film has to be deposited at a low temperature. The nitride film deposited at a low temperature has a property of being porous, so that a phenomenon in which an oxide film formed in a subsequent process penetrates into a phase change material layer may occur.

도 1 및 도 2는 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 단 면도이다.1 and 2 illustrate a general method of manufacturing a phase change memory device.

도 1에 도시한 것과 같이, 하부구조(스위칭 소자, 하부전극 콘택 등)가 형성된 반도체 기판(10) 상에 상변화 물질 패턴(12)을 형성하고, 전체 구조 상에 질화막(14)을 저온 증착한다. 여기에서, 상변화 물질 패턴(12)은 상변화 물질층 및 상부전극으로 이루어진다.As shown in FIG. 1, a phase change material pattern 12 is formed on a semiconductor substrate 10 on which a lower structure (switching element, lower electrode contact, etc.) is formed, and the nitride film 14 is deposited at low temperature on the entire structure. do. Here, the phase change material pattern 12 includes a phase change material layer and an upper electrode.

그리고, 도 2에 도시한 것과 같이 전체 구조 상에 산화막(16)을 형성한다.Then, the oxide film 16 is formed on the entire structure as shown in FIG.

질화막(14)을 저온에서 증착할 경우 스텝 커버리지 특성이 불량하여 오버행이 발생할 수 있으며, 이에 따라 상변화 물질 패턴(12) 사이에 산화막(16)이 완전히 채워지지 않고 보이드(A)가 발생할 수 있다. 이에 따라, 상변화 물질 패턴(12) 간의 절연 특성이 저하되어 소자가 오동작하는 문제가 있다.When the nitride layer 14 is deposited at a low temperature, overhang may occur due to poor step coverage characteristics, and thus voids A may occur without the oxide layer 16 being completely filled between the phase change material patterns 12. . As a result, there is a problem that the device is malfunctioned due to the deterioration of the insulating properties between the phase change material patterns 12.

또한, 저온 증착 질화막(14)은 다공성으로 형성되기 때문에 이를 통해 산화물이 상변화 물질층으로 침투할 수 있으며, 이에 따라 상변화 메모리 셀의 동작 오류가 발생할 수 있다.In addition, since the low-temperature deposition nitride film 14 is formed porous, the oxide may penetrate into the phase change material layer, and thus an operation error of the phase change memory cell may occur.

더욱이, 히팅에 의해 상변화 물질이 수축과 팽창을 반복함에 따라, 질화막(14)이 얇게 증착된 부위(B)에서 질화막(14) 깨짐 현상이 발생할 수 있다. 이러한 현상은 산화막(16) 내에 보이드(A)가 발생한 경우 팽창 및 수축에 의한 응력을 감쇄할 수 없어 더욱 심화되며, 이를 통해 다량의 산화물이 상변화 물질층으로 침투하게 되면, 동작 오류 문제는 더욱 심각해질 수 밖에 없다.In addition, as the phase change material is repeatedly contracted and expanded by heating, the nitride film 14 may be broken at the portion B where the nitride film 14 is thinly deposited. This phenomenon is further exacerbated when the voids A occur in the oxide layer 16, and thus the stress due to expansion and contraction cannot be attenuated. When a large amount of oxide penetrates into the phase change material layer, an operation error problem is further increased. It must be serious.

본 발명은 상변화 물질층의 열을 신속하게 방출하면서도 상변화 물질층을 안정적으로 캡핑할 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 그 기술적 과제가 있다.The present invention provides a phase change memory device capable of stably capping a phase change material layer while rapidly dissipating heat from the phase change material layer, and a technical problem thereof.

본 발명의 다른 기술적 과제는 상변화 물질 패턴 간의 절연 특성을 향상시키면서, 상변화 물질층으로 절연물이 유입되는 것을 방지할 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a phase change memory device capable of preventing an insulator from flowing into a phase change material layer while improving insulation characteristics between phase change material patterns, and a method of manufacturing the same.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자는 스위칭 소자 및 하부전극 콘택을 포함하는 하부구조가 형성된 반도체 기판; 상기 하부전극 콘택과 접촉되도록 형성되는 상변화 물질 패턴; 및 상기 상변화 물질 패턴의 양 측벽에 형성되는 비정질 금속 질화막 스페이서;를 포함한다.According to an aspect of the present invention, there is provided a phase change memory device including: a semiconductor substrate having a lower structure including a switching device and a lower electrode contact; A phase change material pattern formed to be in contact with the lower electrode contact; And an amorphous metal nitride film spacer formed on both sidewalls of the phase change material pattern.

한편, 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 하부구조가 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상에 상변화 물질 패턴을 형성하는 단계; 및 상기 상변화 물질 패턴의 양 측벽에 비정질 금속 질화막 스페이서를 형성하는 단계;를 포함한다.On the other hand, the phase change memory device manufacturing method according to an embodiment of the present invention comprises the steps of providing a semiconductor substrate having a lower structure; Forming a phase change material pattern on the semiconductor substrate; And forming an amorphous metal nitride film spacer on both sidewalls of the phase change material pattern.

본 발명에 의하면 비정질 금속 질화막에 의해 상변화 물질 패턴을 캡핑한다. 이에 따라, 상변화 물질의 냉각 특성을 개선함은 물론, 후속 공정으로 형성되는 층 간 절연물이 상변화 물질층으로 유입되는 것을 방지할 수 있다. 결국, 상변화 메모리 소자의 수율 및 동작 속도를 향상시킬 수 있는 이점을 얻을 수 있다.According to the present invention, the phase change material pattern is capped by an amorphous metal nitride film. Accordingly, it is possible to improve the cooling characteristics of the phase change material and to prevent the interlayer insulation formed in a subsequent process from flowing into the phase change material layer. As a result, an advantage of improving the yield and operation speed of the phase change memory device may be obtained.

아울러, 비정질 금속 질화막은 스텝 커버리지 특성이 우수하기 때문에, 층간 절연막을 보이드 없이 형성할 수 있다. 이러한 특성에 따라 상변화 물질 패턴 간의 절연 특성을 향상시킴은 물론, 상변화 물질의 수축/팽창에 의한 응력을 최소화할 수 있어 상변화 메모리 소자의 동작 신뢰성을 보장할 수 있다.In addition, since the amorphous metal nitride film has excellent step coverage characteristics, the interlayer insulating film can be formed without voids. According to these characteristics, it is possible to improve the insulation characteristics between the phase change material patterns and to minimize the stress caused by the shrinkage / expansion of the phase change material, thereby ensuring the operational reliability of the phase change memory device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3 내지 도 5는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.3 to 5 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

먼저, 도 3에 도시한 것과 같이, 스위칭 소자(미도시), 하부전극 콘택(미도시) 등과 같은 하부구조가 형성된 반도체 기판(101) 상에 상변화 물질 패턴(103)을 형성하고, 전체 구조 상에 비정질 금속 질화막(105)을 형성한다.First, as shown in FIG. 3, a phase change material pattern 103 is formed on a semiconductor substrate 101 on which a substructure such as a switching element (not shown), a lower electrode contact (not shown), etc. is formed, and the overall structure is formed. An amorphous metal nitride film 105 is formed on the substrate.

여기에서, 상변화 물질 패턴(103)은 상변화 물질층과 상부전극의 적층 구조일 수 있으며, 하부전극 콘택과 접촉되도록 형성함은 물론이다.Here, the phase change material pattern 103 may be a stacked structure of the phase change material layer and the upper electrode, and is formed to contact the lower electrode contact.

비정질 금속 질화막(105)은 화학기상증착(CVD) 방식으로 300~400℃의 온도에서 100~150Å의 두께로 형성할 수 있으며, 예를 들어 질화 알루미늄(AlN)을 이용하여 형성할 수 있다.The amorphous metal nitride film 105 may be formed to a thickness of 100 to 150 kPa at a temperature of 300 to 400 ° C. by chemical vapor deposition (CVD), and may be formed using, for example, aluminum nitride (AlN).

다음, 도 4에 도시한 것과 같이, 스페이서 식각 공정을 실시하여 상변화 물 질 패턴(103) 상부 및 반도체 기판(101) 상부의 비정질 금속 질화막(105)을 제거한다. 이에 따라, 상변화 물질 패턴(103)의 양 측벽에만 비정질 금속 질화막 스페이서(105A)가 형성되게 된다.Next, as illustrated in FIG. 4, a spacer etching process is performed to remove the amorphous metal nitride film 105 on the phase change material pattern 103 and the semiconductor substrate 101. Accordingly, the amorphous metal nitride film spacer 105A is formed only on both sidewalls of the phase change material pattern 103.

이어서, 세정 공정을 실시한 후, 도 5에 도시한 것과 같이 전체 구조 상에 절연막(107)을 형성한다. 절연막(107)은 예를 들어 SOD(Spin on Dielectric)막으로 형성할 수 있다. 절연막(107) 형성 후에는 300~400℃의 온도에서 어닐링을 수행하여 절연막(107)의 막질을 치밀화한다.Subsequently, after performing a washing process, the insulating film 107 is formed on the whole structure as shown in FIG. The insulating film 107 may be formed of, for example, a spin on dielectric (SOD) film. After the insulating film 107 is formed, the film quality of the insulating film 107 is densified by annealing at a temperature of 300 to 400 ° C.

이와 같이 형성된 상변화 메모리 소자는 스위칭 소자 및 하부전극 콘택을 포함하는 하부구조가 형성된 반도체 기판(101), 반도체 기판 상에 상기 하부전극 콘택과 접촉되도록 형성되는 상변화 물질 패턴(103) 및 상변화 물질 패턴의 양 측벽에 형성되는 비정질 금속 질화막 스페이서(105A)를 포함한다.The phase change memory device formed as described above includes a semiconductor substrate 101 having a lower structure including a switching element and a lower electrode contact, a phase change material pattern 103 formed on the semiconductor substrate to be in contact with the lower electrode contact, and a phase change. And an amorphous metal nitride film spacer 105A formed on both sidewalls of the material pattern.

저온 증착되는 비정질 금속 질화막(105)은 큰 밴드갭 에너지(6.2eV) 및 화학적 안정성, 높은 열 전도도(200Wm-1k-1)를 갖는다. 따라서, 열 전도도가 30Wm-1k-1인 질화막에 비해 상변화 물질층의 열을 더욱 효율적으로 방출할 수 있다.The amorphous metal nitride film 105 deposited at low temperature has a large band gap energy (6.2 eV), chemical stability, and high thermal conductivity (200 W m −1 k −1). Therefore, the heat of the phase change material layer can be more efficiently released than that of the nitride film having a thermal conductivity of 30 Wm-1k-1.

또한, 비정질 금속 질화막(105)은 스텝 커버리지 특성이 우수하기 때문에 후속 공정으로 형성되는 절연막(107)을 보이드 없이 형성할 수 있다. 뿐만 아니라, 박막 밀도가 질화막보다 월등히 우수하여, 절연막(107) 형성 후 어닐링 공정시 절연막 성분(예를 들어, 산화물)이 상변화 물질층으로 침투하는 것을 효율적으로 방지할 수 있다.In addition, since the amorphous metal nitride film 105 has excellent step coverage characteristics, the insulating film 107 formed in a subsequent process can be formed without voids. In addition, since the thin film density is much better than that of the nitride film, it is possible to effectively prevent the insulating film component (for example, oxide) from penetrating into the phase change material layer during the annealing process after the insulating film 107 is formed.

따라서, 상변화 물질층이 수축과 팽창을 반복함으로써 발생하는 응력을 최소 화할 수 있어, 동작이 반복되어도 상변화 물질 패턴(103)을 안정적으로 캡핑할 수 있으므로, 상변화 메모리 소자의 동작 특성을 향상시킬 수 있다.As a result, the phase change material layer can minimize the stress generated by repeating the contraction and expansion, thereby stably capping the phase change material pattern 103 even if the operation is repeated, thereby improving operation characteristics of the phase change memory device. You can.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1 및 도 2는 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도,1 and 2 are cross-sectional views illustrating a general method of manufacturing a phase change memory device;

도 3 내지 도 5는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.3 to 5 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

101 : 반도체 기판 103 : 상변화 물질 패턴101 semiconductor substrate 103 phase change material pattern

105 : 비정질 금속 질화막 105A : 비정질 금속 질화막 스페이서105: amorphous metal nitride film 105A: amorphous metal nitride film spacer

107 : 절연막107: insulating film

Claims (12)

스위칭 소자 및 하부전극 콘택을 포함하는 하부구조가 형성된 반도체 기판;A semiconductor substrate having a lower structure including a switching element and a lower electrode contact; 상기 하부전극 콘택과 접촉되도록 형성되는 상변화 물질 패턴; 및A phase change material pattern formed to be in contact with the lower electrode contact; And 상기 상변화 물질 패턴의 양 측벽에 형성되는 비정질 금속 질화막 스페이서;An amorphous metal nitride film spacer formed on both sidewalls of the phase change material pattern; 를 포함하는 상변화 메모리 소자.Phase change memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 비정질 금속 질화막 스페이서는, 질화 알루미늄막 스페이서인 것을 특징으로 상변화 메모리 소자.And the amorphous metal nitride film spacer is an aluminum nitride film spacer. 제 1 항에 있어서,The method of claim 1, 상기 상변화 물질 패턴은, 상변화 물질층 및 상부전극의 적층 구조인 것을 특징으로 하는 상변화 메모리 소자.The phase change material pattern is a phase change memory device, characterized in that the laminated structure of the phase change material layer and the upper electrode. 하부구조가 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a substructure formed thereon; 상기 반도체 기판 상에 상변화 물질 패턴을 형성하는 단계; 및Forming a phase change material pattern on the semiconductor substrate; And 상기 상변화 물질 패턴의 양 측벽에 비정질 금속 질화막 스페이서를 형성하는 단계;Forming amorphous metal nitride film spacers on both sidewalls of the phase change material pattern; 를 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 비정질 금속 질화막 스페이서는, 상기 상변화 물질 패턴이 형성된 전체 구조 상에 비정질 금속 질화막을 형성한 후 선택적으로 식각하여 형성하는 상변화 메모리 소자 제조 방법.And forming the amorphous metal nitride film spacer on the entire structure on which the phase change material pattern is formed, and then selectively etching the amorphous metal nitride film spacer. 제 5 항에 있어서,The method of claim 5, 상기 비정질 금속 질화막은, 화학기상증착 방식으로 형성하는 상변화 메모리 소자 제조 방법.The amorphous metal nitride film is formed by a chemical vapor deposition method. 제 6 항에 있어서,The method of claim 6, 상기 비정질 금속 질화막은, 300~400℃의 온도에서 100~150Å의 두께로 형성하는 상변화 메모리 소자 제조 방법. The amorphous metal nitride film is formed in a thickness of 100 ~ 150Å at a temperature of 300 ~ 400 ℃ phase change memory device manufacturing method. 제 4 항에 있어서,The method of claim 4, wherein 상기 비정질 금속 질화막 스페이서는, 질화 알루미늄막을 이용하여 형성하는 상변화 메모리 소자 제조 방법.The amorphous metal nitride film spacer is formed using an aluminum nitride film. 제 4 항에 있어서,The method of claim 4, wherein 상기 비정질 금속 질화막 스페이서가 형성된 전체 구조 상에 절연막을 형성 하는 단계; 및Forming an insulating film on the entire structure of the amorphous metal nitride film spacer; And 상기 절연막을 어닐링하는 단계;Annealing the insulating film; 를 더 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method further comprising. 제 9 항에 있어서,The method of claim 9, 상기 절연막은, SOD(Spin on Dielectric)막인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The insulating film is a SOD (Spin on Dielectric) film, characterized in that the manufacturing method of the phase change memory device. 제 10 항에 있어서,11. The method of claim 10, 상기 어닐링 공정은, 300~400℃의 온도에서 수행하는 상변화 메모리 소자 제조 방법.The annealing process is a phase change memory device manufacturing method performed at a temperature of 300 ~ 400 ℃. 제 4 항에 있어서,The method of claim 4, wherein 상기 상변화 물질 패턴은, 상변화 물질층 및 상부전극의 적층 구조로 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The phase change material pattern may be formed in a stacked structure of a phase change material layer and an upper electrode.
KR1020090101053A 2009-10-23 2009-10-23 Phase-change random access memory device and fabrication method thereof KR20110044408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101053A KR20110044408A (en) 2009-10-23 2009-10-23 Phase-change random access memory device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101053A KR20110044408A (en) 2009-10-23 2009-10-23 Phase-change random access memory device and fabrication method thereof

Publications (1)

Publication Number Publication Date
KR20110044408A true KR20110044408A (en) 2011-04-29

Family

ID=44049141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101053A KR20110044408A (en) 2009-10-23 2009-10-23 Phase-change random access memory device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR20110044408A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243884A1 (en) * 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243884A1 (en) * 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US10056546B2 (en) 2014-02-27 2018-08-21 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures

Similar Documents

Publication Publication Date Title
US10879462B2 (en) Devices including multi-portion liners
CN101079376B (en) Making method for semiconductor part
US20130015421A1 (en) Phase-change random access memory device and method of manufacturing the same
US7323357B2 (en) Method for manufacturing a resistively switching memory cell and memory device based thereon
CN108417617A (en) Silicon carbide trench MOSFET s and preparation method thereof
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
KR100945791B1 (en) Phase-Change Memory Device and Fabrication Method Thereof
KR100945790B1 (en) Phase-Change Memory Device and Fabrication Method Thereof
US10804463B2 (en) Phase-change material (PCM) radio frequency (RF) switches
US20240065120A1 (en) Phase change memory unit and preparation method therefor
CN112185890B (en) Semiconductor device preparation method and semiconductor device
KR20110044408A (en) Phase-change random access memory device and fabrication method thereof
KR20090090003A (en) Fabrication method of phase-change memory device
CN102142428B (en) Ruthenium/wolfram hafnium nitride (Ru/WHfN) blocking layer against copper diffusion applied to copper interconnection and preparation method thereof
US9306166B1 (en) Fabrication method of resistance variable memory apparatus
CN102403454A (en) Method for making phase change memory component
CN101996932B (en) Method for forming interconnection structure
US10862032B2 (en) Phase-change material (PCM) radio frequency (RF) switch
KR20090116344A (en) Method for fabricating phase-change memory device
KR20110045167A (en) Fabricating Method for Phase Change Random Access Memory
KR20100097298A (en) Manufacturing method of phase change random access memory device
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
KR101099097B1 (en) a Method of manufacturing Phase Change RAM
KR102163341B1 (en) Phase-change random access memory device and method for manufacturing thereof
KR20100097300A (en) Manufacturing method of phase change random access memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid