KR20100097300A - Manufacturing method of phase change random access memory device - Google Patents
Manufacturing method of phase change random access memory device Download PDFInfo
- Publication number
- KR20100097300A KR20100097300A KR1020090016176A KR20090016176A KR20100097300A KR 20100097300 A KR20100097300 A KR 20100097300A KR 1020090016176 A KR1020090016176 A KR 1020090016176A KR 20090016176 A KR20090016176 A KR 20090016176A KR 20100097300 A KR20100097300 A KR 20100097300A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- memory device
- layer
- oxide film
- electrode contact
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 51
- 239000012782 phase change material Substances 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000012071 phase Substances 0.000 description 24
- 239000012530 fluid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a method of manufacturing a phase change memory device.
정보 산업이 발달함에 따라 대용량의 정보 처리가 요구되어 왔다. 따라서 고용량의 정보를 저장할 수 있는 정보 저장 매체에 관한 수요는 지속적으로 증가되었다. 수요의 증가에 따라 정보 저장 속도가 빠르면서 소형의 정보 저장 매체에 관한 연구가 진행되고 있으며 결과적으로 다양한 종류의 정보 저장 장치가 개발되었다.As the information industry develops, a large amount of information processing has been required. Therefore, the demand for an information storage medium capable of storing a large amount of information has continuously increased. As the demand increases, the research on small information storage media is progressing rapidly. As a result, various types of information storage devices have been developed.
차세대 메모리 소자로 현재 연구가 진행중인 것으로 상변화 메모리 소자(Phase Change Random Access Memory Device: PRAM)를 들 수 있다. 상변화 메모리 소자는 주로 칼코게나이드(chalcogenide) 계열 등의 상변화 물질로 형성된 상변화층을 포함한다. 상변화 물질은 결정질 상태일 때와 비결정질 상태일 때, 명확히 다른 저항을 갖는다. 즉, 상변화 물질은 저항값으로 명확히 구분되는 두가지 상태를 지니며, 두가지 상태는 온도에 따라 가역적으로 변화될 수 있다. 현재, 상변화 물질로 많은 물질이 알려져 있으나, 그 중에서 대표적이며 가장 많이 사용되고 있 는 물질이 GST(Ge2Sb2Te5)이다.Current research is being conducted on next-generation memory devices, including Phase Change Random Access Memory Device (PRAM). The phase change memory device mainly includes a phase change layer formed of a phase change material such as a chalcogenide series. Phase change materials have distinctly different resistances when in the crystalline state and in the amorphous state. That is, the phase change material has two states that are clearly distinguished by resistance values, and the two states may be reversibly changed with temperature. Currently, many materials are known as phase change materials, but the representative and most used materials among them are GST (Ge 2 Sb 2 Te 5 ).
일반적으로, 상변화 메모리 소자는 하부 전극 및 상부 전극을 통하여 전류를 인가함으로써 상변화층과 하부 전극 콘택과의 접촉 영역에서의 주울 열을 발생시켜 상변화층의 결정질 및 비결정질의 가역적인 변화를 일으킴으로써 정보를 기록하게 된다. 특히 상변화가 집중적으로 발생하는 영역을 프로그램 영역(Program Volume; 이하, PV영역)이라 한다.In general, the phase change memory device generates Joule heat in the contact region between the phase change layer and the lower electrode contact by applying a current through the lower electrode and the upper electrode, thereby causing a crystalline and amorphous reversible change of the phase change layer. Information is recorded. In particular, an area in which phase change occurs intensively is called a program area (hereinafter, referred to as a PV area).
도 1은 일반적인 상변화 메모리 소자의 단면도이다.1 is a cross-sectional view of a general phase change memory device.
도 1을 참조하면, 하부 전극 콘택(미도시)을 포함하는 하부 구조(10)를 제 1 챔버 내에서 형성한다. 이후, 후속 공정 즉, 상변화 물질층 증착 공정을 위하여 챔버 간 이동을 실행한다. 이때, 챔버 간 이동중에 공기와의 접촉으로 인해 상기 하부 구조(10) 상에 산화막(30)이 형성될 수 있다. 이렇게 형성된 산화막(30) 상에 상변화 물질층이 증착될 경우, 상변화 메모리 소자의 내구성 불량을 발생시키는 원인이 된다. 이러한 내구성 불량은 PV 영역과 하부 전극 콘택과의 접촉 계면의 부착(adhesion) 불량 현상 중의 하나로서 상변화 패턴층(35)과 하부 전극 콘택과의 계면에서 약, 수백 MΩ의 비저항 증가을 야기시켜 열손실을 유발 시킨다. Referring to FIG. 1, a
따라서, 본 발명의 목적은 상변화 물질층과 하부 전극 콘택과의 접촉 특성을 향상시킬 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a phase change memory device capable of improving the contact characteristics of a phase change material layer and a lower electrode contact.
또한, 본 발명의 다른 목적은 상변화 물질층의 열손실 및 상변화 물질층의 프로그램 영역의 상태 변화를 줄일 수 있는 상변화 메모리 소자의 제조방법을 제공하는 것이다. Another object of the present invention is to provide a method of manufacturing a phase change memory device capable of reducing heat loss of a phase change material layer and a change in state of a program region of the phase change material layer.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 소자의 제조방법은 제 1 챔버 내에서 하부 전극 콘택을 포함하는 하부 구조를 형성한 반도체 기판을 제 2 챔버로 이동하는 단계, 상기 반도체 기판을 상기 제 2 챔버로 이동함에 따라 형성된 산화막을 제거하는 단계, 및 상기 하부 전극 콘택을 노출시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a phase change memory device, including: moving a semiconductor substrate having a lower structure including a lower electrode contact in a first chamber to a second chamber; Removing the oxide film formed as it moves to the two chambers, and exposing the lower electrode contacts.
본 발명에 의하면, 챔버간 이동중에 형성되는 산화막을 제거함으로써 상변화 패턴층과 하부 전극 콘택과의 접촉 계면의 부착성을 향상시켜 상변화 메모리 소자의 열화를 방지 할 수 있다.According to the present invention, the adhesion of the contact interface between the phase change pattern layer and the lower electrode contact can be improved by removing the oxide film formed during the inter-chamber movement, thereby preventing deterioration of the phase change memory device.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 일 실시예를 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2 내지 도 6은 본 발명의 일 실시예에 따라 형성된 상변화 메모리 소자의 각 공정별 단면도이다. 2 to 6 are cross-sectional views of processes of a phase change memory device formed in accordance with an embodiment of the present invention.
먼저, 도 2에 도시된 것과같이, 반도체 기판(100) 상에 불순물 영역(100a)을 형성한다. 상기 불순물 영역(100a)이 형성된 반도체 기판(100) 상부에 제 1 층간 절연층(110)을 형성한 다음, 제 1 층간 절연층(110) 내에 불순물 영역(100a)과 콘택되도록 스위칭 소자(120)를 형성한다. 본 발명의 실시예에서는 스위칭 소자(120)로서 PN 다이오드를 사용하였다.First, as shown in FIG. 2, the
상기 스위칭 소자(120) 상부에 오믹 콘택층(130)을 형성할 수 있고, 본 발명에서는 오믹 콘택층(130) 물질로 코발트실리사이드(CoSi2)를 사용하였다.An
다음으로, 전체구조 상부에 제 2 층간 절연층(140)을 형성한 후, 상기 제 2 층간 절연층(140)을 부분적으로 식각하여, 오믹 콘택층(130)을 선택적으로 노출시키는 콘택홀(141)을 형성한다.Next, after the second
상기 층간 절연층(110,140)은 예를들어, TEOS(Tetra Ethly Ortho Silicate), USG(Undoped Silcate Glass) 또는 HDP-CVD(High Density Plasma-CVD) 등을 이용한 산화물이거나, 혹은 산화물과 질화물의 복합층일 수 있다.The
그리고 나서, 도 3에 도시된 바와같이, 전체구조 상부에 도전성 물질인 티타늄(Ti), 질화티타늄(TiN) 또는 질화알루미늄티타늄(TiAlN) 등을 증착하여 하부 전극 콘택층(150)을 형성한다. 상기 하부 전극 콘택층(150)은 하부 전극 콘택홀(141)의 하부면과 측벽 및 제 2 층간 절연막(140) 상부에 증착된다.3, the lower
그리고 나서, SOD(Spin-On Dielectric)와 같은 유동성 절연막(160)을 이용하여 상기 하부 전극 콘택층(150)이 형성된 하부 전극 콘택홀(141) 내부를 충진시킨다. Then, the inside of the lower
부연하자면, 상기 하부 전극 콘택층(150)이 측벽에 형성된 하부 전극 콘택홀(141) 내부를 종래의 일반적인 절연물(예컨대, 실리콘산화막)로 충진하게 되면 하부 전극 콘택홀(141) 내부가 절연물로 완전히 충진되지 못하고, 중간에 보이드(Void)가 형성된다. 그러므로 보이드(Void) 없이 하부 전극 콘택홀(141)를 충진시키기 위해서는 매립 특성이 우수하며 액상인 SOD(Spin-On Dielectric)와 같은 유동성 절연막(160)을 이용하여 하부 전극 콘택홀(141) 내부를 충진시킴이 바람직하다. In other words, when the lower
상기 유동성 절연막(160)은 액상이기 때문에 스핀코팅에 의해 하부 전극 콘택홀(141) 내부를 충진하고, 후속으로 어닐링 공정을 통하여 교차결합(Cross-linking) 및 SOD 절연막(160)의 치밀화를 수행할 수 있다.Since the
이때, 상기 SOD 절연막과 같은 유동성 절연막(160) 이외에도, 매립 특성이 우수한 HDP(High Density Plasma) 절연막, O3 USG(Undoped Silcate Glass), TEOS(Tetra Ethyl Ortho Silicate), HLD(High temp, low pressure dielectric)등을 사용할 수도 있다.At this time, in addition to the
그리고 나서, 상기 제 2 층간 절연막(140) 상의 하부 전극 콘택층(150)과 유동성 절연막(160)을 평탄화하여, 상기 콘택홀(141) 내에 하부 전극 콘택층(150) 및 유동성 절연막(160)을 매립시킨다. 이때, 상기 평탄화 방법으로는 이등방성 식각 및 CMP(Chemical Mechanical Polishing)가 이용될 수 있다.Thereafter, the lower
이후, 도 4에 도시된 바와같이, 상변화 물질층 형성을 위해 상기 전체 구조가 형성된 반도체 기판(100)을 제 2 챔버 내로 이동한다. 이때, 제 1 챔버에서 제 2 챔버로 이동 대기중에 공기와의 접촉으로 인해 전체 구조 상부에 20Å~25Å의 산화막(170)이 형성된다. 상기 형성된 산화막(170)은 후속 증착되는 상변화 물질층의 발열과정상의 문제점을 열화 시킬 수 있다. 따라서, 본 발명에서는 상변화 물질층 증착전에 형성된 산화막을 RF 식각 공정(190)을 통해 제거한다. Thereafter, as shown in FIG. 4, the
이때, RF 식각(190)을 하기 전 전체 구조 상에 약 20Å~25Å 범위 내의 두께로 잔존하는 산화막(170)은 RF 식각(190)으로 제거하기에는 너무 얇은 두께를 갖기 때문에 RF 식각(190) 공정으로 제거할 수 있는 최소한의 두께인 45Å의 두께가 형성되도록 잔존하는 산화막 상에 추가 산화막(180)을 20~25Å 정도 형성하도록 한다. 그리고 나서, 제 2 챔버 내에 아르곤(Ar) 가스를 주입하여 400W 전력의 플라즈마 파워로 30초간 상기 RF 식각(190) 공정을 진행한다. At this time, the
이후, 도 5에 도시된 바와같이, 산화막이 제거된 전체 구조 상부에 상변화 물질층(200), 상부전극층(210) 및 하드 마스크막 예컨데, 실리콘 질산화막(SiON)(220)을 순차적으로 증착하고 실리콘질산화막(220) 상부에 감광막 패턴(도시하지 않음)을 형성한 후, 식각 공정 과정을 거쳐 상변화 패턴층(225)을 형성한다.Subsequently, as shown in FIG. 5, the phase
그리고 나서, 도 6에 도시된 바와같이, 캡핑막 증착 공정을 진행한다. 상기 캡핑막 공정은 상기 후속 공정인 절연막 증착시에 상변화 패턴층(225)이 산화되는 것을 방지 하기 위한 공정으로 200℃의 저온에서 상기 전체구조 상부에 실리콘질산화막(SiON)(230), 산화알루미늄막(Al2O3)(230a), 실리콘 질산화막(SiON)(230b)을 순차적으로 증착한다.Then, as shown in FIG. 6, a capping film deposition process is performed. The capping film process is a process for preventing the phase
따라서, 본 발명은 제 1 챔버에서 제 2 챔버로 이동시에 상변화 패턴층과 하부 전극 콘택과의 접촉계면에 생성되는 산화막을 제거함으로써 하부 전극 콘택과 상변화 패턴층과의 접촉 능력을 향상시킴으로써 후속 공정에 따른 상변화 물질층의 데미지를 최소화 할 수 있다. Accordingly, the present invention is improved by removing the oxide film formed on the contact interface between the phase change pattern layer and the lower electrode contact when moving from the first chamber to the second chamber, thereby improving the ability to contact the lower electrode contact with the phase change pattern layer. The damage of the phase change material layer according to the process can be minimized.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .
도 1은 일반적인 상변화 메모리 소자의 단면도, 및1 is a cross-sectional view of a general phase change memory device, and
도 2 내지 도 6는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 각 공정별 단면도이다. 2 to 6 are cross-sectional views of each process of the phase change memory device according to the exemplary embodiment of the present invention.
〈주요 도면부호의 상세한 설명〉<Detailed description of the main reference numerals>
170,180 : 산화막 225 : 상변화 패턴층170,180: oxide film 225: phase change pattern layer
230.230a,230b : 캡핑막230.230a, 230b: capping film
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090016176A KR20100097300A (en) | 2009-02-26 | 2009-02-26 | Manufacturing method of phase change random access memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090016176A KR20100097300A (en) | 2009-02-26 | 2009-02-26 | Manufacturing method of phase change random access memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100097300A true KR20100097300A (en) | 2010-09-03 |
Family
ID=43004537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090016176A KR20100097300A (en) | 2009-02-26 | 2009-02-26 | Manufacturing method of phase change random access memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100097300A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592796B2 (en) | 2011-06-21 | 2013-11-26 | Hynix Semiconductor Inc. | Phase-change random access memory device and method of manufacturing the same |
-
2009
- 2009-02-26 KR KR1020090016176A patent/KR20100097300A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592796B2 (en) | 2011-06-21 | 2013-11-26 | Hynix Semiconductor Inc. | Phase-change random access memory device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668846B1 (en) | Method of manufacturing phase change RAM device | |
US8305800B2 (en) | Method for fabricating a phase-change memory cell | |
JP2007288201A (en) | Memory cell having sidewall spacer of improved homogeneity | |
CN102005466A (en) | Phase change memory structure with low-k medium heat insulating material and preparation method | |
US9209387B2 (en) | Phase change memory and fabrication method | |
US20080173860A1 (en) | Phase change memory device and method of fabricating the same | |
US20100181549A1 (en) | Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers | |
US7928423B2 (en) | Phase change memory device having an inversely tapered bottom electrode | |
KR20090088523A (en) | Phase-change memory device and fabrication method thereof | |
US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
KR101069655B1 (en) | Manufacturing Method of Phase Change Random Access Memory Device | |
KR100807224B1 (en) | Method of manufacturing a phase-change memory device | |
KR101077158B1 (en) | a Method of manufacturing Phase Change RAM | |
KR20100097300A (en) | Manufacturing method of phase change random access memory device | |
CN106298481A (en) | Phase transition storage and forming method thereof | |
US9525130B2 (en) | Phase change memory and method of fabricating same | |
KR101490053B1 (en) | PRAM cell and method for manufacturing the same | |
US10692933B2 (en) | Variable resistance memory device | |
CN102412367B (en) | Fabrication method of bottom electrode of phase change memory (PCM) | |
KR101099097B1 (en) | a Method of manufacturing Phase Change RAM | |
KR20100075273A (en) | Gst for forming and pcram of maufacturing using thereof | |
KR101046228B1 (en) | Phase change memory device and manufacturing method thereof | |
US20230189672A1 (en) | Pcm cell with nanoheater surrounded with airgaps | |
KR20060122266A (en) | Phase change ram device and method of manufacturing the same | |
KR20070079647A (en) | Method of manufacturing a phase-changeable memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |