KR20110037805A - Method for forming window bga substrate - Google Patents

Method for forming window bga substrate Download PDF

Info

Publication number
KR20110037805A
KR20110037805A KR1020090111982A KR20090111982A KR20110037805A KR 20110037805 A KR20110037805 A KR 20110037805A KR 1020090111982 A KR1020090111982 A KR 1020090111982A KR 20090111982 A KR20090111982 A KR 20090111982A KR 20110037805 A KR20110037805 A KR 20110037805A
Authority
KR
South Korea
Prior art keywords
substrate
electrical contacts
grid array
ball grid
window
Prior art date
Application number
KR1020090111982A
Other languages
Korean (ko)
Other versions
KR101071306B1 (en
Inventor
리-셩 옌
탕-아이 우
후이-메이 황
Original Assignee
유니마이크론 테크놀로지 코퍼레이션
어드벤스 머티리얼스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니마이크론 테크놀로지 코퍼레이션, 어드벤스 머티리얼스 코포레이션 filed Critical 유니마이크론 테크놀로지 코퍼레이션
Publication of KR20110037805A publication Critical patent/KR20110037805A/en
Application granted granted Critical
Publication of KR101071306B1 publication Critical patent/KR101071306B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: A method for forming a window BGA substrate is provided to a process time and material costs by using a complex member using two pair of single members. CONSTITUTION: In a method for forming a window BGA substrate, a complex member(201) including a first member(210) and second member(201). A fixed hole(204) is formed on a composite substrate. A copper pattern is formed a second side of a first and second member. A copper pattern is partly exposed outside to form an electrical contact. The electrical contact of the first and second member is covered. The complex member is separated to obtain the first and second member respectively.

Description

윈도우 볼 그리드 어레이 기판을 형성하는 방법{Method for forming window BGA substrate}Method for forming window BGA substrate

본 발명은 윈도우 볼 그리드 어레이(window BGA) 기판을 형성하는 방법에 관한 것으로서, 보다 상세하게는 공정 시간 및 재료 원가를 절약할 수 있는 장점을 갖는, 복합 기재를 사용해서 윈도우 볼 그리드 어레이 기판을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a window ball grid array (window BGA) substrate, and more particularly to forming a window ball grid array substrate using a composite substrate, which has the advantage of saving process time and material costs. It is about how to.

전자제품의 경량화, 박형화, 소형화 요구에 따라, 기술의 발전 또한 모듈화, 고집적화를 통해 부품의 체적을 줄이는 방향으로 나아가고 있다. 기술의 발전 상에서, 칩 본딩 기술은 과거의 와이어 본딩(wire bonding) 기술로부터 현재의 플립칩(flip-chip) 본딩 기술 또는 윈도우 볼 그리드 어레이(window BGA) 기술로 발전하였다.In response to the demand for lighter, thinner and smaller electronic products, advances in technology are also moving toward reducing the volume of components through modularization and high integration. In the development of the technology, chip bonding technology has evolved from the past wire bonding technology to the present flip-chip bonding technology or the window ball grid array technology.

도 1a 내지 도 1d는 선행기술에 따른 윈도우 볼 그리드 어레이 기판을 형성하는 방법을 예시한다. 도 1a에 도시된 바와 같이, 먼저 기재(101) 상에 고정홀(102)을 통공하여 형성하여, 후속 단계에서 기준/정렬에 사용한다. 기재(101)의 제1 면(111) 및 제2 면(112)은 모두 구리 박막으로 피복되어 있어, 추 후에 회로 패턴을 형성하는 데에 기초가 된다. 다음으로, 도 1b에 도시된 바와 같이, 예를 들어 건식 리소그래피 및 식각 등과 같은 알려진 방식을 사용해서 기재(101)의 제1 면(111)을 패터닝하여, 필요한 회로 패턴(111')을 형성한다. 동시에, 제2 면(112) 상의 구리 박막은 완전히 식각된다.1A-1D illustrate a method of forming a window ball grid array substrate according to the prior art. As shown in FIG. 1A, first, a fixing hole 102 is formed through the base 101 to be used for reference / alignment in a subsequent step. Both the first surface 111 and the second surface 112 of the base material 101 are covered with a thin copper film, which serves as a basis for forming a circuit pattern later. Next, as shown in FIG. 1B, the first surface 111 of the substrate 101 is patterned using a known method such as dry lithography and etching, for example, to form the necessary circuit pattern 111 ′. . At the same time, the copper thin film on the second face 112 is completely etched.

이어서, 도 1c에 도시된 바와 같이, 솔더마스크 인쇄 단계를 실행하여, 녹색 도료(120)로 부분적으로 기재(101) 및 회로 패턴(111')을 피복하고, 부분적으로 회로 패턴(111')을 노출시켜, 복수개의 전기적 접점(111')을 형성하여, 추후에 골드핑거 또는 솔더볼 패드에 사용한다. 계속해서, 도 1d에 도시된 바와 같이, 보호층(130)을 사용해서 기재(101)의 전기적 접점(111')을 각각 피복한다. 그 후에, 기존의 방법을 사용해서 기재(101) 상에 필요한 개구부(160)를 형성할 수 있다. 예를 들어 습식피복법 또는 통공법 등을 사용해서 필요한 개구부(160)를 형성할 수 있다. 마지막으로 절단성형하여, 필요한 윈도우 볼 그리드 어레이 기판(100)을 획득한다.Subsequently, as shown in FIG. 1C, a solder mask printing step is performed to partially cover the substrate 101 and the circuit pattern 111 ′ with the green paint 120 and partially cover the circuit pattern 111 ′. Exposed to form a plurality of electrical contacts (111 '), and later used for gold finger or solder ball pads. Subsequently, as shown in FIG. 1D, the protective layer 130 is used to cover the electrical contacts 111 ′ of the substrate 101, respectively. Thereafter, the necessary opening 160 can be formed on the substrate 101 using existing methods. For example, the necessary opening 160 can be formed using a wet coating method or a through-hole method. Finally, cutting is performed to obtain the required window ball grid array substrate 100.

그러나, 상기에 설명한 방법은 여러 가지 단점이 있다. 첫째, 각각의 단일과정이 모두 완료된 후에야, 하나의 기재 완제품을 획득할 수 있어, 시간뿐만 아니라 인력이 소모된다. 둘째, 단일 기재의 양면에 모두 구리 박막이 피복되어 있지만, 그 중 한 면 상의 구리 박막을 완전히 식각해야 하므로, 원재료의 가격이 비쌀 때, 원료가 낭비될 뿐만 아니라 기재 및 식각액의 원가만 증가시킨다. 셋째, 식각 배출액 중에 환경을 오염시키는 중금속 구리이온이 대량으로 함유되어 있다. 구리이온 배출액을 처리하는 것 또한 원가상의 추가적인 부담이 된다. 따라서 여전히 이러한 문제를 철저하게 해결할 수 있는 새로운 제조방법이 긴급히 요구되고 있다.However, the method described above has several disadvantages. First, after each single process is completed, one base finished product can be obtained, which consumes time as well as manpower. Second, although both surfaces of a single substrate are coated with a thin copper film, the copper thin film on one side must be completely etched, and when the price of the raw material is high, raw materials are not only wasted, but only the cost of the substrate and the etchant is increased. Third, the etching discharge contains a large amount of heavy metal copper ions that pollute the environment. Treatment of copper ion emissions also adds to the cost burden. Therefore, there is an urgent need for a new manufacturing method that can thoroughly solve these problems.

상기 문제들을 철저하게 해결할 수 있는 새로운 윈도우 볼 그리드 어레이 기판을 형성하는 방법을 제공하는 것이다.It is to provide a method for forming a new window ball grid array substrate that can thoroughly solve the above problems.

본 발명은 윈도우 볼 그리드 어레이(window BGA) 기판을 형성하는 방법을 제공한다. 먼저, 복합 기재를 제공한다. 이 복합 기재는 제1 기재 및 제2 기재를 포함한다. 제1 기재 및 제2 기재는 또한 제1 면 및 제2 면을 각각 포함한다. 여기서, 제1 면 및 제2 면 중 한 면에만 구리가 있다. 다음으로, 복합 기재 상에 복수개의 판 고정홀을 형성한다. 이 후, 식각공정을 실행하여, 제1 기재의 제2 면 및 제2 기재의 제2 면 상의 구리를 패터닝하여, 제1 기재의 구리 패턴 및 제2 기재의 구리 패턴을 형성한다. 계속해서, 솔더마스크층으로 제1 기재의 구리 패턴 및 제2 기재의 구리 패턴을 피복하고, 동시에 부분적으로 구리 패턴을 노출시켜 복수개의 전기적 접점을 형성한다. 그 후에, 보호층으로 제1 기재의 전기적 접점 및 제2 기재의 전기적 접점을 피복한다. 그리고 나서, 복합 기재를 분리하여, 제1 기재 및 제2 기재를 각각 획득한다. 그 다음에, 각각의 제1 기재 및 제2 기재 상에 복수개의 판재 고정홀을 형성한다. 다시, 각각의 제1 기재의 제1 면 및 제2 기재의 제1 면 상에 얼라인마크를 형성하여, 이로써 윈도우 볼 그리드 어레이 기판을 획득한다.The present invention provides a method of forming a window BGA substrate. First, a composite substrate is provided. This composite substrate includes a first substrate and a second substrate. The first substrate and the second substrate also include a first side and a second side, respectively. Here, only one of the first and second faces is copper. Next, a plurality of plate fixing holes is formed on the composite substrate. Thereafter, an etching process is performed to pattern copper on the second surface of the first substrate and the second surface of the second substrate to form the copper pattern of the first substrate and the copper pattern of the second substrate. Subsequently, the copper pattern of the first substrate and the copper pattern of the second substrate are coated with the solder mask layer, and at the same time, the copper pattern is partially exposed to form a plurality of electrical contacts. Thereafter, the protective layer covers the electrical contacts of the first substrate and the electrical contacts of the second substrate. Then, the composite substrate is separated to obtain a first substrate and a second substrate, respectively. Then, a plurality of plate fixing holes are formed on each of the first base material and the second base material. Again, alignment marks are formed on the first side of each first substrate and the first side of the second substrate, thereby obtaining a window ball grid array substrate.

본 발명은 또한 윈도우 볼 그리드 어레이 기판을 제공한다. 본 발명에 따른 윈도우 볼 그리드 어레이 기판은 기재, 개구부, 복수개의 전기적 접점 및 솔더마스크층을 포함한다. 기재는 제1 면 및 제2 면을 포함한다. 개구부는 제1 면 및 제2 면을 연결한다. 복수개의 전기적 접점은 제2 면 상에 위치하고 개구부를 둘러싼다. 솔더마스크층은 기재를 피복하고, 복수개의 전기적 접점을 노출시킨다. 본 발명에 따른 윈도우 볼 그리드 어레이 기판의 특징은 제1 면 상에 위치하고 실질적으로 비금속성 재료로 조성될 수 있는 얼라인마크에 있다.The present invention also provides a window ball grid array substrate. The window ball grid array substrate according to the present invention includes a substrate, an opening, a plurality of electrical contacts and a solder mask layer. The substrate includes a first side and a second side. The opening connects the first side and the second side. The plurality of electrical contacts are located on the second side and surround the opening. The solder mask layer covers the substrate and exposes a plurality of electrical contacts. A feature of the window ball grid array substrate according to the invention lies in the alignment mark which is located on the first side and which can be composed of a substantially nonmetallic material.

본 발명에 따른 방법의 장점 중 하나는, 두 벌의 단일 기재를 포함하는 복합 기재를 사용해서 한 차례의 공정이 완료된 후 동시에 두 장의 기재 완제품을 획득할 수 있어, 제조 시간 및 인력 원가를 절약할 수 있다는 것에 있다. 이 외에도, 단일 기재의 양면 중 한 면에만 구리가 있으면 되므로, 원재료의 가격이 비쌀 때, 원료 기재의 원가를 현저히 줄일 수 있다. 이는 실제로 일거양득의 기술해결 방안인 것이다. 더욱이, 본 발명에 따른 방법으로 제조된 윈도우 볼 그리드 어레이 기판에 의하면, 기재 완제품 중 한 면 상에 위치한 얼라인마크는 구리 금속을 포함할 필요가 없고, 실질적으로 비금속성 재료로 조성된다.One of the advantages of the method according to the invention is that a composite substrate comprising two sets of single substrates can be used to obtain two finished products at the same time after one process is completed, saving manufacturing time and manpower costs. It is in that it can. In addition, since copper only needs to be provided on one side of both surfaces of a single substrate, when the raw material is expensive, the cost of the raw material substrate can be significantly reduced. This is in fact a technical solution to profit. Moreover, according to the window ball grid array substrate manufactured by the method according to the present invention, the alignment mark located on one side of the finished substrate does not need to include copper metal and is composed of a substantially nonmetallic material.

본 발명은 먼저 윈도우 볼 그리드 어레이(window BGA) 기판을 형성하는 방법을 제공한다. 도 2a 내지 도 2i는 본 발명에 따른 윈도우 볼 그리드 어레이 기판을 형성하는 방법의 바람직한 일 실시예를 예시한다. 우선, 도 2a에 도시된 바와 같이, 복합 기재(201)를 제공한다. 복합 기재(201)의 특징은 제1 기재(210) 및 제2 기재(220)를 포함하는 것이다. 제1 기재(210)는 제1 면(211) 및 제2 면(212)을 포함하고, 제2 기재(220)는 제1 면(221) 및 제2 면(222)을 각각 포함한다. 제1 기재(210) 및 제2 기재(220)는 한 면만 구리 박막으로 피복되어 있으면 된다. 예를 들어, 제1 기재(210)의 제2 면(212) 및 제2 기재(220)의 제2 면(222)이 구리 박막으로 피복되어 있다. 이 때, 제1 기재(210)의 제1 면(211) 및 제2 기재(220)의 제1 면(221)은 직접 접촉한다. 예를 들어, 제1 기재(210)의 제1 면(211) 및/또는 제2 기재(220)의 제1 면(221) 중 적어도 한 면의 가장자리(203) 상에 접착제(202)가 포함되어, 제1 기재(210) 및 제2 기재(220)를 고정하고, 동시에 제1 기재(210)의 제1 면(211) 및 제2 기재(220)의 제1 면(221)을 직접 접촉시킨다.The present invention first provides a method of forming a window ball grid array (window BGA) substrate. 2A-2I illustrate one preferred embodiment of a method of forming a window ball grid array substrate in accordance with the present invention. First, as shown in FIG. 2A, a composite substrate 201 is provided. A feature of the composite substrate 201 is that it includes a first substrate 210 and a second substrate 220. The first substrate 210 includes a first surface 211 and a second surface 212, and the second substrate 220 includes a first surface 221 and a second surface 222, respectively. Only one surface of the first base material 210 and the second base material 220 need to be covered with a copper thin film. For example, the second surface 212 of the first substrate 210 and the second surface 222 of the second substrate 220 are covered with a copper thin film. At this time, the first surface 211 of the first substrate 210 and the first surface 221 of the second substrate 220 are in direct contact. For example, an adhesive 202 is included on the edge 203 of at least one of the first face 211 of the first substrate 210 and / or the first face 221 of the second substrate 220. To fix the first substrate 210 and the second substrate 220, and to directly contact the first surface 211 of the first substrate 210 and the first surface 221 of the second substrate 220 at the same time. Let's do it.

다음으로, 도 2b에 도시된 바와 같이, 복합 기재(201) 상에 복수개의 판 고정홀(204)을 형성한다. 예를 들어 관통홀 통공 등과 같은 알려진 방식을 사용해서 복합 기재(201)의 네 가장자리(203) 상에 복수개의 판 고정홀(204)을 형성하여, 후속 단계에서 기준/정렬의 기초로 이용할 수 있다.Next, as shown in FIG. 2B, a plurality of plate fixing holes 204 are formed on the composite substrate 201. For example, a plurality of plate fixing holes 204 may be formed on the four edges 203 of the composite substrate 201 using known methods such as through hole throughholes, and may be used as a basis for reference / alignment in subsequent steps. .

이 후, 도 2c에 도시된 바와 같이, 식각공정을 실행한다. 예를 들어, 이 식각공정은 제1 기재(210)의 제2 면(212) 및 제2 기재(220)의 제2 면(222) 상의 구리를 패터닝하여, 제1 기재(210)의 구리 패턴(212') 및 제2 기재(220)의 구리 패턴(222')을 형성할 수 있다. 예를 들어 건식 리소그래피 및 식각 등과 같은 알려진 방식을 사용해서 제1 기재(210)의 제2 면(212) 상 및 제2 기재(220)의 제2 면(222) 상에, 소정의 회로 패턴을 형성할 수 있다. 본 발명에 따른 방법의 장점 중 하나는, 제1 기재(210) 및 제2 기재(220)의 한 면만 구리 박막으로 피복되어 있기 때문에, 기존의 방법과 같이 다른 한 면의 구리 박막을 제거할 필요가 없고, 제1 기재(210) 및 제2 기재(220)의 단일면 만을 각각 패터닝하면 된다는 것이다. 이와 같이, 식각공정을 실행하는 시간을 절약할 수 있을 뿐 아니라, 식각 용액의 수명을 연장시킬 수 있고, 본 발명에 따른 윈도우 볼 그리드 어레이 기판 생산/제조 원가를 대대적으로 줄일 수 있다.Thereafter, as illustrated in FIG. 2C, an etching process is performed. For example, this etching process patterns the copper on the second side 212 of the first base 210 and the second side 222 of the second base 220 to form a copper pattern of the first base 210. The copper pattern 222 ′ of the second substrate 212 ′ and the second substrate 220 may be formed. For example, a predetermined circuit pattern may be formed on the second side 212 of the first substrate 210 and the second side 222 of the second substrate 220 using known methods such as dry lithography and etching. Can be formed. One of the advantages of the method according to the invention is that since only one side of the first substrate 210 and the second substrate 220 is covered with a copper thin film, it is necessary to remove the copper thin film on the other side as in the conventional method. And only one surface of each of the first substrate 210 and the second substrate 220 may be patterned. In this way, not only can save time for performing the etching process, but also can extend the life of the etching solution, and can greatly reduce the production / manufacturing cost of the window ball grid array substrate according to the present invention.

계속해서, 도 2d에 도시된 바와 같이, 솔더마스크층(230)으로 제1 기재(210)의 구리 패턴(212') 및 제2 기재(220)의 구리 패턴(222')을 피복하고, 동시에 부분적으로 구리 패턴(212')/(222')을 노출시켜 복수개의 전기적 접점(212'')/(222'')을 형성한다. 이러한 솔더마스크층(230)은 예를 들어 녹색 도료 등과 같은 알려진 재료를 사용해서 소정의 회로 패턴에 따라, 제1 기재(210)의 구리 패턴(212') 및 제2 기재(220)의 구리 패턴(222')을 피복할 수 있고, 이로써 노출된 복수개의 전기적 접점(212'')/(222'')을 획득할 수 있다. 복수개의 전기적 접점(212'')/(222'')은 예를 들어 골드핑거(231) 및 솔더볼 패드(232) 등을 포함할 수 있다. 본 발명의 바람직한 일 실시예에 의하면, 골드핑거(231)는 고리모양을 이루며 배열될 수 있다.Subsequently, as shown in FIG. 2D, the solder mask layer 230 covers the copper pattern 212 ′ of the first substrate 210 and the copper pattern 222 ′ of the second substrate 220, and simultaneously The copper patterns 212 ′ / 222 ′ are partially exposed to form a plurality of electrical contacts 212 ″ / 222 ″. The solder mask layer 230 may be formed of a copper pattern 212 ′ of the first substrate 210 and a copper pattern of the second substrate 220 according to a predetermined circuit pattern using a known material such as, for example, a green paint. 222 ′, thereby obtaining a plurality of exposed electrical contacts 212 ″ / 222 ″. The plurality of electrical contacts 212 ″ / 222 ″ may include, for example, a gold finger 231 and a solder ball pad 232. According to a preferred embodiment of the present invention, the gold finger 231 may be arranged in a ring shape.

그 후에, 도 2e에 도시된 바와 같이, 보호층(240)으로 제1 기재(210)의 전기적 접점(212'') 및 제2 기재(220)의 전기적 접점(222'')을 각각 피복한다. 보호층(240)의 재료는 금속 또는 합금일 수 있다. 예를 들어, 보호층(240)은 금 및 니켈 중 적어도 하나를 포함할 수 있다. 본 발명의 바람직한 일 실시예에 의하면, 먼저 니켈을 사용해서 복수개의 전기적 접점(212'')/(222'')을 피복하고, 다시 금을 사용해서 니켈을 피복하여, 산소 또는 수분으로 인한 잠재적인 손상을 철저히 차단할 수 있다.Thereafter, as shown in FIG. 2E, the protective layer 240 covers the electrical contact 212 ″ of the first substrate 210 and the electrical contact 222 ″ of the second substrate 220, respectively. . The material of the protective layer 240 may be a metal or an alloy. For example, the protective layer 240 may include at least one of gold and nickel. According to one preferred embodiment of the present invention, nickel is first used to cover a plurality of electrical contacts 212 " / (222 "), and gold is then used to coat nickel to provide potential for oxygen or moisture. It can cut off phosphorus damage thoroughly.

그리고 나서, 도 2f에 도시된 바와 같이, 복합 기재(201)의 제1 기재(210) 및 제2 기재(220)를 분리한다. 더욱 바람직하게는, 본 발명의 바람직한 일 실시예에 의하면, 복합 기재(201)의 제1 기재(210) 및 제2 기재(220)를 분리할 때, 복합 기재(201)의 네 가장자리(203)의 접착제(202)도 함께 제거할 수 있다. 본 발명의 바람직한 다른 실시예에 의하면, 복합 기재(201)의 제1 기재(210) 및 제2 기재(220)를 분리할 때, 복수개의 판 고정홀(204)도 함께 제거하여, 패터닝 된 제1 기재(210) 및 패터닝 된 제2 기재(220)를 각각 획득할 수 있다.Then, as shown in FIG. 2F, the first substrate 210 and the second substrate 220 of the composite substrate 201 are separated. More preferably, according to one preferred embodiment of the invention, when separating the first substrate 210 and the second substrate 220 of the composite substrate 201, the four edges 203 of the composite substrate 201 May be removed together. According to another preferred embodiment of the present invention, when separating the first substrate 210 and the second substrate 220 of the composite substrate 201, a plurality of plate fixing holes 204 are also removed together, the patterned agent Each of the first substrate 210 and the patterned second substrate 220 may be obtained.

그 다음에, 도 2g에 도시된 바와 같이, 각각의 제1 기재(210) 및 제2 기재(220) 상에 복수개의 판재 고정홀(205)을 형성한다. 예를 들어 관통홀 통공 등과 같은 알려진 방식을 사용해서 각각의 제1 기재(210) 및 제2 기재(220) 상에 복수개의 판재 고정홀(205)을 각각 형성하여, 추후의 단계에서 기준/정렬의 기초로 이용할 수 있다.Next, as shown in FIG. 2G, a plurality of plate fixing holes 205 are formed on each of the first substrate 210 and the second substrate 220. For example, a plurality of plate fixing holes 205 are formed on each of the first substrate 210 and the second substrate 220 by using a known method such as through hole throughhole, and the like / alignment at a later stage. Can be used as a basis for

다시, 도 2h에 도시된 바와 같이, 각각의 제1 기재(210)의 제2 면(212) 및 제2 기재(220)의 제2 면(222) 상에 얼라인마크(206)를 형성하여, 이로써 윈도우 볼 그리드 어레이 기판(250)을 획득한다. 기기가 판독할 수만 있다면, 많은 다양한 방법을 사용해서 얼라인마크(206)를 형성할 수 있다. 예를 들어, 레이저를 사용해서 얼라인마크(206)를 형성할 수 있다. 또는, 백색 도료를 사용해서 얼라인마크(206) 를 형성할 수 있다. 이 외에도, 얼라인마크(206)는 또한 금속 재료 또는 비금속 재료를 포함할 수 있다. 기존 기기의 정렬 메커니즘을 고려하고 있다면, 얼라인마크(206)는 예를 들어 구리, 은 또는 실버 페이스트, 구리 페이스트, 솔더 페이스트 등과 같은 금속 또는 금속 화합물을 포함할 수 있다. 얼라인마크(206)는 또한 비금속성 재료를 포함하거나, 비금속성 재료로 조성될 수 있다. 비금속성 재료의 예로는 예를 들어 백색 도료, 녹색 도료, 청색 도료, 흑색 도료 등등과 같은 비금속이 있다.Again, as shown in FIG. 2H, an alignment mark 206 is formed on the second side 212 of each first base 210 and the second side 222 of the second base 220. Thus, the window ball grid array substrate 250 is obtained. As long as the device can read, many different methods can be used to form the alignment mark 206. For example, the alignment mark 206 may be formed using a laser. Alternatively, the alignment mark 206 can be formed using a white paint. In addition to this, the alignment mark 206 may also include a metallic material or a nonmetallic material. If considering an alignment mechanism of an existing device, the align mark 206 may comprise a metal or metal compound such as, for example, copper, silver or silver paste, copper paste, solder paste, and the like. Alignmark 206 may also comprise a non-metallic material or be composed of a non-metallic material. Examples of nonmetallic materials are nonmetals such as, for example, white paints, green paints, blue paints, black paints and the like.

이어서, 도 2i에 도시된 바와 같이, 알려진 방법을 사용해서 윈도우 볼 그리드 어레이 기판(250) 상에 계속해서 개구부(260)를 더 형성할 수 있다. 예를 들어 습식 피복법 또는 통공법 등을 사용해서 필요한 개구부(260)를 형성할 수 있다. 개구부(260)는 동일 기재의 제1 면 및 제2 면, 예를 들어, 제1 기재(210)의 제1 면(211) 및 제2 면(212), 또는 제2 기재(220)의 제1 면(221) 및 제2 면(222)을 연결하고, 복수개의 전기적 접점(212'')/(222'')이 개구부(260)를 둘러싸도록 하여, 이로써 윈도우 볼 그리드 어레이 기판(200)을 획득한다.Subsequently, as shown in FIG. 2I, an opening 260 can be further formed on the window ball grid array substrate 250 using known methods. For example, the necessary opening part 260 can be formed using a wet coating method or a through-hole method. The opening 260 may be formed of the first and second surfaces of the same substrate, for example, the first and second surfaces 211 and 212 of the first substrate 210 or the second substrate 220. The first face 221 and the second face 222 are connected, and a plurality of electrical contacts 212 ″ / 222 ″ surround the opening 260, thereby allowing the window ball grid array substrate 200 to be opened. Acquire.

이상의 방법을 통해, 도 2i에 도시된 바와 같은 윈도우 볼 그리드 어레이 기판(200)을 획득할 수 있다. 본 발명에 따른 윈도우 볼 그리드 어레이 기판(200)은 기재(270), 개구부(260), 복수개의 전기적 접점(273) 및 솔더마스크층(230)을 포함한다. 기재(270)는 제1 면(271) 및 제2 면(272)을 포함한다. 개구부(260)는 제1 면(271) 및 제2 면(272)을 연결한다. 복수개의 전기적 접점(273)은 제2 면(272) 상에 위치하고 개구부(260)를 둘러싼다. 솔더마스크층(230)은 기재(270)를 피복하고, 복수개의 전기적 접점(212'')/(222'') 중 하나를 노출시킨다. 본 발명에 따른 윈도우 볼 그리드 어레이 기판의 특징은 제2 면(272) 상에 위치하고 실질적으로 비금속성 재료로 조성되는 얼라인마크(206)에 있다.Through the above method, the window ball grid array substrate 200 as shown in FIG. 2I may be obtained. The window ball grid array substrate 200 according to the present invention includes a substrate 270, an opening 260, a plurality of electrical contacts 273, and a solder mask layer 230. The substrate 270 includes a first side 271 and a second side 272. The opening 260 connects the first side 271 and the second side 272. The plurality of electrical contacts 273 are located on the second face 272 and surround the opening 260. Solder mask layer 230 covers substrate 270 and exposes one of the plurality of electrical contacts 212 ″ / 222 ″. A feature of the window ball grid array substrate according to the present invention lies in the alignment mark 206 located on the second face 272 and composed of a substantially non-metallic material.

기기가 판독할 수만 있다면, 많은 다양한 재료를 사용해서 얼라인마크(206)를 형성할 수 있다. 예를 들어, 백색 도료를 사용해서 얼라인마크(206)를 형성할 수 있다. 이 외에도, 얼라인마크(206)는 또한 금속 재료 또는 비금속 재료를 포함할 수 있다. 기존 기기의 정렬 메커니즘을 고려하고 있다면, 얼라인마크(206)는 예를 들어 구리, 은 또는 실버 페이스트, 구리 페이스트, 솔더 페이스트 등과 같은 금속 또는 금속 화합물을 포함할 수 있다. 아니면, 얼라인마크(206)는 또한 비금속성 재료를 포함하거나, 비금속성 재료로 조성될 수 있다. 비금속성 재료의 예로는 예를 들어 백색 도료, 녹색 도료, 청색 도료, 흑색 도료 등등과 같은 비금속이 있다.As long as the instrument can read, many different materials can be used to form the alignment mark 206. For example, the alignment mark 206 can be formed using white paint. In addition to this, the alignment mark 206 may also include a metallic material or a nonmetallic material. If considering an alignment mechanism of an existing device, the align mark 206 may comprise a metal or metal compound such as, for example, copper, silver or silver paste, copper paste, solder paste, and the like. Alternatively, the alignment mark 206 may also include or consist of a nonmetallic material. Examples of nonmetallic materials are nonmetals such as, for example, white paints, green paints, blue paints, black paints and the like.

이상 본 발명의 바람직한 실시예에 대해서만 설명하였으나, 본 발명의 특허청구 범위에 근거한 모든 변경 및 수정은 모두 본 발명의 보호범위에 속하는 것으로 보아야 한다.Although only preferred embodiments of the present invention have been described above, all changes and modifications based on the claims of the present invention should be considered as belonging to the protection scope of the present invention.

도 1a 내지 1d 선행기술에 따른 윈도우 볼 그리드 어레이(window BGA) 기판을 형성하는 방법을 예시한 도면들이다.1A-1D illustrate a method of forming a window BGA substrate according to the prior art.

도 2a 내지 2i는 본 발명에 따른 윈도우 볼 그리드 어레이 기판을 형성하는 방법의 바람직한 일 실시예를 예시한 도면들이다.2A-2I illustrate one preferred embodiment of a method of forming a window ball grid array substrate in accordance with the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 ; 윈도우 볼 그리드 어레이 기판 101 ; 기재100; Window ball grid array substrate 101; materials

102 ; 고정홀 111 ; 제1 면102; Fixing hole 111; First side

111' ; 전기적 접점/회로 패턴 112 ; 제2 면111 '; Electrical contact / circuit pattern 112; Second side

120 ; 녹색 도료 160 ; 개구부120; Green paint 160; Opening

200 ; 윈도우 볼 그리드 어레이 기판 201 ; 복합 기재200; Window ball grid array substrate 201; Composite substrate

202 ; 접착제 203 ; 가장자리202; Adhesive 203; edge

204 ; 판 고정홀 205 ; 판재 고정홀204; Plate fixing hole 205; Plate fixing hole

206 ; 얼라인마크 210 ; 제1 기재206; Alignment mark 210; First description

211 ; 제1 면 212 ; 제2 면211; First page 212; Second side

212'/222' ; 구리 패턴 212''/222'' ; 전기적 접점212 '/ 222'; Copper pattern 212 '' / 222 ''; Electrical contacts

220 ; 제2 기재 221 ; 제1 면220; 2nd base material 221; First side

222 ; 제2 면 230 ; 솔더마스크층222; Second page 230; Solder Mask Layer

231 ; 골드핑거 232 ; 솔더볼 패드231; Goldfinger 232; Solder ball pads

240 ; 보호층 240; Protective layer

250 윈도우 볼 그리드 어레이 기판 260 ; 개구부250 window ball grid array substrate 260; Opening

270 ; 기재 271 ; 제1 면270; Base material 271; First side

272 ; 제2 면 273 ; 전기적 접점272; Second page 273; Electrical contacts

Claims (11)

윈도우 볼 그리드 어레이(window BGA) 기판을 형성하는 방법에 있어서, A method of forming a window ball grid array (window BGA) substrate, 제1 면 및 제2 면을 각각 포함하는 제1 기재 및 제2 기재를 포함하는 복합 기재를 제공하는 단계; Providing a composite substrate comprising a first substrate and a second substrate comprising a first side and a second side, respectively; 상기 복합 기재 상에 판 고정홀을 형성하는 단계; Forming a plate fixing hole on the composite substrate; 식각공정을 실행하여, 상기 제1 기재의 상기 제2 면 및 상기 제2 기재의 상기 제2 면 상에 구리 패턴을 형성하는 단계; Performing an etching process to form a copper pattern on the second surface of the first substrate and the second surface of the second substrate; 솔더마스크층으로 상기 제1 기재의 상기 구리 패턴 및 상기 제2 기재의 상기 구리 패턴을 피복하고, 부분적으로 상기 구리 패턴을 노출시켜 복수개의 전기적 접점을 형성하는 단계; Covering the copper pattern of the first substrate and the copper pattern of the second substrate with a solder mask layer, and partially exposing the copper pattern to form a plurality of electrical contacts; 보호층으로 상기 제1 기재의 상기 전기적 접점 및 상기 제2 기재의 상기 전기적 접점을 피복하는 단계; Covering the electrical contacts of the first substrate and the electrical contacts of the second substrate with a protective layer; 상기 복합 기재를 분리하여, 상기 제1 기재 및 상기 제2 기재를 각각 획득하는 단계; Separating the composite substrate to obtain the first substrate and the second substrate, respectively; 각각의 상기 제1 기재 및 상기 제2 기재 상에 복수개의 판재 고정홀을 형성하는 단계; 및 Forming a plurality of plate fixing holes on each of the first substrate and the second substrate; And 각각의 상기 제1 기재의 상기 제1 면 및 상기 제2 기재의 상기 제1 면 상에, 백색 도료 또는 녹색 도료 또는 청색 도료 또는 실버 페이스트 또는 구리 페이스트 또는 솔더 페이스트로 얼라인마크를 형성하여, 상기 윈도우 볼 그리드 어레이 기판 을 획득하는 단계;를 포함하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.On the first surface of each of the first substrates and the first surface of the second substrate, an alignment mark is formed of white paint or green paint or blue paint or silver paste or copper paste or solder paste to form an alignment mark. Obtaining a window ball grid array substrate. 제1항에 있어서, 상기 제1 기재의 상기 제1 면 및 상기 제2 기재의 상기 제1 면은 직접 접촉하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.The method of claim 1, wherein the first side of the first substrate and the first side of the second substrate are in direct contact. 제1항에 있어서, 상기 식각공정은 상기 제1 기재 및 상기 제2 기재 각각의 단일면 만을 패터닝하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.The method of claim 1, wherein the etching process patterns only a single surface of each of the first substrate and the second substrate. 제1항에 있어서, 상기 복수개의 전기적 접점은 골드핑거 및 솔더볼 패드를 포함하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.2. The method of claim 1, wherein the plurality of electrical contacts comprises goldfinger and solderball pads. 제4항에 있어서, 상기 골드핑거는 고리모양을 이루며 배열되는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.5. The method of claim 4, wherein the gold fingers are arranged in a ring shape. 제1항에 있어서, 상기 보호층은 금 및 니켈 중 적어도 하나를 포함하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.10. The method of claim 1, wherein the protective layer comprises at least one of gold and nickel. 제1항에 있어서, 상기 복합 기재를 분리하는 동시에 상기 복합 기재의 네 가장자리를 제거하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.The method of claim 1, wherein the four edges of the composite substrate are removed simultaneously with separating the composite substrate. 제7항에 있어서, 상기 복합 기재를 분리하는 동시에 상기 복수개의 판 고정홀을 제거하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.8. The method of claim 7, wherein the plurality of plate fixing holes are removed while separating the composite substrate. 제1항에 있어서, 레이저를 사용해서 상기 얼라인마크를 형성하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.The method of claim 1, wherein the alignment mark is formed using a laser. 제1항에 있어서, 개구부를 형성하여 동일 기재의 상기 제1 면 및 상기 제2 면을 연결하고, 상기 복수개의 전기적 접점이 상기 개구부를 둘러싸도록 하여, 윈도우 볼 그리드 어레이 기판을 획득하는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판을 형성하는 방법.The method of claim 1, wherein an opening is formed to connect the first and second surfaces of the same substrate, and the plurality of electrical contacts surround the opening, thereby obtaining a window ball grid array substrate. A method of forming a window ball grid array substrate. 기재를 포함하는 윈도우 볼 그리드 어레이(window BGA) 기판에 있어서, A window ball grid array (window BGA) substrate comprising a substrate, 상기 기재는 제1 면 및 제2 면, 상기 제1 면 및 상기 제2 면을 연결하는 개구부, 상기 제2 면 상에 위치하고 상기 개구부를 둘러싸는 복수개의 전기적 접점, 및 상기 기재를 피복하고, 상기 복수개의 전기적 접점을 노출시키는 솔더마스크층 을 포함하며, The substrate covers a first surface and a second surface, an opening connecting the first surface and the second surface, a plurality of electrical contacts located on the second surface and surrounding the opening, and the substrate. A solder mask layer exposing a plurality of electrical contacts; 상기 제1 면 상에 위치하는 얼라인마크는, 실질적으로 백색 도료 또는 녹색 도료 또는 청색 도료 또는 실버 페이스트 또는 구리 페이스트 또는 솔더 페이스트를 포함하는 비금속성 재료 또는 금속 화합물로 조성되는 것을 특징으로 하는 윈도우 볼 그리드 어레이 기판.The alignment mark located on the first surface is formed of a non-metallic material or a metal compound including substantially white paint or green paint or blue paint or silver paste or copper paste or solder paste. Grid array substrate.
KR1020090111982A 2009-10-05 2009-11-19 Method for forming window BGA substrate KR101071306B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098133763 2009-10-05
TW098133763A TWI419282B (en) 2009-10-05 2009-10-05 Method for forming window bga substrate

Publications (2)

Publication Number Publication Date
KR20110037805A true KR20110037805A (en) 2011-04-13
KR101071306B1 KR101071306B1 (en) 2011-10-07

Family

ID=44045227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111982A KR101071306B1 (en) 2009-10-05 2009-11-19 Method for forming window BGA substrate

Country Status (2)

Country Link
KR (1) KR101071306B1 (en)
TW (1) TWI419282B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458073B (en) * 2011-07-08 2014-10-21 Orise Technology Co Ltd Alignment mark, manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007755A (en) * 2000-05-31 2003-01-23 허니웰 인터내셔날 인코포레이티드 Filling device
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material

Also Published As

Publication number Publication date
TWI419282B (en) 2013-12-11
TW201113994A (en) 2011-04-16
KR101071306B1 (en) 2011-10-07

Similar Documents

Publication Publication Date Title
CN103179795B (en) A kind of partially plating gold printed board outer graphics manufacture method
CN105489565B (en) Package structure of embedded device and method for fabricating the same
TW200746968A (en) Method for fabricating electrical connecting structure of circuit board
TW200744419A (en) Method for manufacturing a circuit board without incoming line
KR100772432B1 (en) Method of manufacturing printed circuit board
KR101071306B1 (en) Method for forming window BGA substrate
CN105304580A (en) Semiconductor device and method of manufacturing semiconductor device
TW201914382A (en) Circuit board and manufacturing method thereof
KR20110097322A (en) Method of fabricating a fine-pitch printed circuit board
CN110944454A (en) Circuit board production process
CN109661124A (en) A kind of IC support plate novel surface processing method
KR20090101404A (en) Method of manufacturing coreless printed circuit board
JP2009076666A (en) Method for manufacturing semiconductor device
TWI610414B (en) Ic substrate, packaging structure of the ic substrate and manufacturing same
CN107658286A (en) Semiconductor element mounting substrate, semiconductor device and their manufacture method
KR101187913B1 (en) Leadframe for semiconductor package and the fabrication method thereof
KR20030075824A (en) The fabrication method of printed circuit board for semiconductor package having tailless pattern
KR101008422B1 (en) Printed circuit board manufacturing method
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
CN107680942B (en) Line carrier plate and preparation method thereof
CN103929903A (en) Method for manufacturing wiring substrate
KR100609647B1 (en) The fabrication method for BOC substrate having non-plate pattern by double image process
KR101162089B1 (en) Method for manufacturing a flip-chip bump
CN112420685A (en) Manufacturing method of LED display module
TW201431451A (en) Printed circuit board and fabrication thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 9