KR20110026238A - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR20110026238A
KR20110026238A KR1020090084046A KR20090084046A KR20110026238A KR 20110026238 A KR20110026238 A KR 20110026238A KR 1020090084046 A KR1020090084046 A KR 1020090084046A KR 20090084046 A KR20090084046 A KR 20090084046A KR 20110026238 A KR20110026238 A KR 20110026238A
Authority
KR
South Korea
Prior art keywords
substrate
passivation layer
solar cell
emitter
electric field
Prior art date
Application number
KR1020090084046A
Other languages
Korean (ko)
Other versions
KR101135590B1 (en
Inventor
최원석
지광선
이헌민
최정훈
양현진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020090084046A priority Critical patent/KR101135590B1/en
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN2010105350624A priority patent/CN102044579B/en
Priority to US12/876,847 priority patent/US9064999B2/en
Priority to EP10009287.3A priority patent/EP2293351B1/en
Priority to DE202010018510.6U priority patent/DE202010018510U1/en
Priority to US12/876,821 priority patent/US8525018B2/en
Priority to CN201010540778.3A priority patent/CN102074599B/en
Priority to EP10009286.5A priority patent/EP2293350A3/en
Publication of KR20110026238A publication Critical patent/KR20110026238A/en
Application granted granted Critical
Publication of KR101135590B1 publication Critical patent/KR101135590B1/en
Priority to US14/720,527 priority patent/US9508875B2/en
Priority to US14/843,778 priority patent/USRE46515E1/en
Priority to US15/276,884 priority patent/US20170018663A1/en
Priority to US15/367,811 priority patent/US20170084759A1/en
Priority to US15/640,956 priority patent/USRE47484E1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A solar cell and a method for manufacturing the same are provided to increase the efficiency of a solar cell by forming a front electric filed unit in the incident side of the solar cell to reduce charge recombination in the incident side of the substrate. CONSTITUTION: In a solar cell and a method for manufacturing the same, a first conductive type substrate is provided. A front side electric filed(171) is arranged in the incident side of a substrate. A second conductive type emitter(120) is arranged on the rear side of the substrate and a first electrode(141) is electrically connected to the emitter. A second electrode(142) is arranged in the back side of the substrate.

Description

태양 전지 및 그 제조 방법 {SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THEREOF {SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다The present invention relates to a solar cell and a method of manufacturing the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다. Recently, as the prediction of depletion of existing energy sources such as oil and coal is increasing, interest in alternative energy to replace them is increasing. Among them, solar cells are producing electric energy from solar energy, and are attracting attention because they are rich in energy resources and have no problems with environmental pollution.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell includes a substrate and an emitter layer made of semiconductors of different conductive types, such as p-type and n-type, and electrodes connected to the substrate and the emitter, respectively. At this time, p-n junction is formed in the interface of a board | substrate and an emitter part.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes charged by the photovoltaic effect, respectively, and the electrons and holes are n-type. Move toward the semiconductor and the p-type semiconductor, for example toward the emitter portion and the substrate, collected by electrodes electrically connected to the substrate and the emitter portion, and connected to the wires to obtain power.

이때, 에미터부와 기판 위에는, 에미터부와 기판에 전기적으로 연결된 복수의 전극이 위치하여 기판과 에미터부로 각각 이동한 전하를 수집하여 외부에 연결된 부하로 이동할 수 있도록 한다.At this time, on the emitter unit and the substrate, a plurality of electrodes electrically connected to the emitter unit and the substrate are positioned to collect charges moved to the substrate and the emitter unit, respectively, to be moved to a load connected to the outside.

하지만, 이 경우, 빛이 입사되지 않은 기판의 면뿐만 아니라 빛이 입사되는 면, 즉, 입사면에 형성된 에미터부 위에도 전극에 위치하므로, 빛의 입사 면적이 감소하여 태양 전지의 효율이 떨어진다.However, in this case, since the electrode is positioned not only on the surface of the substrate on which light is not incident, but also on the surface on which the light is incident, that is, on the emitter portion formed on the incident surface, the incident area of the light is reduced, thereby decreasing the efficiency of the solar cell.

따라서 빛의 입사 면적을 증가시키기 위해, 전자와 정공을 수집하는 전극을 모두 기판의 후면에 위치시킨 후면 전극형 구조(back contact)의 태양 전지가 개발되어 있다.Accordingly, in order to increase the incident area of light, a solar cell having a back contact structure has been developed in which both electrodes for collecting electrons and holes are located on the back of the substrate.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다. The technical problem to be achieved by the present invention is to improve the efficiency of the solar cell.

본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 입사면에 위치하는 전면 전계부, 상기 기판의 후면에 위치하고, 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 적어도 하나의 에미터부, 상기 적어도 하나의 에미터부에 전기적으로 연결되어 있는 적어도 하나의 제1 전극, 상기 기판의 후면에 위치하고, 상기 기판에 전기적으로 연결되어 있는 적어도 하나의 제2 전극을 포함하고, 상기 기판과 상기 적어도 하나의 에미터부는 이종 접합을 형성한다.A solar cell according to an aspect of the present invention includes a substrate of a first conductivity type, a front electric field portion located on an incident surface of the substrate, and at least a second conductivity type located on a rear surface of the substrate and opposite to the first conductivity type. One emitter portion, at least one first electrode electrically connected to the at least one emitter portion, and at least one second electrode positioned on a rear surface of the substrate and electrically connected to the substrate; The substrate and the at least one emitter portion form a heterojunction.

상기 특징에 따른 태양 전지는 상기 기판과 상기 적어도 하나의 제2 전극 사이에 위치하는 적어도 하나의 후면 전계부를 더 포함할 수 있다. The solar cell according to the above feature may further include at least one rear electric field part positioned between the substrate and the at least one second electrode.

상기 특징에 따른 태양 전지는 상기 기판의 후면에 위치하는 후면 보호막을 더 포함할 수 있다.The solar cell according to the above feature may further include a rear passivation layer on the back of the substrate.

상기 후면 보호막은 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부 사이에 위치할 수 있고, 이때, 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루어질 수 있다. The rear passivation layer may be located between the at least one emitter unit and the at least one rear field unit, and the rear passivation layer may be formed of a silicon oxide layer or a silicon nitride layer.

상기 후면 보호막은 상기 기판의 후면 전체에 위치할 수 있고, 이때, 후면 보호막은 비정질 실리콘, 실리콘 산화막, 또는 실리콘 질화막 중 하나로 이루어질 수 있다. The rear passivation layer may be located on the entire rear surface of the substrate, wherein the back passivation layer may be formed of one of amorphous silicon, silicon oxide, or silicon nitride.

상기 후면 보호막은 상기 기판과 상기 적어도 하나의 에미터부 및 상기 적어도 하나의 후면 전계부 사이에 위치하는 제1 후면 보호막과 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부 사이에 위치하는 제2 후면 보호막을 포함할 수 있고, 상기 제1 후면 보호막과 상기 제2 후면 보호막은 서로 다른 재료로 형성되는 것이 좋다. The rear passivation layer may include a first rear passivation layer positioned between the substrate, the at least one emitter unit and the at least one rear electric field unit, and a second rear passivation layer located between the at least one emitter unit and the at least one rear electric field unit. A rear passivation layer may be included, and the first rear passivation layer and the second rear passivation layer may be formed of different materials.

상기 제1 후면 보호막은 도전성 물질로 이루어지고 상기 제2 후면 보호막은 절연 물질로 이루어질 수 있다. The first rear protective layer may be made of a conductive material, and the second rear protective layer may be made of an insulating material.

상기 제1 후면 보호막은 비정질 실리콘으로 이루어지고, 상기 제2 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루질 수 있다. The first rear passivation layer may be made of amorphous silicon, and the second rear passivation layer may be made of silicon oxide or silicon nitride.

상기 제1 후면 보호막과 상기 제2 후면 보호막의 두께는 서로 상이할 수 있다. The thicknesses of the first rear protective layer and the second rear protective layer may be different from each other.

상기 제1 후면 보호막의 두께는 상기 제2 후면 보호막의 두께보다 작은 것이 좋다. The thickness of the first rear protective film may be smaller than the thickness of the second rear protective film.

상기 제1 전극과 상기 제2 전극은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다. The first electrode and the second electrode are nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), At least one conductive material selected from the group consisting of gold (Au) and combinations thereof.

상기 기판은 결정질 실리콘으로 이루어지고, 상기 적어도 하나의 에미터부는 비정질 실리콘으로 이루어지는 것이 좋다. Preferably, the substrate is made of crystalline silicon, and the at least one emitter part is made of amorphous silicon.

상기 특징에 따른 태양 전지는 상기 전면 전계부 위에 위치하는 전면 보호막 을 더 포함할 수 있고, 또한 상기 전면 보호막 위에 위치하는 반사 방지막을 더 포함할 수 있다. The solar cell according to the above feature may further include a front passivation layer positioned on the front field part, and further include an antireflection layer positioned on the front passivation layer.

본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입의 기판의 입사면 위에 전면 전계부를 형성하는 단계, 상기 기판의 후면에 후면 보호막을 형성하는 단계, 상기 기판의 후면 위에 제1 도전서 타입과 반대인 제2 도전성 타입을 갖고 상기 기판과 다른 재료로 적어도 하나의 에미터부를 형성하는 단계, 상기 기판의 후면 위에 적어도 하나의 후면 전계부를 형성하는 단계, 그리고 상기 적어도 하나의 에미터부 위와 상기 적어도 하나의 후면 전계부 위에 각각 제1 전극과 제2 전극을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, including: forming a front electric field on an incident surface of a substrate of a first conductivity type; Forming at least one emitter portion having a second conductivity type opposite to the substrate type and having a material different from the substrate, forming at least one rear electric field portion over the back surface of the substrate, and over the at least one emitter portion; Forming a first electrode and a second electrode on the at least one rear electric field.

상기 기판은 결정질 실리콘으로 이루어져 있고, 상기 적어도 하나의 에미터부는 비정질 실리콘으로 이루어질 수 있다. The substrate may be made of crystalline silicon, and the at least one emitter part may be made of amorphous silicon.

상기 전면 전계부는 비정질 실리콘, 실리콘 산화막, 또는 실리콘 질화막으로 이루어질 수 있다. The front electric field part may be made of amorphous silicon, a silicon oxide film, or a silicon nitride film.

상기 후면 보호막 형성 단계는 상기 기판의 후면 전체 위에 상기 후면 보호막을 적층하는 단계를 포함하고, 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부는 상기 후면 보호막 위에 각각 위치할 수 있다. The forming of the rear passivation layer may include stacking the rear passivation layer on the entire rear surface of the substrate, wherein the at least one emitter unit and the at least one rear electric field unit may be positioned on the rear passivation layer, respectively.

상기 후면 보호막 형성 단계는, 상기 기판의 후면 위에 제1 후면 보호막을 적층하는 단계, 상기 제1 후면 보호막의 일부를 식각하여 상기 기판의 일부를 드러내는 단계, 상기 제1 후면 보호막과 상기 드러낸 기판 위에 제2 후면 보호막을 적층하는 단계, 그리고 상기 제1 후면 보호막 위에 적층된 상기 제2 후면 보호막을 식각하여 상기 제1 후면 보호막을 드러내는 단계를 포함하고, 상기 적어도 하나의 에미터부와 상기 적어도 하나의 제2 전계부는 상기 제1 후면 보호막 재료 위에 위치할 수 있다. The forming of the rear passivation layer may include: stacking a first rear passivation layer on a rear surface of the substrate, exposing a portion of the substrate by etching a portion of the first rear passivation layer; Stacking a rear protective film; and etching the second rear protective film stacked on the first rear protective film to expose the first rear protective film, wherein the at least one emitter portion and the at least one second second protective film are exposed. An electric field portion may be positioned over the first back passivation material.

상기 제1 후면 보호막은 비정실 실리콘으로 이루어지고, 상기 제2 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루어질 수 있다. The first rear passivation layer may be made of amorphous silicon, and the second rear passivation layer may be made of silicon oxide or silicon nitride.

상기 후면 보호막 형성 단계는 상기 기판의 후면 전체에 후면 보호막을 적층하는 단계 그리고 상기 후면 보호막의 일부를 식각하여 상기 기판의 후면 일부를 드러내는 단계를 포함하고, 상기 적어도 하나의 에미터부와 상기 적어도 하나의 제2 전계부는 상기 노출된 기판의 후면 위에 위치할 수 있다. The forming of the rear passivation layer may include stacking a rear passivation layer on the entire rear surface of the substrate and exposing a portion of the backside of the substrate by etching a portion of the rear passivation layer, wherein the at least one emitter portion and the at least one The second electric field may be located on the rear surface of the exposed substrate.

상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 입사면에 텍스처링 표면을 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming a texturing surface on the incident surface of the substrate.

상기 텍스처링 표면 형성 단계는 상기 기판의 후면에 식각 방지막을 형성하는 단계, 상기 기판의 표면을 식각하여 상기 기판의 입사면에 텍스처링 표면을 형성하는 단계, 그리고 상기 식각 방지막을 제거하는 단계를 포함할 수 있다. The forming of the texturing surface may include forming an etch stop layer on a rear surface of the substrate, etching the surface of the substrate to form a texturing surface on the incident surface of the substrate, and removing the etch stop layer. have.

상기 특징에 따른 태양 전지의 제조 방법은 상기 전면 전계부 위에 반사 방지막을 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection film on the front field part.

본 발명의 특징에 따르면, 태양 전지의 입사면에 전면 전계부가 위치하므로 기판의 입사면에서 전하의 재결합율이 감소하여, 태양 전지의 효율이 향상된다. According to a feature of the present invention, since the front electric field is located at the incident surface of the solar cell, the recombination rate of the charge is reduced at the incident surface of the substrate, thereby improving the efficiency of the solar cell.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle. In addition, when a part is formed "overall" on another part, it means that not only is formed on the entire surface (or front) of the other part but also is not formed on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지 및 그 제조 방법에 대하여 설명한다.Next, a solar cell and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.1 is a partial perspective view of a solar cell according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the solar cell illustrated in FIG. 1 taken along line II-II.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면[이하, '전면(front surface)'라 함] 위에 위치하는 전면 전계부(front surface field, FSF)(171), 전면 전계부(171) 위에 위치하는 전면 보호막(191), 전면 보호막(191) 위에 위치하는 반사 방지막(130), 빛이 입사되지 않고 기판(110)의 전면과 마주보고 있는 기판(110)의 면[이하, '후면(rear surface)'라 함]에 위치하는 후면 보호막(192), 후면 보호막(192) 위에 위치하는 복수의 에미터부(120), 후면 보호막(192)위에 위치하고 복수의 에미터부(120)와 이격되어 있는 복수의 후면 전계부(back surface field, BSF)(172), 복수의 에미터부(120) 위에 위치하는 복수의 제1 전극(141), 그리고 복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)을 포함한다.1 and 2, a solar cell 1 according to an embodiment of the present invention is referred to as a surface of a substrate 110 and a substrate 110 to which light is incident (hereinafter, referred to as a “front surface”). The front surface field (FSF) 171 positioned above, the front passivation layer 191 positioned on the front field pass 171, the antireflection layer 130 positioned on the front passivation layer 191, and light A plurality of rear protective layers 192 and rear protective layers 192 positioned on a surface of the substrate 110 facing the front surface of the substrate 110 without being incident (hereinafter, referred to as a “rear surface”). A plurality of back surface fields (BSFs) 172 located on the emitter portion 120, the rear passivation layer 192, and spaced apart from the plurality of emitter portions 120, and the plurality of emitter portions 120. The plurality of first electrodes 141 and the plurality of second electrodes 142 positioned on the plurality of rear electric field parts 172 are included.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유할 수 있다. The substrate 110 is a semiconductor substrate made of silicon of a first conductivity type, for example, an n-type conductivity type. At this time, the silicon is crystalline silicon such as monocrystalline silicon or polycrystalline silicon. When the substrate 110 has an n-type conductivity type, the substrate 110 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb). Alternatively, the substrate 110 may be of a p-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has a p-type conductivity type, the substrate 110 may contain impurities of trivalent elements such as boron (B), gallium (Ga), and indium (In).

이러한 기판(100)은 전면이 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. This substrate 100 has a textured surface whose surface is textured and is an uneven surface.

기판(110)의 전면에 형성된 전면 전계부(171)는 비정질 실리콘이나 다결정질 실리콘과 같은 결정질 실리콘으로 이루어져 있고, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 함유된 불순물부, 예를 들어, n+ 부이다.The front field part 171 formed on the front surface of the substrate 110 is made of crystalline silicon such as amorphous silicon or polycrystalline silicon, and impurities of the same conductivity type as the substrate 110 are contained at a higher concentration than the substrate 110. Part, for example n + part.

따라서, 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110) 전면쪽으로의 정공 이동이 방해되어, 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.Therefore, a potential barrier is formed due to the difference in the impurity concentration between the substrate 110 and the front surface electric field unit 171, thereby preventing hole movement toward the front surface of the substrate 110, thereby recombining electrons and holes near the surface of the substrate 110. To reduce extinction.

전면 전계부(171) 위에 위치한 전면 보호막(191)은 기판(110)의 표면 근처에 존재하는 댕글링 결합(dangling bond)과 같은 불안정한 결합을 안정한 결합으로 바꾸어, 불안정한 결합에 의해 기판(110)의 전면쪽으로 이동한 전하, 예를 들어 전자가 소멸되는 현상을 감소시킨다. The front passivation layer 191 disposed on the front field part 171 converts an unstable bond such as a dangling bond, which exists near the surface of the substrate 110, into a stable bond, thereby forming an unstable bond of the substrate 110. It reduces the charges traveling towards the front, for example the disappearance of electrons.

이러한 전면 보호막(191)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 비정질 실리콘 등으로 이루어진다. The front passivation layer 191 is made of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), amorphous silicon, or the like.

보호막(191) 위에 위치한 반사 방지막(130)은 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어져 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 본 실시예에서, 반사 방지막(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.The anti-reflection film 130 disposed on the passivation layer 191 is made of a silicon nitride film (SiNx), a silicon oxide film (SiOx), or the like. The anti-reflection film 130 reduces the reflectivity of light incident on the solar cell 1 and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell 1. In the present embodiment, the anti-reflection film 130 may have a single film structure but may have a multilayer film structure such as a double film, and may be omitted as necessary.

기판(110)의 후면에 위치한 후면 보호막(192)은, 전면 보호막(191)와 동일하게, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 비정질 실리콘 등으로 이루어지고 기판(110)의 표면 근처에 존재하는 불안정한 결합을 안정한 결합으로 바꾸 어, 기판(110)의 후면쪽으로 이동한 전자가 불안정한 결합에 의해 소멸되는 것을 감소시킨다. The rear passivation layer 192 disposed on the rear surface of the substrate 110 is formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), amorphous silicon, or the like, similar to the front passivation layer 191, and is located near the surface of the substrate 110. By changing the unstable bond present in the stable bond, the electrons moved toward the rear of the substrate 110 is reduced to disappear by the unstable bond.

후면 보호막(192)은 기판(110)의 후면쪽으로 이동한 전하가 후면 보호막(192)을 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(120)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호막(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다. The rear passivation layer 192 has a thickness such that charges moved to the rear surface of the substrate 110 may pass through the rear passivation layer 192 and move to the plurality of rear electric field parts 172 or the emitter parts 120. In this embodiment, one example of the thickness of the rear passivation layer 192 may be about 1 to 10 nm.

후면 보호막(192) 위에 위치한 복수의 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고, 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘으로 이루어져 있다. 따라서, 에미터부(120)는 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다. The plurality of emitter portions 120 disposed on the rear passivation layer 192 have a second conductivity type, for example, a p-type conductivity type, which is opposite to the conductivity type of the substrate 110, and has a semiconductor different from that of the substrate 110. For example, it consists of amorphous silicon. Accordingly, the emitter unit 120 forms a hetero junction as well as a p-n junction with the substrate 110.

도 1에 도시한 것처럼, 복수의 에미터부(120)는 서로 이격되어 있고, 거의 평행하게 정해진 방향으로 뻗어 있다. As shown in FIG. 1, the plurality of emitter portions 120 are spaced apart from each other and extend in a direction determined substantially in parallel.

복수의 에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 포함할 수 있고, 반대로 복수의 에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함할 수 있다.When the plurality of emitter portions 120 have a p-type conductivity type, the emitter portion 120 may include impurities of trivalent elements such as boron (B), gallium (Ga), indium (In), and the like. On the contrary, when the plurality of emitter portions 120 have an n-type conductivity type, impurities of a pentavalent element such as phosphorus (P), arsenic (As), and antimony (Sb) may be included.

기판(110)의 후면에 위치하는 복수의 후면 전계부(172)는 복수의 에미터부(120)와 분리되어 있고, 서로 거의 평행하게 복수의 에미터부(120)와 동일한 방향으로 뻗어 있다. 따라서, 도 1 및 도 2에 도시한 것처럼, 복수의 에미터부(120) 와 복수의 후면 전계부(171)는 기판(110)의 후면에 교대로 위치한다.The plurality of backside electric fields 172 positioned on the rear surface of the substrate 110 are separated from the plurality of emitter portions 120 and extend in the same direction as the plurality of emitter portions 120 substantially parallel to each other. Thus, as shown in FIGS. 1 and 2, the plurality of emitter portions 120 and the plurality of rear electric field portions 171 are alternately positioned on the rear surface of the substrate 110.

복수의 후면 전계부(172)는 전면 전계부(171)과 동일하게 비정질 실리콘 또는 결정질 실리콘으로 이루어져 있고, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 함유한 불순물부, 예를 들어 n+ 부이다.The plurality of rear electric field parts 172 is made of amorphous silicon or crystalline silicon, similar to the front electric field part 171, and an impurity part in which impurities of the same conductivity type as the substrate 110 are contained at a higher concentration than the substrate 110, For example n + parts.

이로 인해, 전면 전계부(171)와 동일하게, 기판(110)과 복수의 후면 전계부(172)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 후면 보호막(192)을 통과한 정공이 복수의 제2 전극(142)쪽으로 이동하는 것이 방지되므로, 복수의 제2 전극(142)의 부근에서 전자와 정공이 재결합되어 소멸되는 양이 감소한다. As a result, a potential barrier is formed due to the difference in the impurity concentration between the substrate 110 and the plurality of rear electric field parts 172, and thus the holes passing through the rear passivation layer 192 are formed in the same manner as the front electric field part 171. Since movement toward the second electrode 142 is prevented, the amount of electrons and holes recombined and extinguishes in the vicinity of the plurality of second electrodes 142 is reduced.

이와 같이 기판(110)과 복수의 에미터부(120) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(120)가 p형일 경우, 분리된 정공은 후면 보호막(192)을 관통하여 각 에미터부(120)쪽으로 이동하고 분리된 전자는 후면 보호막(192)을 관통하여 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172)쪽으로 이동한다.As such, an electron-hole pair, which is a charge generated by light incident on the substrate 110 due to a built-in potential difference due to a pn junction formed between the substrate 110 and the plurality of emitter portions 120. Is separated into electrons and holes, electrons move toward n-type and holes move toward p-type. Therefore, when the substrate 110 is n-type and the plurality of emitter portions 120 are p-type, the separated holes move through the rear passivation layer 192 toward each emitter portion 120 and the separated electrons form the back passivation layer ( It penetrates through the 192 and moves toward the plurality of backside electric fields 172 having higher impurity concentration than the substrate 110.

각 에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호막(192)을 통해 복수의 에미터부(120)쪽으로 이동하고 분리된 정공은 후면 보호막(192)을 통해 복수의 후면 전계부(172)쪽으로 이동한다.Since each emitter portion 120 forms a pn junction with the substrate 110, unlike the present embodiment, when the substrate 110 has a p-type conductivity type, the emitter portion 120 has an n-type conductivity type. Have In this case, the separated electrons move toward the plurality of emitter units 120 through the rear passivation layer 192, and the separated holes move toward the plurality of rear electric field units 172 through the rear passivation layer 192.

복수의 에미터부(120) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(120)를 따라서 연장되어 있고, 복수의 에미터부(120)와 전기적으로 연결되어 있다. The plurality of first electrodes 141 positioned on the plurality of emitter portions 120 extend along the plurality of emitter portions 120 and are electrically connected to the plurality of emitter portions 120.

각 제1 전극(141)는 해당 에미터부(120)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.Each first electrode 141 collects electric charges, for example, holes moved toward the corresponding emitter unit 120.

복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 연장되어 있고, 복수의 후면 전계부(172)와 전기적으로 연결되어 있다. The plurality of second electrodes 142 positioned on the plurality of rear electric field units 172 extend along the plurality of rear electric field units 172 and are electrically connected to the plurality of rear electric field units 172.

각 제2 전극(142)은 각 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어 전자를 수집한다. Each second electrode 142 collects charge, for example electrons, that move toward each backside field portion 172.

복수의 제1 및 제2 전극(141, 142)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The first and second electrodes 141 and 142 may include nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tin (Sn), zinc (Zn), indium (In), and titanium. It may be made of at least one conductive material selected from the group consisting of (Ti), gold (Au), and combinations thereof, but may be made of other conductive metal materials other than the above.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 기판(110)의 후면에 위치하고, 기판(110)과 복수의 에미터부(120)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.In the solar cell 1 according to the present exemplary embodiment having the structure as described above, the plurality of first electrodes 141 and the plurality of second electrodes 142 are positioned on the rear surface of the substrate 110 to which light is not incident, and the substrate ( The solar cell 110 and the emitter unit 120 are made of different kinds of semiconductors, and the operation thereof is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지막(130), 전면 보호막(191) 및 전면 전계부(171)를 순차적으로 통과하여 기판(110)으로 입사되면 빛 에너지에 의해 기 판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 텍스처링 표면이므로 기판(110) 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.When light is irradiated onto the solar cell 1 and sequentially passes through the anti-reflection film 130, the front passivation layer 191, and the front electric field part 171, and enters the substrate 110, the light is radiated from the substrate 110 by light energy. Electron-hole pairs occur. At this time, since the surface of the substrate 110 is a texturing surface, the light reflectivity on the entire surface of the substrate 110 is reduced, and incident and reflection operations are performed on the texturing surface to increase light absorption, thereby improving efficiency of the solar cell 1. do. In addition, the reflection loss of light incident on the substrate 110 by the anti-reflection film 130 is reduced, so that the amount of light incident on the substrate 110 is further increased.

이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)에 의해 수집되고, 복수의 후면 전계부(172)쪽으로 이동한 전자는 제2 전극(142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter portion 120 so that the holes move toward the emitter portion 120 having a p-type conductivity type, and the electrons form an n-type conductivity type. The electrons moved toward the rear electric field part 172, collected by the first electrode 141 and the second electrode 142, respectively, and moved toward the plurality of rear electric field parts 172 are transferred to the second electrode 142. Is collected by When the first electrode 141 and the second electrode 142 are connected with a conductive wire, a current flows, which is used as power from the outside.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호막(192, 191)이 위치하므로, 기판(110)의 전면 및 후면 표면 근처에 존재하는 불안정한 결합으로 인해 기판(110)의 표면 근처에서 전하가 손실되는 양이 줄어들어 태양 전지(1)의 효율이 향상된다.In this case, since the passivation layers 192 and 191 are positioned not only on the rear surface of the substrate 110 but also on the front surface of the substrate 110, the surface of the substrate 110 may be formed due to unstable coupling existing near the front and rear surfaces of the substrate 110. The amount of charge lost in the vicinity is reduced, so that the efficiency of the solar cell 1 is improved.

또한, 기판(110)의 후면뿐 아니라 기판(110)의 전면에도 기판(110)과 동일한 도전성 타입의 불순물을 고농도로 함유한 전계부(172, 171)가 위치하므로, 기판(110)의 전면과 후면으로의 정공 이동이 방해된다. 이로 인해, 기판(110)의 후면과 전면에서 전자와 정공이 재결합되어 소멸되는 것이 줄어들어, 태양 전지(1)의 효율은 더욱더 향상된다.In addition, since the electric field parts 172 and 171 containing high concentration of impurities of the same conductivity type as the substrate 110 are located not only on the rear surface of the substrate 110 but also on the front surface of the substrate 110. Hole movement to the back is obstructed. As a result, the electrons and holes are recombined and extinguished in the rear and front surfaces of the substrate 110, thereby reducing the efficiency of the solar cell 1.

다음, 도 3a 내지 도 3g를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 제조 방법에 대하여 설명한다.Next, a method of manufacturing a solar cell according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3G.

도 3a 내지 도 3g는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.3A to 3G are flowcharts sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 3a를 참고로 하면, 먼저, n형의 단결정 또는 다결정 실리콘으로 이루어진 기판(110)의 후면에 실리콘 산화막(SiOx) 등으로 이루어진 식각 방지막(170)을 적층한다. Referring to FIG. 3A, first, an etch stop layer 170 made of a silicon oxide film (SiOx) or the like is stacked on a rear surface of a substrate 110 made of n-type single crystal or polycrystalline silicon.

그런 다음, 도 3b에 도시한 것처럼, 식각 방지막(170)을 마스크로 하여, 식각 방지막(170)이 형성되지 않은 기판(110)의 전면을 식각하여, 기판(110)의 전면에 복수의 돌출부를 구비한 텍스처링 표면(textured surface)을 형성한다. 이때, 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH, TMAH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링한다. 반면, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 기판(110)의 표면을 텍스처링한다.3B, the front surface of the substrate 110 on which the etch stop layer 170 is not formed is etched using the etch stop layer 170 as a mask, and a plurality of protrusions are formed on the front surface of the substrate 110. To form a textured surface. In this case, when the substrate 110 is made of single crystal silicon, the surface of the substrate 110 is textured by using a base solution such as KOH, NaOH, TMAH, or the like. On the other hand, when the substrate 110 is made of polycrystalline silicon, the surface of the substrate 110 is textured by using an acid solution such as HF or HNO 3 .

그런 다음, 도 3c에 도시한 것처럼, 텍스처링 표면인 기판(110)의 전면에 플라즈마 기상 증착법(plasma enhanced vapor deposition, PECVD) 등과 같은 화학 기상 증착법을 이용하여 비정질 실리콘이나 다결정질 실리콘으로 이루어진 전면 전계부(171)를 형성한다. 증착 시에 인(P) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어 POCl3를 공정실에 주입하므로, 전면 전계부(171)은 기판(110)과 동 일한 도전성 타입을 갖지만 기판(110)보다 높은 불순물 농도를 갖는 전면 전계부(171)를 완성한다.Then, as shown in Figure 3c, the front surface of the substrate 110, which is a texturing surface by using a chemical vapor deposition method such as plasma enhanced vapor deposition (PECVD), such as amorphous silicon or polycrystalline silicon 171 is formed. During deposition, a material containing a pentavalent element such as phosphorus (P), for example, POCl 3 is injected into the process chamber, so that the front electric field part 171 has the same conductivity type as the substrate 110, but the substrate The front field unit 171 having a higher impurity concentration than 110 is completed.

다음, 도 3d에 도시한 것처럼, PECVD 등을 이용하여 전면 전계부(171) 위에 비정실 실리콘으로 이루어진 전면 보호막(191)을 형성한다. 대안적인 실시예에서, 전면 보호막(191)은 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx)로 이루어질 수 있다. 전면 보호막(191)이 실리콘 산화물(SiOx)로 이루어질 경우, 전면 보호막(191)은 열 산화법(thermal oxidation)으로 형성될 수 있다.Next, as shown in FIG. 3D, the front passivation layer 191 made of amorphous silicon is formed on the front field part 171 using PECVD or the like. In an alternative embodiment, the front passivation layer 191 may be made of silicon oxide (SiOx) or silicon nitride (SiNx). When the front passivation layer 191 is made of silicon oxide (SiOx), the front passivation layer 191 may be formed by thermal oxidation.

이어서, 도 3e에 도시한 것처럼, 전면 보호막(191) 위에 화학적 기상 증착법 등을 이용하여 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)으로 이루어진 반사 방지막(130)을 형성한다.Subsequently, as shown in FIG. 3E, an antireflection film 130 made of a silicon nitride film (SiNx) or a silicon oxide film (SiOx) is formed on the front passivation film 191 by using chemical vapor deposition.

그런 다음, 도 3f에 도시한 것처럼, 기판(110)의 후면에 형성된 식각 방지막(170)을 식각하여 제거한다.Next, as shown in FIG. 3F, the etch stop layer 170 formed on the rear surface of the substrate 110 is etched and removed.

다음, 도 3g에 도시한 것처럼, 기판(110)의 후면에 화학 기상 증착법을 이용하여 후면 보호막(192)을 형성한다. 후면 보호막(192)은 비정실 실리콘, 실리콘 산화물(SiOx), 또는 실리콘 질화물(SiNx) 등으로 이루어진다.Next, as shown in FIG. 3G, a rear passivation layer 192 is formed on the back side of the substrate 110 by chemical vapor deposition. The back passivation layer 192 is made of amorphous silicon, silicon oxide (SiOx), silicon nitride (SiNx), or the like.

이어서, 도 3h에 도시한 것처럼, 후면 보호막(192) 위에 복수의 개구부를 갖는 마스크(도시하지 않음)을 위치시킨 후 PECVD 등에 의해 비정실 실리콘을 적층하여 복수의 에미터부(120)를 완성한다. 복수의 에미터부(120)를 형성할 때, 붕소(B) 등과 같은 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 공정실에 주입하므로, 복수의 에미터부(120)는 기판(110)과 반대인 도전성 타입의 불순물을 고농도로 함유하고 있다. 이로 인해, 기판(110)과 복수의 에미터부(120) 간에 p-n 접합을 형성된다. 또한 기판(110)과 복수의 에미터부(120)가 서로 다른 반도체 물질로 이루어져 있으므로, 기판(110)과 복수의 에미터부(120)는 이종 접합을 이룬다.Subsequently, as shown in FIG. 3H, a mask (not shown) having a plurality of openings is positioned on the rear passivation film 192, and amorphous silicon is laminated by PECVD to complete the plurality of emitter portions 120. When the plurality of emitter portions 120 are formed, a material including impurities of trivalent elements such as boron (B), for example, B 2 H 6 is injected into the process chamber, and thus the plurality of emitter portions 120 are formed. Contains a high concentration of impurities of a conductive type opposite to the substrate 110. As a result, a pn junction is formed between the substrate 110 and the plurality of emitter portions 120. In addition, since the substrate 110 and the plurality of emitter portions 120 are made of different semiconductor materials, the substrate 110 and the plurality of emitter portions 120 form heterojunctions.

이때, 복수의 개구부 위치는 복수의 에미터부(120)가 형성되는 후면 보호막(192) 부분에 대응하여, 복수의 개구부는 복수의 에미터부(120)가 형성되는 후면 보호막(192)의 부분을 노출한다. In this case, the plurality of opening positions correspond to portions of the rear passivation layer 192 in which the plurality of emitter portions 120 are formed, and the plurality of openings expose portions of the rear passivation layer 192 in which the plurality of emitter portions 120 are formed. do.

그런 다음, 도 3i에 도시한 것처럼, 후면 보호막(192) 위에 복수의 개구부를 갖는 마스크(도시하지 않음)을 위치시킨 후 PECVD 등에 의해 비정실 실리콘이나 다결정질 실리콘을 증착하여 복수의 후면 전계부(172)를 형성한다. 이때, 인(P) 등과 같은 5가 원소의 불순물을 포함하는 POCl3를 공정실에 주입하여 후면 전계부(172)를 형성하므로, 복수의 후면 전계부(172)는 기판(110)보다 높은 불순물 농도를 갖는 p+ 영역이 된다. Then, as shown in FIG. 3I, a mask (not shown) having a plurality of openings is positioned on the rear passivation layer 192, and then a plurality of backside electric fields are deposited by PECVD or the like. 172 is formed. In this case, since the rear electric field part 172 is formed by injecting POCl 3 containing impurity of pentavalent element such as phosphorus (P) into the process chamber, the plurality of rear electric field parts 172 are higher than the substrate 110. It becomes a p + region having a concentration.

이때, 복수의 개구부 위치는 복수의 후면 전계부(172)가 형성되는 후면 보호막(192) 부분에 대응하여, 복수의 개구부는 복수의 후면 전계부(172)가 형성되는 후면 보호막(192)의 부분을 노출한다. In this case, the plurality of opening positions correspond to portions of the rear passivation layer 192 on which the plurality of rear electric field portions 172 are formed, and the plurality of openings are portions of the rear passivation layer 192 on which the plurality of rear electric fields 172 are formed. Expose

이때, 복수의 에미터부(120)와 복수의 후면 전계부(172)의 형성 순서는 변경 가능하다. 또한 감광막을 증착하고 그 위에 광 마스크를 위치시킨 후, 복수의 에 미터부(120)와 복수의 후면 전계부(172)가 각각 형성될 부분의 감광막을 노광하여 원하는 부분의 후면 보호막(192)을 노출한 후 노출된 부분에 에미터부(120)와 후면 전계부(172)를 각각 증착하는 것과 같이 다양한 방법으로, 후면 보호막(192) 위에 에미터부(120)와 후면 전계부(172)를 각각 형성할 수 있다. In this case, the order of forming the plurality of emitter units 120 and the plurality of rear electric field units 172 may be changed. In addition, after the photoresist film is deposited and a photo mask is placed thereon, the photoresist film of the portion where the plurality of emitters 120 and the plurality of rear electric field portions 172 are to be formed is exposed to expose the rear passivation film 192 of the desired portion. After the exposure, the emitter unit 120 and the rear electric field unit 172 are formed on the rear passivation layer 192 in various ways, such as by depositing the emitter unit 120 and the rear electric field unit 172 on the exposed portions, respectively. can do.

다음, 도 3j에 도시한 것처럼, PECVD 등을 이용하여 노출된 후면 보호막(192)과 복수의 에미터부(120) 및 복수의 후면 전계부(172) 위에 도전성 물질을 함유한 도전막(160)을 증착한다. 대안적인 실시예에서, 도전막(160)은 도전성 물질을 함유한 페이스트를 스크린 인쇄법으로 도포한 후 건조시켜 형성될 수 있다. Next, as shown in FIG. 3J, a conductive film 160 containing a conductive material is disposed on the rear passivation layer 192, the plurality of emitter portions 120, and the plurality of backside electric fields 172, which are exposed using PECVD. Deposit. In an alternative embodiment, the conductive film 160 may be formed by applying a paste containing a conductive material by screen printing and then drying.

그런 다음, 마스크 등을 이용하여 도전막(160)의 일부를 식각하여, 복수의 에미터부(120)와 복수의 후면 전계부(172) 위에 각각 형성된 복수의 제1 전극(141)과 복수의 제2 전극(142)을 형성한다(도 1 및 도 2 참고). Then, a portion of the conductive film 160 is etched using a mask or the like to form a plurality of first electrodes 141 and a plurality of first electrodes formed on the plurality of emitter portions 120 and the plurality of rear electric field portions 172, respectively. 2 electrodes 142 are formed (see FIGS. 1 and 2).

대안적인 실시예에서, 기판(110) 위에 형성되는 모든 막(171, 191, 130, 192, 120, 172, 141, 142)은 PECVD와 같은 화학적 기상 증착법뿐만 아니라 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physical vapor deposition)으로 형성 가능하다. In alternative embodiments, all of the films 171, 191, 130, 192, 120, 172, 141, 142 formed over the substrate 110 may be formed by physical vapor deposition, such as sputtering, as well as chemical vapor deposition, such as PECVD. It can be formed by physical vapor deposition.

이처럼, 기판(110) 위에 형성되는 막들이 약 200℃의 저온에서 행해지는 화학적 기상 증착법이나 물리적 기상 증착법으로 형성되므로, 태양 전지(1)의 제조가 용이하고, 높은 온도에 의해 각 막(171, 191, 130, 192, 120, 172, 141, 142)의 특성이 열화되는 현상이 방지되므로, 태양 전지(1)의 효율이 향상된다. As such, since the films formed on the substrate 110 are formed by a chemical vapor deposition method or a physical vapor deposition method performed at a low temperature of about 200 ° C., the manufacturing of the solar cell 1 is easy, and each film 171 may be formed at a high temperature. Since the phenomenon of the characteristics of 191, 130, 192, 120, 172, 141, and 142 deterioration is prevented, the efficiency of the solar cell 1 is improved.

다음, 도 4 및 도 5를 참고로 하여 본 발명의 다른 실시예에 따른 태양 전 지(1a)에 대하여 설명한다.Next, a solar cell 1a according to another embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 5는 도 4에 도시한 태양 전지를 V-V선을 따라 잘라 도시한 단면도이다.4 is a partial perspective view of a solar cell according to an exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view of the solar cell illustrated in FIG. 4 taken along the line V-V.

본 실시예에서, 도 1 및 도 2에 도시한 태양 전지(1)와 비교하여 동일한 기능을 수행하는 구성요소에 대해서는 같은 도면 부호를 부여하고, 그에 대한 자세한 설명 또한 생략한다.In the present embodiment, the same reference numerals are assigned to components that perform the same function as compared with the solar cell 1 shown in FIGS. 1 and 2, and detailed description thereof is also omitted.

도 4 및 도 5에 도시한 태양 전지(1a)는 도 1 및 도 2에 도시한 태양 전지(1)와 유사한 구조를 갖고 있다.The solar cell 1a shown in FIGS. 4 and 5 has a structure similar to that of the solar cell 1 shown in FIGS. 1 and 2.

즉, 본 실시예에 따른 태양 전지(1a)는 기판(110), 기판(110)의 전면에 위치하는 전면 전계부(171), 전면 전계부(171) 위에 위치하는 전면 보호막(191), 전면 보호막(191) 위에 위치하는 반사 방지막(130), 기판(110)의 후면에 위치하는 후면 보호막(1921), 복수의 에미터부(120) 및 복수의 후면 전계부(172), 그리고 복수의 에미터부(120)와 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 제2 전극(142)을 포함한다.That is, the solar cell 1a according to the present exemplary embodiment includes the substrate 110, the front electric field part 171 positioned on the front surface of the substrate 110, the front passivation layer 191 located on the front electric field unit 171, and the front surface. The anti-reflection film 130 positioned on the passivation layer 191, the rear passivation layer 1921 positioned on the rear side of the substrate 110, the plurality of emitter portions 120 and the plurality of rear electric field portions 172, and the plurality of emitter portions And a plurality of first electrodes 141 and a plurality of second electrodes 142 respectively positioned on the 120 and the plurality of backside electric fields 172.

하지만, 도 1 및 도 2에 도시한 태양 전지(1)와 다르게, 본 실시예의 태양 전지(1a)는 복수의 에미터부(120)와 복수의 후면 전계부(172)가 직접 기판(110)의 후면과 접촉하게 위치하고, 후면 보호막(1921)은 복수의 에미터부(120)와 복수의 후면 전계부(172)가 형성된 부분을 제외한 기판(110)의 후면에 위치한다. 즉, 후면 보호막(1921)이 복수의 에미터부(120)와 복수의 후면 전계부(172) 사이에만 위치한 것을 제외하면 도 1 및 도 2에 도시한 태양 전지(1)와 동일하다.However, unlike the solar cell 1 shown in FIGS. 1 and 2, in the solar cell 1a of the present embodiment, a plurality of emitter portions 120 and a plurality of rear electric field portions 172 are directly connected to the substrate 110. The rear protective layer 1921 is positioned on the rear surface of the substrate 110 except for a portion where the plurality of emitter portions 120 and the plurality of rear electric field portions 172 are formed. That is, the rear protective film 1921 is the same as the solar cell 1 shown in FIGS. 1 and 2 except that the rear protective layer 1921 is positioned only between the plurality of emitter portions 120 and the plurality of rear electric field portions 172.

이때, 후면 보호막(1921)의 두께는 도 1 및 도 2에 도시한 후면 보호막(192)보다 두꺼운 두께를 가지지만 이에 한정되지 않는다. In this case, the thickness of the rear passivation layer 1921 may be thicker than the rear passivation layer 192 illustrated in FIGS. 1 and 2, but is not limited thereto.

이러한 후면 보호막(1921)은 도 1 및 도 2의 후면 보호막(192)과 동일하게 불안정한 결합을 안정한 결합으로 바꾸어, 기판(110)의 표면 근처에서 전하가 손실되는 양을 감소시킨다. 이에 더하여, 후면 보호막(1921)은 인접한 에미터부(120)와 후면 전계부(172) 간의 전하 이동과 같은 전기적인 간섭을 방지하여 전하의 손실을 줄일 수 있으며, 기판(110)을 통과한 빛을 기판(110) 내부로 반사시켜, 외부로 손실되는 빛의 양을 감소시키다. The rear passivation film 1921 converts an unstable bond into a stable bond in the same manner as the rear passivation film 192 of FIGS. 1 and 2 to reduce the amount of charge loss near the surface of the substrate 110. In addition, the rear passivation layer 1921 may reduce electric charge loss by preventing electric interference such as charge transfer between the adjacent emitter unit 120 and the rear electric field unit 172, and the light passing through the substrate 110 may be reduced. By reflecting the inside of the substrate 110, the amount of light lost to the outside is reduced.

이러한 본 실시예에 따른 태양 전지(1a)를 제조하는 방법을 도 3a 내지 도 3j뿐만 아니라 도 6a 내지 도 6d를 참고로 하여 설명한다.A method of manufacturing the solar cell 1a according to the present embodiment will be described with reference to FIGS. 6A to 6D as well as FIGS. 3A to 3J.

도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법의 일부를 순차적으로 나타낸 공정도이다.6A to 6D are flowcharts sequentially illustrating a part of a manufacturing method of a solar cell according to another embodiment of the present invention.

도 3a 내지 도 3g에 도시한 방법과 동일하게 텍스처링된 기판(110)의 전면 위에, 전면 전계부(171), 전면 보호막(191) 및 반사 방지막(130)를 순차적으로 형성한 후, 기판(110)의 후면에 후면 보호막(1921)을 형성한다.3A through 3G, the front field 171, the front passivation layer 191, and the anti-reflection layer 130 are sequentially formed on the entire surface of the substrate 110, which is textured in the same manner as the method illustrated in FIGS. 3A to 3G. The rear passivation film 1921 is formed on the rear side of the substrate.

그런 다음, 도 6a에 도시한 것처럼, 마스크를 이용하여 후면 보호막(1921)의 일부를 제거하여 기판(110)의 후면 일부를 드러낸다. 이때, 기판(110)의 노출 부분은 복수의 에미터부 형성 부분과 복수의 후면 전계부 형성 부분에 대응한다.6A, a portion of the rear passivation layer 1921 is removed using a mask to expose a portion of the back side of the substrate 110. In this case, the exposed portion of the substrate 110 corresponds to the plurality of emitter portion forming portions and the plurality of backside electric field forming portions.

그런 다음, 도 3h와 도 3i와 유사하게, 마스크를 이용하여 노출된 에미터부 형성 부분과 노출된 후면 전계부 형성 부분에 각각 복수의 에미터부(120)와 복수의 후면 전계부(172)를 형성한다(도 6b 및 도 6c). 이로 인해, 복수의 에미터부(120)와 복수의 후면 전계부(172)는 기판(110)과 바로 접촉한다.Then, similar to FIGS. 3H and 3I, a plurality of emitter portions 120 and a plurality of rear electric field portions 172 are formed on the exposed emitter portion forming portion and the exposed back field forming portion, respectively, using a mask. 6b and 6c. As a result, the plurality of emitter portions 120 and the plurality of rear electric field portions 172 directly contact the substrate 110.

다음, 도 3j와 유사하게, 기판(110)의 후면에 도전막(140)을 형성한 후, 도전막(140)의 일부를 식각하여 복수의 에미터부(120)와 복수의 후면 전계부(172) 위에 각각 형성된 복수의 제1 전극(141)과 복수의 제2 전극(142)을 형성한다(도 4 및 도 5 참고).Next, similar to FIG. 3J, after the conductive film 140 is formed on the rear surface of the substrate 110, a portion of the conductive film 140 is etched to emit a plurality of emitter portions 120 and a plurality of rear electric field portions 172. A plurality of first electrodes 141 and a plurality of second electrodes 142, respectively, are formed on the upper surface of the substrate (see FIGS. 4 and 5).

이와 같이, 복수의 에미터부(120)와 복수의 후면 전계부(172)가 기판(110)의 후면에 직접 접촉하므로, 에미터부(120)와 후면 전계부(172)로 각각 이동하는 전하의 전송율이 향상되어, 도 1 및 도 2에 도시한 태양 전지(1)보다 태양 전지(1a)의 효율은 더욱더 향상된다.As described above, since the plurality of emitter portions 120 and the plurality of rear electric field portions 172 directly contact the rear surface of the substrate 110, the transfer rates of charges moving to the emitter portion 120 and the rear electric field portions 172, respectively. This improves, and the efficiency of the solar cell 1a is further improved than the solar cell 1 shown in FIG. 1 and FIG.

다음, 도 7 및 도 8을 참고로 하여 또 다른 실시예에 따른 태양 전지(1b)에 대하여 설명한다.Next, a solar cell 1b according to still another embodiment will be described with reference to FIGS. 7 and 8.

도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 일부 사시도이고, 도 8는 도 7에 도시한 태양 전지를 VIII-VIII선을 따라 잘라 도시한 단면도이다.7 is a partial perspective view of a solar cell according to still another embodiment of the present invention, and FIG. 8 is a cross-sectional view of the solar cell shown in FIG. 7 taken along the line VIII-VIII.

본 실시예에서, 도 1 및 도 2에 도시한 태양 전지(1)와 비교하여 동일한 기능을 수행하는 구성요소에 대해서는 같은 도면 부호를 부여하고, 그에 대한 자세한 설명 또한 생략한다.In the present embodiment, the same reference numerals are assigned to components that perform the same function as compared with the solar cell 1 shown in FIGS. 1 and 2, and detailed description thereof is also omitted.

도 7 및 도 8에 도시한 태양 전지(1b)는 도 1 및 도 2에 도시한 태양 전지(1)와 유사하게 기판(110)의 전면에 전면 전계부(171), 전면 보호막(191) 및 반사 방지막(130)이 순차적으로 위치하고, 기판(110)의 후면에 위치하는 후면 보호 막(192a, 192b), 후면 보호막(192a, 192b)에 위치하는 복수의 에미터부(120) 및 복수의 후면 전계부(172), 그리고 복수의 에미터부(120)와 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 제2 전극(142)을 포함한다.The solar cell 1b illustrated in FIGS. 7 and 8 is similar to the solar cell 1 illustrated in FIGS. 1 and 2, and includes a front electric field 171, a front passivation layer 191, and The anti-reflection film 130 is sequentially positioned, and the rear passivation layers 192a and 192b disposed on the rear surface of the substrate 110, the plurality of emitter portions 120 and the plurality of rear sides located on the rear passivation layers 192a and 192b. The system unit 172 includes a plurality of first electrodes 141 and a plurality of second electrodes 142 respectively positioned on the emitter unit 120 and the plurality of rear electric field units 172.

하지만, 도 1 및 도 2와는 달리, 본 실시예의 태양 전지(1b)는 기판(110)과 복수의 에미터부(120) 및 복수의 후면 전계부(172) 사이에 위치하는 제1 후면 보호막(192a)과 그 외의 부분, 즉, 복수의 에미터부(120) 및 복수의 후면 전계부(172) 사이에 위치하여 노출된 제2 후면 보호막(192b)을 갖는 후면 보호막(192a, 192b)을 구비한다. However, unlike FIGS. 1 and 2, the solar cell 1b according to the present exemplary embodiment may include a first rear passivation layer 192a positioned between the substrate 110, the plurality of emitter portions 120, and the plurality of rear electric field portions 172. ) And other portions, that is, the rear passivation layers 192a and 192b having the second rear passivation layer 192b disposed between the plurality of emitter portions 120 and the plurality of rear electric field portions 172 and exposed.

기판(110)과 에미터부(120) 및 후면 전계부(172) 사이에 위치하는 제1 후면 보호막(192a)은 비정실 실리콘과 같은 도전성 물질로 만들어지고, 그 외 부분에 위치한 제2 후면 보호막(192b)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx)과 같은 절연 물질로 만들어진다.The first rear passivation layer 192a disposed between the substrate 110, the emitter unit 120, and the rear electric field unit 172 is made of a conductive material such as amorphous silicon, and the second rear passivation layer ( 192b is made of an insulating material such as silicon oxide film (SiOx) or silicon nitride film (SiNx).

이로 인해, 기판(110)과의 접촉면에 존재하는 불안정한 결합을 안정한 결합으로 변환하는 변화율이 향상되고, 제1 후면 보호막(192a)의 도전성 특성에 의해 에미터부(120) 또는 후면 전계부(172)로 전달하는 전하의 양이 증가하여 전하의 전송 효율이 향상되므로, 태양 전지(1)와 비교하여 태양 전지(1b)의 효율은 더욱 크게 향상된다.As a result, the rate of change of converting an unstable bond present in the contact surface with the substrate 110 into a stable bond is improved, and the emitter unit 120 or the rear electric field unit 172 is controlled by the conductive property of the first rear passivation layer 192a. Since the amount of charge to be transferred increases, the charge transfer efficiency is improved, so that the efficiency of the solar cell 1b is further improved compared with the solar cell 1.

본 실시예에서, 제1 및 제2 후면 보호막(192a, 192b)은 두께는 서로 동일하지만, 서로 다를 수 있다. 예를 들어, 제2 후면 보호막(192b)의 두께가 제1 후면 보호막(192a)의 두께보다 두꺼울 수 있다. 이럴 경우, 도 4 및 도 5를 참고로 하 여 이미 설명한 것처럼, 제2 후면 보호막(192b)에 의해 인접한 에미터부(120)와 후면 전계부(172) 간의 전하 이동 등과 같은 전기적인 간섭이 방지되어 태양 전지(1b)의 효율을 더욱 향상된다.In the present embodiment, the first and second rear passivation layers 192a and 192b have the same thickness but may be different from each other. For example, the thickness of the second rear passivation layer 192b may be thicker than the thickness of the first rear passivation layer 192a. In this case, as described above with reference to FIGS. 4 and 5, electrical interference such as charge transfer between the adjacent emitter unit 120 and the rear electric field unit 172 is prevented by the second rear passivation layer 192b. The efficiency of the solar cell 1b is further improved.

이러한 본 실시예에 따른 태양 전지(1b)를 제조하는 방법을 도 3a 내지 도 3j뿐만 아니라 도 9a 내지 도 9d를 참고로 하여 설명한다.The method of manufacturing the solar cell 1b according to the present embodiment will be described with reference to FIGS. 9A to 9D as well as FIGS. 3A to 3J.

도 9a 내지 도 9d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법의 일부를 순차적으로 나타낸 공정도이다.9A to 9D are flowcharts sequentially illustrating a part of a manufacturing method of a solar cell according to still another embodiment of the present invention.

본 실시예에 따른 태양 전지(1a)를 제조하는 방법은 비정질 실리콘으로 이루어진 제1 후면 보호막(192a)을 기판 후면에 증착한 후(도 9a), 일부를 식각하여 에미터부 형성 부분과 후면 전계부 형성 부분에 위치하는 제1 후면 보호막(192a)을 완성하고(도 9b), 제1 후면 보호막(192a)과 노출된 기판(110) 위에 실리콘 산화막(SiOx)이나 실리콘 질화막으로 이루어진 제2 후면 보호막(192b)을 증착한 후(도 9c) 일부를 식각하여 제2 후면 보호막(192b)을 완성하는 공정(도 9d)을 제외하면 도 3a 내지 도 3j에 도시한 제조 방법과 동일하므로, 자세한 설명은 생략한다.In the method of manufacturing the solar cell 1a according to the present exemplary embodiment, after depositing the first rear passivation layer 192a made of amorphous silicon on the back of the substrate (FIG. 9A), the part is etched to form the emitter part and the back electric field part. A first rear passivation layer 192a positioned at the formation portion is completed (FIG. 9B), and a second rear passivation layer (SiOx) or a silicon nitride layer is formed on the exposed substrate 110 and the first rear passivation layer 192a (FIG. 9B). Except for the process of completing the second rear passivation layer 192b by etching a portion after depositing 192b (FIG. 9C) (FIG. 9D), the detailed description is omitted. do.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.

도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 2 is a cross-sectional view of the solar cell illustrated in FIG. 1 taken along the line II-II.

도 3a 내지 도 3j는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.3A to 3J are flowcharts sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 4는 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.4 is a partial perspective view of a solar cell according to an embodiment of the present invention.

도 5는 도 4에 도시한 태양 전지를 V-V선을 따라 잘라 도시한 단면도이다.5 is a cross-sectional view of the solar cell illustrated in FIG. 4 taken along the line V-V.

도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법의 일부를 순차적으로 나타낸 공정도이다.6A to 6D are flowcharts sequentially illustrating a part of a manufacturing method of a solar cell according to another embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 일부 사시도이다.7 is a partial perspective view of a solar cell according to another embodiment of the present invention.

도 8는 도 7에 도시한 태양 전지를 VIII-VIII선을 따라 잘라 도시한 단면도이다.8 is a cross-sectional view of the solar cell illustrated in FIG. 7 taken along the line VIII-VIII.

도 9a 내지 도 9d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법의 일부를 순차적으로 나타낸 공정도이다.9A to 9D are flowcharts sequentially illustrating a part of a manufacturing method of a solar cell according to still another embodiment of the present invention.

*도면 부호에 대한 설명** Description of the Drawing Symbols *

110: 기판 120: 에미터부110: substrate 120 emitter part

130: 반사 방지막 141, 142: 전극130: antireflection films 141, 142: electrode

171, 172: 전계부 191, 192, 1921, 192a, 192b: 보호막171, 172: electric field 191, 192, 1921, 192a, 192b: protective film

Claims (26)

제1 도전성 타입의 기판,A substrate of a first conductivity type, 상기 기판의 입사면에 위치하는 전면 전계부,A front electric field part positioned on the incident surface of the substrate, 상기 기판의 후면에 위치하고, 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 적어도 하나의 에미터부,At least one emitter portion of a second conductivity type positioned on a rear surface of the substrate and opposite to the first conductivity type, 상기 적어도 하나의 에미터부에 전기적으로 연결되어 있는 적어도 하나의 제1 전극, 그리고At least one first electrode electrically connected to the at least one emitter, and 상기 기판의 후면에 위치하고, 상기 기판에 전기적으로 연결되어 있는 적어도 하나의 제2 전극At least one second electrode positioned on a rear surface of the substrate and electrically connected to the substrate 을 포함하고,Including, 상기 기판과 상기 적어도 하나의 에미터부는 이종 접합을 형성하는 The substrate and the at least one emitter portion form a heterojunction 태양 전지.Solar cells. 제1항에서,In claim 1, 상기 기판과 상기 적어도 하나의 제2 전극 사이에 위치하는 적어도 하나의 후면 전계부를 더 포함하는 태양 전지.The solar cell of claim 1, further comprising at least one rear electric field disposed between the substrate and the at least one second electrode. 제2항에서,In claim 2, 상기 기판의 후면에 위치하는 후면 보호막을 더 포함하는 태양 전지.The solar cell further comprises a rear protective film located on the back of the substrate. 제3항에서,4. The method of claim 3, 상기 후면 보호막은 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부 사이에 위치하는 태양 전지.And the rear passivation layer is positioned between the at least one emitter unit and the at least one rear field unit. 제4항에서,In claim 4, 상기 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루어진 태양 전지.The rear protective film is a solar cell consisting of a silicon oxide film or a silicon nitride film. 제3항에서,4. The method of claim 3, 상기 후면 보호막은 상기 기판의 후면 전체에 위치하는 태양 전지.The rear protective layer is located on the entire rear of the substrate. 제6항에서,In claim 6, 상기 후면 보호막은 비정질 실리콘, 실리콘 산화막, 또는 실리콘 질화막 중 하나로 이루어진 태양 전지.The back protective layer is a solar cell made of one of amorphous silicon, silicon oxide film, or silicon nitride film. 제6항에서,In claim 6, 상기 후면 보호막은 상기 기판과 상기 적어도 하나의 에미터부 및 상기 적어도 하나의 후면 전계부 사이에 위치하는 제1 후면 보호막과 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부 사이에 위치하는 제2 후면 보호막을 포 함하고, 상기 제1 후면 보호막과 상기 제2 후면 보호막은 서로 다른 재료로 형성된 태양 전지.The rear passivation layer may include a first rear passivation layer positioned between the substrate, the at least one emitter unit and the at least one rear electric field unit, and a second rear passivation layer located between the at least one emitter unit and the at least one rear electric field unit. A solar cell including a rear passivation layer, wherein the first rear passivation layer and the second rear passivation layer are formed of different materials. 제8항에서,In claim 8, 상기 제1 후면 보호막은 도전성 물질로 이루어지고 상기 제2 후면 보호막은 절연 물질로 이루어진 태양 전지.The first rear protective film is made of a conductive material and the second rear protective film is made of an insulating material. 제9항에서,The method of claim 9, 상기 제1 후면 보호막은 비정질 실리콘으로 이루어지고, 상기 제2 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루어진 태양 전지.The first rear protective film is made of amorphous silicon, and the second rear protective film is made of a silicon oxide film or a silicon nitride film. 제8항에서,In claim 8, 상기 제1 후면 보호막과 상기 제2 후면 보호막의 두께는 서로 상이한 태양 전지.The solar cell of claim 1, wherein the first rear passivation layer and the second rear passivation layer have different thicknesses. 제11항에서,In claim 11, 상기 제1 후면 보호막의 두께는 상기 제2 후면 보호막의 두께보다 작은 태양 전지.The solar cell of claim 1, wherein the thickness of the first rear protective layer is smaller than the thickness of the second rear protective layer. 제1항 내지 제12항 중 어느 한 항에서,The method according to any one of claims 1 to 12, 상기 제1 전극과 상기 제2 전극은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어진 태양 전지.The first electrode and the second electrode are nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), A solar cell comprising at least one conductive material selected from the group consisting of gold (Au) and combinations thereof. 제1항 내지 제12항 중 어느 한 항에서,The method according to any one of claims 1 to 12, 상기 기판은 결정질 실리콘으로 이루어지고, 상기 적어도 하나의 에미터부는 비정질 실리콘으로 이루어진 태양 전지.And the substrate is made of crystalline silicon, and the at least one emitter part is made of amorphous silicon. 제1항 내지 제12항 중 어느 한 항에서,The method according to any one of claims 1 to 12, 상기 전면 전계부 위에 위치하는 전면 보호막을 더 포함하는 태양 전지.The solar cell further comprises a front passivation layer positioned on the front field. 제15항에서,16. The method of claim 15, 상기 전면 보호막 위에 위치하는 반사 방지막을 더 포함하는 태양 전지.The solar cell further comprises an anti-reflection film disposed on the front protective film. 제1 도전성 타입의 기판의 입사면 위에 전면 전계부를 형성하는 단계,Forming a front electric field on an incident surface of the substrate of the first conductivity type, 상기 기판의 후면에 후면 보호막을 형성하는 단계,Forming a rear protective film on a rear surface of the substrate, 상기 기판의 후면 위에 제1 도전서 타입과 반대인 제2 도전성 타입을 갖고 상기 기판과 다른 재료로 적어도 하나의 에미터부를 형성하는 단계,Forming at least one emitter portion on a back surface of the substrate having a second conductivity type opposite to the first conductivity type and of a different material than the substrate; 상기 기판의 후면 위에 적어도 하나의 후면 전계부를 형성하는 단계, 그리고Forming at least one backside electric field on a backside of the substrate, and 상기 적어도 하나의 에미터부 위와 상기 적어도 하나의 후면 전계부 위에 각 각 제1 전극과 제2 전극을 형성하는 단계Forming a first electrode and a second electrode on the at least one emitter part and on the at least one rear electric field part, respectively; 를 포함하는 태양 전지의 제조 방법.Method for manufacturing a solar cell comprising a. 제17항에서,The method of claim 17, 상기 기판은 결정질 실리콘으로 이루어져 있고, 상기 적어도 하나의 에미터부는 비정질 실리콘으로 이루어져 있는 태양 전지의 제조 방법.And the substrate is made of crystalline silicon, and the at least one emitter part is made of amorphous silicon. 제18항에서,The method of claim 18, 상기 전면 전계부는 비정질 실리콘, 실리콘 산화막, 또는 실리콘 질화막으로 이루어진 태양 전지의 제조 방법.The front field portion is a method of manufacturing a solar cell consisting of amorphous silicon, silicon oxide film, or silicon nitride film. 제17항에서,The method of claim 17, 상기 후면 보호막 형성 단계는 상기 기판의 후면 전체 위에 상기 후면 보호막을 적층하는 단계를 포함하고, The forming of the rear passivation layer includes stacking the rear passivation layer on the entire rear surface of the substrate, 상기 적어도 하나의 에미터부와 상기 적어도 하나의 후면 전계부는 상기 후면 보호막 위에 각각 위치하는The at least one emitter portion and the at least one rear electric field portion are respectively located on the rear passivation layer. 태양 전지의 제조 방법. Method for manufacturing a solar cell. 제17항에서,The method of claim 17, 상기 후면 보호막 형성 단계는,The back protective film forming step, 상기 기판의 후면 위에 제1 후면 보호막을 적층하는 단계,Stacking a first rear protective film on a rear surface of the substrate; 상기 제1 후면 보호막의 일부를 식각하여 상기 기판의 일부를 드러내는 단계,Etching a portion of the first rear protective layer to expose a portion of the substrate; 상기 제1 후면 보호막과 상기 드러낸 기판 위에 제2 후면 보호막을 적층하는 단계, 그리고 Stacking a second rear passivation layer on the first rear passivation layer and the exposed substrate; and 상기 제1 후면 보호막 위에 적층된 상기 제2 후면 보호막을 식각하여 상기 제1 후면 보호막을 드러내는 단계Etching the second rear passivation layer stacked on the first rear passivation layer to expose the first rear passivation layer; 를 포함하고,Including, 상기 적어도 하나의 에미터부와 상기 적어도 하나의 제2 전계부는 상기 제1 후면 보호막 재료 위에 위치하는The at least one emitter portion and the at least one second electric field portion are positioned over the first backside protective material 태양 전지의 제조 방법.Method for manufacturing a solar cell. 제21항에서,The method of claim 21, 상기 제1 후면 보호막은 비정실 실리콘으로 이루어지고, 상기 제2 후면 보호막은 실리콘 산화막 또는 실리콘 질화막으로 이루어진 태양 전지의 제조 방법.The first rear protective film is made of amorphous silicon, and the second rear protective film is made of a silicon oxide film or a silicon nitride film. 제17항에서,The method of claim 17, 상기 후면 보호막 형성 단계는 상기 기판의 후면 전체에 후면 보호막을 적층하는 단계 그리고 상기 후면 보호막의 일부를 식각하여 상기 기판의 후면 일부를 드러내는 단계를 포함하고,The forming of the rear passivation layer may include stacking a rear passivation layer on the entire rear surface of the substrate and exposing a portion of the rear passivation layer by etching a portion of the rear passivation layer. 상기 적어도 하나의 에미터부와 상기 적어도 하나의 제2 전계부는 상기 노출된 기판의 후면 위에 위치하는The at least one emitter portion and the at least one second electric field portion are located on a rear surface of the exposed substrate. 태양 전지의 제조 방법.Method for manufacturing a solar cell. 제17항 내지 제23항 중 어느 한 항에서,The method according to any one of claims 17 to 23, 상기 기판의 입사면에 텍스처링 표면을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.And forming a texturing surface at the incident surface of the substrate. 제24항에서,The method of claim 24, 상기 텍스처링 표면 형성 단계는 상기 기판의 후면에 식각 방지막을 형성하는 단계, 상기 기판의 표면을 식각하여 상기 기판의 입사면에 텍스처링 표면을 형성하는 단계, 그리고 상기 식각 방지막을 제거하는 단계를 포함하는 태양 전지의 제조 방법.The forming of the texturing surface may include forming an etch stop layer on a rear surface of the substrate, etching the surface of the substrate to form a texturing surface on the incident surface of the substrate, and removing the etch stop layer. Method for producing a battery. 제17항 내지 제23항 중 어느 한 항에서,The method according to any one of claims 17 to 23, 상기 전면 전계부 위에 반사 방지막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.The method of manufacturing a solar cell further comprising the step of forming an anti-reflection film on the front field.
KR1020090084046A 2009-09-07 2009-09-07 Solar cell and method for manufacturing the same KR101135590B1 (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
KR1020090084046A KR101135590B1 (en) 2009-09-07 2009-09-07 Solar cell and method for manufacturing the same
EP10009286.5A EP2293350A3 (en) 2009-09-07 2010-09-07 Solar cell and method for manufacturing the same
EP10009287.3A EP2293351B1 (en) 2009-09-07 2010-09-07 Solar cell
DE202010018510.6U DE202010018510U1 (en) 2009-09-07 2010-09-07 solar cell
US12/876,821 US8525018B2 (en) 2009-09-07 2010-09-07 Solar cell
CN201010540778.3A CN102074599B (en) 2009-09-07 2010-09-07 Solar cell and method for manufacturing the same
CN2010105350624A CN102044579B (en) 2009-09-07 2010-09-07 Solar cell
US12/876,847 US9064999B2 (en) 2009-09-07 2010-09-07 Solar cell and method for manufacturing the same
US14/720,527 US9508875B2 (en) 2009-09-07 2015-05-22 Solar cell and method for manufacturing the same
US14/843,778 USRE46515E1 (en) 2009-09-07 2015-09-02 Solar cell
US15/276,884 US20170018663A1 (en) 2009-09-07 2016-09-27 Solar cell and method for manufacturing the same
US15/367,811 US20170084759A1 (en) 2009-09-07 2016-12-02 Solar cell and method for manufacturing the same
US15/640,956 USRE47484E1 (en) 2009-09-07 2017-07-03 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090084046A KR101135590B1 (en) 2009-09-07 2009-09-07 Solar cell and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110026238A true KR20110026238A (en) 2011-03-15
KR101135590B1 KR101135590B1 (en) 2012-04-17

Family

ID=43933366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084046A KR101135590B1 (en) 2009-09-07 2009-09-07 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101135590B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633379B2 (en) 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
KR20170117981A (en) * 2017-10-10 2017-10-24 엘지전자 주식회사 Solar cell

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788170B1 (en) * 2016-01-19 2017-10-19 엘지전자 주식회사 Solar cell and solar cell module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244549B2 (en) * 2001-11-13 2009-03-25 トヨタ自動車株式会社 Photoelectric conversion element and manufacturing method thereof
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US20070169808A1 (en) * 2006-01-26 2007-07-26 Kherani Nazir P Solar cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633379B2 (en) 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
KR20170117981A (en) * 2017-10-10 2017-10-24 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR101135590B1 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
KR101142861B1 (en) Solar cell and manufacturing method of the same
KR100984700B1 (en) Solar cell and manufacturing mehtod of the same
KR101046219B1 (en) Solar cell having a selective emitter
KR20120023391A (en) Solar cell and manufacturing method thereof
KR20100137117A (en) Solar cell and mehtod for manufacturing the same
KR20120084104A (en) Solar cell
KR20120140049A (en) Solar cell and method for manufacturing the same
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR102173644B1 (en) Solar cell and manufacturing method thereof
KR101882439B1 (en) Solar cell and manufacturing method thereof
KR101135590B1 (en) Solar cell and method for manufacturing the same
KR20120079591A (en) Solar cell and manufacturing method thereof
KR101135585B1 (en) Solar cell and method for manufacturing the same
KR101045859B1 (en) Solar cell and manufacturing method thereof
KR101755624B1 (en) Method for manufacturing solar cell
KR101588458B1 (en) Solar cell and manufacturing mehtod of the same
KR20120035291A (en) Method for manufacturing solar cell
KR101897168B1 (en) Solar cell
KR101130193B1 (en) Solar cell
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR20140110177A (en) Bifacial solar cell
KR101588457B1 (en) Solar cell and mehtod for manufacturing the same
KR101198870B1 (en) Solar cell and method for manufacturing the same
KR20120035003A (en) Method for manufacturing solar cell
KR101141219B1 (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7