KR20110025333A - 데이터 라인 구동 회로 - Google Patents

데이터 라인 구동 회로 Download PDF

Info

Publication number
KR20110025333A
KR20110025333A KR1020090083343A KR20090083343A KR20110025333A KR 20110025333 A KR20110025333 A KR 20110025333A KR 1020090083343 A KR1020090083343 A KR 1020090083343A KR 20090083343 A KR20090083343 A KR 20090083343A KR 20110025333 A KR20110025333 A KR 20110025333A
Authority
KR
South Korea
Prior art keywords
data line
read
write
signal
operation section
Prior art date
Application number
KR1020090083343A
Other languages
English (en)
Other versions
KR101163035B1 (ko
Inventor
송근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090083343A priority Critical patent/KR101163035B1/ko
Priority to US12/846,527 priority patent/US20110058441A1/en
Publication of KR20110025333A publication Critical patent/KR20110025333A/ko
Application granted granted Critical
Publication of KR101163035B1 publication Critical patent/KR101163035B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

데이터 라인 구동 회로는 리드 명령 또는 라이트 명령에 응답하여 라이트 구간과 리드 구간을 구분하기 위한 동작 구간 신호를 생성하도록 구성된 동작 구간 신호 생성부, 및 상기 동작 구간 신호에 응답하여 리드 동작 전용으로 사용되는 리드 데이터 라인을 제 1 전압 레벨로 고정시키도록 구성된 리드 데이터 라인 구동부를 구비한다.
데이터 라인, 라이트, 리드

Description

데이터 라인 구동 회로{DATA LINE DRIVING CIRCUIT}
본 발명은 반도체 회로 기술에 관한 것으로서, 특히 데이터 라인 구동 회로에 관한 것이다.
반도체 메모리는 데이터를 전송하기 위한 데이터 라인을 구비한다. 반도체 메모리의 설계에 있어 데이터 라인은 데이터 전송 효율과 레이아웃 마진에 큰 영향을 끼친다.
따라서 반도체 메모리의 설계에 있어 데이터 라인은 큰 비중을 차지하고 있으며, 반도체 메모리의 종류에 따라서 다양한 데이터 라인이 적용되며, 그 배치 방식 또한 다양하다.
반도체 메모리의 종류에 따라 도 1과 같이, 라이트(Write) 동작 전용 데이터 라인(이하, 라이트 데이터 라인: WGIO<0:N>)과 리드(Read) 동작 전용 데이터 라인(이하, 리드 데이터 라인: RGIO<0:N>)을 별도로 형성하여 사용할 수 있다.
또한 상술한 방식과 같이 데이터 라인을 별도로 형성한 경우, 서로 비슷한 위치의 회로 경로를 거치기 때문에 라이트 데이터 라인(WGIO<0:N>)과 리드 데이터 라인(RGIO<0:N>)을 서로 번갈아가며 반복되도록 배치하여 레이아웃(Layout) 확보 측면에서 유리하다.
그러나 도 1과 같은 방식은 서로 인접한 라이트 데이터 라인(WGIO<0:N>)과 리드 데이터 라인(RGIO<0:N>)의 간섭에 의한 커플링 노이즈(Coupling Noise)를 유발하여, 해당 데이터 라인의 레벨을 불안정하게 만들 수 있다.
즉, 도 2에 도시된 바와 같이, 라이트 데이터 라인(WGIO<0>)의 데이터 천이에 의해 인접한 리드 데이터 라인(RGIO<0>)의 레벨이 유동(Fluctuation)하고, 그에 따라 리드 데이터 라인(RGIO<0>)과 인접한 라이트 데이터 라인(WGIO<1>)에 커플링 노이즈를 발생시키게 된다.
본 발명의 실시예는 인접한 데이터 라인간의 간섭을 줄일 수 있도록 한 데이터 라인 구동 회로를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 데이터 라인 구동 회로는 리드 명령 또는 라이트 명령에 응답하여 라이트 구간과 리드 구간을 구분하기 위한 동작 구간 신호를 생성하도록 구성된 동작 구간 신호 생성부, 및 상기 동작 구간 신호에 응답하여 리드 동작 전용으로 사용되는 리드 데이터 라인을 제 1 전압 레벨로 고정시키도록 구성된 리드 데이터 라인 구동부를 구비함을 특징으로 한다.
본 발명의 실시예에 따른 데이터 라인 구동 회로는 동작 하지 않는 데이터 라인을 플로팅(Floating) 시켜 인접한 데이터 라인과의 간섭을 줄임으로써 안정적인 동작을 가능하게 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 라인 구동 회로는 동작 구간 신호 생성부(110), 리드 데이터 라인 구동부(120) 및 라이트 데이터 라인 구동부(130)를 구비한다.
동작 구간 신호 생성부(110)는 리드 명령(RDCMD)와 라이트 명령(WTCMD)에 응답하여 동작 구간 신호(RDWTFLAG)를 생성하도록 구성된다.
리드 데이터 라인 구동부(120)는 풀업 신호(PU) 및 풀다운 신호(PD)에 응답하여 리드 데이터 라인(RGIO<0>)을 정해진 레벨로 구동하며, 동작 구간 신호(RDWTFLAG)에 응답하여 리드 데이터 라인(RGIO<0>)을 접지 전압(VSS) 레벨로 고정시키도록 구성된다.
라이트 데이터 라인 구동부(130)는 데이터 입력 동작 구간 신호(DINST, DINSTB)에 응답하여 라이트 데이터 라인(WGIO<0>)을 정해진 레벨로 구동하며, 동작 구간 신호(RDWTFLAG)에 응답하여 라이트 데이터 라인(WGIO<0>)을 전원 전압(VDD) 레벨로 고정시키도록 구성된다.
도 3은 하나의 리드 데이터 라인(RGIO<0>)과 하나의 라이트 데이터 라인(WGIO<0>)에 대한 회로 구성만을 도시한 것이며, 실제 모든 리드 데이터 라인(RGIO<0:N>)과 모든 라이트 데이터 라인(WGIO<0:N>)에 대해서도 리드 데이터 라인 구동부(120)와 라이트 데이터 라인 구동부(130)가 구비된다. 동작 구간 신호(RDWTFLAG)는 공통적으로 사용되므로 동작 구간 신호 생성부(110)는 하나만 구성하면 된다. 물론 동작 구간 신호(RDWTFLAG)의 신호 로딩(Loading)을 고려하여 동작 구간 신호 생성부(110)를 복수 개로 구성하는 것도 가능하다.
도 4에 도시된 바와 같이, 동작 구간 신호 생성부(110)는 복수개의 인버터(IV1 ~ IV3)와 복수개의 낸드 게이트(ND1, ND2)를 이용하여 RS 플립플롭(Flip Flop) 형태로 구성할 수 있다.
동작 구간 신호 생성부(110)는 RS 플립플롭 구조이므로, 도 5에 도시된 바와 같이, 리드 명령(RDCMD)이 활성화됨에 따라 동작 구간 신호(RDWTFLAG)를 로우 레벨로 출력하고, 라이트 명령(WTCMD)이 활성화됨에 따라 동작 구간 신호(RDWTFLAG)를 하이 레벨로 출력한다.
즉, 동작 구간 신호(RDWTFLAG)는 라이트 구간 동안 하이 레벨을 유지하고, 리드 구간 동안 로우 레벨을 유지한다.
도 6에 도시된 바와 같이, 리드 데이터 라인 구동부(120)는 래치(LT1), 드라이버(121) 및 데이터 라인 제어부(122)를 구비한다.
래치(LT1)는 복수개의 인버터(IV14, IV15)를 구비한다. 래치(LT1)는 리드 데이터 라인(RGIO<0>)을 최종 데이터의 논리 레벨로 유지시킨다.
드라이버(121)는 복수개의 트랜지스터(M11, M12) 및 복수개의 인버터(IV11 ~ IV13)를 구비한다. 드라이버(121)는 풀업 신호(PU) 및 풀다운 신호(PD)에 응답하여 리드 데이터 라인(RGIO<0>)을 전원 전압(VDD) 레벨 또는 접지 전압(VSS) 레벨로 구동한다.
데이터 라인 제어부(122)는 동작 구간 신호(RDWTFLAG)가 하이 레벨인 구간 동안 즉, 라이트 구간 동안 리드 데이터 라인(RGIO<0>)을 접지 전압(VSS) 레벨로 고정시킨다.
즉, 본 발명에 따른 실시예는 라이트 구간 동안 리드 데이터 라인(RGIO<0:N>)을 접지 전압(VSS) 레벨로 고정시키므로 인접한 라이트 데이터 라인(WGIO<0:N>)과의 간섭에 의한 커플링 노이즈 발생을 방지할 수 있다.
따라서 라이트 구간 동안 리드 데이터 라인(RGIO<0:N>)의 데이터 레벨이 안정적으로 유지된다.
도 7에 도시된 바와 같이, 라이트 데이터 라인 구동부(130)는 패스 게이트(PG21), 래치(LT2) 및 데이터 라인 제어부(131)를 구비한다.
패스 게이트(PG21)는 데이터 입력 제어 신호(DINST, DINSTB)에 따라 외부에서 입력된 데이터(DATA)를 통과시킨다.
래치(LT2)는 복수개의 인버터(IV21 ~ IV23)를 구비한다. 래치(LT2)는 라이트 데이터 라인(WGIO<0>)을 최종 데이터의 논리 레벨로 유지시킨다.
데이터 라인 제어부(131)는 동작 구간 신호(RDWTFLAG)가 로우 레벨인 구간 동안 즉, 리드 구간 동안 라이트 데이터 라인(WGIO<0>)을 전원 전압(VDD) 레벨로 고정시킨다.
즉, 본 발명에 따른 실시예는 리드 구간 동안 라이트 데이터 라인(WGIO<0:N>)을 전원 전압(VDD) 레벨로 고정시키므로 인접한 리드 데이터 라인(RGIO<0:N>)과의 간섭에 의한 커플링 노이즈 발생을 방지할 수 있다.
따라서 리드 구간 동안 라이트 데이터 라인(WGIO<0:N>)의 데이터 레벨이 안정적으로 유지된다.
상술한 본 발명의 실시예는 리드 데이터 라인 구동부(120) 및 라이트 데이터 구동부(130) 모두에 해당 데이터 라인을 특정 전압 레벨로 고정시키는 기능을 포함하도록 하여, 인접한 데이터 라인간의 커플링 노이즈를 방지하려 한 것이다.
그러나 리드 데이터 라인 구동부(120)에만 데이터 라인을 특정 전압 레벨로 고정시키는 기능을 포함시켜도 본 발명의 목적을 달성하는 것이 가능하다.
라이트 데이터 구동부(130)에 해당 데이터 라인을 특정 전압 레벨로 고정시키는 기능을 포함시키는 것은 선택적으로 적용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 데이터 라인의 배치 상태를 나타낸 레이아웃도,
도 2는 데이터 라인간의 커플링 노이즈를 보여주기 위한 파형도,
도 3은 본 발명에 따른 데이터 라인 구동 회로의 블록도,
도 4는 도 3의 동작 구간 신호 생성부의 회로도,
도 5는 동작 구간 신호 생성부의 출력 파형도,
도 6은 도 3의 리드 데이터 라인 구동부의 회로도,
도 7은 도 3의 라이트 데이터 라인 구동부의 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
110: 동작 구간 신호 생성부 120: 리드 데이터 라인 구동부
130: 라이트 데이터 라인 구동부

Claims (5)

  1. 리드 명령 또는 라이트 명령에 응답하여 라이트 구간과 리드 구간을 구분하기 위한 동작 구간 신호를 생성하도록 구성된 동작 구간 신호 생성부; 및
    상기 동작 구간 신호에 응답하여 리드 동작 전용으로 사용되는 리드 데이터 라인을 제 1 전압 레벨로 고정시키도록 구성된 리드 데이터 라인 구동부를 구비하는 데이터 라인 구동 회로.
  2. 제 1 항에 있어서,
    상기 동작 구간 신호에 응답하여 라이트 동작 전용으로 사용되는 라이트 데이터 라인을 제 2 전압 레벨로 고정시키도록 구성된 라이트 데이터 라인 구동부를 더 구비하는 데이터 라인 구동 회로.
  3. 제 1 항에 있어서,
    상기 동작 구간 신호 생성부는
    상기 리드 명령과 상기 라이트 명령을 제 1 입력 단자와 제 2 입력 단자 각각에 입력 받고 출력단을 통해 상기 동작 구간 신호를 출력하도록 구성된 플립플롭을 구비하는 데이터 라인 구동 회로.
  4. 제 1 항에 있어서,
    상기 리드 데이터 라인 구동부는
    풀업 신호 및 풀다운 신호에 응답하여 상기 리드 데이터 라인을 전원 전압 레벨 또는 접지 전압 레벨로 구동하도록 구성된 드라이버, 및
    상기 동작 구간 신호가 상기 라이트 구간을 정의하는 레벨인 경우 리드 데이터 라인을 상기 제 1 전압 레벨로 고정시키도록 구성된 데이터 라인 제어부를 구비하는 데이터 라인 구동 회로.
  5. 제 2 항에 있어서,
    상기 라이트 데이터 라인 구동부는
    데이터 입력 제어 신호에 응답하여 데이터를 통과시키도록 구성된 패스 게이트, 및
    상기 동작 구간 신호가 상기 리드 구간을 정의하는 레벨인 경우 라이트 데이터 라인을 상기 제 2 전압 레벨로 고정시키도록 구성된 데이터 라인 제어부를 구비하는 데이터 라인 구동 회로.
KR1020090083343A 2009-09-04 2009-09-04 데이터 라인 구동 회로 KR101163035B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090083343A KR101163035B1 (ko) 2009-09-04 2009-09-04 데이터 라인 구동 회로
US12/846,527 US20110058441A1 (en) 2009-09-04 2010-07-29 Data line driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083343A KR101163035B1 (ko) 2009-09-04 2009-09-04 데이터 라인 구동 회로

Publications (2)

Publication Number Publication Date
KR20110025333A true KR20110025333A (ko) 2011-03-10
KR101163035B1 KR101163035B1 (ko) 2012-07-09

Family

ID=43647686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083343A KR101163035B1 (ko) 2009-09-04 2009-09-04 데이터 라인 구동 회로

Country Status (2)

Country Link
US (1) US20110058441A1 (ko)
KR (1) KR101163035B1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706292A (en) * 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
US6055208A (en) * 1998-06-05 2000-04-25 Micron Technology, Inc. Method and circuit for sending a signal in a semiconductor device during a setup time
US6020776A (en) * 1998-06-22 2000-02-01 Xilinx, Inc. Efficient multiplexer structure for use in FPGA logic blocks
KR100306966B1 (ko) * 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
JP2001014852A (ja) * 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体記憶装置
JP2001084791A (ja) * 1999-07-12 2001-03-30 Mitsubishi Electric Corp 半導体記憶装置
JP3737437B2 (ja) * 2001-02-01 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体メモリ及びその動作モードのエントリー方法
WO2004001761A1 (ja) * 2002-06-25 2003-12-31 Fujitsu Limited 半導体メモリ
KR100540472B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치

Also Published As

Publication number Publication date
US20110058441A1 (en) 2011-03-10
KR101163035B1 (ko) 2012-07-09

Similar Documents

Publication Publication Date Title
US6549480B2 (en) Semiconductor integrated circuit allowing internal voltage to be measured and controlled externally
US8164971B2 (en) Dual power rail word line driver and dual power rail word line driver array
CN102024493B (zh) 半导体集成电路
KR100238247B1 (ko) 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치
US8553479B2 (en) Semiconductor memory device
KR20030035987A (ko) 반도체 장치
US8085614B2 (en) Source control circuit and semiconductor memory device using the same
KR100815177B1 (ko) 반도체 장치
KR100486263B1 (ko) Ｓｄｒ/ｄｄｒ 겸용 반도체 메모리 장치의 데이터 출력 회로
JP2001028192A (ja) フラッシュメモリ装置
KR100864624B1 (ko) 반도체 메모리 소자
KR100294020B1 (ko) 레벨쉬프터및이를이용한반도체메모리장치
KR101163035B1 (ko) 데이터 라인 구동 회로
KR20110133308A (ko) 반도체 메모리 장치 및 집적회로
KR100304709B1 (ko) 외부에서 데이터 입출력 모드를 제어할 수 있는 반도체 메모리장치
KR101096268B1 (ko) 커맨드디코더 및 반도체 메모리 장치
JP4342467B2 (ja) 半導体メモリ
KR100892668B1 (ko) 뱅크 선택 제어 블록을 포함하는 반도체 집적 회로
US7894276B2 (en) Apparatus and methods for an input circuit for a semiconductor memory apparatus
JP5424486B2 (ja) 半導体集積回路
US8300495B2 (en) Block control command generation circuit
KR100649831B1 (ko) 반도체 메모리 장치의 글로벌 입출력 버스 제어회로
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
US20130107643A1 (en) Semiconductor memory device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee