KR20110005832A - 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법 - Google Patents
전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법 Download PDFInfo
- Publication number
- KR20110005832A KR20110005832A KR1020107024526A KR20107024526A KR20110005832A KR 20110005832 A KR20110005832 A KR 20110005832A KR 1020107024526 A KR1020107024526 A KR 1020107024526A KR 20107024526 A KR20107024526 A KR 20107024526A KR 20110005832 A KR20110005832 A KR 20110005832A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- layer
- electrodeposition
- substrate
- composition
- Prior art date
Links
- 239000000203 mixture Substances 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000000576 coating method Methods 0.000 title claims abstract description 40
- 239000011248 coating agent Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 230000008569 process Effects 0.000 title description 5
- 238000009713 electroplating Methods 0.000 title 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 114
- 239000010949 copper Substances 0.000 claims abstract description 114
- 229910052802 copper Inorganic materials 0.000 claims abstract description 113
- 238000004070 electrodeposition Methods 0.000 claims abstract description 89
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 230000008021 deposition Effects 0.000 claims abstract description 26
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims abstract description 19
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 229910001431 copper ion Inorganic materials 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 15
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 4
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 4
- -1 tungsten nitride Chemical class 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 163
- 230000010287 polarization Effects 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 27
- 239000000243 solution Substances 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 21
- 230000032683 aging Effects 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000005240 physical vapour deposition Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000012512 characterization method Methods 0.000 description 10
- AQEDFGUKQJUMBV-UHFFFAOYSA-N copper;ethane-1,2-diamine Chemical compound [Cu].NCCN AQEDFGUKQJUMBV-UHFFFAOYSA-N 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000011049 filling Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000009472 formulation Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 125000002524 organometallic group Chemical group 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- AWFYPPSBLUWMFQ-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(1,4,6,7-tetrahydropyrazolo[4,3-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)NN=C2 AWFYPPSBLUWMFQ-UHFFFAOYSA-N 0.000 description 1
- DCVGCQPXTOSWEA-UHFFFAOYSA-N 4-[[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]pyrazol-3-yl]methyl]-1-methylpiperazin-2-one Chemical compound CN1CCN(CC2=NN(CC(=O)N3CCC4=C(C3)N=NN4)C=C2C2=CN=C(NC3CC4=C(C3)C=CC=C4)N=C2)CC1=O DCVGCQPXTOSWEA-UHFFFAOYSA-N 0.000 description 1
- DEXFNLNNUZKHNO-UHFFFAOYSA-N 6-[3-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-3-oxopropyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)C(CCC1=CC2=C(NC(O2)=O)C=C1)=O DEXFNLNNUZKHNO-UHFFFAOYSA-N 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- NEAPKZHDYMQZCB-UHFFFAOYSA-N N-[2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]ethyl]-2-oxo-3H-1,3-benzoxazole-6-carboxamide Chemical compound C1CN(CCN1CCNC(=O)C2=CC3=C(C=C2)NC(=O)O3)C4=CN=C(N=C4)NC5CC6=CC=CC=C6C5 NEAPKZHDYMQZCB-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- JAWMENYCRQKKJY-UHFFFAOYSA-N [3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-ylmethyl)-1-oxa-2,8-diazaspiro[4.5]dec-2-en-8-yl]-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]methanone Chemical compound N1N=NC=2CN(CCC=21)CC1=NOC2(C1)CCN(CC2)C(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F JAWMENYCRQKKJY-UHFFFAOYSA-N 0.000 description 1
- 230000007488 abnormal function Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- XTVVROIMIGLXTD-UHFFFAOYSA-N copper(II) nitrate Chemical compound [Cu+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O XTVVROIMIGLXTD-UHFFFAOYSA-N 0.000 description 1
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 description 1
- OPQARKPSCNTWTJ-UHFFFAOYSA-L copper(ii) acetate Chemical compound [Cu+2].CC([O-])=O.CC([O-])=O OPQARKPSCNTWTJ-UHFFFAOYSA-L 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000012088 reference solution Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 특별하게는 집적회로에서 상호연결의 형성을 위한 "스루 비아" 타입의 구조를 조립하기 위해서 반도체 기판을 코팅하기 위한 전기증착 조성물에 대한 것이다. 본 발명에 따르면, 상기 조성물은 14 내지 120mM의 농도로 구리 이온 및 에틸렌디아민을 포함하고, 에틸렌디아민과 구리 간의 몰 비율은 1.80 내지 2.03 사이로 되고, 상기 조성물의 pH는 6.6 내지 7.5 사이로 된다. 본 발명은 또한 구리 시드 층의 증착을 위한 상기 전기 증착 조성물의 사용과 본 발명에 따른 전기 증착 조성물의 도움으로 구리 시드 층을 증착하는 방법에 관한 것이다.
Description
본 발명은 일반적으로 구리로 기판의 표면, 특히는 전기적으로 저항성인 물질을 구성하는 표면을 코팅하기 위한, 그리고 특히는 구리 확산에 대해 배리어 층을 코팅하기 위한 전기증착 조성물에 대한 것이다.
본 발명은 삼차원(3D) 또는 수직 통합에 있어서 전기적 "칩"(또는 "다이스")의 통합의 코너스톤인 스루 비아("스루 실리콘 비아" 또는 "스루 웨이퍼 비아" 또는 "스루 웨이퍼 인터컨넥터")의 금속화반응을 위한 마이크로일렉트로닉 분야에서 사용되어 질 것이다. 이것은 또한 구리 확산에 대해 배리어를 형성하는 층과 스루 비아들을 갖는 기판이 구리의 층으로 도포되어 질 필요가 있는 기타 전기학의 분야에서 사용되어 질 수 있을 것이다. 본 내용에서 언급되어 질 수 있는 예는 프린트 회로("프린트 회로 기판" 또는 "프린트 와이어 기판")에서의 인터컨넥션 소자의 조립 또는 인덕터와 같은 패시브 소자의 조립 또는 집적회로나 마이크로시스템("마이크로-일렉트로메카니칼 시스템")에서 전기기계적 소자이다.
컨템포러리 일렉트로닉 시스템은 복수의 집적 회로로 구성되어 지고, 그리고 각각의 집적회로는 하나 또는 그 이상의 기능을 충족한다. 예를 들어, 컴퓨터는 적어도 하나의 마이크로프로세서 및 복수의 기억 회로를 갖는다. 각각의 집적회로는 통상적으로 그 자신의 "패키지" 내에 일렉트로닉 칩에 상응한다. 이 집적회로는, 예를 들어 집적회로들 사이에 연결을 제공하는 "프린트 회로 기판"(또는, "PCB") 상에서 솔더 또는 삽입되어 진다.
최근의 몇몇 집적회로의 생산을 위해, 기능성의 밀집화를 증가하기 위한 일정한 요구가 "침 상의 시스템" 컨셉에 따라 디자인된 시스템으로 인도하고 있다. 시스템의 일 셋트의 기능을 실행하기 위해 필요한 모든 구성성분들과 회로 차단이 그런 다음 프린트 회로의 서포트를 사용함이 없이 동일한 칩 상에서 생성되어 진다. 실제에 있어서, 그러나, 예를 들어 로직 및 메모리를 조합하는 방법들이 실질적으로 매우 다르기 때문에 높은-실행성의 "칩 상의 시스템"을 얻는 것은 매우 어렵다.
따라서, "칩 상의 시스템" 어프로치는 동일한 칩 상에서 생성된 다양한 기능의 수행성 사이에 절충을 수용하는 것으로 귀결한다. 더욱이, 이러한 칩의 사이즈와 이들의 조립 수율은 이들의 경제적인 실행가능성의 한계에 도달하고 있다.
또 다른 어프로치는 다수의 집적회로들의 상호연결을 제공하는 모듈로, 동일한 패키지 내에서의 조립을 구성하며, 이것은 이 경우에 있어서 동일한 반도체 기판이나 다른 기판에 속할 수 있다. 이렇게 얻어진 패키지인, "멀티-칩 모듈"(또는, "MCM")은 따라서 단일 구성요소의 형태로 된다. 예를 들어 라미네이트, 세라믹과 같은 "MCM" 기판에 대한 다양한 기술이 있다. 모든 경우에 있어서, "MCM" 어프로치는 고전적인 "PCB" 어프로치보다 높은 상호연결 밀도와 그리고 따라서 더욱 양호한 수행성을 갖는 것을 가능하게 한다. 그러나, 이것은 이들로부터 근본적으로 다르지는 않다. 패키지의 벌크와 중량에 더하여, "MCM"의 수행성은 기판의 연결 길이와 그리고 기판 또는 칩을 패키지의 "핀"에 결합하는 연결 와이어("와이어 본딩")와 연계된 비여진 소자에 의해 제한되게 된다.
삼차원(3D) 또는 수직 통합에서 통합을 사용하는 장점에 의해, 칩은 수직 통합에 의해 "누적"되고 그리고 함께 연결되어 진다. 얻어진 적층은 활성 구성분이나 칩의 다수의 층이거나 또는 지층이고, 이것은 삼차원으로 집적회로를 구성한다("3D 집적회로" 또는 "3D IC").
3D 통합의 이점은 동시적으로 다음에 관련된다:
(1) 실행성에 있어서의 개선, 예를 들어 분배된 전력 및 전파 시간의 감소,기능적 차단 사이의 가속된 연통과 연계된 시스템의 조작속도에서의 증가, 각 기능적 차단의 패스밴드에서의 증가, 노이즈 이뮤니티에서의 증가,
(2) 비용의 개선, 예를 들어, 통합 밀집화에서의 증가, 각각의 기능화 블럭에 가장 적절한 전자 칩 생성의 용도에 기인하는 보다 양호한 조립 수율, 신뢰성에서의 증가, 및
(3) 이종형 기술(또는 공동-통합)을 누적함에 의해, 즉 다른 재질 및/또는 다른 기능적 구성분들을 채용함에 의해 큰-규모의 통합 시스템을 생성하는 가능성.
오늘날, 3D 통합은 수행성, 기능성 다각화 및 생산 비용의 관점에서 이들의 한계에 도달한 종래의 통상적인 어프로치에 대한 불요 불가결한 대안인 것으로 입증된다. 예를 들어, 점착성 본딩에 의해 누적화 후, 칩은 연결 와이어에 의해 패키지의 핀에 개별적으로 연결되어 질 수 있다. 그러나, 높은 상호연결 밀집도를 갖는 칩의 호상간 상호연결은 단지 스루 비아를 채용함에 의해 얻어질 수 있다. 3D 통합의 기초 및 이점은, 예를 들어: A.W. Topol, D.C. La Tulipe, L. Shi, D.J. Frank, K. Bernstein, S.E. Steen, A. Kumar, G.U. Singco, A.M. Young, K.W. Guarini and M. Leong, "Three-dimensional integrated circuits" IBM Journal Res. & Dev., vol. 50, No 4/5, July/September 2006, 페이지 491-506에 기술되어져 있다.
실리콘 "웨이퍼"의 박막화, 층 간의 배열, 층의 "본딩", 각 층 내에서 스루 비아의 에칭 및 금속화는 삼차원의 집적회로의 생성에 필요한 기본적인 기술이다.
삼차원 집적회로는 스루 비아를 조립하기 전에 실리콘 웨이퍼를 박막화함에 의해 생산되어 질 수 있다(예를 들어, U.S. 특허 Nos 7,060,624; 7,148,565).
비아의 에칭 및 금속화 반응은 또한 실리콘 웨이퍼를 박막화 하기 전에 수행되어 질 수도 있다(예를 들어, U.S. 특허 No 7,060,624; 7,101,792). 이 경우에 있어서, 비아는 실리콘 내에 에칭되어 지고, 그런 다음 실리콘 웨이퍼를 박막화 하기 전에 소정의 깊이로 금속화되어 진다. 이들의 금속화 과정 동안에, 비아는 따라서 폐쇄되어 지거나 또는 "블라인드 비아"로 된다.
구리의 양호한 전기적 전도성 및 전자이동의 현상에 대한 그의 높은 저항성, 즉 이상기능의 주요 원인이기 쉬운 전기 전류 밀도의 효과하에서 구리 원자의 적은 이동을 말하는 것인 이것은 특히 스루 비아의 금속화반응을 위한 물질의 선택을 정할 수 있다.
스루 비아는 일반적으로 다음을 포함하는 단계의 수행에 따른 "다마신 프로세스"(집적회로를 상호통합하기 위한 소자를 조립하기 위한 마이크로일렉트로닉 분야에서 사용됨)에 유사한 방식으로 생성되어 진다:
- 실리콘 웨이퍼 내에 또는 이를 관통하여 비아를 에칭;
- 유전체를 절연하는 층을 증착(일반적으로, 예를 들어 산화실리콘 또는 질화실리콘으로 구성됨);
- 구리의 이동을 방지하기 위해 사용되어 지는 배리어 층 또는 "라이너"의 증착(일반적으로, 예를 들어 탄탈륨(Ta), 티타늄(Ti), 질화탄탈륨(TaN), 질화티타늄(TiN), 텅스텐 티탄네이(TiW)트 및 질화텅스텐이나 텅스텐 카바이드(WCN) 또는 이들 금속의 조합);
- "시드 층"으로 언급되어 지는 금속성 구리의 박막 층의 증착;
- 구리의 전자증착에 의해 비아를 충진; 및
- 화학적-기계적 연마에 의해 과잉의 구리 제거.
배리어 층, 시드 층을 증착하는 단계, 및 구리를 충진하고 연마하는 단계는 스루 비아의 금속화를 형성한다.
일반적으로 배리어 층은 구리를, 옴의 강하라는 용어로 이 기술 분야의 통상인에게 잘알려진 현상인 직접적 전기화학적 수단에 의한 웨이퍼 스케일 상에 균질하게 또는 불균일하게 증착되어 지도록 하기에는 너무 높은 저항성을 가진다. 배리어 층의 높은 저항성은 이것을 구성하는 금속(예를 들어 질화금속)의 높은 저항으로부터 기인한다.
구리의 전기증착에 의한 충진 단계 전에, 시드 층으로서 언급되어 지는 금속성 구리의 박막 층으로 - 비-전기화학적인 방법에 의해 - 배리어 층을 덮는 것이 따라서 필요하다.
배리어 층과 마찬가지로, 이 시드 층은 "물리적 증기 증착" 또는 "화학적 증기 증착"(PVD 및 CVD)에 의해 전류적으로 생성되어 진다.
화학적 증기 증착(CVD)은 구리의 평활한 층, 즉 도포되어 지는 표면의 형태학에 정확하게 따르고 그리고 광범위한 폼 팩터("측면 비율")을 위해 그헐게 하는 것인 평활한 층을 얻는 것을 가능하게 한다.
그러나, 화학적 증기 증착에 의해 형성된 구리 층은 확산 배리어에 빈약하게 접착한다. 실용성에 있어서, 이것은 스루 비아의 신뢰성을 공고히 하기 위해 구리와 배리어 사이의 강한 접합이 요구되어 지는 한에 있어서는 이 타입의 방법의 이점이 제한된다.
더욱이, 화학적 증기 증착을 사용하는 방법은 소비재(전구체), 이를 실행하기 위해 필요로 하는 장비의 높은 비용 및 이들의 낮은 수율 때문에 상대적으로 비용이 비싸다.
물리적 증기 증착법(PVD)은 현재로는 이것이 CVD 타입의 방법으로 얻어진 것보다 더욱 양호한 배리어 상의 구리 접착성을 갖는 높은 저항성을 갖는 표면을 도포하는 것을 가능하게 하는 한에 있어서는 산업적인 관점으로부터 바람직하다.
PVD에 의해 증척된 도포의 두께는 도포되어 지는 표면으로부터 나타난 입체각에 직접적으로 비례한다. 이러한 이유 때문에, 돌출하는 각을 가지는 표면 부분은 요입하는 각을 갖는 표면 부분보다 얇은 층으로 도포되어 진다. 이 결과는 물리적 증기 증착에 의해 형성된 구리 시드 층이 평활하기 않게 되고, 그리고 이들은 따라서 기판의 표면 상에 모든 점에서 일정한 두께를 가지지 않는다는 것이다.
특히는, 높은-밀도의 삼차원 집적회로는 수직 프로필을 갖는 비아를 얻기 위해 이방성의 실리콘 에칭 방법의 사용을 필요로 한다. 실리콘의 이방성 에칭(예를 들어, U.S. 특허 No 5,501,893)은 배럴-형상("사발")으로 거칠고, 홈이나 가는 줄이 있는("스캘로핑(scalloping)")인 프로필을 주로 초래한다. 따라서, 각 층들의 사이드는 부분적으로 도포되지 않거나 또는 불충분한 두께의 시드 층으로 도포될 수 있고, 따라서 이는 물질의 결함("보이드")으로 불완전한 연속적인 충진을 초래한다. 더욱이, 패턴의 사이드 상에 형성된 시드 층은 본질적으로 기판의 평면 상에 증착된 것과는 다른 점착을 가진다. 이것은 감소된 신뢰성 수행성을 야기할 수 있다. 환언하면, 접합성 결함은 두께에서의 차이에 의해 누설되어 질 뿐 아니라; 이것은 또한 비아의 사이드 상에 층의 접함과 연속성의 결함을 야기할 수 있다.
이들 단점은 폼 팩터가 아주 높을 수 있는 고집적도의 삼차원 집적회로의 스루 비아를 금속화하기 위한 PVD 기술을 사용하는 것을 아주 어렵게 한다.
이러한 맥락에서, 화학적 또는 물리적 증기 증착의 방법에 대안을 제공하는 것이 요구되고 있는 실정이다. 전통적으로 사용된 금속 전기증착 기술은, 이들이 저항 기판 상에서 채용되어 질 수 없고 그리고 이들은 따라서 구리 시드 층의 생성에 적합하지않는 한은 이러한 요구를 만족스럽게 충족하는 것을 가능하게 하지 못하고 있다.
사실, 전통적인 구리 전기증착은 미리 시드 층으로 도포되고 그리고 접착제를 포함하는 황산구리의 산성 조에 침지되어 진 웨이퍼에 전류를 적용함에 의해 스루 비아를 충진하기 위해 최근까지 주로 사용되어져 왔다(예를 들어, U.S. 특허 No 7,060,624).
구리 전기증착은 또한 시드 층을 수선하기 위해("시드 수선" 또는 "시드 증진") 또는 "스루 비아"의 구조의 시드 층에 어떤 가능한 갭을 채우기 위해, 특허출원 US2007/0045858A1에 의해 특히 옹호되어 져 왔다.
상기한 문헌에 기술된 바람직한 실시형태에 있어서, 구리의 불균일한 두께(200나노미터 정도의 두께)는 제일 단계에서 생성되어 지고, 그런 다음 이 층의 균일성 또는 일정성은 상기 층을 수선하는 방법에 의해 제이 단계에서 개선되어 진다.
더욱이, 문헌 WO 2007/034116으로부터, 저항 배리어 상에 직접적으로, 접합하여 평평하고 균일한 구리 시드 층을 증착하는 것을 가능하게 하는 전기증착 조성물이 공지되어 져 있다. 비록 스루 비아를 위한 구리 시드 층이 가져야할 최소한의 두께에 관하여 확립되어 진 정확한 명세는 없는 것으로 여겨지지만, 그럼에도 불구하고 통상적인 실행은 특히 비아의 사이드의 스캘로핑에 기인한 불균일한 프로필 상에 연속적이고 평평한 구리 시드 층을 성취하기 위하여, 적어도 수백 나노미터 정도의 구리 증착을 생성하는 것이다. 그러나, 문헌 WO 2007/034116에 기술된 제형은 통상적으로 수십 오옴/스퀘어 정도의 저항성을 갖는 기판 상에 20nm 보다 적은 두께로 극한 박막의 증착의 생성을 위해 디자인되어 진다. 더욱이, 이러한 제형은 적어도 산업적인 적용에 순응할 수 있는 증착 횟수로 스루 비아에 필요한 보다 큰 두께를 달성하는 것을 가능하게 하지 못한다는 것이 밝혀졌다.
최근에는, 문헌 WO 2007/096390으로부터, 반도체 소자의 조립에서 하나 그리고 동일한 단계에서 구리로 상호연결 라인과 홀을 충진하는 것을 가능하게 하는 증기증착 조성물이 공지되어 져 있다. 비록 이 종래 기술 문헌에 기술되어 진 제형이 상대적으로 두꺼운 구리 층을 생성하는 것을 가능하게 하지만, 이들은 특징적으로는 코팅의 합치성의 의문이 적용되지 않는 적은 부피의 상호연결 라인 및 홀을 충진하는 문제를 해결하기 위해 디자인되어 졌다. 문헌 WO 2007/096390에서 언급된 실시예에 의해 설명되어 진 조성물은, 이들이 현행 산업적인 필요성의 관점에서 불충분한 기판 도장 팩터를 야기하는 한 스루 비아 상에 평평한 구리 시드 층의 생성을 위해 사용되어 질 수 없다.
이러한 상황 하에서, 본 발명의 목적은 특히 삼차원 집적회로의 스루 비아의 금속화를 위해 의도되고, 그리고 높은 저항성을 가지는 확산 배리어 기판 상에 뛰어나게 점착하고 그리고 광범위한 폼 팩터를 위한 전기증착에 의해 연속하고 정각의 구리 시드 층을 생성하는 것을 가능하게 하는 신규한 조성물을 제공하는 것을 구성하는 새로운 기술적 문제점을 해결하기 위한 것이다.
상기 언급된 기술적인 문제점은 구리와 에틸렌디아민의 정확하게 선택된 혼합물에 기초한 아주 특정한 전기증착 조성물의 도움으로 해결하는 것을 가능하게 한다는 것이 밝혀 졌으며, 이것은 본 발명의 기본을 형성한다.
따라서, 제일 측면에 따르면, 본 발명은 특히 집적회로에서 상호연결의 생성을 위한 "스루 비아" 타입의 구조를 조립하기 위해 반도체 기판을 도포하기 위해 의도된 전기증착 조성물에 대한 것으로, 이것은 용매 안에서 용액으로 다음을 포함하는 것을 특징으로 한다:
- 14 내지 120mM의 농도로 구리 이온;
- 에틸렌디아민;
- 1.80 내지 2.03 사이로 되는 에틸렌디아민과 구리 간의 몰 비율;
- 6.6 내지 7.5 사이로 되는 상기 조성물의 pH.
여기서, 전기증착은 기판의 표면을 금속성 또는 유기금속성 코팅으로 도포하는 것을 가능하게 하는 방법을 의미하는 것으로 의도되고, 여기서 기판은 상기 코팅을 형성하기 위해 전기적으로 극성화되어 지고 그리고 상기 금속성이나 유기금속성 코팅의 전구체를 함유하는 액체와 접촉하게 된다. 기판은 전기적으로 전도성일 때, 전기증착은 예를 들어 도포되어 지는 기판과 코팅하는 물질(예를 들어, 금속성 코팅의 경우에는 금속 이온)의 전구체의 소스, 그리고 임의적으로 형성되어 지는 코팅의 특성(증착의 규칙성 및 미세성, 저항성 등)을 개선하기 위한 다양한 제제를 함유하는 조 내에서, 선택적으로 레퍼런스 전극의 존재 하에, 제일 전극(금속성 또는 유기금속성 코팅의 경우에 있어서는 음극) 및 제이 전극(양극)을 구성하는, 코팅되어 지는 기판 사이에 전류를 통하게 함에 의해 실행되어 진다.
통상적으로, 전기분해 전지를 고려할 때, 전류는 이것이 전기화학적 회로(음극선 전류)의 음극으로 흐를 때 음의 신호로 지정되어 지고, 그리고 이것이 전기화학적 회로(양극선 전류)의 양극으로 흐를 때 양의 신호로 지정되어 진다.
본 발명에 따른 전기증착 조성물은 삼차원 회로를 생성하는 어떤 시퀀스(실리콘 웨이퍼를 박막화하는 단계 전의 또는 후의 금속화 반응)에 사용되어 질 수 있다.
이들 조성물은 매우 놀라웁게도 가장 임계적인 영역에 포함되어 지는, 그리고 더욱이는 기판이 높은 폼 팩터(3:1 이상의 측면 비율, 더욱이는 10 내지 15:1 정도)와 상대적으로 큰 비아 부피(0.8·101 내지 5·106μ㎥)를 가질 때, 특별하게 높은 기판 도포 팩터(99% 이상)로 인도하는 구리 시드 층을 얻는 것을 가능하게 한다는 것이 밝혀졌다. 이들 조성물은 따라서 산업적인 규모로의 사용에 완벽하게 적합하다.
바람직할 과의 조성물은 구리 이온이 16 내지 64mM 사이의 농도로 존재하는 것을 포함한다.
또 다른 바람직할 과의 조성물은 구리 이온과 에틸렌디아민 사이의 몰 비율이 1.96 내지 2.00 사이로 되는 것을 포함한다.
비록 원론적으로 용매의 특성에 대한 제한은 없지만(이것이 용액의 활성 종을 충분하게 용해하고 그리고 전기증착에 방해하지 않는 한 상관 없음), 이것이 물일 수 있는 것이 바람직하다.
일반적으로, 본 발명에 따른 전기증착 조성물은 구리 이온, 특히는 제이 구리의 이온 Cu2 +의 근원을 포함한다.
유익하기로는, 구리 이온의 근원은 특별하게는 황산구리, 염화구리, 질산구리, 초산구리와 같은 구리 염으로, 바람직하기로는 황산구리이고, 가장 바람직하기로는 황산구리 펜타하이드레이트이다.
특히 특징적인 것에 따르면, 구리 이온은 14 내지 120mM 사이의 농도로 전기증착 조성물 내에 존재하고; 바람직하기로는 16 내지 64mM 사이의 농도로 전기증착 조성물 내에 존재한다.
우수한 결과가 구리 이온의 근원이 16 내지 32mM 사이의 농도로 존재하는 조성물로서 얻어진다.
본 발명에 따른 전기증착 조성물에 있어서는, 구리 이온과 에틸렌디아민 사이의 몰 비율이 1.80 내지 2.03 사이로, 바람직하기로는 1.96 내지 2.00 사이로 된다.
일반적으로, 본 발명에 따른 전기증착 조성물은 6.6 내지 7.5 사이로 되는 pH를 가진다. 이값은 본 발명에 따른 전기증착 조성물이 단지 상기 언급되어 진 비율로 구리 이온과 에틸렌디아민이 구성될 때 정상적으로 도달되어 진다.
조성물의 pH는, 본 발명에 따른 전기증착 조성물이 구리 이온의 근원과 에틸렌디아민 이외의 다른 화합물을 포함하는 경우에 있어서도, David R. Lide, CRC 출판사의 "Handbook of Chemistry and Physics - 84th edition"에 기술된 것과 같은 완충액의 수단에 의해 상기 언급된 pH 범위로 임의적으로 조정되어 질 수 있다.
본 발명에 따른 바람직한 전기증착 조성물은 수성 용액으로 다음을 포함하는 것을 특징으로 한다:
- 14 내지 120mM 사이의 농도로 구리 이온;
- 에틸렌디아민;
- 1.96 내지 2.00 사이로 되는 에틸렌디아민과 구리 간의 몰 비율;
- 6.6 내지 7.5 사이로 되는 상기 조성물의 pH.
본 발명에 따른 전기증착 조성물은 기판의 표면, 특히는 "스루 비아" 타입의 구조의 구리 확산에 대한 배리어 층과 같은 기판의 표면을 본 발명에 따른 전기증착 조성물과 접촉하게 하는 것과 상기 코팅을 형성하기 위해 상기 표면이 충분한 시간 동안 극성화되어 지는 동안 상기 기판의 표면 상에 코팅을 형성하는 단계를 포함하는 통상적인 전기증착 방법에 사용되어 질 수 있다.
놀라웁게도, 이 경우에 있어 전기증착 방법 간에 도포되어 지는 표면이 코팅의 형성 전에 상기 전기증착 조성물과 접촉하는 조건을 조절함에 의해 월등한 결과가 본 발명에 따른 전기증착 조성물의 도움으로 얻어질 수 있다는 것이 관찰되어 졌다.
전혀 기대 밖으로, 전기적 극성화 없이, 즉 다시 말하면 전기증착 단계 전에 이 표면에 대한 후방 전극에 대해 또는 레퍼런스 전극에 대해 전류나 전압을 부가함이 없이 본 발명에 따른 전기증착 조성물과 도포되어 지는 표면을 접촉함에 의해 배리어 층과 전기증착에 의해 생성된 구리 코팅 층 사이에 아주 양호한 접합이 얻어지는 것이 가능하다는 것이 관찰되었다.
이러한 접합에 있어서의 개선은, 전기 증착의 단계 전에 다시 도포되어 지는 기판의 표면이 전기증착 조성물과 적어도 1분의 시간 동안, 예를 들어 3분의 정도 동안 접촉(예를 들어, 전기증착 조성물에 침지함에 의해)하여 유지되어 질 때 관찰되어 졌다.
그러나, 접합에 있어서의 이러한 개선은 배리어 층이 제공된 기판이 이 배리어 층의 형성 후에 짧은 시간 구리와 도포되어 지지 않는다면 관찰되어 지지 않는다.
따라서, 약 50%의 접착성에 있어서의 감소는 배리어 층의 형성 후에 일일보다 적게 전기 증착에 의해 구리로 도포된 기판과 그리고 배리어 층의 형성 후에 몇일 동안 전기 증착에 의해 구리로 도포된 동일한 기판 사이에서 관찰되어 졌다.
본 발명의 범주에 있어서, 배리어 층으로 도포된 기판은 만일 본 발명에 따른 전기 증착 조성물에 의한 코팅이 배리어 층의 형성 몇 일 후에 수행되어 진다면, 에이징을 경험한 기판으로 기술되어 질 것이다.
이러한 맥락에 있어서, 그럼에도 불구하고 전기 증착의 단계 전에 본 발명에 따른 전기 증착 조성물과 배리어 층이 접촉하게 될 때, 상기 배리어 층이 "양극의 극성화" 타입의 전기화학적 처리를 받음에 의해, 이것이 에이징을 경험하든지 또는 하지 않든지 간에, 상기 배리어 층과 전기 증착에 의해 생성된 구리 도포 층 사이에 아주 양호한 접합을 얻는 것이 가능하다는 것이 그럼에도 불구하고 관찰되어 졌다.
아주 놀라웁게 그리고 전혀 기대 밖으로, 양극의 극성화에 의한 이 처리는 배리어 층의 에이징에 기인하여 접착력 손실을 완전하게 바로 잡을 수 있는 것을 가능하게 할 뿐 아니라, 표면이 에이징을 경험하든지 또는 하지 않든지 간에, 전기적 극성화 없이 본 발명에 따른 전기 증착 조성물과 코팅되어 지는 상기 표면이 접촉되도록 함에 의해 얻어진 것보다 양호한 접합을 얻는 것을 가능하게 한다는 것이 관찰되어 졌다. 이 처리는 또한 배리어 층이 에이징을 경험할 때 상기 배리어 층과 전기 증착에 의해 생성된 구리 도포 층 사이에 접착성의 어떠한 손실을 회피하는 것을 가능하게 한다.
일반적으로, "양성 극성화" 단계는 적어도 +0.3 mA.cm-2의 전류 밀도, 예를 들어 +0.9 mA.cm-2 정도로, 적어도 2초의 시간 동안, 예를 들어 30초 정도 동안 수행되어 질 수 있다.
배리어 층 상의 시드 층의 접착성에 있어서의 개선은 또한 "시드 층/충진 층 또는 후막 구리 또는 후막 층" 조합의 접합력, 즉 시드 층이 생성되기 위한 어셈블리의 "작동적" 접합력을 개선하는 것을 가능하게 한다는 것이 밝혀졌다.
이 접합력은 예를 들어, 어셈블리의 상단 표면 상에 접합된 점착성 테이프를, 예를 들어 테스트 또는 트랙션 머신을 사용함에 의해 "벗겨냄"에 의해 평가되어 질 수 있다. 이렇게 측정되어 진 J/㎡으로 표현되어 지는 접착력, 또는 계면 간의 에너지는 시드 층 상에 후막 구리 층의 접착과 배리어 층 상의 시드 층의 접합력 양자 전체에 특징이 있다.
원론적으로 코팅을 형성한 후 구리 시드 층으로 도포되어 진 기판을 제거하는 단계에 대한 아무런 제한은 없다.
예를 들어, 만일 도포된 표면이 전기 증착 조성물로부터 제거되어 진 후 바람직하기로는 1 내지 10초 사이의 동안, 더욱 바람직하기로는 1 내지 5초 사이의 시간 동안 전기적 극성화 하에서 유지되어 진다면, 전기 증착에 의한 전통적인 충진 방법과 조화할 수 있는 전도성을 갖는 시드 층을 얻는 것이 가능하다는 것이 관찰되어 졌다.
따라서, 본 발명의 제일 실시형태에 따르면, 본 발명에 따른 전기 증착 조성물은 다음을 포함하는 전기 증착에 채용되어 질 것이다:
- 도포되어 지는 상기 표면이 전기적 극성화 없이 전기 증착 조와 접촉하게 하는 동안, 그리고 바람직하기로는 이 상태에서 적어도 1분의 시간 동안 유지되는 동안인 소위 "콜드 엔트리"로 언급되는 단계;
- 상기 표면이 상기 코팅을 형성하기에 충분한 시간 동안 극성화되어 지는 동안인 도막을 형성하는 단계;
- 상기 표면이 이것이 여전히 전기적 극성화 하에 있는 동안에 상기 표면이 전기 증착 조로부터 제거되는 소위 "핫 엣시트"로 언급되는 단계.
본 발명의 제이 실시형태에 따르면, 본 발명에 따른 전기 증착 조성물은 다음을 포함하는 전기 증착 방법에 채용되어 질 것이다:
- 도포되어 지는 상기 표면이 전기적 극성화 없이 전기 증착 조와 5초 이하의 아주 짧은 시간 동안, 바람직하기로는 3초 이하의 시간 동안 접촉하여 유지되는 동안의 단계;
- 상기 표면이 +0.3 mA/㎠ 내지 +4 mA/㎠ 사이의 전류 밀도, 바람직하기로는 +0.6 mA/㎠ 내지 +1.5 mA/㎠ 사이의 전류 밀도로, 2초 내지 3분의 시간 동안, 바람직하기로는 20초 내지 1분 사이의 시간 동안 극성화 되는 동안인 "양성 극성화" 단계;
- 상기 표면이 전기적 극성화 없이 전기 증착 조 내에 0초 내지 5분의 시간 동안, 바람직하기로는 10초 내지 1분의 시간 동안 유지되는 동안의 단계;
- 상기 표면이 상기 코팅을 형성하기 위해 충분한 시간 동안 극성화되어 지는 동안인 코팅을 형성하는 단계;
- 상기 표면이 이것이 여전히 전기적 극성화 하에 있는 동안에 상기 표면이 전기 증착 조로부터 제거되는 소위 "핫 엣시트"로 언급되는 단계.
이 제이 실시형태는 배리어 층으로 도포된 기판이 구리 시드 층의 증착 전의 시간에 충분한 에이징을 경험하는 경우에 있어서 특별하게 유용하다.
이 방법에 있어서, 전기 증착에 의해 코팅을 형성하는 단계는 바람직한 코팅을 형성하기 위해 충분한 시간 동안 수행되어 진다. 이 시간은 이 기술분야의 통상인에 의해 용이하게 결정되어 질 수 있을 것이며, 막의 성장은 증착의 시간 동안 회로를 통하여 통과된 전류의 시간 합계에 동등한 전하의 기능이다(패러데이의 법칙).
일반적으로, 전기 증착 단계는 실온에서 수행되어 질 것이다.
코팅을 형성하는 단계 동안, 도포되어 지는 표면은 정전류 모드(부여된 전류로 고정) 뿐 아니라 정전압 모드(선택적으로 레퍼런스 전극에 대해 부여되고 고정된 포텐셜로)로, 또는 대안적으로 펄스된(전류 또는 전압) 모드로 음극으로 극성화되어 질 수 있다.
일반적으로, 특별하게 만족스러운 코팅은, 바람직하기로는 스퀘어 전류 파를 부여하기 위해서, 펄스된 모드에서 극성화에 의해 얻어질 수 있다는 것이 관찰되었다.
일반적으로, 이 단계는 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이, 보다 바람직하기로는 -1 mA/㎠ 내지 -5 mA/㎠ 사이의 범위에서 단위 영역당 최대 전류, 그리고 0 mA/㎠ 내지 -5 mA/㎠ 사이, 바람직하기로는 0 mA/㎠의 범위에서 단위 영역당 최소 전류에 상당하는 스퀘어 전류 파를 부여함에 의해 실행되어 질 수 있다.
더욱 특별하게는, 최대 전류에서 극성화 시간은 2·0-3 내지 1.6초 사이, 바람직하기로는 0.1 내지 0.8초 사이, 예를 들어 0.35초일 수 있고, 반면에 최소 전류에서 극성화 시간은 2·0-3 내지 1.6초 사이, 바람직하기로는 0.1 내지 0.8초 사이, 예를 들어 0.25초일 수 있다.
이 단계 동안에 실행되어 지는 주기의 횟수는 원하는 코팅의 두께에 의존한다.
일반적으로, 이 기술분야의 통상인은 실행되어 지는 주기의 횟수를 용이하게 결정할 수 있을 것이며, 상기에 언급되어 진 바람직한 조건과 예시적인 실시형태에서 설명된 바람직한 조건이 주어진다면, 증착 비율은 약 초당 0.3nm가 된다는 것이 관찰되어 진다.
본 발명의 이 실시형태는 1000 ohms/square 만큼 많은, 또는 더욱이는 수 메가오옴/스퀘어일 수 있는 "시트 저항성"인 "스루 비아" 타입의 구조의 아주 높은 저항성 기판 상에 50 nm 내지 1 ㎛ 사이의 두께를 가지는 구리 시드 층을 생성하는 것을 가능하게 한다.
본 발명의 제이 측면에 따르면, 본 발명은 집적회로를 위한 산호연결의 조립에 있어서 "스루 비아" 타입의 구조의 구리 확산에 대해 배리어 층을 도포하기 위한 상기에 기술된 전기 증착 조성물의 용도에 관한 것이다.
이러한 측면 하에서, 본 발명은 또한, 특히 "스루 비아" 타입의 구조의 구리 확산에 대해 배리어 층의 표면과 같은 기판의 표면을 도포하는 방법을 포함하고, 이는 상기 표면을 상기에 기술된 전기 증착 조성물과 접촉하는 것과 상기 코팅을 형성하기 위해 충분한 시간 동안 상기 표면이 극성화되어 지는 동안인 단계를 포함한다.
특정한 특징에 따르면, 구리 확산을 막는 배리어 층은 탄탈륨(Ta), 티타늄(Ti), 질화탄탈륨(TaN), 질화티타늄(TiN), 텅스텐(W), 텅스텐 티탄네이트(TiW) 및 질화텅스텐이나 텅스텐 카바이드(WCN)로부터 선택되어 진 적어도 하나의 물질을 포함한다.
이 도포 방법은 "스루 비아" 타입의 구조에 있어서 상기 정의된 것과 같은 구리확산에 대해 배리어의 표면에 50 nm 내지 5 ㎛의 정도, 바람직하기로는 100 nm 내지 3 ㎛의 정도, 예를 들어 300 nm의 정도일 수 있는 두께를 갖는 구리 시드 층의 생성에 특별하게 유용하다.
상기와 같이 구성되는 본 발명은 상기한 종래 기술에 있어서의 문제점을 해결한다.
도 1은 10마이크로초 내지 2초 사이(예를 들어 0.6초)의 전체 기간 P로, 2마이크로초 내지 1.6초 사이(예를 들어 0.35초)의 극성화 시간 TON으로, 반면 단위 영역당 전류는 일반적으로 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이(예를 들어, -2.77 mA/㎠)로 되고 2마이크로초 내지 1.6초 사이(예를 들어 0.25초)의 극성화 없이 휴지기를 갖는, 전압-펄스 프로토콜을 자세하게 도시한다.
도 2는 사용되어 질 수 있는 양성 극성화 하에서 엔트리의 프로토콜을 도시한다.
도 3은 일반적으로 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이(본 실시예에서는 -2.77 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.35초) 사이의 양성 극성화 시간 TON과, 일반적으로 +0.2 mA/㎠ 내지 +5 mA/㎠ 사이(본 실시예에서는 +1.11 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.25초) 사이의 양성 극성화 시간 TE와, 그리고 선택적으로 0초 내지 1초(본 실시예에서는 0.3초)의 극성화 시간 TOFF 없이 10마이크로초 내지 3초(본 실시예에서는 0.9초)의 전체 기간 P로 사용될 수 있는 소위 "리버스 펄스" 프로토콜을 도시한다.
도 4는 스캐닝 일렉트론 마이크로스코프 관찰(확대 20 K)로 실시예 1의 경우(100% 도포)를 도시한다
도 5는 스캐닝 일렉트론 마이크로스코프 관찰(확대 20 K)로 비교실시예 11의 경우(55% 도포)를 도시한다.
도 2는 사용되어 질 수 있는 양성 극성화 하에서 엔트리의 프로토콜을 도시한다.
도 3은 일반적으로 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이(본 실시예에서는 -2.77 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.35초) 사이의 양성 극성화 시간 TON과, 일반적으로 +0.2 mA/㎠ 내지 +5 mA/㎠ 사이(본 실시예에서는 +1.11 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.25초) 사이의 양성 극성화 시간 TE와, 그리고 선택적으로 0초 내지 1초(본 실시예에서는 0.3초)의 극성화 시간 TOFF 없이 10마이크로초 내지 3초(본 실시예에서는 0.9초)의 전체 기간 P로 사용될 수 있는 소위 "리버스 펄스" 프로토콜을 도시한다.
도 4는 스캐닝 일렉트론 마이크로스코프 관찰(확대 20 K)로 실시예 1의 경우(100% 도포)를 도시한다
도 5는 스캐닝 일렉트론 마이크로스코프 관찰(확대 20 K)로 비교실시예 11의 경우(55% 도포)를 도시한다.
본 발명은 다음의 비제한적인 실시예에 의해 상세하게 설명되어 질 것이며, 여기서 본 발명에 따른 조성물은 구리 확산에 대해 배리어 층으로 코팅되어 진 스루 비아 상에 구리 시드 층을 증착하기 위해 사용되어 진다. 이들 실시예는 집적회로용 구리 상호연결 구조의 조립에 특별하게 사용되어 질 수 있을 것이다.
실시예
1: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
탄탈륨
-기재
배리어
층 상에 구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 25 ㎛ 및 직경 5 ㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200 mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 PVD(물리적 증기 증착)에 의해 증착되어 지고 그리고 세 개의 하부-층인: 탄탈(80 nm)륨, 질화탄탈륨(15 nm) 및 다시 탄탈륨(10 nm)으로 분할되어 진 탄탈륨-기재 층으로 도포된 그 자체인, 400 nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 Ta/TaN/Ta "삼중층"은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
이 실시예에 있어서, 구리 확산에 대한 배리어 층으로 도포된 기판은 배리어 층의 형성 후 바로(예를 들어 1일 이하) 사용되어 진다.
전기 증착 용액:
이 실시예에서 사용되어 진 전기 증착 용액은 2.1 ml/l (또는 32 mM)의 에틸렌디아민 및 4 g/l (또는 16 mM)의 CuSO4(H2O)5를 함유하는 수성 용액이다.
이 용액의 특징은 아래 표 1에 나타내어 진다.
장비:
이 실시예에서는 200 mm의 직경을 갖는 웨이퍼를 처리할 수 있는 Semitoolⓡ 브랜드 및 Equinox™ 타입의 마이크로일렉트로닉 산업에서 채용되는 것 중에서 대표적인 전해질 증착 장비를 사용했다.
이 장비는 시드 층의 증착이 수행되어 지는 전기화학적 증착 셀과, 그리고 증착 후 사용되어 지는 수세/건조 스테이션을 가진다.
전해질 증착 셀은 불활성 금속(예를 들어, 플라티늄으로 도포된 예를 들어 티타늄) 또는 시드 층을 구성하는 것과 동일한 금속의 어느 하나로 구성될 수 있는 양극을 가지고, 이 경우에 있어서, 구리; Ta/TaN/Ta 배리어 층으로 도포된 실리콘 웨이퍼는 이 셀의 음극을 구성한다.
이 셀은 더욱이 120V 및 15A까지 공급하는 것을 가능하게 하는 안정화된 전력의 공급을 가지고, 그리고 실링 가스켓에 의해 용액으로부터 물리적으로 분리된 음극과 전기적으로 접촉을 만들기 위한 장치를 갖는다. 이 전기적 접촉 장치는 일반적으로 환상의 형상을 하며 그리고 기판에 그 위에 규칙적으로 배열된 다수의 접촉 점이 공급되도록 한다.
또한 이것은 상기 웨이퍼를 소정의 속도로 회전하도록 설정하기 위한 수단을 가지는, 코팅되어 지는 웨이퍼를 지지하기 위한 장치를 가진다.
B. 실험 프로토콜
화학적 처리는 전기 증착 방법을 시작하기 전에 어떤 경우에 수행되어 질 수 있다. 이 처리의 목적은 비아에 전기 증착 용액에 대한 습윤가능성을 증가하고 그리고 공기 버블을 제거하기 위한 것이다. 이것은, 예를 들어 웨이퍼를 산성 또는 중성 용액에 침지하는 것과 적어도 5분의 시간 동안(예를 들어 10분)초음파 탱크에 전체 배열을 위치하게 하는 것으로 구성될 수 있다. 이 화학적 처리는 스루 비아의 차원과 배리어 층의 특성에 따라 다양하게 변할 수 있다.
본 실시예에서 채용된 전기 증착 방법은 다음의 다른 연속적인 단계를 포함한다.
단계 1: "콜드 엔트리"
이 단계는 다음의 두 가지의 예하 단계로 분할되어 질 수 있다:
1.1. 앞에서 언급된 기판은 전해질 증착 셀 안으로 도입되어 Ta/TaN/Ta 배리어 층을 갖는 면이 전기 접촉 장치로 접촉하게 하고, 전기 접촉 장치는 여전히 전기적으로 공급되고 있지 않다.
1.2. 이하에서 "음극 어셈블리"로서 언급되어 질 전기적 접촉 장치와 기판에 의해 형성된 어셈블리는, 예를 들어 침지에 의해 전기 증착 용액과 접촉하게 된다. 일반적으로 5초나 또는 그 이하(예를 들어 2초)인 기간 동안 접촉이 일어나며, 반면 장치는 여전히 전기적으로 공급되지 않는다. 바람직하게는, 음극 어셈블리는 그런 다음 적어도 1분의 시간 동안(예를 들어 3분 정도) 극성화 없이 전기 증착 용액에 유지되어 진다.
단계 2: 구리 코팅의 제형
음극 어셈블리는 그런 다음 전압-펄스 모드에서 극성화 되어 지고 그리고 동시적으로 분당 20 내지 100 사이의 회전 속도(예를 들어 분당 40회전)로 회전되어 진다.
도 1은 10마이크로초 내지 2초 사이(예를 들어 0.6초)의 전체 기간 P로, 2마이크로초 내지 1.6초 사이(예를 들어 0.35초)의 극성화 시간 TON으로, 반면 단위 영역당 전류는 일반적으로 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이(예를 들어, -2.77 mA/㎠)로 되고 2마이크로초 내지 1.6초 사이(예를 들어 0.25초)의 극성화 없이 휴지기를 갖는, 전압-펄스 프로토콜을 자세하게 기술한다.
이해되어 지는 바와 같이, 이 단계의 지속 시간은 시드 층의 원하는 두께에 의존한다. 이 시간은 이 기술분야의 통상인에 의해 용이하게 결정되어 질 수 있고, 막의 성장은 회로를 통과한 전하의 기능이다.
상기 언급된 조건 하에서, 증착 비율은 회로를 통과한 전하의 쿨롱 당 약 1.5nm으로, 300 nm의 두께를 갖는 코팅을 얻기 위해 17분 정도의 기간 동안 전기 증착 단계를 제공한다.
단계 3: "핫
엑시트
"
이 단계는 다음의 두 가지의 예하 단계로 분할되어 질 수 있다:
3.1. 전기 증착 단계 후, 구리로 도포된 음극 어셈블리는 전압 극성화 하에서 유지되면서 반면 제로의 회전 속도로 전기 증착 용액으로부터 제거되어 진다. 이 상태의 지속시간은 약 2초이다.
회전 속도는 그런 다음 10초 동안 분당 500회전으로 증가되고, 음극 어셈블리의 극성화는 이 마지막 상태 동안 탈연결되어 진다.
탈이온수로 예비-세정이 셀에서 수행되어 진다.
3.2. 시드 층으로 도포된 기판은 그런 다음 탈이온수로 수세되도록 하기 위해 수세/건조 모듈로 이전되어 진다.
세정수는 연속적으로 비워지고, 그런 다음 질소를 유입시키면서 건조가 수행되어 진다.
그런 다음 도포되고 건조된 기판이 제거되도록 하기 위해 회전이 정지되어 진다.
이 실시예에서, 엑시트 단계 및 특별하게는 전기 증착 용액으로부터 음극 어셈블리의 제거가 증착을 형성하는 단계와 같은 동일한 수준에서 전압 극성화 하에서 수행되어 진다.
C. 얻어진 결과
위에서 설명된 설험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 시드 층이 얻어진다.
이 층(300nm)에서 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
2: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
탄탈륨
-기재
배리어
층 상에 구리 시드 층의 제조
실시예 1에서 설명된 실험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 시드 층이 본 발명에 따른 전기 증착 조성물의 도움으로 준비되어 지고, 그 특징은 다음 표 1에 나타난다.
이 층(300nm)에서 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
3: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
탄탈륨
-기재
배리어
층 상에 구리 시드 층의 제조
A. 재료 및 장비
기판:
이 실시예에서 사용된 기판은 실시예 1에서 사용된 기판과 동일하다.
전기 증착 용액:
이 실시예에서 사용되어 진 전기 증착 용액은 7.2의 pH를 갖는, 8.4 ml/l (또는 128 mM)의 에틸렌디아민 및 16 g/l (또는 64 mM)의 CuSO4(H2O)5를 함유하는 수성 용액이다.
장비:
이 실시예에서 사용된 장비는 실시예 1에서 사용된 기판과 동일하다.
B. 실험 프로토콜
네 가지의 일련의 실험이 사용되어 졌다.
B.1.
배리어
층의
에이징이
없는 콜드 엔트리
여기서 사용된 실험적 프로토콜은 실시예 1의 것과 엄격하게 동일하고, 구리 시드 층의 형성은 배리어 층의 형성 후 곧 바로(1일 이하) 수행되어 진다.
B.2.
배리어
층의
에이징
후 콜드 엔트리
여기서 사용된 실험적 프로토콜은 구리 시드 층의 형성이 배리어 층의 형성 몇 일 후 수행되어 진다는 것을 제외하고는 실시예 1의 것에 동일하다.
B.3.
배리어
층의
에이징
후 양성
극성화
상기 실험적 프로토콜 B.2.에서 사용된 기판과 동일한 에이징을 경험한 배리어 층으로 도포된 기판이 여기서 사용되었다.
구리 시드 층의 형성을 위해 채용된 전기 증착의 방법은 이 층이 양성 극성화 하에서 도포되어 지도록 접촉하는 것을 포함한다.
이 전기 증착 방법은 다음의 다른 연속적인 단계를 포함한다.
단계 1: 양성
극성화
하에서 엔트리
도 2는 사용되어 질 수 있는 양성 극성화 하에서 엔트리의 프로토콜을 도시한다; 이 프로토콜은 다음 세 가지 예하 단계로 분할되어 질 수 있다:
1.1. 상기 언급된 기판은 탄탈륜-기재 배리어 층이 전기 접촉 장치로 접촉하도록 전해질 증착 셀 내에 사입되어 지고, 전기 접촉 장치는 여전히 전기적으로 공급되고 있지 않다.
1.2. 이하에서 "음극 어셈블리"로서 언급되어 질 전기적 접촉 장치와 기판에 의해 형성된 어셈블리는, 예를 들어 침지에 의해 전기 증착 용액과 접촉하게 된다. 이 접촉은 일반적으로 5초나 또는 그 이하(예를 들어 2초)인 기간 동안 일어나며, 반면 장치는 여전히 전기적으로 공급되지 않는다. 바람직하게는, 음극 어셈블리는 그런 다음 5초나 또는 그 이하의 시간 TE 동안(예를 들어 3초 정도) 극성화 없이 전기 증착 용액에 유지되어 진다.
1.3. 음극 어셈블리는 그런 다음 일반적으로 2초 내지 3분의 시간(본 실시예에서는 30초) TON 동안 +3 mA/㎠ 내지 +4 mA/㎠ 사이(본 실시예에서는 +0.9 mA/㎠)로 되는 단위 영역 당 전류를 부여함에 의해 극성화 되어 진다.
1.4. 양성 극성화는 그런 다음 탈연결되고, 음극 어셈블리는 여전히 0초 내지 5분의 시간 TOFF 동안 (본 실시예에서는 1분) 전기 증착 용액 내에 유지되어 진다.
단계 2: 구리 코팅의 형성
이 단계는 실시예 1의 상응하는 단계에 동등하다.
단계 3: "핫
엑시트
"
이 단계는 실시예 1의 상응하는 단계에 동등하다.
B.4.
배리어
층의
에이징
없이 양극
극성화
여기서 사용된 실험적 프로토콜은 기판이 어떠한 에이징을 당하는 것이 없는 동일한 기판이 적용된다는 것을 제외하고는 상술한 프로토콜 B.3.에 완전하게 동일하다.
C. 얻어진 결과
위에서 설명된 설험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 층이 얻어진다.
이 시드 층(300nm)의 증착 후에서 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
4: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
질화티타늄의
배리어
층으로
도포된
"
스루
비아
" 타입의
구조 상에
구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 50 ㎛ 및 직경 5 ㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200 mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 CVD(화학적 증기 증착)에 의해 증착된 질화티타늄 TiN의 층으로 도포된 그 자체인, 400 nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 질화티타늄은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
전기 증착 조성물:
본 실시예에서 채용된 전기 증착 조성물은 실시예 3의 것에 동일하다.
장비:
본 실시예에서 채용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
네 개의 일련의 실험이 상기 실시예 3에 기술된 프로토콜 B.1., B.2., B.3. 및 B.4.에 따라 수행되어 졌다.
각각의 경우에 있어서, 300 nm의 두께를 갖는 구리 층이 얻어졌다.
C. 얻어진 결과
이 층에서 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
5: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
질화티타늄의
배리어
층 상에 구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 200㎛ 및 직경 75㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 ALD(원자 층 증착)에 의해 증착된 질화티타늄의 50nm 층으로 도포된 그 자체인, 400nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 질화티타늄은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
전기 증착 조성물:
본 실시예에서 사용된 용액은 실시예 1의 것에 동일하다.
장비:
본 실시예에서 사용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
본 실시예에서 사용된 실험적 프로토콜은 실시예 1의 것과 동일하다.
C. 얻어진 결과
위에서 설명된 설험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 층이 얻어진다.
이 시드 층(300nm)의 증착 후에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
6: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
질화티타늄의
배리어
층 상에 구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 50 ㎛ 및 직경 5 ㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200 mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 CVD(화학적 증기 증착)에 의해 증착된 질화티타늄의 40nm 층으로 도포된 그 자체인, 400nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 질화티타늄은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
전기 증착 조성물:
본 실시예에서 사용된 용액은 실시예 1의 것에 동일하다.
장비:
본 실시예에서 사용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
본 실시예에서 사용된 실험적 프로토콜은 실시예 1의 것과 동일하다.
C. 얻어진 결과
위에서 설명된 설험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 층이 얻어진다.
이 시드 층(300nm)의 증착 후에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
7: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로
질화티타늄의
배리어
층으로
도포된
"
스루
비아
" 타입의
구조 상에
구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 실시예 1에서 사용된 기판과 동일하다.
전기 증착 조성물:
본 실시예에서 사용된 전기 증착 조성물은 실시예 3의 것에 동일하다.
장비:
본 실시예에서 사용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
본 실시예에서는, 구리 시드 코팅을 생성하기 위해 소위 "리버스 펄스" 프로토콜이 사용되었다. 이 구리 시드 층의 형성은 배리어 층의 형성 후 몇 일 후에 수행되어 졌다.
이 실시예에서 채용된 전기 증착 방법은 다음의 다른 연속적인 단계를 포함한다.
단계 1: 양성
극성화
하에서 엔트리
사용된 실험적 프로토콜은 실시예 3에 기술된 프로토콜 B.3.에 동일하다.
단계 2: 구리 코팅의 형성
음극 어셈블리가 그런 다음 "리버스 펄스" 모드에서 극성화되어 지고, 그리고 동시적으로 분당 20 내지 100 회전의 속도(본 실시예에서는 분당 40회전)로 회전되어 진다.
도 3은 일반적으로 -0.6 mA/㎠ 내지 -10 mA/㎠ 사이(본 실시예에서는 -2.77 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.35초) 사이의 양성 극성화 시간 TON과, 일반적으로 +0.2 mA/㎠ 내지 +5 mA/㎠ 사이(본 실시예에서는 +1.11 mA/㎠)로 되는 단위 영역당 전류를 부여하는 동안은 2마이크로초 내지 1.6초(본 실시예에서는 0.25초) 사이의 양성 극성화 시간 TE와, 그리고 선택적으로 0초 내지 1초(본 실시예에서는 0.3초)의 극성화 시간 TOFF 없이 10마이크로초 내지 3초(본 실시예에서는 0.9초)의 전체 기간 P로 사용될 수 있는 소위 "리버스 펄스" 프로토콜을 도시한다.
이해되어 진 바와 같이, 이 단계의 기간은 시드 층의 원하는 두께에 따라 의존한다. 이 시간은 이 기술분야의 통상인에 의해 용이하게 결정되어 질 수 있을 것이며, 막의 성장은 회로를 통해 통과된 전하의 기능이다.
단계 3: "핫 엑시트"
이 단계는 실시예 1의 상응하는 단계에 동일하다.
동일한 실험적 프로토콜이 어떠한 에이징을 경험하지 않은 동일한 기판에 적용되어 진다.
C. 얻어진 결과
위에서 설명된 실험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 층이 얻어진다.
이 시드 층(300nm)의 증착 후에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
8: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로 티타늄의
배리어
층으로
도포된
"
스루
비아
" 타입의
구조 상에
구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 60㎛ 및 직경 30㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 PVD(물리적 증기 증착)에 의해 증착된 티타늄 Ti의 0.3 ㎛ 층으로 도포된 그 자체인, 400nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 티타늄은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
전기 증착 조성물:
본 실시예에서 사용된 전기 증착 용액은 실시예 3의 것에 동일하다.
장비:
본 실시예에서 사용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
네 개의 일련의 실험이 실시예 3네 기술된 프로토콜 B.1., B.2., B.3. 및 B.4.를 따라 수행되어 졌다.
각각의 경우에 있어서, 300 nm의 두께를 갖는 구리 층이 얻어 졌다.
C. 얻어진 결과
이 층에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
실시예
9: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로 티타늄의
배리어
층 상에 구리 시드 층의 제조
A. 재료 및 장비
기판:
본 실시예에서 사용된 기판은 깊이 60㎛ 및 직경 30㎛를 갖는 "스루 비아" 타입의 실린더형 패턴으로 에칭된, 200mm의 직경과 750㎛의 두께를 갖는 실리콘 웨이퍼로 구성된다.
이들 패턴은 PVD(물리적 증기 증착)에 의해 증착된 티타늄의 0.3 ㎛ 층으로 도포된 그 자체인, 400nm의 두께를 갖는 이산화실리콘 층으로 도포되어 진다.
이 티타늄은 집적회로의 조립에 있어서 소위 "스루 비아" 구조에서 사용되는 것과 같은 구리 확산에 대한 배리어를 구성한다.
전기 증착 용액:
본 실시예에서 사용된 용액은 실시예 1의 것에 동일하다.
장비:
본 실시예에서 사용된 장비는 실시예 1의 것에 동일하다.
B. 실험적 프로토콜
이 실시예 3에서 사용된 실험적 프로토콜은 실시예 1의 것과 동일하다.
C. 얻어진 결과
위에서 설명된 실험적 프로토콜을 적용함에 의해, 300nm의 두께를 갖는 구리 층이 얻어진다.
이 시드 층(300nm)의 증착 후에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
비교실시예
10 내지 17: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물의 도움으로 티타늄-기재
배리어
층 상에 구리 시드 층의 제조
실시예 1에서 설명되어 진 실험적 프로토콜을 적용함에 의해, 300 nm의 두께를 가지는 구리 시드 층이 레퍼런스 용액의 도움으로 제조되어 지고, 이의 특징은 다음 표 1에 제공되어 진다.
이 층(300nm) 상에 수행되어 진 측정 및 특징화는 실시예 18 내지 20에 나타내어 져 있다.
| 다음에 따라 제조된 전기 증착 용액 |
구리
( mM ) |
에틸렌디아민
( mM ) |
pH |
| 실시예 1 | 16 | 32 | 7.2 |
| 실시예 2 | 40 | 80 | 7.2 |
| 실시예 3 | 64 | 128 | 7.2 |
| 실시예 4 | 64 | 128 | 7.2 |
| 실시예 5 | 16 | 32 | 7.2 |
| 실시예 6 | 16 | 32 | 7.2 |
| 실시예 7 | 64 | 128 | 7.2 |
| 실시예 8 | 64 | 128 | 7.2 |
| 실시예 9 | 16 | 32 | 7.2 |
| 비교실시예 10 | 128 | 256 | 7.2 |
| 비교실시예 11 | 12 | 24 | 7.2 |
| 비교실시예 12 | 8 | 16 | 7.2 |
| 비교실시예 13 | 4 | 8 | 7.2 |
| 비교실시예 14 | 16 | 23.8 | 6.3 |
| 비교실시예 15 | 16 | 35.2 | 10.6 |
| 비교실시예 16 | 16 | 40 | 11 |
| 비교실시예 17 | 16 | 46.2 | 11.1 |
실시예
18: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물 및
레퍼런스
조성물의 도움으로 "
스루
비아
" 타입의 구조에서 얻어진 시드 층의 저항성의 특징
A. 재료 및 장비
"시트 저항성"은 박막 층의 전기적 저항을 측정하기 위한 이 기술분야의 통상인에게 잘 알려진 "4 포인트" 타입("4 포인트 프로브")의 측정 장비의 도움으로 측정되어 졌다. 이것은 오옴/스퀘어로 표시되어 지고, 그리고 이차원 시스템, 즉 이 층에 직각인 면 이외의 층의 면에서 전류가 흐르는 하나에 대한 저항성에 동등하다. 수학적으로, 시트 저항성의 값은 이 층의 두께(m 또는 nm로 표시됨)에 의해 층을 구성하는 물질의 저항성(ohm.m 또는 micro-ohm.cm으로 표시됨)으로 나눔에 의해 얻어진다.
B. 측정 방법
시드 층의 두께에 의해 증폭된 시트 저항성은 구리의 저항성을 제공한다.
C. 얻어진 결과
상기 실시예 1 내지 14에서 얻어진 구리 저항성은 200 nm 시드 층에 대해서는 2 μohm.cm 정도로 되고 그리고 400 nm 또는 그 이상의 시드 층에 대해서는 1.8 μohm.cm 정도로 된다.
이들 저항성 수준은 산업적 규모의 용도에 전적으로 적합하다.
실시예
19: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물 및
레퍼런스
조성물의 도움으로 "
스루
비아
" 타입의 구조에서 얻어진 시드 층의 도막의 특징
A. 재료 및 장비
구리 시드 층의 도막 및 일치성은 스캐닝 일렉트론 마이크로스코프로 섹션별 기초로 측정되어 지며, 도포하기 가장 어려운 영역을 구성하는 구조의 바닥에 초점이 맞추어 진다.
B. 측정 방법
도포 백분율은 비아의 베이스와 4 ㎛ 이상 사이의, 구조의 바닥 영역에서 측정되어 진다. 100%의 백분율은 완전한 도포에 상응하는 것으로, 즉 배리어의 표면이 바닥 영역에서 완전하게 구리로 도포되어 지는 것이 상응한다. 구리로 부분적으로 도포된 표면은 백분율로 표현된, 구리로 도포된 표면의 분획에 의해 특징되어 진다.
도포가 완전할 때, 일치성 백분율은 비아의 수직 표면(프로필 또는 사이드) 상의 시드 층의 두께를 비아의 정단에서 수평 표면의 것에 의해 나누어 줌으로 계산되어 진다. 수직 표면의 두께는 비아의 주어진 깊이(비아의 바닥 위의 4 ㎛)로 측정되어 진다. 100%의 백분율은 완전한 일치성에 상응한다.
C. 얻어진 결과
아래의 표 2는 상기 실시예 1 내지 17의 조성물의 도움으로 제조된 구리 시드 층에 대해 얻어진 결과이다.
스캐닝 일렉트론 마이크로스코프 관찰(확대 20 K)은 실시예 1의 경우(100% 도포)는 도 4에 도시되고, 비교실시예 11의 경우(55% 도포)는 도 5에 도시되어 진다.
|
다음에 따라 얻어진
구리 시드 층 |
도포 (%) | 일치성 (%) |
| 실시예 1 | 100 | 80-100 |
| 실시예 2 | 100 | 70-90 |
| 실시예 3 (프로토콜 B1) | 100 | 70-90 |
| 실시예 3 (프로토콜 B3) | 100 | 80-100 |
| 실시예 4 (프로토콜 B3) | 100 | 40-60 |
| 실시예 5 | 100 | 30-40 |
| 실시예 6 | 100 | 30-50 |
| 실시예 7 | 100 | 80-100 |
| 실시예 8 (프로토콜 B3) | 100 | 50-70 |
| 실시예 9 | 100 | 40-60 |
| 비교실시예 | 45 | - |
| 비교실시예 | 90 | - |
| 비교실시예 | 85 | - |
| 비교실시예 | 60 | - |
| 비교실시예 | 95 | - |
| 비교실시예 | 90 | - |
| 비교실시예 | 75 | - |
| 비교실시예 | 55 | - |
상기 표 2에 주어진 결과는 본 발명에 따른 전기 증착 조성물의 임계적 특징을 보여준다.
본 발명에 따른 모든 전기 증착 조성물(실시예 1 내지 9)은 기판의 100% 도포 팩터와 적어도 30%의 일치성을 나타내어, 산업적 규모로 만족스럽게 된다. 실시예 1의 조성물은 100%에 달할 수 있는 우수한 일치성 팩터를 이끈다.
청구된 조성물에 상대적으로 유사한(양적인 그리고 질적인 관점에서) 레퍼런스 조성물(실시예 10 내지 17)은 산업적 규모로는 실용적으로 이들을 사용할 수 없는 95% 이하의 도포 팩터를 초래한다.
실시예
20: 구리와
에틸렌디아민의
혼합물에 기초한 본 발명에 따른 조성물 및
레퍼런스
조성물의 도움으로 "
스루
비아
" 타입의 구조에서 얻어진 시드 층의 접착성의 특징
A. 재료 및 장비
접착성 또는 계면 에너지가 기판으로부터 구리 층이 제거될 때까지 강력한 접착 테이프의 수단에 의해 표면 상에 증가하는 수직 장력을 가하는 장치(소위 테스터 또는 트랙션 머신)의 도움으로 측정되어 졌다.
B. 측정 방법
상기에 기술된 장비를 사용하여 측정된 작업 력(벗겨지는 층의 길이에 의해 증폭된 힘)은 그 기판으로부터 구리 층을 분리하기 위해 공급될 필요가 있는 에너지에 상응하는 것이다. 이 에너지를 벗겨지는 표면 영역의 값으로 나눔에 의해, 단위 영역당 에너지가 얻어진다.
C. 얻어진 결과
아래 표 3은 상기 실시예 1 내지 17에서 얻어진 결과를 대비한다.
| 다음에 따라 얻어진 구리 시드 층 | 콜드 엔트리 | 양극 극성화 | ||
| 에이징 없음 |
에이징 후 | 에이징 후 | 에이징 없음 |
|
| 실시예 1 | 8 | |||
| 실시예 2 | 5 | |||
| 실시예 3 | 5 | 1.5 | 9 | 9 |
| 실시예 4 | 6 | 2.5 | 10 | 10 |
| 실시예 5 | 7 | |||
| 실시예 6 | 10 | |||
| 실시예 7 | 11 | 11 | ||
| 실시예 8 | 5 | 2.5 | 11 | 11 |
| 실시예 9 | 8 | |||
| 비교실시예 10 | 3 | |||
| 비교실시예 11 | 8 | |||
| 비교실시예 12 | 7 | |||
| 비교실시예 13 | 8 | |||
| 비교실시예 14 | 7 | |||
| 비교실시예 15 | 6 | |||
| 비교실시예 16 | 5 | |||
| 비교실시예 17 | 4 | |||
상기 표 3에 나타난 결과는 본 발명에 따른 조성물이 산업적 적용으로 사용될 수 있는 양호한 접합력을 가지는 구리 시드 층을 이끈다는 것을 보여 준다.
이 표는 또한, 산업적인 관점에서 이 배리어 층에 제공된 기판이 기간에 걸쳐 에이징을 경험하는 경우에 있어서 유익하게 사용되어 질 양성 극성화 프로토콜의 이점을 나타낸다.
Claims (10)
- 용매 안에서 용액으로 다음을 포함하는 것을 특징으로 하는 집적회로에서 상호연결의 형성을 위한 "스루 비아" 타입의 구조를 조립하기 위해서 반도체 기판을 도포하기 위해 의도된 전기증착 조성물:
- 14 내지 120mM의 농도로 구리 이온;
- 에틸렌디아민;
- 1.80 내지 2.03 사이로 되는 에틸렌디아민과 구리 간의 몰 비율;
- 6.6 내지 7.5 사이로 되는 상기 조성물의 pH.
- 제 1항에 있어서, 상기 구리 이온의 농도는 16 내지 64mM 사이로 됨을 특징으로 하는 조성물.
- 제 1항 또는 제 2항에 있어서, 상기 구리 이온은 황산구리로부터 유래되어 진 구리 이온임을 특징으로 하는 조성물.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 에틸렌디아민과 구리 이온 사이의 몰 비율은 1.96 내지 2.00 사이임을 특징으로 하는 조성물.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, 99% 보다 많은 도포 팩터를 가지는 기판 도포를 얻는 것을 가능하게 하는 것을 특징으로 하는 조성물.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서, 30% 이상의 일치성을 가지는 기판 도포를 얻는 것을 가능하게 하는 것을 특징으로 하는 조성물.
- 집적회로에서 상호연결의 형성을 위한 "스루 비아" 타입의 구조의 반도체 기판 상에 99% 이상의 도포 팩터와 30% 이상의 일치성을 갖는 구리 시드 층의 증착을 위한 청구항 1 내지 6의 하나에 따른 조성물의 용도.
- 특히 집적회로에서 상호연결의 형성을 위한 "스루 비아" 타입의 구조의 구리확산에 대해 특히 배리어 층의 표면과 같은 기판의 표면을 도포하는 방법으로, 여기서 상기 방법은 상기 기판을 청구항 1 내지 6의 하나에 따른 전기 증착 조성물과 접촉하는 것 및 상기 기판이 상기 도포를 형성하기에 충분한 시간 동안 극성화되어 지는 단계를 포함하는 도포 방법.
- 제 8항에 있어서, 구리 확산에 대해 배리어를 형성하는 표면은 탄탈륨(Ta), 티타늄(Ti), 질화탄탈륨(TaN), 질화티타늄(TiN), 텅스텐(W), 텅스텐 티탄네이트(TiW) 및 질화텅스텐이나 텅스텐 카바이드(WCN)로부터 선택되어 진 적어도 하나의 물질을 포함함을 특징으로 하는 도포 방법.
- 제 9항에 있어서, 구리 확산에 대해 배리어를 형성하는 표면은 탄탈륨/질화탄탈륨/탄탈륨 삼중 층이나 질화탄탈륨/탄탈륨 이중 층이나 질화티타늄 층으로 구성됨을 특징으로 하는 도포 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0852970A FR2930785B1 (fr) | 2008-05-05 | 2008-05-05 | Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition |
| FR0852970 | 2008-05-05 | ||
| US19497708P | 2008-10-02 | 2008-10-02 | |
| US61/194,977 | 2008-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110005832A true KR20110005832A (ko) | 2011-01-19 |
| KR101598237B1 KR101598237B1 (ko) | 2016-02-26 |
Family
ID=40020220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107024526A KR101598237B1 (ko) | 2008-05-05 | 2009-05-04 | 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US8591715B2 (ko) |
| EP (1) | EP2279290B1 (ko) |
| JP (1) | JP5689411B2 (ko) |
| KR (1) | KR101598237B1 (ko) |
| CN (2) | CN102016129A (ko) |
| CA (1) | CA2721841C (ko) |
| FR (1) | FR2930785B1 (ko) |
| IL (1) | IL208734A (ko) |
| TW (1) | TWI441956B (ko) |
| WO (1) | WO2009141551A2 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5388191B2 (ja) * | 2009-05-26 | 2014-01-15 | Ｊｘ日鉱日石金属株式会社 | 貫通シリコンビアを有するめっき物及びその形成方法 |
| FR2949121A1 (fr) | 2009-08-12 | 2011-02-18 | Alchimer | Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede. |
| WO2011082379A1 (en) * | 2010-01-03 | 2011-07-07 | Alchimer, S.A. | Solar cells |
| US20110162701A1 (en) * | 2010-01-03 | 2011-07-07 | Claudio Truzzi | Photovoltaic Cells |
| FR2995912B1 (fr) | 2012-09-24 | 2014-10-10 | Alchimer | Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere |
| DE102012021144B3 (de) * | 2012-10-24 | 2013-10-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Erzeugung von Metallisierungen in Sackloch-Vias |
| TWI478861B (zh) * | 2012-11-22 | 2015-04-01 | Univ Nat Chunghsing | Electrodeposition of copper nanoparticles |
| CN104789928A (zh) * | 2014-01-16 | 2015-07-22 | 电子科技大学 | 一种低电阻温度系数、高电阻率氮化钽与钽多层膜的制备方法 |
| US10154598B2 (en) | 2014-10-13 | 2018-12-11 | Rohm And Haas Electronic Materials Llc | Filling through-holes |
| US10480094B2 (en) * | 2016-07-13 | 2019-11-19 | Iontra LLC | Electrochemical methods, devices and compositions |
| CN110565134A (zh) * | 2019-10-09 | 2019-12-13 | 深圳华络电子有限公司 | 一种电感器件的电极制备方法 |
| FR3112559A1 (fr) * | 2020-07-17 | 2022-01-21 | Aveni | Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2010007A1 (ko) * | 1968-06-01 | 1970-02-13 | Makomat Gmbh | |
| WO2001059178A1 (fr) * | 2000-02-11 | 2001-08-16 | Universite Paris 7-Denis Diderot | Materiau metallique dont la surface est modifiee, son procede de preparation et utilisation du materiau modifie |
| WO2007099137A2 (en) * | 2006-02-28 | 2007-09-07 | Alchimer | Formation of organic electro-grafted films on the surface of electrically conductive or semi-conductive surfaces |
| WO2007099218A1 (fr) * | 2006-02-28 | 2007-09-07 | Commissariat A L'energie Atomique | Procede de formation de films organiques sur des surfaces conductrices ou semi-conductrices de l'electricite a partir de solutions aqueuses |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| US20060157355A1 (en) * | 2000-03-21 | 2006-07-20 | Semitool, Inc. | Electrolytic process using anion permeable barrier |
| US20050006245A1 (en) * | 2003-07-08 | 2005-01-13 | Applied Materials, Inc. | Multiple-step electrodeposition process for direct copper plating on barrier metals |
| US20040022940A1 (en) * | 2001-02-23 | 2004-02-05 | Mizuki Nagai | Cooper-plating solution, plating method and plating apparatus |
| US20030155247A1 (en) * | 2002-02-19 | 2003-08-21 | Shipley Company, L.L.C. | Process for electroplating silicon wafers |
| US6645832B2 (en) | 2002-02-20 | 2003-11-11 | Intel Corporation | Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack |
| JP2004346422A (ja) * | 2003-05-23 | 2004-12-09 | Rohm & Haas Electronic Materials Llc | めっき方法 |
| US7060624B2 (en) | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
| US7101792B2 (en) | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| FR2890984B1 (fr) * | 2005-09-20 | 2009-03-27 | Alchimer Sa | Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal. |
| FR2890983B1 (fr) * | 2005-09-20 | 2007-12-14 | Alchimer Sa | Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal. |
| US7579274B2 (en) * | 2006-02-21 | 2009-08-25 | Alchimer | Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices |
-
2008
- 2008-05-05 FR FR0852970A patent/FR2930785B1/fr not_active Expired - Fee Related
-
2009
- 2009-05-04 JP JP2011507970A patent/JP5689411B2/ja active Active
- 2009-05-04 CN CN2009801163516A patent/CN102016129A/zh active Pending
- 2009-05-04 KR KR1020107024526A patent/KR101598237B1/ko active IP Right Grant
- 2009-05-04 CA CA2721841A patent/CA2721841C/fr active Active
- 2009-05-04 CN CN201510145991.7A patent/CN104862750B/zh active Active
- 2009-05-04 WO PCT/FR2009/050812 patent/WO2009141551A2/fr active Application Filing
- 2009-05-04 US US12/435,031 patent/US8591715B2/en active Active
- 2009-05-04 EP EP09750032.6A patent/EP2279290B1/fr active Active
- 2009-05-05 TW TW098114861A patent/TWI441956B/zh active
-
2010
- 2010-10-14 IL IL208734A patent/IL208734A/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2010007A1 (ko) * | 1968-06-01 | 1970-02-13 | Makomat Gmbh | |
| WO2001059178A1 (fr) * | 2000-02-11 | 2001-08-16 | Universite Paris 7-Denis Diderot | Materiau metallique dont la surface est modifiee, son procede de preparation et utilisation du materiau modifie |
| WO2007099137A2 (en) * | 2006-02-28 | 2007-09-07 | Alchimer | Formation of organic electro-grafted films on the surface of electrically conductive or semi-conductive surfaces |
| WO2007099218A1 (fr) * | 2006-02-28 | 2007-09-07 | Commissariat A L'energie Atomique | Procede de formation de films organiques sur des surfaces conductrices ou semi-conductrices de l'electricite a partir de solutions aqueuses |
Also Published As
| Publication number | Publication date |
|---|---|
| US8591715B2 (en) | 2013-11-26 |
| IL208734A (en) | 2015-04-30 |
| EP2279290A2 (fr) | 2011-02-02 |
| FR2930785B1 (fr) | 2010-06-11 |
| CA2721841C (fr) | 2017-03-14 |
| IL208734A0 (en) | 2010-12-30 |
| EP2279290B1 (fr) | 2014-12-17 |
| JP5689411B2 (ja) | 2015-03-25 |
| TWI441956B (zh) | 2014-06-21 |
| WO2009141551A3 (fr) | 2010-04-08 |
| CA2721841A1 (fr) | 2009-11-26 |
| CN104862750A (zh) | 2015-08-26 |
| KR101598237B1 (ko) | 2016-02-26 |
| FR2930785A1 (fr) | 2009-11-06 |
| WO2009141551A2 (fr) | 2009-11-26 |
| CN102016129A (zh) | 2011-04-13 |
| TW201000685A (en) | 2010-01-01 |
| JP2011520039A (ja) | 2011-07-14 |
| CN104862750B (zh) | 2018-02-06 |
| US20090294293A1 (en) | 2009-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101598237B1 (ko) | 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법 | |
| JP5235669B2 (ja) | 基材表面を金属でコーティングするための電気めっき用組成物 | |
| KR101295478B1 (ko) | 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법 | |
| JP5346215B2 (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
| JP6474410B2 (ja) | 電気化学的に不活性なカチオンを含む銅電着浴 | |
| TWI513863B (zh) | 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法 | |
| KR20110056485A (ko) | 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트 | |
| WO2011018478A1 (en) | Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method | |
| WO2010133550A1 (en) | Method for coating a semiconductor substrate by electrodeposition | |
| FR2961220A1 (fr) | Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 5 |