KR20110001075A - 불휘발성 메모리 장치 및 그것의 동작 방법 - Google Patents
불휘발성 메모리 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR20110001075A KR20110001075A KR1020090058466A KR20090058466A KR20110001075A KR 20110001075 A KR20110001075 A KR 20110001075A KR 1020090058466 A KR1020090058466 A KR 1020090058466A KR 20090058466 A KR20090058466 A KR 20090058466A KR 20110001075 A KR20110001075 A KR 20110001075A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- read
- data
- signal
- selecting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 비트 라인을 통해 데이터가 독출되는 다수의 메모리 셀을 포함하는 메모리 셀 어레이; 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호와 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호를 생성하는 모드 신호 생성부; 제1 신호 및 상기 제2 신호를 입력받아 메모리 셀에 저장된 데이터의 독출 모드를 선택하는 모드 선택부; 및 모드 선택부에 의해 선택된 독출 모드에 따라 메모리 셀에 저장된 데이터의 리드 동작을 실시하는 페이지 버퍼를 포함함으로써 다양한 독출 모드 중 하나를 선택하여 리드 동작을 실시할 수 있는 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
독출 모드, 전류 센싱, 모든 비트 라인.
Description
본 발명은 불휘발성 메모리 장치 및 그 동작 방법에 관한 것으로, 특히 메모리 셀에 저장된 데이터의 독출/검증 방식을 선택할 수 있는 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
플래시 메모리는 종래에 전압 센싱(Voltage Sensing) 방법을 사용하여 메모리 셀에 저장된 데이터를 독출하고 있다. 하지만, 플래시 메모리의 대용량화에 따라 메모리 셀의 크기는 작아지고, 멀티 레벨 셀(MLC) 기법을 적용하면서, 인접한 플로팅 게이트(floating gate) 간의 커플링(coupling) 현상, 짧은 채널 효과(short channel effect), 더 큰 옥사이드 두께/커플링 비율 증가 등의 문제점이 발생하고 있다. 이러한 문제점을 해결하기 위해 다양한 독출/검증 방법들이 개발되었고 따라서 이러한 여러 독출/검증 방법들을 모두 지원할 수 있는 알고리즘을 포함하는 장치가 필요해지고 있다.
본 발명이 이루고자 하는 기술적 과제는 사용자의 필요에 따라 다양한 독출 모드들 중 하나를 선택하여 리드 동작을 실시할 수 있는 불휘발성 메모리 장치 및 그 동작 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여 본 발명에 따른 불휘발성 메모리 장치는,
비트 라인을 통해 데이터가 독출되는 다수의 메모리 셀을 포함하는 메모리 셀 어레이;
상기 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호와 상기 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호를 생성하는 모드 신호 생성부;
상기 제1 신호 및 상기 제2 신호를 입력받아 상기 메모리 셀에 저장된 데이터의 독출 모드를 선택하는 모드 선택부; 및
상기 모드 선택부에 의해 선택된 독출 모드에 따라 상기 메모리 셀에 저장된 데이터의 리드 동작을 실시하는 페이지 버퍼를 포함한다.
이 실시예에 있어서, 상기 센싱 방법은, 전압 차에 의하여 데이터를 독출하는 전압 센싱 방법과 전류 차에 의하여 데이터를 독출하는 전류 센싱 방법을 포함하며, 이들 중 하나의 센싱 방법이 상기 제1 신호에 의해 결정될 수 있다.
이 실시예에 있어서, 상기 비트 라인을 선택하는 방법은, 짝수 번째 비트 라인 또는 홀수 번째 비트 라인을 선택하는 방법과 모든 비트 라인을 선택하는 방법을 포함하며, 이들 중 하나의 비트 라인 선택 방법이 상기 제2 신호에 의해 결정될 수 있다.
이 실시예에 있어서, 상기 모드 선택부는,
짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 페이지 버퍼에서 상기 데이터를 출력한 뒤에, 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 페이지 버퍼에서 상기 데이터를 출력하는 제1 모드;
짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출한 뒤에, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제2 모드; 및
모든 비트 라인을 선택하여 전류 센싱 방법으로 상기 데이터를 독출하고, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제3 모드 중 어느 하나의 모드를 상기 독출 모드로 선택할 수 있다.
이 실시예에 있어서, 상기 모드 선택부는,
상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우 상기 제1 모드를 상기 독출 모드로 선택하고,
상기 제1 신호가 '0'이고 상기 제2 신호가 '1' 인 경우 상기 제2 모드를 상기 독출 모드로 선택하며,
상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우 상기 제3 모드를 상기 독출 모드로 선택될 수 있다.
이 실시예에 있어서, 상기 모드 선택부는 제어부 내에 포함되고, 상기 제어부는 상기 모드 선택부에 의해 선택된 독출 모드에 따라 상기 페이지 버퍼의 리드 동작을 제어할 수 있다.
본 발명에 따른 불휘발성 메모리 장치의 동작 방법은,
메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호와 상기 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호를 생성하는 단계;
상기 제1 신호 및 상기 제2 신호에 따라 상기 데이터의 독출 모드를 선택하는 단계; 및
선택된 상기 독출 모드에 따라 상기 데이터의 리드 동작을 실시하는 단계를 포함한다.
이 실시예에 있어서, 상기 센싱 방법은, 전압 차에 의하여 데이터를 독출하는 전압 센싱 방법과 전류 차에 의하여 데이터를 독출하는 전류 센싱 방법을 포함하며, 이들 중 하나의 센싱 방법이 상기 제1 신호에 의해 결정될 수 있다.
이 실시예에 있어서, 상기 비트 라인을 선택하는 방법은, 짝수 번째 비트 라인 또는 홀수 번째 비트 라인을 선택하는 방법과 모든 비트 라인을 선택하는 방법을 포함하며, 이들 중 하나의 비트 라인 선택 방법이 상기 제2 신호에 의해 결정될 수 있다.
이 실시예에 있어서, 상기 독출 모드를 선택하는 단계는,
상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우, 제1 모드를 상기 독출 모드로 선택하는 단계;
상기 제1 신호가 '0'이고 상기 제2 신호가 '1' 인 경우, 상기 독출 모드로 선택하는 단계; 및
상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우, 제3 모드를 상기 독출 모드로 선택하는 단계를 포함할 수 있다.
이 실시예에 있어서, 상기 제1 모드는, 짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계;
페이지 버퍼에서 상기 데이터를 출력하는 단계;
홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계; 및
페이지 버퍼에서 상기 데이터를 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 제2 모드는, 짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계;
상기 제2 모드가 상기 독출 모드로 선택되었는지 확인하는 단계;
상기 제2 모드가 상기 독출 모드로 선택된 경우, 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계; 및
독출된 모든 데이터들을 페이지 버퍼에서 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 제3 모드는, 모든 비트 라인을 선택하여 전류 센싱 방법으로 상기 데이터를 독출하는 단계; 및
독출된 모든 데이터들을 페이지 버퍼에서 출력하는 단계를 포함한다.
본 발명에 따른 불휘발성 메모리 장치에 의하면, 사용자의 필요에 따라 하나의 제어부에서 제어되는 다양한 독출 모드 중 하나를 선택하여 리드 동작을 실시함으로써 불휘발성 메모리 장치의 테스트시에 편의성을 증대할 수 있다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 더욱 분명해질 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명에 따른 불휘발성 메모리 장치는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 고전압 발생부(150), 제어부(160) 및 모드 신호 생성부(170)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 셀 블록을 포함한다. 각각의 메모리 셀 블록은 다수의 스트링을 포함하며, 각각의 스트링은 드레인 선택 트랜지스터, 셀 스트링 및 소스 선택 트랜지스터를 포함한다. 스트링은 비트 라인과 공통 소스 라인 사이에 접속되는데, 스트링들은 각각 서로 다른 비트 라인과 연결되고, 공통 소스 라인에 병렬로 연결된다. 셀 스트링은 직렬로 연결된 다수의 메모리 셀들을 포함한다. 서로 다른 스트링에 포함된 드레인 선택 트랜지스터들의 게이트가 서로 연결되어 드레인 선택 라인이 되고, 서로 다른 스트링에 포함된 소스 선택 트랜지스터들의 게이트가 서로 연결되어 소스 선택 라인이 된다. 서로 다른 스트링에 포함된 메모리 셀들의 콘트롤 게이트가 서로 연결되어 워드 라인들이 된다. 하나의 워드 라인에 연결된 메모리 셀들의 집합을 하나의 페이지라 한다. 또한, 하나의 워드 라인들 중 짝수 번째 메모리 셀들의 집합을 이븐 페이지라 하고, 홀수 번째 메모리 셀들의 집합을 오드 페이지라 한다.
드레인 선택 트랜지스터는 드레인 선택 라인에 인가되는 전압에 따라 셀 스트링을 비트 라인과 전기적으로 연결시킨다. 소스 선택 트랜지스터는 소스 선택 라인에 인가되는 전압에 따라 셀 스트링을 공통 소스 라인과 전기적으로 연결시킨다.
불휘발성 메모리 장치에서, 드레인 선택 라인, 워드 라인들 및 소스 선택 라인에 인가되는 전압에 따라 소거 동작, 프로그램 동작 및 리드 동작이 실시된다. 소거 동작은 메모리 셀 블록 단위로 실시되고, 프로그램 동작이나 리드 동작은 페이지 단위로 실시된다.
제어부(160)는 외부로부터 입력되는 명령 신호(CMD)에 따라 프로그램 명령 신호, 리드 명령 신호 또는 소거 명령 신호를 출력한다. 또한, 어드레스 신호(ADD)에 따라 내부 어드레스 신호를 생성한다. 또한, 리드 동작이나 프로그램 동작시 페이지 버퍼부(120)의 동작을 제어하기 위한 제어 신호들을 출력한다. 특히, 제어부(160)는 모드 선택부(161)를 포함한다.
모드 선택부(161)는 모드 신호 생성부(170)로부터 전송되는 신호들에 따라 메모리 셀에 저장된 데이터를 독출하기 위한 독출/검증 모드를 선택한다.
모드 신호 생성부(170)는 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 신호와 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 신호를 생성하여 모드 선택부(161)로 신호를 전송한다. 모드 신호 생성부(170)는 퓨즈(fuse)나 캠셀(CAM cell) 또는 옵션 블록(option block)으로 구현될 수 있다.
고전압 발생부(150)는 제어부(160)로부터 생성된 프로그램 명령 신호, 리드 명령 신호 또는 소거 명령 신호에 따라 프로그램 동작, 리드 동작 또는 소거 동작에 필요한 동작 전압들을 출력한다.
X 디코더(140)는 제어부(160)로부터 생성된 내부 어드레스에 따라 메모리 셀 어레이(110)에 포함된 다수의 메모리 셀 블록들 중 선택된 메모리 셀 블록의 워드 라인으로 고전압 발생부(150)에서 생성된 동작 전압들을 전달한다.
페이지 버퍼부(120)는 비트 라인들에 연결되는 페이지 버퍼들을 포함한다. 일반적으로 페이지 버퍼는 이븐 비트 라인과 오드 비트 라인을 포함하는 한 쌍의 비트 라인마다 연결될 수 있지만(즉, 하나의 워드 라인에 페이지가 두 개), 하나의 비트 라인마다 연결될 수 있으며(즉, 하나의 워드 라인에 페이지가 한 개), 본 발명의 실시예에서는 비트 라인마다 연결되는 것이 바람직하다. 레이 아웃 면적을 감소시키기 위해 페이지 버퍼부(120)는 메모리 셀 어레이(110)의 위쪽과 아래쪽 모두에 위치할 수 있으며 페이지 버퍼들은 메모리 셀 어레이(110)의 위쪽과 아래쪽에서 절반씩 비트 라인마다 연결될 수 있다. 페이지 버퍼부(120)는 제어부(160)로부터 생성된 제어 신호에 따라 리드 동작 시 메모리 셀로부터 독출된 데이터를 외부로 출력하거나, 프로그램 동작 시 외부로부터 입력된 데이터를 메모리 셀 어레이(110)로 전달하는 역할을 한다.
Y 디코더(130)는 메모리 셀 어레이(110)로부터 독출되어 페이지 버퍼부(120)에 저장된 데이터를 순차적으로 외부로 출력하거나, 외부로부터 입력되는 데이터를 페이지 버퍼부(120)로 전달하는 기능을 수행한다. Y 디코더(130)는 컬럼 어드레스에 따라 동작할 수 있으며, 컬럼 어드레스는 제어부(160)에서 생성될 수 있다.
도 2는 데이터의 센싱 방법 및 리드 동작시 비트 라인을 선택하는 방법에 따른 독출 모드를 설명하는 도면이다.
도 2를 참조하면, 메모리 셀에 저장된 데이터를 센싱하는 방법으로 전압 센싱(VS) 방법과 전류 센싱(CS) 방법이 있다. 전압 센싱(VS)은 전압 차(예를 들면, 프리차지된 비트 라인의 전압 변화)에 의해 메모리 셀에 저장된 데이터를 센싱하는 방법이고, 전류 센싱(CS)은 전류 차(예를 들면, 비트 라인에서 흐르는 전류량의 차이)에 의해서 메모리 셀에 저장된 데이터를 센싱하는 방법이다. 전류 센싱(CS)의 경우 일반적인 전압 센싱(VS)에서 사용되는 페이지 버퍼와는 다른 내부 회로를 포함하는 페이지 버퍼가 사용될 수 있다.
데이터의 리드 동작은 입력되는 내부 어드레스에 따라 이븐 비트 라인에 연결된 메모리 셀들에 대해서 또는 오드 비트 라인에 연결된 메모리 셀에 대해서 각각 실시될 수 있다. 각각의 리드 동작 실시 후 데이터는 페이지 버퍼에서 출력될 수 있다. 즉, 이븐 어드레스가 입력되면 이븐 비트 라인에 연결된 메모리 셀에 대 하여 리드 동작이 실시된 후 데이터가 출력되며, 오드 어드레스가 입력되면 오드 비트 라인에 연결된 메모리 셀에 대하여 리드 동작이 실시된 후 데이터가 출력될 수 있다.
데이터의 리드 동작은 모든 비트 라인에 연결된 메모리 셀들에 대해서 실시될 수 있다.
전압 센싱(VS) 방법의 경우에는 어드레스가 입력되면 이븐 비트 라인에 연결된 메모리 셀에 대한 리드 동작이 실시되고, 이어서 오드 비트 라인에 연결된 메모리 셀에 대한 리드 동작이 실시될 수 있다. 이처럼 모든 비트 라인에 대한 리드 동작이 실시된 후 그때까지 독출된 모든 데이터들이 페이지 버퍼에서 출력될 수 있다. 오드 비트 라인에 대한 리드 동작을 실시한 후 이븐 비트 라인에 대한 리드 동작을 실시하는 것도 물론 가능하다. 또한 비트 라인 하나에 페이지 버퍼 하나가 연결되므로 각 비트 라인에 대하여 차례로 리드 동작을 실시한 후 독출된 데이터들을 페이지 버퍼에서 출력하는 것도 가능하다.
전류 센싱(CS) 방법의 경우에는 모든 비트 라인에 연결된 메모리 셀에 대하여 동시에 리드 동작이 실시된 후, 독출된 모든 데이터들이 페이지 버퍼에서 출력될 수 있다.
상기한 데이터 센싱 방법과 데이터의 리드 동작시 비트 라인을 선택하는 방법을 조합하여 메모리 셀에 저장된 데이터의 독출 모드를 결정할 수 있다. 즉, 이븐 비트 라인 또는 오드 비트 라인을 선택하여 전압 센싱(VS) 방법으로 데이터를 독출하는 제1 모드(EOBL&VS, 또는 EOBLVS), 모든 비트 라인을 선택하여 전압 센 싱(VS) 방법으로 데이터를 독출하는 제2 모드(ALLBL&VS 또는 SEPVS), 모든 비트 라인을 선택하여 동시에 전류 센싱(CS) 방법으로 데이터를 독출하는 제3 모드(ALLBL&CS, 또는 ALLBLCS)를 결정할 수 있다. 전류 센싱(CS) 방법은 모든 비트 라인에 대하여 리드 동작을 실시하는 것을 기반으로 하기 때문에 이븐 비트 라인 또는 오드 비트 라인을 선택하여 전류 센싱(CS) 방법으로 데이터를 각각 독출하는 모드는 존재하지 않는다.
따라서 독출 모드를 선택하기 위해서는 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 신호와 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 신호가 필요하다.
도 3은 도 2의 데이터 센싱 방법 및 리드 동작시 비트 라인을 선택하는 방법을 결정하는 신호에 따라 생성되는 독출 모드를 설명하는 도면이다.
도 3을 참조하면, 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 신호를 제1 신호(CNFCSS), 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 신호를 제2 신호(CNFALLBL)로 하여 독출 모드를 결정할 수 있다. 제1 신호(CNFCSS) 및 제2 신호(CNFALLBL)는 도 1의 모드 신호 생성부(170)에서 생성된다.
예를 들어, 제1 신호(CNFCSS)가 '0', 제2 신호(CNFALLBL)가 '0'으로 입력되면 제1 모드(EBOLVS)가 선택되고, 제1 신호(CNFCSS)가 '0', 제2 신호(CNFALLBL)가 '1'으로 입력되면 제2 모드(SEPVS)가 선택되며, 제1 신호(CNFCSS)가 '1', 제2 신호(CNFALLBL)가 '1'으로 입력되면 제3 모드(ALLBLCS)가 선택될 수 있다.
도 4는 도 1의 모드 신호 생성부와 모드 선택부의 입출력 관계를 나타내는 블록도이다.
도 4를 참조하면, 모드 신호 생성부(170)에서 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호(CNFCSS)와 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호(CNFALLBL)를 생성하여 모드 선택부(161)로 신호들을 전송한다. 모드 선택부(161)는 모드 신호 생성부(170)로부터 전송되는 제1 신호(CNFCSS) 및 제2 신호(CNFALLBL)에 따라 메모리 셀에 저장된 데이터를 독출하기 위한 독출 모드를 선택하고, 제어부(160)는 페이지 버퍼부(120)가 독출/검증 동작을 실시할 수 있도록 하는 제어 신호를 발생하며, 페이지 버퍼부(120)는 이 제어 신호를 입력받아 선택된 독출 모드에 따라 독출/검증 동작을 실시한다.
독출 모드는 위에서 설명한 바와 같이, 이븐 비트 라인을 선택하여 전압 센싱(VS) 방법으로 데이터를 독출하고 페이지 버퍼에서 상기 데이터를 출력한 뒤에, 오드 비트 라인을 선택하여 전압 센싱(VS) 방법으로 데이터를 독출하고 페이지 버퍼에서 데이터를 출력하는 제1 모드(EOBLVS), 이븐 비트 라인을 선택하여 전압 센싱(VS) 방법으로 데이터를 독출하고 오드 비트 라인을 선택하여 전압 센싱(VS) 방법으로 데이터를 독출한 뒤에, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제2 모드(SEPVS), 모든 비트 라인을 선택하여 전류 센싱(CS) 방법으로 데이터를 독출하고, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제3 모드(ALLBLCS)가 될 수 있다.
도 5는 도 1의 모드 선택부에서 독출 모드를 선택하여 독출/검증 동작을 수행하는 과정을 나타내는 흐름도이다.
먼저 모드 신호 생성부로부터 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호(CNFCSS)와 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호(CNFALLBL)를 입력받는다(S510). 모드 선택부는 모드 신호 생성부로부터 입력받은 제1 신호(CNFCSS) 및 제2 신호(CNFALLBL)를 판단한다. 제1 신호(CNFCSS)가 '0', 제2 신호(CNFALLBL)가 '0'이면 제1 모드(EBOLVS)가 선택되고(S520), 제어부에서 페이지 버퍼부가 독출/검증 동작을 수행할 수 있도록 하는 제어 신호를 발생하여 이 신호를 페이지 버퍼부로 전송하면, 페이지 버퍼부에서는 제1 모드(EBOLVS)에 따라 이븐 비트 라인 또는 오드 비트 라인을 선택하여 전압 센싱(VS) 방법으로 독출/검증 동작을 수행한다(S530). 제1 신호(CNFCSS)가 '0', 제2 신호(CNFALLBL)가 '1'이면 제2 모드(SEPVS)가 선택되고(S540), 페이지 버퍼부에서는 모든 비트 라인을 선택하여 전압 센싱(VS) 방법으로 독출/검증 동작을 수행한다(S550). 제1 신호(CNFCSS)가 '1', 제2 신호(CNFALLBL)가 '1'이면 제3 모드(ALLBLCS)가 선택되고(S560), 페이지 버퍼부에서는 모든 비트 라인을 선택하여 동시에 전류 센싱(CS) 방법으로 독출/검증 동작을 수행한다(S560).
도 6은 도 5의 독출 모드 중 제1 모드(EOBLVS)에 따른 동작을 설명하는 흐름도이다. 여기에서는 2비트 데이터의 리드 동작을 예로 들어 설명한다.
도 6을 참조하면, 2비트 데이터의 상위 비트 데이터의 리드 동작과 하위 비트 데이터의 리드 동작을 구분하여 수행한다(S610). 하위 비트 데이터의 리드 동작 시에는, 우선 독출하고자 하는 데이터가 저장된 메모리 셀에 연결된 워드 라인에 제2 독출 전압(R2)을 인가한다(S620). 그 후 플래그 셀에 저장된 데이터(이하, 플 래그 셀 데이터라 함)를 확인한다(S630). 플래그 셀 데이터가 '0'이면 독출하고자 하는 데이터가 2비트 데이터가 맞으므로 바로 하위 비트 데이터를 독출할 수 있다. 문턱전압이 제2 독출 전압(R2)보다 낮으면 저장된 하위 비트 데이터는 '1'이고, 높으면 '0'이다. 플래그 셀 데이터가 '1'인 경우에는 독출하고자 하는 데이터가 2비트 데이터가 아니라 1비트 데이터라는 것인데 이때에는 제2 독출 전압(R2)으로 메모리 셀에 저장된 데이터를 독출할 경우 메모리 셀의 문턱전압이 제2 독출 전압(R2)보다 낮은 것도 있고 높은 것도 있으므로 잘못된 데이터를 독출할 수 있다. 따라서 워드 라인에 다시 제1 리드 전압(R1)을 인가하여 데이터를 독출한다(S640). 메모리 셀의 문턱전압이 제1 독출 전압(R1)보다 낮으면 저장된 1비트 데이터는 '1'이고, 높으면 '0'이다.
상위 비트 데이터의 리드 동작시에는 독출하고자 하는 데이터가 저장된 메모리 셀에 연결된 워드 라인에 제1 독출 전압(R1)을 인가한다(S650). 그 후 플래그 셀 데이터를 확인한다(S660). 플래그 셀 데이터가 '1'이면 독출하고자 하는 데이터가 2비트 데이터가 아니라 1비트 데이터라는 것이므로 바로 1비트 데이터를 독출할 수 있다. 메모리 셀의 문턱전압이 제1 독출 전압(R1)보다 낮으면 저장된 1비트 데이터는 '1'이고, 높으면 '0'이다. 플래그 셀 데이터가 '0'이면 독출하고자 하는 데이터가 2비트 데이터가 맞으므로 제2 독출 전압(R2)을 인가하고(S670), 그 후 제3 독출 전압(R3)을 인가하여 2비트 데이터의 상위 비트 데이터를 독출한다(S680). 문턱전압이 제3 독출 전압(R3)보다 낮으면 저장된 상위 비트 데이터는 '0'이고, 높으면 '1'이다.
도 7은 도 5의 독출 모드 중 제2 모드(SEPVS)에 따른 동작을 설명하는 흐름도이다.
도 7을 참조하면, 제2 모드(SEPVS)의 동작은 기본적으로 제1 모드(EOBLVS)의 동작과 유사하다. 다만, 제2 모드(SEPVS)는 모든 비트 라인을 선택하여 전압 센싱(VS) 방법으로 독출/검증 동작을 실시하는 반면에, 제1 모드(EOBLVS)에서는 이븐 어드레스가 입력되면 이븐 비트 라인을 선택하여 리드 동작이 실시되고, 독출된 데이터가 페이지 버퍼에서 출력된다. 또한 오드 어드레스가 입력되면 오드 비트 라인을 선택하여 리드 동작이 실시되고, 독출된 데이터가 페이지 버퍼에서 출력된다.
제2 모드(SEPVS)에서 모든 비트 라인을 선택하여 리드 동작을 실시한다는 의미는, 어드레스가 입력되면 이븐 비트 라인을 선택하여 리드 동작을 실시하고, 독출된 데이터를 출력하지 않은 상태에서 페이지 버퍼부에 포함되는 다수의 래치에 임시로 저장한 뒤, 오드 비트 라인을 선택하여 리드 동작을 실시하여 독출된 데이터를 또한 페이지 버퍼부의 래치에 저장하고, 그때까지 저장된 모든 데이터를 한꺼번에 출력한다는 의미이다. 즉, 독출된 데이터가 출력되기 전에 이븐 비트 라인과 오드 비트 라인에 대하여 리드 동작이 2번 반복되는 것이다. 따라서 제2 모드(SEPVS)의 리드 동작 부분은 제1 모드(EOBLVS)의 그것과 동일하다. 다만 반복 동작이 가능하게 하기 위하여 제2 모드(SEPVS)는 제어부에서 생성되는 원 타임 독출(OTR) 신호를 이용한다. 초기 조건으로 원 타임 독출(OTR) 신호는 '0'으로 설정된다.
도 7의 점선 부분을 참조하면, 제1 모드(EOBLVS)의 이븐 비트 라인에 대한 리드 동작 실시 후 원 타임 독출(OTR) 신호가 처음 들어오면 초기 조건에 의해 그 값은 '0'이고(S710), 그 후 원 타임 독출(OTR) 신호를 '1'로 설정함으로써 원 타임 독출 종료 신호(OTR End Signal)가 설정된다(S720). 그 후 이 독출 모드가 제2 모드(SEPVS)인지를 판단하여(S730), 제2 모드(SEPVS)가 아닐 경우 페이지 버퍼부에 저장된 데이터를 출력하고 동작을 종료한다. 즉, 이 경우의 동작은 제1 모드(EOBLVS)와 그 결과가 실질적으로 같게 된다. 이 독출 모드가 제2 모드(SEPVS)일 경우 모든 비트 라인에 대해 리드 동작이 실시된 것이 아니므로 오드 비트 라인에 대한 리드 동작을 다시 실시한다. 오드 비트 라인에 대한 리드 동작 실시 후, 원 타임 독출(OTR) 신호는 '1'로 설정된 상태이므로, 이에 따라 리드 동작은 종료하며 그때까지 페이지 버퍼부의 다수의 래치에 저장되어 있던 모든 데이터를 출력한다. 즉, 원 타임 독출(OTR) 신호에 의해 제2 모드(SEPVS)는 제1 모드(EOBLVS)와 알고리즘의 공유가 가능해지며, 원 타임 독출(OTR) 신호가 제2 모드(SEPVS)의 점선 블록을 빠져나올 수 있는 신호가 된다.
도 8은 도 5의 독출 모드 중 제3 모드(ALLBLCS)에 따른 동작을 설명하는 흐름도이다.
도 8을 참조하면, 제3 모드(ALLBLCS)의 동작은 제1 모드(EOBLVS)의 동작과 동일하다. 다만, 제3 모드(ALLBLCS)는 모든 비트 라인을 선택하여 동시에 전류 센싱(CS) 방법으로 독출/검증 동작을 실시한 후 독출된 모든 데이터들을 페이지 버퍼부에서 출력하는 반면에, 제1 모드(EOBLVS)는 이븐 어드레스가 입력되면 이븐 비트 라인을 선택하여 전압 센싱(VS) 방법으로 리드 동작이 실시하여 데이터를 독출하고 페이지 버퍼부에서 데이터를 출력한 뒤에, 오드 어드레스가 입력되면 오드 비트 라인을 선택하여 전압 센싱(VS) 방법으로 리드 동작이 실시하여 데이터를 독출하고 페이지 버퍼부에서 데이터를 출력한다.
본 발명의 실시예에 따른 불휘발성 메모리 장치에 의해 사용자의 필요에 따라 하나의 제어부에 의해 제어되는 다양한 독출 모드 중 하나를 선택하여 리드 동작을 실시함으로써 불휘발성 메모리 장치의 테스트시에 편의성을 증대할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 2는 데이터의 센싱 방법 및 리드 동작시 비트 라인을 선택하는 방법에 따른 독출 모드를 설명하는 도면이다.
도 3은 도 2의 데이터 센싱 방법 및 리드 동작시 비트 라인을 선택하는 방법을 결정하는 신호에 따라 생성되는 독출 모드를 설명하는 도면이다.
도 4는 도 1의 모드 신호 생성부와 모드 선택부의 입출력 관계를 나타내는 블록도이다.
도 5는 도 1의 모드 선택부에서 독출 모드를 선택하여 독출/검증 동작을 수행하는 과정을 나타내는 흐름도이다.
도 6은 도 5의 독출 모드 중 제1 모드(EOBLVS)에 따른 동작을 설명하는 흐름도이다.
도 7은 도 5의 독출 모드 중 제2 모드(SEPVS)에 따른 동작을 설명하는 흐름도이다.
도 8은 도 5의 독출 모드 중 제3 모드(ALLBLCS)에 따른 동작을 설명하는 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100...불휘발성 메모리 장치
110...메모리 셀 어레이
120...페이지 버퍼부
130...Y 디코더
140...X 디코더
150...고전압 발생부
160...제어부
161...모드 선택부
170...모드 신호 생성부
Claims (13)
- 비트 라인을 통해 데이터가 독출되는 다수의 메모리 셀을 포함하는 메모리 셀 어레이;상기 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호와 상기 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호를 생성하는 모드 신호 생성부;상기 제1 신호 및 상기 제2 신호를 입력받아 상기 메모리 셀에 저장된 데이터의 독출 모드를 선택하는 모드 선택부; 및상기 모드 선택부에 의해 선택된 독출 모드에 따라 상기 메모리 셀에 저장된 데이터의 리드 동작을 실시하는 페이지 버퍼를 포함하는 불휘발성 메모리 장치.
- 제1항에 있어서,상기 센싱 방법은,전압 차에 의하여 데이터를 독출하는 전압 센싱 방법과 전류 차에 의하여 데이터를 독출하는 전류 센싱 방법을 포함하며, 이들 중 하나의 센싱 방법이 상기 제1 신호에 의해 결정되는 불휘발성 메모리 장치.
- 제1항에 있어서,상기 비트 라인을 선택하는 방법은,짝수 번째 비트 라인 또는 홀수 번째 비트 라인을 선택하는 방법과 모든 비트 라인을 선택하는 방법을 포함하며, 이들 중 하나의 비트 라인 선택 방법이 상기 제2 신호에 의해 결정되는 불휘발성 메모리 장치.
- 제1항에 있어서,상기 모드 선택부는,짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 페이지 버퍼에서 상기 데이터를 출력한 뒤에, 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 페이지 버퍼에서 상기 데이터를 출력하는 제1 모드;짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하고 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출한 뒤에, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제2 모드; 및모든 비트 라인을 선택하여 전류 센싱 방법으로 상기 데이터를 독출하고, 독출된 모든 데이터들을 페이지 버퍼에서 출력하는 제3 모드 중 어느 하나의 모드를 상기 독출 모드로 선택하는 불휘발성 메모리 장치.
- 제4항에 있어서,상기 모드 선택부는,상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우 상기 제1 모드를 상 기 독출 모드로 선택하고,상기 제1 신호가 '0'이고 상기 제2 신호가 '1' 인 경우 상기 제2 모드를 상기 독출 모드로 선택하며,상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우 상기 제3 모드를 상기 독출 모드로 선택하는 불휘발성 메모리 장치.
- 제1항에 있어서,상기 모드 선택부는 제어부 내에 포함되고, 상기 제어부는 상기 모드 선택부에 의해 선택된 독출 모드에 따라 상기 페이지 버퍼의 리드 동작을 제어하는 불휘발성 메모리 장치.
- 메모리 셀에 저장된 데이터의 센싱 방법을 결정하는 제1 신호와 상기 데이터의 리드 동작시 비트 라인을 선택하는 방법을 결정하는 제2 신호를 생성하는 단계;상기 제1 신호 및 상기 제2 신호에 따라 상기 데이터의 독출 모드를 선택하는 단계; 및선택된 상기 독출 모드에 따라 상기 데이터의 리드 동작을 실시하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
- 제7항에 있어서,상기 센싱 방법은,전압 차에 의하여 데이터를 독출하는 전압 센싱 방법과 전류 차에 의하여 데이터를 독출하는 전류 센싱 방법을 포함하며, 이들 중 하나의 센싱 방법이 상기 제1 신호에 의해 결정되는 불휘발성 메모리 장치의 동작 방법.
- 제7항에 있어서,상기 비트 라인을 선택하는 방법은,짝수 번째 비트 라인 또는 홀수 번째 비트 라인을 선택하는 방법과 모든 비트 라인을 선택하는 방법을 포함하며, 이들 중 하나의 비트 라인 선택 방법이 상기 제2 신호에 의해 결정되는 불휘발성 메모리 장치의 동작 방법.
- 제7항에 있어서,상기 독출 모드를 선택하는 단계는,상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우, 제1 모드를 상기 독출 모드로 선택하는 단계;상기 제1 신호가 '0'이고 상기 제2 신호가 '1' 인 경우, 상기 독출 모드로 선택하는 단계; 및상기 제1 신호가 '0'이고 상기 제2 신호가 '0' 인 경우, 제3 모드를 상기 독출 모드로 선택하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
- 제10항에 있어서,상기 제1 모드는,짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계;페이지 버퍼에서 상기 데이터를 출력하는 단계;홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계; 및페이지 버퍼에서 상기 데이터를 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
- 제10항에 있어서,상기 제2 모드는,짝수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계;상기 제2 모드가 상기 독출 모드로 선택되었는지 확인하는 단계;상기 제2 모드가 상기 독출 모드로 선택된 경우, 홀수 번째 비트 라인을 선택하여 전압 센싱 방법으로 데이터를 독출하는 단계; 및독출된 모든 데이터들을 페이지 버퍼에서 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
- 제10항에 있어서,상기 제3 모드는,모든 비트 라인을 선택하여 전류 센싱 방법으로 상기 데이터를 독출하는 단계; 및독출된 모든 데이터들을 페이지 버퍼에서 출력하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090058466A KR20110001075A (ko) | 2009-06-29 | 2009-06-29 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090058466A KR20110001075A (ko) | 2009-06-29 | 2009-06-29 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110001075A true KR20110001075A (ko) | 2011-01-06 |
Family
ID=43609691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090058466A KR20110001075A (ko) | 2009-06-29 | 2009-06-29 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110001075A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524781B2 (en) | 2013-12-11 | 2016-12-20 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operating method thereof |
-
2009
- 2009-06-29 KR KR1020090058466A patent/KR20110001075A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524781B2 (en) | 2013-12-11 | 2016-12-20 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operating method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100761587B1 (ko) | 반도체 기억 장치 | |
KR100794835B1 (ko) | 반도체 기억 장치 | |
KR100777852B1 (ko) | 반도체 메모리 장치 | |
CN101488367B (zh) | 用于验证非易失性存储装置的编程的方法 | |
JP4693675B2 (ja) | 半導体記憶装置の制御方法 | |
KR101162000B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US9190158B2 (en) | Non-volatile semiconductor memory device and reading-out method therefore | |
KR100880320B1 (ko) | 플래시 메모리 소자 및 프로그램 방법 | |
JP2021140853A (ja) | 半導体記憶装置 | |
KR101081311B1 (ko) | 불휘발성 메모리 장치 및 그 동작 방법 | |
US20120008412A1 (en) | Nonvolatile memory device and method of erasing the same | |
KR20110078731A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
CN110415740A (zh) | 控制器及其操作方法 | |
KR101098708B1 (ko) | 전기 축적층과 제어 게이트를 구비한 비휘발성 반도체 기억 장치 | |
JP4919775B2 (ja) | 不揮発性半導体記憶装置 | |
US8296499B2 (en) | Flash memory device and program method thereof | |
US11776593B2 (en) | Semiconductor device and continuous reading method | |
KR20110001075A (ko) | 불휘발성 메모리 장치 및 그것의 동작 방법 | |
US8654590B2 (en) | Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof | |
US20120198180A1 (en) | Nonvolatile memory system and flag data input/output method for the same | |
KR101131559B1 (ko) | 비휘발성 메모리 장치 | |
TW202034333A (zh) | 半導體記憶裝置 | |
JP2006185483A (ja) | 不揮発性記憶装置 | |
JP2006331564A (ja) | 不揮発性半導体メモリ | |
KR20220112169A (ko) | 반도체 장치 및 연속 독출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |