KR20100132823A - 플립칩용 기판 및 그 제조방법 - Google Patents

플립칩용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100132823A
KR20100132823A KR1020090051605A KR20090051605A KR20100132823A KR 20100132823 A KR20100132823 A KR 20100132823A KR 1020090051605 A KR1020090051605 A KR 1020090051605A KR 20090051605 A KR20090051605 A KR 20090051605A KR 20100132823 A KR20100132823 A KR 20100132823A
Authority
KR
South Korea
Prior art keywords
layer
plating layer
flip chip
solder
substrate
Prior art date
Application number
KR1020090051605A
Other languages
English (en)
Inventor
오흥재
정태준
이동규
문선재
최진원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090051605A priority Critical patent/KR20100132823A/ko
Priority to US12/554,762 priority patent/US8671564B2/en
Publication of KR20100132823A publication Critical patent/KR20100132823A/ko
Priority to US14/164,908 priority patent/US20140138821A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립칩용 기판 및 그 제조방법에 관한 것으로, 패드부와 메탈 포스트 사이에 베이스 솔더층을 형성함으로써, 내충격성 및 실장 신뢰성이 향상된 플립칩용 기판 및 그 제조방법을 제공하기 위한 것이다.
플립칩, 베이스 솔더층, 솔더캡, 메탈 포스트

Description

플립칩용 기판 및 그 제조방법{SUBSTRATE OF FLIP CHIP AND FABRICATING METHOD OF THE SAME}
본 발명은 플립칩용 기판 및 그 제조방법에 관한 것이다.
최근, 전자산업의 발달에 따라 전자부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(system in package), 3D 패키지 등 표면 실장 부품용 기판에서도 고집적화, 박형화, 미세회로 패턴화의 요구가 대두되고 있다.
특히, 전자부품의 기판에의 표면실장 기술에 있어 반도체칩과 인쇄회로기판의 전기적 연결을 위해 와이어 본딩 방식 및 플립칩 본딩 방식이 사용되고 있으나, 와이어 본딩 방식의 경우 와이어를 이용하여 인쇄회로기판과 연결해야 하기 때문에 모듈의 크기가 커지고 추가적인 공정이 필요할 뿐만 아니라, 회로패턴의 미세피치 구현에 한계가 있어 플립칩 본딩 방식이 많이 사용되고 있는 실정이다.
플립 칩 본딩 방식은 반도체칩에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 반도체칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 플립칩 본딩 방식 또한 궁극적으로 회로패턴의 초미세피치화에 대응하기 위해 메탈 포스트를 이용한 새로운 구조로 발전하고 있다. 이러한 메탈 포스트의 이용은 미세피치화의 극복과 더불어, 인쇄회로기판과 반도체칩간의 거리 확보를 통한 패키징을 용이하게 하고 방열성능을 개선하는 대안으로서 주목받고 있다.
도 1에는 종래기술에 따른 플립칩 본딩용 반도체 기판의 단면도가 도시되어 있다.
도 1에 도시한 바와 같이, 종래기술에 따른 플립칩용 반도체 기판(10)은 패드부(14)가 형성된 실리콘 웨이퍼(12), 상기 실리콘 웨이퍼(12)에 형성되며 상기 패드부(14)를 노출시키는 오픈부를 갖는 솔더 레지스트층(16), 상기 패드부(14)에 형성된 메탈 포스트(18), 및 상기 메탈 포스트(18)에 형성된 솔더 범프(20)를 포함하여 구성된다.
그러나, 종래기술에 따른 플립칩 본딩용 반도체 기판(10)은, 높이 균일성과 실장 신뢰성 측면에서 우수한 평가를 받고 있으나, 메탈 포스트(18)에 인가된 스트레스(stress)의 해소가 쉽지 않아 메탈 포스트(18)에 네킹(necking) 불량이 발생하고 실장 신뢰성이 저하되는 문제점이 있었다.
뿐만 아니라, 종래 반도체 기판에 채용되는 이러한 메탈 포스트 구조는 반도체 기판(10)이 실장되는 패키지 기판에 적용하는데에는 한계가 있었다. 이는 실리콘 웨이퍼(12)와 달리 제조과정에서 휨이 발생한 패키지 기판에 도금 공정에 의해 메탈 포스트를 형성하더라도 동일한 높이를 갖도록 형성하는데 어려움이 있기 때문이었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 안출된 것으로서, 본 발명의 목적은 내충격성 및 실장 신뢰성이 향상된 플립칩용 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 반도체 기판 뿐만 아니라 패키지 기판에도 적용가능한 메탈 포스트를 구비한 플립칩용 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명은 플립칩용 기판에 관한 것으로, 패드부를 구비한 베이스 기판, 상기 패드부가 노출되도록 상기 베이스 기판에 형성된 솔더 레지스트층, 상기 패드부에 형성된 베이스 솔더층, 및 상기 베이스 솔더층에 형성된 메탈 포스트를 포함하는 것을 특징으로 한다.
여기서, 상기 베이스 기판은 반도체 기판인 것을 특징으로 한다.
또한, 상기 베이스 솔더층과 상기 메탈 포스트 사이에는 니켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제1 표면 처리층이 형성되어 있는 것을 특징으로 한다.
또한, 상기 베이스 솔더층와 상기 제1 표면 처리층의 계면에는 Nix-Sny계의 제1 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 한다.
또한, 상기 메탈 포스트의 상면에는 솔더 캡이 형성되어 있는 것을 특징으로 한다.
또한, 상기 메탈 포스트와 상기 솔더 캡 사이에는 니켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제2 표면 처리층이 형성되어 있는 것을 특징으로 한다.
또한, 상기 제2 표면 처리층과 상기 솔더 캡의 계면에는 Nix-Sny계의 제2 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 한다.
또한, 상기 메탈 포스트의 외면에는 외부 표면 처리층이 형성되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 플립칩용 기판의 제조방법은, (A) 패드부가 형성된 베이스 기판에 상기 패드부를 노출시키는 오픈부를 갖는 솔더 레지스트층을 형성하는 단계, (B) 상기 오픈부를 포함하여 상기 솔더 레지스트층에 감광성 레지스트를 도포하고, 상기 감광성 레지스트에 상기 패드부를 노출시키는 개구부를 형성하는 단계, (C) 상기 개구부의 일부에 솔더 페이스트를 충진하여 상기 패드부와 연결되는 베이스 솔더층을 형성하는 단계, (D) 상기 개구부에 상기 베이스 솔더층과 연결되는 메탈 포스트를 형성하는 단계, 및 (E) 상기 감광성 레지스트를 제거 하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 베이스 기판은 반도체 기판인 것을 특징으로 한다.
또한, 상기 (C) 단계와 상기 (D) 단계 사이에, (C1) 상기 베이스 솔더층의 상부에 켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제1 표면 처리층을 형성하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 베이스 솔더층와 상기 제1 표면 처리층의 계면에는 Nix-Sny계의 제1 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 한다.
또한, 상기 (D) 단계와 상기 (E) 단계 사이에, (D1) 상기 메탈 포스트의 상부에 솔더 페이스트를 충진하여 솔더캡을 형성하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (D) 단계와 상기 (D1) 단계 사이에, (D2) 상기 메탈 포스트의 상부에 켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제2 표면 처리층을 형성하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 메탈 포스트와 상기 제2 표면 처리층의 계면에는 Nix-Sny계의 제2 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (E1) 상기 메탈 포스트의 외면에 외부 표면 처리층을 형성하는 단계가 수행되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 연성이 우수하여 완충작용을 수행할 수 있는 베이스 솔더층을 메탈 포스트의 하부에 형성함으로써 내충격성을 향상시킴으로써 구리 포스트에 발생하는 네킹 불량을 줄일 수 있게 된다.
또한, 본 발명에 따르면, 베이스 솔더층 및/또는 솔더캡을 이용함으로써 높이 및 위치 불균일을 해소함으로써 실장불량의 발생을 감소시킬 수 있게 된다.
또한, 본 발명에 따르면, 완충층의 기능을 수행하는 베이스 솔더층 및/또는 솔더캡을 이용함으로써 반도체 기판 뿐만 아니라 패키지 기판에도 높이 균일성 및 실장 신뢰성이 향상된 메탈 포스트를 형성할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되 어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
플립칩용 기판의 구조-제1 실시예
도 2는 본 발명의 바람직한 제1 실시예에 따른 메탈 포스트를 구비한 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 메탈 포스트를 구비한 기판(100a)에 대해 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 본 실시예에 따른 플립칩용 기판(100a)은 베이스 기판(102), 솔더 레지스트층(106), 베이스 솔더층(114), 및 메탈 포스트(116)를 포함하여 구성된다.
여기서, 베이스 기판(102)에는 패드부(104)가 형성되어 있으며, 이 베이스 기판(102) 상에는 패드부(104)를 노출시키는 오픈부(108)를 갖는 솔더 레지스트층(106)이 형성된다. 이때, 베이스 기판(102)으로는 반도체 기판 또는 패키지 기판 이 사용될 수 있다.
베이스 솔더층(114)은 메탈 포스트(116)에 인가되는 충격을 완화시키는 역할을 수행하고, 높이 균일성 및 실장 신뢰성을 향상시키기 위한 것으로서, 패드부(104)에 형성된다.
메탈 포스트(116)는 배선패턴의 미세피치화를 가능하게 하고, 기판과 반도체칩간의 고속 신호 전달 뿐만 아니라, 칩 간 거리확보, 및 방열기능을 수행하기 위한 것으로서, 베이스 솔더층(114)에 연결된 상태로 솔더 레지스트층(106) 상부로 돌출되게 형성된다. 이때, 메탈 포스트(116)는 원통형 구조를 갖는 것이 바람직하다. 또한, 메탈 포스트(116)는 구리(Cu), 니켈(Ni), 주석(Sn), 금(Au) 등과 같은 재료로 형성될 수 있다.
이때, 베이스 솔더층(114)과 메탈 포스트(116) 사이에는 그 접합력을 향상시키기 위해, 예를 들어 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐(Pd) 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제1 표면 처리층(미도시)이 얇게 형성된다.
여기서, 제1 표면 처리층은 주석(Sn)계 베이스 솔더층(114)과 결합하여, 그 계면에 Nix-Sny계의 제1 금속간 화합물층(Intermetallic compound layer; IMC layer)을 형성한다.
한편, 메탈 포스트(116)의 외면에는 부식 및 산화방지를 위해 외부 표면 처 리층(미도시)이 형성되는 것이 바람직하다.
플립칩용 기판의 구조-제2 실시예
도 3은 본 발명의 바람직한 제2 실시예에 따른 플립칩용 기판의 단면도이다. 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조번호를 부여하고, 중복되는 부분에 대한 설명은 생략하기로 한다.
도 3에 도시한 바와 같이, 본 실시예에 따른 플립칩용 기판(100b)은 도 2에 도시된 플립칩용 기판(100a)의 메탈 포스트(116) 상부에 솔더캡(118)이 형성된 것을 특징으로 한다.
여기서, 솔더캡(118)은 플립칩용 기판의 패키징시 완충작용을 수행할 뿐만 아니라 높이 균일성을 보장하기 위한 것이다.
이때, 메탈 포스트(116)와 솔더캡(118) 사이에는 그 접합력을 향상시키기 위해, 예를 들어 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐(Pd) 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제2 표면 처리층(미도시)이 얇게 형성된다.
여기서, 제2 표면 처리층은 주석(Sn)계 솔더캡(118)과 결합하여, 그 계면에 Nix-Sny계의 제2 금속간 화합물층을 형성한다.
한편, 메탈 포스트(116)의 측면에는 부식 및 산화방지를 위해 외부 표면 처 리층(미도시)이 형성되는 것이 바람직하다.
플립칩용 기판의 제조방법-제1 실시예
도 4 내지 도 9는 도 2에 도시된 플립칩용 기판의 제조방법을 순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 플립칩용 기판(100a)의 제조방법을 설명하면 다음과 같다.
먼저, 도 4에 도시한 바와 같이, 패드부(104)가 구비된 베이스 기판(102)에 솔더 레지스트층(106)을 적층하고, 패드부(104)를 노출시키는 오픈부(108)를 형성한다. 여기서, 오픈부(108)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성하거나, UV에 의한 노광/현상 공정으로 가능하다.
다음, 도 5에 도시한 바와 같이, 솔더 레지스트층(106)에 감광성 레지스트(110)를 도포한다.
이때, 감광성 레지스트(110)는 260℃ 이상의 높은 리플로우 공정에서 견딜 수 있도록 고 내열성 드라이 필름이 사용되며, 또한 적정 높이의 포스트 범프 형성을 위하여 60㎛ 이상의 두께를 가지는 것이 바람직하다.
다음, 도 6에 도시한 바와 같이, 노광, 현상 공정에 의해 감광성 레지스트(110)에 패드부(104)를 노출시키는 개구부(112)를 형성한다.
이때, 개구부(112)는 소정의 마스크 패턴(도시되지 않음)을 사용하여 패드부(104) 상에 도포된 감광성 레지스트(110)를 제외하고 감광성 레지스트(110)를 자외선에 노출시켜 노광하고, 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)과 같은 현상액을 사용하여 미노광된 감광성 레지스트(110)를 제거함으로써 형성된다.
다음, 도 7에 도시한 바와 같이, 개구부(112)에 의해 노출된 패드부(104)에 솔더 페이스트를 충진하여 베이스 솔더층(114)을 형성한다.
이때, 베이스 솔더층(114)은 스크린 프린팅 방법 등을 이용하여 개구부(112)의 일부에 형성된다.
한편, 베이스 솔더층(114)의 상면에는 이후 도금공정에 의해 형성되는 메탈 포스트(116)와 베이스 솔더층(114)의 접합력 향상을 위해, 제1 표면 처리층이 형성되는 것이 바람직하다.
여기서, 제1 표면 처리층은, 예를 들어 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는다. 이때, 제1 표면 처리층은 주석(Sn)계 베이스 솔더층(114)와 결합하여, 그 계면에 Nix-Sny계의 제1 금속간 화합물층을 형성한다.
다음, 도 8에 도시한 바와 같이, 개구부(112)에 메탈 포스트(116)를 형성한 다.
이때, 메탈 포스트(116)는 동도금 공정(무전해 동도금 공정 및 전해 동도금 공정)에 의해 형성되며, 감광성 레지스트(110)와 동일한 높이를 갖도록 형성된다.
마지막으로, 다음, 도 9에 도시한 바와 같이, 감광성 레지스트(110)를 박리하여 도 2에 도시한 바와 같은 플립칩용 기판(100a)을 제조한다.
이때, 감광성 레지스트(110)는, 예를 들어 NaOH 또는 KOH와 같은 박리액을 사용하여 박리된다. 박리액의 OH-와 드라이 필름 레지스트의 카르복실기(COOH+)가 결합하는 과정에서 노광된 드라이 필름 레지스트가 들뜸으로서 박리가 일어나게 된다.
한편, 메탈 포스트(116)의 상부 및 측면에는 부식 및 산화방지를 위해 외부 표면 처리층이 형성되는 것이 바람직하다.
플립칩용 기판의 제조방법-제2 실시예
도 10 내지 도 13은 도 3에 도시된 플립칩용 기판의 제조방법을 순서대로 도시한 공정단면도이다. 본 실시예에서 이전 실시예와 동일 또는 대응되는 제조공정에 대해서는 중복되는 설명을 생략하기로 한다. 이하, 이를 참조하여 본 실시예에 따른 플립칩용 기판의 제조방법에 대해 설명하기로 한다.
다음, 도 10에 도시한 바와 같이, 도 7에 도시한 바와 같은 개구부(112)에 의해 노출된 패드부(104)에 솔더 페이스트를 일부 충진하여 베이스 솔더층(114)이 형성된 베이스 기판(102)을 준비한다.
다음, 도 11에 도시한 바와 같이, 개구부(112)의 일부에 베이스 솔더층(114)과 연결되는 메탈 포스트(116)를 형성한다.
한편, 메탈 포스트(116)의 상면에는 솔더캡(118)과의 접합력 향상을 위해, 제2 표면 처리층이 형성되는 것이 바람직하다.
여기서, 제2 표면 처리층은, 예를 들어 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는다. 이때, 제2 표면 처리층은 주석(Sn)계 솔더캡(118)과 결합하여, 그 계면에 Nix-Sny계의 제2 금속간 화합물층을 형성한다.
다음, 도 12에 도시한 바와 같이, 개구부(112)에 의해 노출된 메탈 포스트(116)의 상부에 솔더 페이스트를 인쇄하여 솔더캡(118)을 형성한다.
마지막으로, 다음, 도 13에 도시한 바와 같이, 감광성 레지스트(110)를 박리하여 도 3에 도시한 바와 같은 플립칩용 기판(100b)을 제조한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 플립칩용 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술 1에 따른 플립칩 본딩용 반도체 기판의 단면도이다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 플립칩용 기판의 단면도이다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 플립칩용 기판의 단면도이다.
도 4 내지 도 9는 도 2에 도시된 플립칩용 기판의 제조방법을 순서대로 도시한 공정단면도이다.
도 10 내지 도 13은 도 3에 도시된 플립칩용 기판의 제조방법을 순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 베이스 기판 104 : 패드부
106 : 솔더 레지스트층 108 : 오픈부
110 : 감광성 레지스트 112 : 개구부
114 : 베이스 솔더층 116 : 메탈 포스트
118 : 솔더캡

Claims (16)

  1. 패드부를 구비한 베이스 기판;
    상기 패드부가 노출되도록 상기 베이스 기판에 형성된 솔더 레지스트층;
    상기 패드부에 형성된 베이스 솔더층; 및
    상기 베이스 솔더층에 형성된 메탈 포스트
    를 포함하는 것을 특징으로 하는 플립칩용 기판.
  2. 청구항 1에 있어서,
    상기 베이스 기판은 반도체 기판인 것을 특징으로 하는 플립칩용 기판.
  3. 청구항 1에 있어서,
    상기 베이스 솔더층과 상기 메탈 포스트 사이에는 니켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제1 표면 처리층이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  4. 청구항 3에 있어서,
    상기 베이스 솔더층와 상기 제1 표면 처리층의 계면에는 Nix-Sny계의 제1 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  5. 청구항 1에 있어서,
    상기 메탈 포스트의 상면에는 솔더 캡이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  6. 청구항 5에 있어서,
    상기 메탈 포스트와 상기 솔더 캡 사이에는 니켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제2 표면 처리층이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  7. 청구항 6에 있어서,
    상기 제2 표면 처리층과 상기 솔더 캡의 계면에는 Nix-Sny계의 제2 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  8. 청구항 1에 있어서,
    상기 메탈 포스트의 외면에는 외부 표면 처리층이 형성되어 있는 것을 특징으로 하는 플립칩용 기판.
  9. (A) 패드부가 형성된 베이스 기판에 상기 패드부를 노출시키는 오픈부를 갖는 솔더 레지스트층을 형성하는 단계;
    (B) 상기 오픈부를 포함하여 상기 솔더 레지스트층에 감광성 레지스트를 도포하고, 상기 감광성 레지스트에 상기 패드부를 노출시키는 개구부를 형성하는 단계;
    (C) 상기 개구부의 일부에 솔더 페이스트를 충진하여 상기 패드부와 연결되는 베이스 솔더층을 형성하는 단계;
    (D) 상기 개구부에 상기 베이스 솔더층과 연결되는 메탈 포스트를 형성하는 단계; 및
    (E) 상기 감광성 레지스트를 제거하는 단계
    를 포함하는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 베이스 기판은 반도체 기판인 것을 특징으로 하는 플립칩용 기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 (C) 단계와 상기 (D) 단계 사이에,
    (C1) 상기 베이스 솔더층의 상부에 켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제1 표면 처리층을 형성하는 단계
    가 수행되는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 베이스 솔더층와 상기 제1 표면 처리층의 계면에는 Nix-Sny계의 제1 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  13. 청구항 9에 있어서,
    상기 (D) 단계와 상기 (E) 단계 사이에,
    (D1) 상기 메탈 포스트의 상부에 솔더 페이스트를 충진하여 솔더캡을 형성하는 단계
    가 수행되는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 (D) 단계와 상기 (D1) 단계 사이에,
    (D2) 상기 메탈 포스트의 상부에 켈 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐 도금층, 금 도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 갖는 제2 표면 처리층을 형성하는 단계
    가 수행되는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 메탈 포스트와 상기 제2 표면 처리층의 계면에는 Nix-Sny계의 제2 금속간 화합물층(IMC layer)이 형성되어 있는 것을 특징으로 하는 플립칩용 기판의 제조방법.
  16. 청구항 9에 있어서,
    상기 (E) 단계 이후에,
    (E1) 상기 메탈 포스트의 외면에 외부 표면 처리층을 형성하는 단계
    가 수행되는 것을 특징으로 하는 플립칩용 기판의 제조방법.
KR1020090051605A 2009-06-10 2009-06-10 플립칩용 기판 및 그 제조방법 KR20100132823A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090051605A KR20100132823A (ko) 2009-06-10 2009-06-10 플립칩용 기판 및 그 제조방법
US12/554,762 US8671564B2 (en) 2009-06-10 2009-09-04 Substrate for flip chip bonding and method of fabricating the same
US14/164,908 US20140138821A1 (en) 2009-06-10 2014-01-27 Substrate for flip chip bonding and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051605A KR20100132823A (ko) 2009-06-10 2009-06-10 플립칩용 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100132823A true KR20100132823A (ko) 2010-12-20

Family

ID=43305438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051605A KR20100132823A (ko) 2009-06-10 2009-06-10 플립칩용 기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US8671564B2 (ko)
KR (1) KR20100132823A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110036450A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
WO2011078867A1 (en) * 2009-12-23 2011-06-30 Skyworks Solutions, Inc. Surface mount spark gap
US8367467B2 (en) * 2010-04-21 2013-02-05 Stats Chippac, Ltd. Semiconductor method of forming bump on substrate to prevent ELK ILD delamination during reflow process
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
TW201227898A (en) * 2010-12-24 2012-07-01 Unimicron Technology Corp Package substrate and fabrication method thereof
CN102244976B (zh) * 2011-04-22 2013-07-31 杭州威利广光电科技股份有限公司 适于金线键合的bt线路板合金镀层
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
US10297563B2 (en) 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
FR3130085A1 (fr) * 2021-12-07 2023-06-09 Stmicroelectronics (Grenoble 2) Sas Circuit électronique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037210A (ja) 2001-05-18 2003-02-07 Nec Corp 半導体装置およびその製造方法
JP2003303842A (ja) 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
TWI339883B (en) 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder

Also Published As

Publication number Publication date
US20140138821A1 (en) 2014-05-22
US20100314161A1 (en) 2010-12-16
US8671564B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
KR20100132823A (ko) 플립칩용 기판 및 그 제조방법
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007311713A (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
TW201603663A (zh) 配線基板及其製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
KR20080072542A (ko) 반도체 패키지 기판
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
JP2009182272A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
TW459321B (en) A semiconductor apparatus and a manufacturing method thereof
TW200408095A (en) Chip size semiconductor package structure
US7859121B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP5295211B2 (ja) 半導体モジュールの製造方法
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP2007059851A (ja) 半導体装置の製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application