KR20100119978A - Mask layout and method for forming semiconductor device using the same - Google Patents

Mask layout and method for forming semiconductor device using the same Download PDF

Info

Publication number
KR20100119978A
KR20100119978A KR1020090038930A KR20090038930A KR20100119978A KR 20100119978 A KR20100119978 A KR 20100119978A KR 1020090038930 A KR1020090038930 A KR 1020090038930A KR 20090038930 A KR20090038930 A KR 20090038930A KR 20100119978 A KR20100119978 A KR 20100119978A
Authority
KR
South Korea
Prior art keywords
pattern
main pattern
exposure mask
main
sub
Prior art date
Application number
KR1020090038930A
Other languages
Korean (ko)
Other versions
KR101095053B1 (en
Inventor
오세영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090038930A priority Critical patent/KR101095053B1/en
Publication of KR20100119978A publication Critical patent/KR20100119978A/en
Application granted granted Critical
Publication of KR101095053B1 publication Critical patent/KR101095053B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A mask layout and method for forming a semiconductor device using the same are provided to accurately form not only a pattern having a pattern arranged at a cell area but also a larger one. CONSTITUTION: A main pattern(110) and a dummy pattern(112) have the same width(w) and the same pitch(p). The secondary topography of the sub resolution(130) is inserted into a large pattern(120). The secondary topography of the sub resolution has different sizes according to an illuminating system and has a transparent pattern of a bar type.

Description

마스크 레이이웃 및 이를 이용한 반도체 소자의 형성 방법{Mask layout and method for forming semiconductor device using the same}Mask layout and method for forming semiconductor device using same

본 발명은 마스크 레이아웃 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 보다 자세하게는 공정마진을 향상시킬 수 있는 마스크 레이아웃 및 이를 이용한 반도체 소자의 형성 방법에 관한 것이다.The present invention relates to a mask layout and a method of forming a semiconductor device using the same, and more particularly, to a mask layout and a method of forming a semiconductor device using the same can improve the process margin.

반도체 소자는 일반적으로 포토 리소그래피(Photo lithography) 공정을 통해서 반도체 기판 상에 형성되는데, 통상적인 공정은 반도체 기판 상에 감광막을 균일하게 도포한 다음, 레이아웃이 형성된 노광 마스크를 이용하여 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하고, 이를 식각마스크로 하부 피식각층을 식각하여 특정의 패턴으로 형성된다. 여기서, 포토 리소그래피 공정은 점차 반도체 소자가 고집적화됨에 따라 중요한 공정이 되었다. 왜냐하면 한정된 면적에 형성되어야 하는 셀의 수가 증가하면서 패턴의 선폭이 감소되어 이웃하는 패턴과의 간격도 좁아지게 되어 이웃하는 패턴에 의한 광학근접효과(Optical Proximity Effect)로 인해 마스크를 투과한 광을 왜곡시켜 노광마스크에 구현되어 있는 레이아웃대로 웨이퍼에 노광되지 않기 때문이다. 그래서, 이웃하는 패턴 사이가 분리되어 있는 경 우에도 이웃하는 패턴 사이가 연결되도록 패터닝되기도 한다. The semiconductor device is generally formed on a semiconductor substrate through a photo lithography process. A typical process is to uniformly apply a photoresist film onto a semiconductor substrate, and then perform exposure and development processes using an exposure mask having a layout formed thereon. A photoresist pattern is formed, and the lower etching layer is etched using an etching mask to form a specific pattern. Here, the photolithography process has become an important process as semiconductor devices are increasingly integrated. Because the number of cells to be formed in a limited area increases, the line width of the pattern decreases, so that the interval between neighboring patterns is narrowed, thereby distorting the light transmitted through the mask due to the optical proximity effect of the neighboring patterns. This is because the wafer is not exposed to the wafer according to the layout implemented in the exposure mask. Thus, even when the neighboring patterns are separated, they may be patterned to be connected between the neighboring patterns.

또한, 반도체 소자의 집적도가 높아짐에 따라 마스크에서 요구되는 패턴의 분해능(resolution)이 점점 작아지고 있다. 반도체 소자의 패턴이 다양한 선폭과 피치(pitch)로 구성되는 경우, 즉 하나의 칩 안에 패턴이 밀한 영역과 소한 영역이 함께 구성되는 경우, 광근접 효과(Optical Proximity Effect: OPE)에 의한 소-밀(isolated-dense) 편차가 발생한다. 따라서, 웨이퍼 상에 밀한 소자 패턴과 소한 소자 패턴을 동시에 형성하기 위한 포커스 마진이 감소된다. 포커스 마진의 감소 원인은 광학 특성상 밀한 패턴과 소한 패턴의 투과광이 서로 다른 회절 형태를 갖는 데 있다. 이러한 문제점을 해결하기 위해 서브 레졸루션 보조 지형(SRAF: sub-resolution assist feature)을 이용하는 방법이 제안되고 있다.In addition, as the degree of integration of semiconductor devices increases, the resolution of patterns required in the mask becomes smaller. When the pattern of the semiconductor device is composed of various line widths and pitches, that is, when the pattern is formed with dense and small areas together in one chip, small-milling due to the optical proximity effect (OPE) (isolated-dense) deviation occurs. Therefore, the focus margin for simultaneously forming a dense device pattern and a small device pattern on the wafer is reduced. The reason for the decrease in the focus margin is that the dense pattern and the small pattern of transmitted light have different diffraction patterns due to the optical characteristics. In order to solve this problem, a method of using a sub-resolution assist feature (SRAF) has been proposed.

한편, 반도체 소자는 셀 어레이 영역, 코어 영역 및 페리 영역으로 나뉠 수 있으며, 각 영역에는 다양한 형태 및 크기를 갖는 레이아웃이 구비될 수 있다. 특히 코어 영역 또는 페리 영역에는 셀 어레이 영역의 패턴보다 큰 크기를 갖는 패턴들이 구비되는데, 이와 같은 패턴들은 셀 어레이 영역 패턴들의 공정마진을 저하시키기 때문에 셀 어레이 영역의 패턴의 형성을 용이하지 않게 하는 문제가 있다. 뿐만 아니라, 셀 어레이 영역의 분해능이나 균일성(uniformity)을 향상시키기 위하여 삽입되는 더미 패턴의 형성 또한 용이하지 않게 하는 문제가 있다.The semiconductor device may be divided into a cell array region, a core region, and a ferry region, and each region may be provided with a layout having various shapes and sizes. In particular, the core region or the ferry region includes patterns having a larger size than the pattern of the cell array region. Since such patterns reduce the process margin of the cell array region patterns, it is difficult to form the pattern of the cell array region. There is. In addition, there is a problem in that it is not easy to form a dummy pattern to be inserted in order to improve resolution or uniformity of the cell array region.

도 1은 종래 기술에 따른 노광마스크 레이아웃을 나타낸 평면도이다. 1 is a plan view showing an exposure mask layout according to the prior art.

도 1에 도시된 바와 같이, 종래 기술에 따른 노광마스크(10)는 셀 어레이 영역의 메인 패턴(20)과, 메인 패턴(20)의 분해능이나 균일도를 향상시키기 위하여 메인 패턴(20)의 인접 영역에 구비되는 더미 패턴(22) 및 이들과 소정 거리 이격된 라지 패턴(large pattern,30)을 포함한다. 라지 패턴(30)은 메인 패턴(20) 및 더미 패턴(22) 보다 큰 폭과 길이를 가져 동일한 노광조건으로 노광하는 경우, 라지 패턴(30)은 메인 패턴(20)과 더미 패턴(22)의 공정 마진을 저하시켜, 본연의 형상대로 구현되지 못하게 하여 왜곡시킨다. 따라서, 라지 패턴(30)과 메인 패턴(20) 및 더미 패턴(22)을 동시에 구현시킬 수 없는 한계가 있다.As shown in FIG. 1, the exposure mask 10 according to the related art includes the main pattern 20 of the cell array region and the adjacent region of the main pattern 20 to improve the resolution or uniformity of the main pattern 20. It includes a dummy pattern 22 provided in and a large pattern (30) spaced apart from them a predetermined distance. When the large pattern 30 has a width and a length greater than that of the main pattern 20 and the dummy pattern 22, and the large pattern 30 is exposed under the same exposure conditions, the large pattern 30 is formed of the main pattern 20 and the dummy pattern 22. The process margin is lowered, and the distortion is prevented from being realized in its original shape. Therefore, there is a limitation in that the large pattern 30, the main pattern 20, and the dummy pattern 22 may not be simultaneously implemented.

본 발명은 반도체 소자의 각 영역별로 구비되는 상이한 크기의 패턴들 중, 셀 어레이 영역에 구비되는 패턴 보다 큰 크기를 갖는 패턴들로 인한 영향으로 셀 어레이 영역의 패턴 형성 시의 공정 마진 감소로 인해 웨이퍼에 정확하게 구현되지 않는 문제를 해결하고자 한다. According to the present invention, due to the influence of patterns having a larger size than the patterns provided in the cell array region among the patterns of different sizes provided in each region of the semiconductor device, the wafer is reduced due to the process margin reduction in forming the pattern of the cell array region. We are trying to solve the problem of not being implemented correctly in.

본 발명의 노광마스크는 메인 패턴 및 상기 메인 패턴과 소정 거리 이격되고, 상기 메인 패턴의 장축 방향으로 상기 메인 패턴의 스페이스 폭의 1/2 지점의 연장선상에 삽입되는 서브 레졸루션 보조 지형(sub resolution assis feature)을 포함하는 라지 패턴을 포함한다. 여기서, 상기 서브 레졸루션 보조 지형은 상기 메인 패턴의 장축 방향으로 삽입되는데, 이때, 상기 메인 패턴의 장축 방향은 x축 또는 y축을 포함하는 것을 특징으로 한다. 이 결과, 메인 패턴의 장축이 x축 또는 y축임에 관계없이 라지 패턴을 분리시키는 방향을 장축 방향과 동일한 방향으로 하여, 메인 패턴과 유사한 패턴의 형태를 갖도록 하여 공정마진을 향상시킬 수 있다. 그리고, 상기 서브 레졸루션 보조 지형은 상기 메인 패턴의 스페이스 폭의 1/2 지점의 연장선상에 삽입되는 것을 특징으로 한다. 이는 서브 레졸루션 보조 지형이 삽입되는 위치를 구체적으로 개시하는 것으로, 메인 패턴이 가장 정확하게 구현되는 바람직한 위치라 할 수 있다.The exposure mask of the present invention is spaced apart from the main pattern and the main pattern by a predetermined distance, and is inserted into a sub-resolution sub-topography (sub resolution assis) inserted in an extension line of a half point of the space width of the main pattern in the major axis direction of the main pattern. a large pattern including a feature). Here, the sub-resolution auxiliary terrain is inserted in the long axis direction of the main pattern, wherein the long axis direction of the main pattern includes an x axis or a y axis. As a result, regardless of whether the long axis of the main pattern is the x-axis or the y-axis, the direction of separating the large pattern is set in the same direction as the long-axis direction, so that the process margin can be improved by having a pattern similar to the main pattern. The sub-resolution auxiliary terrain is inserted on an extension line of a half point of the space width of the main pattern. This specifically discloses the position at which the sub-resolution auxiliary terrain is inserted, which is the preferred position where the main pattern is most accurately implemented.

그리고, 메인 패턴 보다 큰 폭을 갖는 라지 패턴이 서브 레졸루션 보조 지형 에 의해 분리되어 메인 패턴의 패턴밀도와 유사해져, 공정마진을 향상시키므로 라지 패턴에 의해 메인 패턴의 분해능과 균일도가 저하되는 문제를 해결할 수 있다. In addition, the large pattern having a larger width than the main pattern is separated by the sub-resolution auxiliary topography, which is similar to the pattern density of the main pattern, thereby improving the process margin, thereby solving the problem that the resolution and uniformity of the main pattern are reduced by the large pattern. Can be.

또한, 상기 서브 레졸루션 보조 지형은 투명 패턴인 것을 특징으로 한다. 이는 상기 서브 레졸루션 보조 지형에 해당하는 영역 만큼, 라지 패턴이 제거된 것을 의미하는 것으로, 메인 패턴과 유사한 폭 및 피치를 갖도록 하여 공정마진을 향상시킬 수 있다.In addition, the sub-resolution auxiliary topography is characterized in that the transparent pattern. This means that the large pattern is removed as much as the area corresponding to the sub-resolution auxiliary terrain, and the process margin can be improved by having a width and pitch similar to that of the main pattern.

또한, 상기 서브 레졸루션 보조 지형은 조명계에 따라 상이한 크기를 갖는 것을 특징으로 한다. 이는 곧 메인 패턴을 구현하기 위해 사용되는 노광원 및 조명계에 따라 상이해짐을 의미하는데, 이는 메인 패턴의 크기에 따라 상이해질 수 있음을 의미한다. In addition, the sub-resolution auxiliary terrain has a different size according to the illumination system. This means that it is different depending on the exposure source and the illumination system used to implement the main pattern, which means that it may be different depending on the size of the main pattern.

그리고, 상기 노광마스크는 상기 메인 패턴과 이웃하는 더미 패턴을 더 포함하고, 상기 메인 패턴과 상기 더미 패턴은 동일한 피치를 갖는 것을 특징으로 하며, 상기 메인 패턴과 상기 더미 패턴은 동일한 폭을 갖는 것을 특징으로 한다. 이 결과, 메인 패턴과 동일한 폭과 피치를 갖는 더미 패턴이 더 구비되는 노광마스크에서도 라지 패턴의 영향으로 공정마진이 저하되는 것을 방지할 수 있다. The exposure mask further includes a dummy pattern adjacent to the main pattern, wherein the main pattern and the dummy pattern have the same pitch, and the main pattern and the dummy pattern have the same width. It is done. As a result, even in an exposure mask in which a dummy pattern having the same width and pitch as the main pattern is further provided, the process margin can be prevented from being lowered under the influence of the large pattern.

상술한 노광마스크를 이용한 반도체 소자의 형성 방법은 피식각층이 형성된 반도체 기판 상에 감광막을 도포하는 단계와 상술한 노광마스크를 이용한 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 식각마스크로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 한다. The method of forming a semiconductor device using the above-described exposure mask includes forming a photoresist pattern by applying a photoresist film on a semiconductor substrate on which an etched layer is formed, performing an exposure and development process using the above-described exposure mask, and forming the photoresist pattern. And etching the etched layer with an etching mask.

이때, 상기 노광공정에 사용되는 조명계는 다이폴조명계인 것을 특징으로 한 다. 이는 메인 패턴이 x축 또는 y축으로 장축을 갖는 경우, 방향성을 갖도록 노광원을 투과시키는 다이폴조명계를 이용함으로써, 메인 패턴의 장축과 동일한 방향으로 삽입되는 서브 레졸루션 보조 지형이 메인 패턴의 분해능을 효과적으로 향상시킬 수 있다.At this time, the illumination system used in the exposure step is characterized in that the dipole illumination system. This is because when the main pattern has a long axis along the x-axis or y-axis, by using a dipole illumination system that transmits an exposure source to have directivity, the sub-resolution auxiliary terrain inserted in the same direction as the long axis of the main pattern effectively reduces the resolution of the main pattern. Can be improved.

본 발명은 반도체 소자의 영역별로 구비되는 상이한 크기의 패턴들 중, 셀 어레이 영역에 구비되는 패턴 보다 큰 크기의 패턴에 본 발명의 서브 레졸루션 보조 지형을 삽입함으로써, 셀 어레이 영역의 패턴 형성 시의 공정 마진을 향상시켜, 셀 어레이 영역에 구비되는 패턴 및 그보다 큰 크기를 갖는 패턴을 모두 정확하게 형성할 수 있는 효과를 제공한다.According to the present invention, a process of forming a cell array region by inserting the sub-resolution auxiliary topography of the present invention into a pattern having a larger size than the pattern provided in the cell array region among patterns of different sizes provided for each region of the semiconductor device. By improving the margin, the pattern provided in the cell array region and the pattern having a larger size can be accurately formed.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2는 본 발명의 일 실시예에 따른 노광마스크 레이아웃을 나타낸 확대도이고, 도 3은 본 발명의 일 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도이며, 도 4는 본 발명의 또 다른 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도이다.2 is an enlarged view showing an exposure mask layout according to an embodiment of the present invention, Figure 3 is a plan view showing the layout of an exposure mask according to an embodiment of the present invention, Figure 4 is another embodiment of the present invention Is a plan view showing the layout of an exposure mask according to the present invention.

도 2에 도시된 바와 같이, x축 방향으로 장축을 갖는 셀 어레이 영역의 메인 패턴(110)과, 메인 패턴(110)과 이웃하고 x축 방향으로 장축을 갖는 더미 패턴(112)과, 이들과 소정거리 이격된 라지 패턴(large pattern,120) 및 라지 패 턴(120)에 삽입된 서브 레졸루션 보조 지형(130)을 포함한다. 여기서, 메인 패턴(110)과 더미 패턴(112)은 동일한 폭(w)과 피치(p)를 갖는 것이 바람직하다. 그리고, 서브 레졸루션 보조 지형(130)은 메인 패턴(110) 또는 더미 패턴(112)의 스페이스의 폭을 'A'라 할 때, 스페이스의 중간지점 즉, 'A/2'지점에서 메인 패턴(110) 또는 더미 패턴(112)의 x축 방향 연장선상으로 삽입하는 것이 바람직하다. 그러므로, 서브 레졸루션 보조 지형(130)은 라지 패턴(120)에 삽입되어, 라지 패턴(120)이 메인 패턴(10)과 유사한 폭을 갖도록 하여 메인 패턴(10)의 패턴 밀도와 유사해지도록 하여 메인 패턴의 구현 능력을 향상시킨다 할 수 있다.As shown in FIG. 2, the main pattern 110 of the cell array region having the long axis in the x-axis direction, the dummy pattern 112 adjacent to the main pattern 110 and having the long axis in the x-axis direction, It includes a large pattern (120) spaced apart a predetermined distance and the sub-resolution secondary terrain (130) inserted into the large pattern (120). Here, the main pattern 110 and the dummy pattern 112 preferably have the same width w and pitch p. In addition, when the width of the space of the main pattern 110 or the dummy pattern 112 is 'A', the sub-resolution auxiliary terrain 130 has a main pattern 110 at an intermediate point of the space, that is, 'A / 2'. ) Or the dummy pattern 112 in the x-axis direction extension line. Therefore, the sub-resolution auxiliary terrain 130 is inserted into the large pattern 120 so that the large pattern 120 has a width similar to that of the main pattern 10 so as to be similar to the pattern density of the main pattern 10. It can improve the ability to implement patterns.

서브 레졸루션 보조 지형(130)의 크기는 조명계에 따라 상이하며, 그 형상은 바타입(bar type)의 투명패턴인 것이 바람직하다. 이는 곧 메인 패턴(110)을 구현하기 위해 사용되는 노광원 및 조명계에 따라 상이해짐을 의미하는데, 예를 들어 68nm 테크의 반도체 소자를 구현하는 것과, 44nm 테크의 반도체 소자를 구현하는데에 따른 서브 레졸루션 보조 지형(130)의 크기는 상이해짐을 의미한다. 그리고, 투명패턴은 상기 서브 레졸루션 보조 지형에 해당하는 영역 만큼 라지 패턴이 제거된 것을 의미하는 것으로, 메인 패턴(110) 또는 더미 패턴(112)과 유사한 폭 및 피치를 갖도록 하여, 공정마진을 향상시킨다.The size of the sub-resolution auxiliary terrain 130 is different depending on the illumination system, and the shape is preferably a bar type transparent pattern. This means that it is different depending on the exposure source and illumination system used to implement the main pattern 110. For example, sub-solutions for implementing a semiconductor device of 68 nm tech and for implementing a semiconductor device of 44 nm tech. The size of the secondary terrain 130 means different. In addition, the transparent pattern means that the large pattern is removed as much as the area corresponding to the sub-resolution auxiliary terrain, and has a width and a pitch similar to that of the main pattern 110 or the dummy pattern 112, thereby improving process margins. .

또한, 서브 레졸루션 보조 지형(130)은 상술한 바와 같이 메인 패턴(110) 또는 더미 패턴(112)의 장축 방향 연장선상에 위치하게 되는데, 이는 노광마스크(100)에 구비되는 패턴들이 모두 동일한 방향으로 정렬되도록 하여 동일한 노광계로도 공정마진을 저하시키지 않고 노광되도록 하여 메인 패턴(110) 또는 더미 패 턴(112)의 분해능 및 균일도를 높여 웨이퍼 상으로의 구현 능력을 향상시킨다. 특히, 다이폴(dipole) 조명계에서 메인 패턴(110) 또는 더미 패턴(112)의 구현능력을 더욱 향상시킨다. 그리고, 라지 패턴(120)의 크기에 따라, 라지 패턴(120)과 이웃하는 메인 패턴(110) 또는 더미 패턴(112)에 따라, 삽입되는 서브 레졸루션 보조 지형(130)의 수는 늘어나거나 줄어들 수 있다. In addition, the sub-resolution auxiliary terrain 130 is located on the long axis extension line of the main pattern 110 or the dummy pattern 112 as described above, in which the patterns provided in the exposure mask 100 are all in the same direction. The alignment is performed so that the same exposure system is exposed without degrading the process margin, thereby improving the resolution and uniformity of the main pattern 110 or the dummy pattern 112, thereby improving the implementation ability on the wafer. In particular, in the dipole illumination system, the ability to implement the main pattern 110 or the dummy pattern 112 is further improved. In addition, depending on the size of the large pattern 120, the number of sub-resolution auxiliary terrains 130 to be inserted may increase or decrease according to the large pattern 120 and the neighboring main pattern 110 or the dummy pattern 112. have.

도 3에 도시된 바와 같이, 본 발명의 노광마스크(100)는 종래의 라지 패턴으로 형성되는 것이 아니라, 라지 패턴(120)에 삽입된 서브 레졸루션 보조 지형(130)을 포함한 레이아웃을 갖는다. 본 발명에서는 편의상 x축 방향으로 장축을 갖는 메인 패턴(110) 및 더미 패턴(112)을 실시예로 하여 설명하였지만, y축 방향으로 장축을 갖는 패턴과 이와 이웃한 라지 패턴을 갖는 노광마스크의 경우도 본 발명의 기술적 사상이 적용될 수 있다. As shown in FIG. 3, the exposure mask 100 of the present invention is not formed in a conventional large pattern, but has a layout including a sub-resolution auxiliary terrain 130 inserted into the large pattern 120. In the present invention, for convenience, the main pattern 110 and the dummy pattern 112 having the long axis in the x-axis direction have been described as an embodiment. However, in the case of the exposure mask having the long axis in the y-axis direction and the large pattern adjacent thereto, Also, the technical idea of the present invention can be applied.

도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 노광마스크(200)는 y축 방향으로 장축을 갖는 셀 어레이 영역의 메인 패턴(210)과, 메인 패턴(210)과 이웃하고 y축 방향으로 장축을 갖는 더미 패턴(212)과, 이들과 소정거리 이격된 라지 패턴(large pattern,220) 및 라지 패턴(220)에 삽입된 서브 레졸루션 보조 지형(230)을 포함한다. 여기서, 서브 레졸루션 보조 지형(230)은 메인 패턴(210) 또는 더미 패턴(212)의 스페이스의 중간지점에서 메인 패턴(210) 또는 더미 패턴(212)의 y축 방향 연장선상으로 삽입하는 것이 바람직하다. 도 4에 도시된 서브 레졸루션 보조 지형(230)에 대한 설명은 도 2 및 도 3의 구체적인 설명으로 갈음하여 생략한다.As shown in FIG. 4, the exposure mask 200 according to another embodiment of the present invention is adjacent to the main pattern 210 and the main pattern 210 of the cell array region having the long axis in the y-axis direction and y. A dummy pattern 212 having a long axis in the axial direction, a large pattern 220 spaced apart from the predetermined distance, and a sub-resolution auxiliary terrain 230 inserted into the large pattern 220. Here, the sub-resolution auxiliary terrain 230 is preferably inserted in the y-axis extension line of the main pattern 210 or the dummy pattern 212 at the midpoint of the space of the main pattern 210 or the dummy pattern 212. . The description of the sub-resolution auxiliary terrain 230 shown in FIG. 4 will be omitted in the detailed description of FIGS. 2 and 3.

상술한 바와 같이, 본 발명의 일 실시예 및 또 다른 실시예에 따른 노광마스크를 이용하여 형성되는 반도체 소자는 서로 다른 크기를 갖는 패턴을 형성하는데, 공정마진을 향상시켜 보다 용이하게 구현될 수 있다. 보다 구체적으로 피식각층이 형성된 반도체 기판 상에 감광막을 도포한 후 상술한 본 발명의 일 실시예 또는 또 다른 실시예에 따른 노광마스크를 이용하여 노광하여 감광막 패턴을 형성한다. 여기서 감광막 패턴은 크기가 상이한 메인 패턴, 보조 패턴 및 라지 패턴을 포함한다. 즉, 서브 레졸루션 보조 지형은 감광막 패턴으로 구현되지 않고 메인 패턴과 보조 패턴의 구현 능력을 높혀, 라지 패턴에 의해 메인 패턴과 보조 패턴이 형성되지 않는 문제를 해결할 수 있다. As described above, the semiconductor device formed by using the exposure mask according to an embodiment of the present invention and another embodiment to form a pattern having a different size, it can be implemented more easily by improving the process margin . More specifically, after the photoresist is coated on the semiconductor substrate on which the etched layer is formed, the photoresist pattern is formed by exposing the photoresist using an exposure mask according to one or more embodiments of the present invention. Here, the photoresist pattern includes a main pattern, an auxiliary pattern, and a large pattern having different sizes. That is, the sub-resolution auxiliary terrain is not implemented as a photoresist pattern, and thus the main pattern and the auxiliary pattern can be improved, and thus the main pattern and the auxiliary pattern are not formed by the large pattern.

도 1은 종래 기술에 따른 노광마스크 레이아웃을 나타낸 평면도. 1 is a plan view showing an exposure mask layout according to the prior art.

도 2는 본 발명의 일 실시예에 따른 노광마스크 레이아웃을 나타낸 확대도.2 is an enlarged view showing an exposure mask layout according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도.3 is a plan view showing the layout of an exposure mask according to an embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도. 4 is a plan view showing the layout of an exposure mask according to another embodiment of the present invention.

Claims (10)

메인 패턴; 및Main pattern; And 상기 메인 패턴과 소정 거리 이격되고, 상기 메인 패턴의 장축 방향으로 상기 메인 패턴의 스페이스 폭의 1/2 지점의 연장선상에 삽입되는 서브 레졸루션 보조 지형(sub resolution assis feature)을 포함하는 라지 패턴을 포함하는 것을 특징으로 하는 노광마스크.A large pattern including a sub resolution assis feature spaced apart from the main pattern by a predetermined distance and inserted in an extension line of a half point of the space width of the main pattern in a major axis direction of the main pattern; An exposure mask, characterized in that. 청구항 1에 있어서,The method according to claim 1, 상기 라지 패턴은,The large pattern is, 상기 메인 패턴 보다 큰 폭을 갖는 것을 특징으로 하는 노광마스크.An exposure mask having a larger width than the main pattern. 청구항 1에 있어서,The method according to claim 1, 상기 메인 패턴의 장축 방향은,The major axis direction of the main pattern is x축 또는 y축을 포함하는 것을 특징으로 하는 노광마스크.An exposure mask comprising an x-axis or a y-axis. 청구항 1에 있어서,The method according to claim 1, 상기 서브 레졸루션 보조 지형은,The sub-resolution auxiliary terrain, 투명 패턴인 것을 특징으로 하는 노광마스크.An exposure mask, characterized in that the transparent pattern. 청구항 1에 있어서,The method according to claim 1, 상기 서브 레졸루션 보조 지형은,The sub-resolution auxiliary terrain, 조명계에 따라 상이한 크기를 갖는 것을 특징으로 하는 노광마스크.An exposure mask having a different size according to the illumination system. 청구항 1에 있어서,The method according to claim 1, 상기 노광마스크는, The exposure mask, 상기 메인 패턴과 이웃하는 더미 패턴을 더 포함하는 것을 특징으로 하는 노광마스크.The exposure mask further comprises a dummy pattern adjacent to the main pattern. 청구항 6에 있어서,The method according to claim 6, 상기 메인 패턴과 상기 더미 패턴은 동일한 피치를 갖는 것을 특징으로 하는 노광마스크.And the main pattern and the dummy pattern have the same pitch. 청구항 6에 있어서,The method according to claim 6, 상기 메인 패턴과 상기 더미 패턴은 동일한 폭을 갖는 것을 특징으로 하는 노광마스크.And the main pattern and the dummy pattern have the same width. 피식각층이 형성된 반도체 기판 상에 감광막을 도포하는 단계;Coating a photosensitive film on a semiconductor substrate on which an etched layer is formed; 청구항 1의 노광마스크를 이용한 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하는 단계; 및Forming a photoresist pattern by performing an exposure and development process using the exposure mask of claim 1; And 상기 감광막 패턴을 식각마스크로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the etched layer by using the photoresist pattern as an etch mask. 청구항 9에 있어서,The method according to claim 9, 상기 노광공정에 사용되는 조명계는, The illumination system used in the exposure step, 다이폴조명계인 것을 특징으로 하는 반도체 소자의 형성 방법.It is a dipole illumination system, The manufacturing method of the semiconductor element characterized by the above-mentioned.
KR1020090038930A 2009-05-04 2009-05-04 Mask layout and method for forming semiconductor device using the same KR101095053B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090038930A KR101095053B1 (en) 2009-05-04 2009-05-04 Mask layout and method for forming semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090038930A KR101095053B1 (en) 2009-05-04 2009-05-04 Mask layout and method for forming semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20100119978A true KR20100119978A (en) 2010-11-12
KR101095053B1 KR101095053B1 (en) 2011-12-20

Family

ID=43405767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090038930A KR101095053B1 (en) 2009-05-04 2009-05-04 Mask layout and method for forming semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR101095053B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192937A (en) 2007-02-06 2008-08-21 Elpida Memory Inc Semiconductor device with dummy pattern

Also Published As

Publication number Publication date
KR101095053B1 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
US7537866B2 (en) Patterning a single integrated circuit layer using multiple masks and multiple masking layers
CN110119062B (en) Optical proximity correction method, mask manufacturing method and patterning process
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
KR20010113838A (en) Method to produce high density memory cells and small spaces by using nitride spacer
KR20090001130A (en) Exposure mask and method for manufacturing semiconductor device using the same
KR20100097509A (en) Exposure mask and method for forming semiconductor device using the same
KR101095053B1 (en) Mask layout and method for forming semiconductor device using the same
KR100755074B1 (en) Photomask and manufacturing method therefor
KR101096191B1 (en) Method for forming contact hole
KR100801738B1 (en) Photo mask and the method for fabricating the same
CN110687746B (en) Exposure auxiliary graph, mask plate and manufacturing method of semiconductor device
US20090029559A1 (en) Photo mask of semiconductor device and method of forming pattern using the same
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
KR100762234B1 (en) Photo mask and method for exposure using the same
KR101051175B1 (en) Exposure mask and method of forming semiconductor device using same
US11043417B2 (en) Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit
KR100771550B1 (en) Photo mask and the method for fabricating the same
KR20100102419A (en) Exposure mask and method for forming semiconductor device using the same
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
KR101051174B1 (en) Exposure mask and method of forming semiconductor device using same
KR100653988B1 (en) Photo mask
KR101087785B1 (en) Exposure mask and method for forming semiconductor device using the same
KR20130022677A (en) Method for fabricating array of fine patterns in semiconductor device
US9395629B2 (en) Special layout design printed rectangular pattern and improved pattern critical dimension uniformity

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee