KR20100107540A - 다기능 인쇄회로기판의 접속 구조 형성 방법 - Google Patents

다기능 인쇄회로기판의 접속 구조 형성 방법 Download PDF

Info

Publication number
KR20100107540A
KR20100107540A KR1020090025645A KR20090025645A KR20100107540A KR 20100107540 A KR20100107540 A KR 20100107540A KR 1020090025645 A KR1020090025645 A KR 1020090025645A KR 20090025645 A KR20090025645 A KR 20090025645A KR 20100107540 A KR20100107540 A KR 20100107540A
Authority
KR
South Korea
Prior art keywords
chip
substrate
circuit board
printed circuit
conductive layer
Prior art date
Application number
KR1020090025645A
Other languages
English (en)
Inventor
윤관선
이한성
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020090025645A priority Critical patent/KR20100107540A/ko
Publication of KR20100107540A publication Critical patent/KR20100107540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다기능 PCB(printed circuit board) 제조를 위해 배어 다이 칩(bare die chip) 또는 웨이퍼 레벨 패키지(WLP; wafer level package)를 기판 내에 실장한 후 실장된 소자와 기판을 연결하기 위한 구조 형성 방법으로서, 제조 공정을 단순화하고 연결부의 신뢰성을 향상할 수 있는 공법에 관한 것이다. 본 발명은 패드 위에 범프가 형성된 소자를 기판에 어태치한 후에 잉크 타입의 절연물질을 인쇄 또는 분사 등의 방법으로 도포함으로써 절연층을 형성한다.
본 발명은 고체가 아닌 점성을 가진 물질을 별도의 압력을 인가하지 아니하고 형성하므로, 종래 기술의 경우 라미네이션 단계에서 인가하는 압력에 의해 칩이 손상되는 것을 방지할 수 있게 된다. 본 발명의 경우 점성을 진고 있으므로 골고루 퍼지는 성질로 인하여 별도의 압력을 인가하지 않아도 된다. 또한, 본 발명은 다른 절연물질에 비하여 유동성이 크기 때문에 내장되는 칩 두께 및 형성된 범프 높이로 인해 증가하는 전도층 사이의 공간을 효율적으로 채우는 것이 가능하다.
내장형 인쇄회로기판, 비아, 칩, 표면 실장, 접속.

Description

다기능 인쇄회로기판의 접속 구조 형성 방법{METHOD OF FABRICATING AN INTERCONNECTION STRUCTURE FOR MULTI-FUNCTIONAL PRINTED CIRCUIT BOARD}
본 발명은 다기능 PCB(printed circuit board) 제조를 위해 배어 다이 칩(bare die chip) 또는 웨이퍼 레벨 패키지(WLP; wafer level package)를 기판 내에 실장한 후 실장된 소자와 기판을 연결하기 위한 구조 형성 방법으로서, 제조 공정을 단순화하고 연결부의 신뢰성을 향상할 수 있는 공법에 관한 것이다.
최근 들어 반도체 칩과 같은 능동 소자를 인쇄회로기판에 내장하여 제작하는 칩 내장 인쇄회로기판(Embedded PRINTED CIRCUIT BOARD) 기술이 발전하고 있다. 칩을 기판에 내장하게 되면, 전자부품의 사이즈가 축소되어 전자기기의 소형화 및 경량화에 도움이 되며 회로 동작 주파수를 증대시킬 수 있음은 물론 잡음 등 전자파의 영향을 차단하는 장점이 있다.
도1a 내지 도1f는 종래기술에 따라 칩을 기판에 내장하고 칩과 기판을 접속하는 방법을 나타낸 도면이다.
도1a를 참조하면, 종래기술은 기판(100)에 다이 어태치 필름(die attach film) 또는 기타 접착제(110)를 도포하고 그 위에 실리콘 다이와 같은 칩(120)을 올려놓게 된다. 이때에, 실리콘 다이 또는 칩(120)은 패드(121)를 구비하고 있으며 패드(121)는 기판과 적절히 전기적으로 접속이 되어야 한다.
도1b를 참조하면, 일반적으로 당업계에서는 레진 계열의 절연층(125)를 재단하여 정렬하고, 절연층(130)과 동박(140)을 적층 라미네이션함으로써 칩을 실장 완료하게 된다. 도1c는 기판(100)에 실장한 칩(120) 위에 절연층(125, 130)과 동박(140)을 적층 라미네이션 한 후의 구조물의 단면을 나타낸 도면이다.
도1d를 참조하면, 도전층인 동박(140)을 개구한다. 이어서, 도1e를 참조하면, 홀가공을 진행함으로써 칩(120)의 패드(121) 위에 덮여 있던 절연층을 부분 식각하여 패드(121)의 표면을 노출한다. 이때에 통상적으로 레이저 드릴을 진행하여 홀가공을 수행한다. 그리고나면 최종적으로 동도금을 수행하여 상층의 동박(140)과 칩(120)의 패드(121)를 서로 접속하게 된다(도1f).
그런데, 종래기술의 경우 도1d에서 도시한 바와 같이 홀 가공을 위하여 동박(140)을 개구하는 단계가 필요하며, 이어서 레이저 가공을 진행하여 절연층 비아를 형성하여야 하는 기술상의 복잡함이 있다. 그 결과 공정 비용이 증가하고 프로세스 경유 시간이 지체되는 기술상의 제약이 있다. 또한, 종래기술은 고체 절연층을 사용하므로 적층 시에 칩이 손상될 수 있으며 전도층과 범프 사이에 연결 불량이 발생할 수 있다.
따라서, 본 발명의 목적은 칩을 기판에 내장하여 기판 회로와 칩의 패드를 전기적으로 접속하는데 있어서, 동박을 개구하는 프로세스와 비아홀 가공을 하는 프로세스를 생략하여 제조를 단순화할 수 있는 칩 접속 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 패드 위에 범프가 형성된 소자를 기판에 어태치한 후에 잉크 타입의 절연물질을 인쇄 또는 분사 등의 방법으로 도포함으로써 절연층을 형성한다.
이와 같이, 본 발명은 고체가 아닌 점성을 가진 물질을 별도의 압력을 인가하지 아니하고 형성하므로, 종래 기술의 경우 라미네이션 단계에서 인가하는 압력에 의해 칩이 손상되는 것을 방지할 수 있게 된다. 본 발명의 경우 점성을 진고 있으므로 골고루 퍼지는 성질로 인하여 별도의 압력을 인가하지 않아도 된다. 또한, 본 발명은 다른 절연물질에 비하여 유동성이 크기 때문에 내장되는 칩 두께 및 형성된 범프 높이로 인해 증가하는 전도층 사이의 공간을 효율적으로 채우는 것이 가능하다.
본 발명은 칩이 내장된 인쇄회로기판의 칩과 기판을 서로 전기적으로 접속하는 방법에 있어서,(a) 패드 위에 스터드 범프를 형성하고 있는 칩을 접합제를 사용해서 기판 위에 실장하는 단계; (b) 상기 기판에 실장한 칩에 대해 액상 절연재를 인쇄 또는 분사하여 상기 칩이 매몰되도록 절연층을 형성하되 상기 스터드 범프 상단은 상기 절연층 위로 노출되도록 형성하는 단계; (c) 상기 노출된 스터드 범프 위에 전도층을 정렬 적층하여 라미네이션하여 상기 스터드 범프와 전도층을 서로 전기적으로 접속하는 단계; 및 (d) 상기 전도층을 소정의 패턴에 따라 선택 식각함으로써 회로를 형성하는 단계를 포함하는 방법을 제공한다.
이하에서는, 첨부 도면 도2a 내지 도2d를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다. 본 발명은 실리콘 다이 또는 칩(120)의 패드(121)에 범프('스터드 범프'라 칭하기도 한다. 이하에서는 '범프'와 '스터드 범프'를 혼용해서 사용한다; 122)가 형성되어 있는 것을 특징으로 한다. 스터드 범프를 형성하는 기술은 대한민국 특허공개 제10-2008-0043207호(2008. 5. 16.)에 상술되어 있다.
도2a를 참조하면, 패드(121) 위에 스터드 범프(122)를 형성하고 있는 칩(120)을 다이 어태치 필름 또는 어드헤시브(adhesive)와 같은 접합제(230)를 도포하여 기판(200)에 실장한다.
도2b를 참조하면, 칩을 실장한 후 절연층(240)을 인쇄 또는 분사하여 형성한다. 이때에, 절연층(240)은 점성을 지닌 액체 또는 준고체의 물질로서 경화되지 않은 상태에서 인쇄 또는 분사하여 형성된다. 인쇄 또는 분사하여 도포되는 절연층(240) 위로 스터드 범프(122)의 뾰족한 부위가 돌출된다.
이어서, 동박과 같은 전도층(250)을 적층하여 라미네이션을 수행한다(도2e 참조). 이때에, 플라즈마 처리를 하면 상온에서도 라미네이션이 가능하고 스터드 범프(122)와 전도층(250)이 서로 접속하게 된다. 도2d는 전도층(250)을 라미네이션 수행한 후 스터드 범프(122)와 전도층(150)이 서로 접속된 모습을 나타낸 도면이다. 최종적으로, 소정의 회로 패턴에 따라 드라이필름을 도포하고 사진/현상/식각 공정을 수행하면 회로를 형성하게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명에 따른 칩 접속 방법은 종래기술과 달리 레이저 가공을 위한 동박을 개구하는 과정과 비아홀 가공 과정을 생략할 수 있으므로 소자와 기판 사이의 연결에 필요한 공정 단가 및 시간을 절약할 수 있다. 본 발명은 고체가 아닌 점성을 가진 물질을 별도의 압력을 인가하지 아니하고 형성하므로, 종래 기술의 경우 라미네이션 단계에서 인가하는 압력에 의해 칩이 손상되는 것을 방지할 수 있게 된다. 본 발명의 경우 점성을 지니고 있으므로 골고루 퍼지는 성질로 인하여 별도의 압력 을 인가하지 않아도 된다. 또한, 본 발명은 다른 절연물질에 비하여 유동성이 크기 때문에 내장되는 칩 두께 및 형성된 범프 높이로 인해 증가하는 전도층 사이의 공간을 효율적으로 채우는 것이 가능하다.
도1a 내지 도1f는 종래기술에 따라 칩의 패드와 기판을 비아를 통해 접속하는 방법을 나타낸 도면.
도2a 내지 도2d는 본 발명에 따라 칩의 패드와 기판을 전기 접속한 방법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판
110 : 접착제
120 : 칩
121 : 패드
122 : 범프
125, 130 : 절연층
140 : 동박
200 : 기판
230 : 접합제
240 : 절연층
250 : 전도층

Claims (1)

  1. 칩이 내장된 인쇄회로기판의 칩과 기판을 서로 전기적으로 접속하는 방법에 있어서,
    (a) 패드 위에 스터드 범프를 형성하고 있는 칩을 접합제를 사용해서 기판 위에 실장하는 단계;
    (b) 상기 기판에 실장한 칩에 대해 액상 절연재를 인쇄 또는 분사하여 상기 칩이 매몰되도록 절연층을 형성하되 상기 스터드 범프 상단은 상기 절연층 위로 노출되도록 형성하는 단계;
    (c) 상기 노출된 스터드 범프 위에 전도층을 정렬 적층하여 라미네이션하여 상기 스터드 범프와 전도층을 서로 전기적으로 접속하는 단계; 및
    (d) 상기 전도층을 소정의 패턴에 따라 선택 식각함으로써 회로를 형성하는 단계
    를 포함하는 방법.
KR1020090025645A 2009-03-26 2009-03-26 다기능 인쇄회로기판의 접속 구조 형성 방법 KR20100107540A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090025645A KR20100107540A (ko) 2009-03-26 2009-03-26 다기능 인쇄회로기판의 접속 구조 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090025645A KR20100107540A (ko) 2009-03-26 2009-03-26 다기능 인쇄회로기판의 접속 구조 형성 방법

Publications (1)

Publication Number Publication Date
KR20100107540A true KR20100107540A (ko) 2010-10-06

Family

ID=43129221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025645A KR20100107540A (ko) 2009-03-26 2009-03-26 다기능 인쇄회로기판의 접속 구조 형성 방법

Country Status (1)

Country Link
KR (1) KR20100107540A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171805A1 (en) * 2015-04-23 2016-10-27 Apple Inc. Vertical stack system in package comprising a first level die, back-to-back stacked second level dies and a third level die with corresponding first, second and third redistribution layers and method of manufacturing thereof
US9842809B2 (en) 2015-08-10 2017-12-12 SK Hynix Inc. Semiconductor packages having EMI shielding parts and methods of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171805A1 (en) * 2015-04-23 2016-10-27 Apple Inc. Vertical stack system in package comprising a first level die, back-to-back stacked second level dies and a third level die with corresponding first, second and third redistribution layers and method of manufacturing thereof
US9601471B2 (en) 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US9935087B2 (en) 2015-04-23 2018-04-03 Apple Inc. Three layer stack structure
US9842809B2 (en) 2015-08-10 2017-12-12 SK Hynix Inc. Semiconductor packages having EMI shielding parts and methods of fabricating the same

Similar Documents

Publication Publication Date Title
CN101189717B (zh) 内装半导体元件的印刷布线板及其制造方法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US8461689B2 (en) Packaging structure having embedded semiconductor element
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US9536781B2 (en) Method of making integrated circuit
KR102061342B1 (ko) 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20160043357A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
WO2012116157A2 (en) Chip module embedded in pcb substrate
US20160079138A1 (en) Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2012044134A (ja) 埋め込み回路基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20100107540A (ko) 다기능 인쇄회로기판의 접속 구조 형성 방법
TW201701419A (zh) 封裝結構及其製法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
KR20150137830A (ko) 패키지 기판 및 패키지 기판 제조 방법
TWI508197B (zh) 半導體封裝件及其製法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
KR20100107543A (ko) 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법
KR100999904B1 (ko) 다기능 인쇄회로기판의 칩 내장을 위한 인터커넥션 형성 방법
TWI541952B (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application