KR20100105222A - 통신시스템에서 인터리빙을 위한 장치 및 방법 - Google Patents

Abstract

본 발명은 통신시스템에서 인터리빙을 위한 장치 및 방법에 관한 것으로, 통신시스템에서 인터리빙을 위한 방법은, 제 1 서브블록 내지 제 6 서브블록에 있는 비트들을 각각 인터리빙을 수행하는 과정과, 상기 인터리빙된 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 과정과, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 대해서 비트그룹핑을 수행하는 과정을 포함하여, 복호기의 입력비트들이 균일한 신뢰도를 갖도록 할 수 있다.

채널코딩, 신뢰성, 인터리빙, 비트그룹핑, CTC(Convolutional Turbo Code).

Description

통신시스템에서 인터리빙을 위한 장치 및 방법{APPARATUS AND METHOD FOR INTERLEAVING IN COMMUNICATION SYSTEM}

본 발명은 인터리빙(interleaving)에 관한 것으로, 특히 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 하기 위한 인터리빙 장치 및 방법에 관한 것이다.

최근 들어 디지털 통신시스템은 한정된 주파수 대역 내에서 고속의 데이터 전송을 위해 고차변조 방식을 적용하는 추세이다. 예를 들면, 지상파 디지털 TV 시스템 및 IEEE(Institute of Electrical and Electronics Engineers) 802.16 시스템에서 한정된 대역폭을 이용하여 데이터를 전송하기 위해 QPSK(Quadrature Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 64QAM 등의 다양한 고차변조를 사용하고 있다.

무선통신시스템에서는 다중 경로 페이딩(fading) 혹은 잡음 등에 의해 전송되는 정보가 왜곡되는 현상을 방지하기 위해, 길쌈부호(Convolution code), 터보 코드, CTC(Convolution Turbo Code) 같은 채널코딩을 사용한다. 상기 CTC는 IEEE 802.16 표준의 채널코딩으로 사용되고 있다. 상기 터보코드에서 부호기가 매 클록마다 하나의 비트를 입력받아 처리하는 반면에, 상기 CTC에서는 매 클록마다 2개의 비트를 입력받아 처리한다. 따라서, CTC 복호기에서 처리속도가 이진 터보 코드에 비해 2배 정도 향상된다.

한편, 현재의 무선통신시스템에서는 페이딩 간섭 및 잡음 등에 의해 통신 채널 상에서 발생한 오류가 연집성을 지니고 있어 복호기의 출력인 최대 근사화 비(Maximum Likelihood Ratio)가 서로 상관관계를 갖게 된다. 이런 상관관계를 지닌 정보가 다음 단의 반복 복호기의 입력으로 사용되면 만족할 만한 성능을 얻을 수 없게 된다. 그러므로 상관관계가 있는 정보를 상관관계가 적어지도록 효과적으로 변환하여 연집 오류(Burst Error)를 랜덤 오류로 바꾸어 주기 위해, 송신단에서 인터리링(interleaver)을 수행한다. 즉, 인터리빙은 부호비트들을 분산시켜 출력함으로써, 연집 오류를 랜덤 오류로 바꾸어 준다. 그리고, 인터리빙된 부호비트들은 해당 변조방식에 따라 해당 성상점으로 맵핑되어 변조된다.

도 1은 종래기술에 따른 16QAM 성상도를 도시하고 있다.

상기 도 1을 참조하면, 16QAM 변조방식은 4비트가 16개의 변조심볼들 중 하나의 변조심볼과 매핑된다. 여기서, 16QAM 변조심볼과 맵핑되는 비트를 b3, b2, b1, b0라고 하면, 기정의된 인터리빙 기법에 따라 b0, b1, b2, b3와 같은 순서로 인터리빙된 부호비트들이 변조기에 입력된다. 상기 16QAM 변조방식에서는 맵핑비트 b3와 b1은 맵핑비트 b2와 b0에 비해 높은 신뢰도를 갖는다. 이하 설명에서 b3와 b1 이 갖는 신뢰도를 H라 표시하고(100), b2와 b0가 갖는 신뢰도를 L이라 표시하도록 한다(102).

즉, b3와 b1에 의해 1사분면에 성상점(0000, 0001, 0100, 0101), 2사분면에 성상점(1101, 1001, 1100, 1000), 3사분면에 성상점(1110, 1010, 1111, 1011), 4사분면에 성상점(0010, 0110, 0011, 0111) 중 하나의 사분면이 결정되고(110), b2와 b0에 의해, 해당 사분면에 있는 4개의 성상점들 중 하나가 결정된다(112).

b3와 b1에 의한 I/Q 거리가 b2와 b0에 의한 I/Q 거리보다 크기 때문에, 신호검출이 용이하여 b3와 b1가 b2와 b0에 비해 신뢰도가 높다고 할 수 있다. 반면, b2와 b0에 의한 I/Q 거리가 b3와 b1에 의한 I/Q 거리보다 작기 때문에, 신뢰도가 낮다고 할 수 있다(즉, 신호검출이 용이하지 못하다고 말할 수 있다).

도 2는 종래기술에 따른 64QAM 성상도를 도시하고 있다.

상기 도 2를 참조하면, 64QAM 변조방식은 6비트가 64개의 변조심볼들 중 하나의 변조심볼과 매핑된다. 여기서, 64QAM 변조심볼과 맵핑되는 비트를 b5, b4, b3, b2, b1, b0라고 하면, b0, b1, b2, b3, b4, b5와 같은 순서로 인터리빙된 부호비트들이 변조기에 입력된다. 상기 64QAM에서는 b5와 b2가 가장 높은 신뢰도를 가지며, b4와 b1은 맵핑 비트 b5와 b2에 비해 낮은 신뢰도를 갖고, b3과 b0는 가장 낮은 신뢰도를 갖는다.

이하 설명에서 편의상 b5와 b2가 갖는 신뢰도를 H(200), b4와 b1이 갖는 신뢰도를 M라 표시하고(202), b3와 b0가 갖는 신뢰도를 L이라 표시하도록 한다(204). 다시 말해, b5와 b2은 64개 변조심볼 중 16개 변조심볼을 결정하고(210), b4와 b1은 상기 b5와 b2에 결정된 16개 변조심볼 중 4개 변조심볼을 결정하고(212), b3과 b0는 상기 b4와 b1에 결정된 4개 변조심볼중 하나 변조심볼을 결정한다(214).

여기서, 16QAM 또는 64QAM과 같은 고차변조 방식을 고려할 경우, 수신기의 복호기의 입력에 들어가는 정보 비트와 패리티 비트들이 어떤 신뢰도를 갖는 변조 비트들에 맵핑되었는가에 따라 상당한 성능 격차를 야기할 수 있다. 예를 들어, 송신기에서 부호비트들이 해당 신뢰도(예: H, 혹은 L)를 가지고 16QAM 변조되어 수신기로 전송될 때, 수신기에서 상기 해당 신뢰도로 전송된 4비트 변조 부호비트들을 복호화할 시, 상기 4비트 부호화비트의 신뢰도가 HLHL 혹은 LHLH와 같이 균등할수록 시스템 성능이 좋아진다. 64QAM의 경우 4비트 부호화비트의 신뢰도가 HLHL(혹은 LHLH), HLMM, MMMM 같이 균등할수록 성능이 좋아진다.

하지만, 통신시스템에서 송신기에서 수신기의 복호기에 입력되는 부호비트들의 균등한 신뢰도를 고려하고 있지 않다. 다시 말해, 수신기의 복호기에 입력되는 부호비트들의 신뢰도는 16QAM의 경우 HHHH, 혹은 LLLL가 되고, 64QAM의 경우 HHMM, MMHH, LLLL가 된다.

따라서, 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 하기 위한 인터리빙 장치 및 방법이 필요하다.

본 발명의 목적은 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 인터리빙 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 CTC(Convolutional Turbo Code) 기반의 통신시스템에서 고차변조 방식을 사용하는 경우 성능저하를 줄이기 위한 인터리빙 장치 및 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 통신시스템에서 인터리빙을 위한 방법에 있어서, 제 1 서브블록 내지 제 6 서브블록에 있는 비트들을 각각 인터리빙을 수행하는 과정과, 상기 인터리빙된 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 과정과,

상기 제 1 서브블록 내지 상기 제 6 서브블록에 대해서 비트그룹핑을 수행하는 과정을 포함하는 것을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 통신시스템에서 인터리빙 장치에 있어서, 제 1 서브블록 내지 제 6 서브블록에 있는 비트들을 각각 인터리빙을 수행하는 다수의 서브블록 인터리버와, 상기 인터리빙된 제 2 서 브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 제 1 퍼뮤테이션기와, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 대해서 비트그룹핑을 수행하는 비트그룹핑기를 포함하는 것을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 제 3 견지에 따르면, 통신시스템에서 디인터리빙을 위한 방법에 있어서, 비트그룹핑된 제 1 서브블록 내지 상기 제 6 서브블록에 비트들을 수신하는 과정과, 상기 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 과정과, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 있는 비트들을 각각 디인터리빙을 수행하는 과정을 포함하는 것을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 제 4 견지에 따르면, 통신시스템에서 디인터리빙 장치에 있어서, 비트그룹핑된 제 1 서브블록 내지 상기 제 6 서브블록에 비트들을 수신하는 제 1 서브블록 내지 제 6 서브블록과, 상기 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 제 1 퍼뮤테이션기와, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 있는 비트들을 각각 디인터리빙을 수행하는 다수의 서브블록 인터리버를 포함하는 것을 특징으로 한다.

상술한 바와 같이, 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 인터리빙을 수행함으로써, 시스템 성능을 향상시킬 수 있다.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하, 본 발명은 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 인터리빙(interleaving)하는 장치 및 방법에 대해 설명하기로 한다. 특히, IEEE(Institute of Electrical and Electronics Engineers) 802.16 통신시스템에서 컨벌루션 터보 코드(Convolutional Turbo Code: 이하 "CTC"라 칭함)에 기반하여 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 통신시스템에서 송신기를 도시하고 있다.

상기 도 3을 참조하면, 송신기는 채널코딩부(300), 인터리버(310), 펑처링부(320) 및 변조기(330)를 포함하여 구성된다.

상기 채널코딩부(300)는 1/3 CTC 채널부호기로써, 정보비트 입력시 패리티 비트를 생성하여 상기 정보비트와 함께 인터리버(310)로 출력한다. 이하 상기 정보비트와 패리티 비트를 통칭하여 부호비트로 칭한다.

상기 채널코딩부(300)는 상위계층으로부터 정보비트 2 비트씩을 입력받아 1비트는 A 서브블록에 그리고 다른 1비트는 B 서브블록에 버퍼링하고, 내부 인터리버(inner interleaver)(도시하지 않음)를 거치지 않은 상기 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트 2비트는 한 비트씩 각각 Y1 서브블록과 W1 서브블록에 버퍼링하고, 상기 정보비트 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트는 한 비트씩 각각 Y2 서브블록과 W2 서브블록에 버퍼링한다.

여기서, 수신기의 CTC 복호기에 입력되는 4비트는 A 서브블록에서 1비트, B 서브블록에서 1비트, Y1 서브블록에서 1비트, W1 서브블록에서 1비트로 구성된다.

상기 인터리버(310)는 A, B, Y1, W1 서브블록의 1 비트씩으로 구성된 4비트가 수신기의 복호기에 입력될 시, 4비트의 신뢰도가 가능한 균일하도록 인터리빙을 수행한다. 상세한 인터리버(310)의 동작은 하기 도 4에서 설명하기로 한다.

상기 펑처링부(320)는 상기 인터리버(310)에 의해 인터리빙된 부호비트들을 부호율에 따라 적절히 패리티 비트들(Y1 블록, W1 블록, Y2 블록 W2 블록에 버퍼링된 비트들)을 펑처링하여 상기 변조기(330)로 출력한다.

상기 변조기(330)는 인터리빙된 부호비트들을 해당 변조방식에 따라 변조심볼에 맵핑하여 출력한다. 예를 들면, 상기 변조기(330)는 16QAM 변조방식의 경우 4 비트씩 하나의 변조심볼로 매핑하고, 64QAM 변조방식의 경우 6비트씩 하나의 변조심볼로 매핑한다.

도 4는 본 발명의 실시예에 따른 인터리버(310)의 상세한 기능 블록도를 도시하고 있다.

상기 도 4를 참조하면, 상기 인터리버(310)는 A 서브블록(400), B 서브블록(401), Y1 서브블록(402), Y2 서브블록(403), W1 서브블록(404), W2 서브블록(405), 제 1 서브블록 인터리버(410), 제 2 서브블록 인터리버(411), 제 3 서브블록 인터리버(412), 제 4 서브블록 인터리버(413), 제 5 서브블록 인터리버(414), 제 6 서브블록 인터리버(415), 제 1 퍼뮤테이션기(420), 제 2 퍼뮤테이션기(420), 제 1 비트그룹핑(430), 제 2 비트그룹핑(431), 제 3 비트그룹핑(432), 및 제 4 비트그룹핑(433)을 포함하여 구성된다.

상기 채널코딩부(300)로부터 정보비트들은 A 서브블록, B 서브블록에 각각 1 비트씩 버퍼링되고, 내부 인터리버를 거치지 않은 상기 정보 2 비트를 입력으로 생성된 패리티 비트는 Y1 서브블록과 W1 서브블록에 각각 1 비트씩 버퍼링되고, 상기 정보 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보 2 비트를 입력으로 생성된 패리티 비트는 Y2 블록과 W2 블록에 각각 1 비트씩 버퍼링된다.

이때, 상기 제 1 서브블록 인터리버(410)는 연집 오류(Burst Error)를 랜덤 오류로 바꾸어 주기 위해, 상기 A 서브블록(400)에 버퍼링된 비트들을 해당 인터리 빙 기법에 따라 재배열한다. 마찬가지로, 상기 제 2 서브블록 인터리버(411)는 상기 B 서브블록(401)에 버퍼링된 비트들을 해당 인터리빙 기법에 따라 재배열하고, 상기 제 3 서브블록 인터리버(412)는 상기 Y1 서브블록(402)에 버퍼링된 비트들을 해당 인터리빙 기법에 따라 재배열하고, 상기 제 4 서브블록 인터리버(413)는 상기 Y2 서브블록(403)에 버퍼링된 비트들을 해당 인터리빙 기법에 따라 재배열하고, 상기 제 5 서브블록 인터리버(414)는 상기 W1 서브블록(404)에 버퍼링된 비트들을 해당 인터리빙 기법에 따라 재배열하고, 상기 제 6 서브블록 인터리버(415)는 상기 W2 서브블록(405)에 버퍼링된 비트들을 해당 인터리빙 기법에 따라 재배열한다.

이후, A, B, Y1, W1 서브블록(400, 401, 402, 404)의 1 비트씩으로 구성된 4비트가 수신기의 복호기에 입력될 시, 4비트의 신뢰도가 가능한 균일하도록 하기 위해서, 상기 제 1 퍼뮤테이션기(420)는 하기 <수학식 1>에 의해 상기 제 2 서브블록 인터리버(411)에 의해 인터리빙된 비트들에 대해서 퍼뮤테이션(permutation)을 수행한다. 마찬가지로, 상기 제 2 퍼뮤테이션기(421)도 하기 <수학식 1>에 의해 상기 제 5 서브블록 인터리버(414)에 의해 인터리빙된 비트들에 대해서 퍼뮤테이션을 수행한다.

여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이다.

즉, 상기 A 서브블록(400), B 서브블록(401), Y1 서브블록(402), W1 서브블록(404)의 비트들은 각각 동일한 인터리빙 기법에 따라 인터리빙되어지고, 해당 변조심볼로 매핑될 때, 동일한 신뢰도를 가지고 매핑될 것이다(상기 도 1, 상기 도 2 참조). 예를 들어, 상기 A 서브블록(400)의 비트들이 상기 제 1 서브블록 인터리버(410)에 의해 인터리빙된 후에, 16QAM인 경우 4비트씩 하나의 변조심볼과 매핑되고 64QAM인 경우 6비트씩 하나의 변조심볼과 매핑된다. 이때, 하나의 변조심볼과 매핑되는 4비트의 신뢰도는 HLHL(혹은 LHLH)가 되고, 하나의 변조심볼과 매핑되는 6비트의 신뢰도는 HMLHML(혹은 LMHLMH)가 된다. 마찬가지로, 상기 B 서브블록(401)의 비트들이 상기 제 2 서브블록 인터리버(411)에 의해 인터리빙된 후에, 16QAM인 경우 4비트씩 하나의 변조심볼과 매핑되고 64QAM인 경우 6비트씩 하나의 변조심볼과 매핑된다. 그리고, 하나의 변조심볼과 매핑되는 4비트의 신뢰도는 HLHL(혹은 LHLH)가 되고, 하나의 변조심볼과 매핑되는 6비트의 신뢰도는 HMLHML(혹은 LMHLMH)가 된다.

만약, 상기 제 1 퍼뮤테이션기(420)가 상기 제 2 서브블록 인터리버(411)의 비트들에 대해 퍼뮤테이션을 수행하지 않으면, 상기 A 서브블록(400)의 비트들과 상기 B 서브블록(401)의 비트들은 16QAM인 경우 HLHLHLHL…의 신뢰도를 가지게 되고, 64QAM인 경우 HMLHMLHMLHML…의 신뢰도를 가지게 될 것이다.

따라서, 상기 A 서브블록(400), B 서브블록(401), Y1 서브블록(402), W1 서브블록(404)으로부터 각각 1 비트씩 출력되어 4비트가 수신기의 CTC 복호기로 입력되면, 16QAM인 경우 4비트의 신뢰도는 HHHH 이거나 LLLL이 되고, 64QAM인 경우 4비 트의 신뢰도는 HHHH 이거나 MMMM, 혹은 LLLL이 된다. 결국, 수신기의 CTC 복호기로 입력되는 4비트의 신뢰도가 균일하지 못하게 된다.

본 발명에서는 수신기의 CTC 복호기로 입력되는 4비트의 신뢰도가 균일하도록 하기 위해서, 상기 제 1 퍼뮤테이션기(420)를 이용하여 인터리빙된 상기 B 서브블록(401)의 비트들을 퍼뮤테이션시킨다.

그리고, 상기 Y1 서브블록(402)과 상기 Y2 서브블록(403)의 비트들에 대한 다중화 및 상기 W1 서브블록(404)과 상기 W2 서브블록(405)의 비트들에 대한 다중화를 수행할 시, 상기 Y1 서브블록(402)과 상기 Y2 서브블록(403)의 비트들에 대한 균일한 신뢰도를 가지도록 비트그룹핑을 수행할 수 있다. 즉, 16QAM인 경우에 상기 제 2 퍼뮤테이션기(421)를 이용하여 별도로 인터리빙된 상기 W1 서브블록(404)의 비트들을 퍼뮤테이션을 수행하지 않아도 된다. 하지만, 64QAM인 경우 세 가지의 신뢰성(HML)을 고려해야 하기 때문에, 상기 Y1 서브블록(402)과 상기 Y2 서브블록(403)의 비트들에 대한 다중화 및 상기 W1 서브블록(404)과 상기 W2 서브블록(405)의 비트들에 대한 다중화만으로 균일한 신뢰도를 가지도록 하는데 한계가 있다. 따라서, 64AQM의 경우 상기 제 1 퍼뮤테이션기(420)와 같이 상기 제 2 퍼뮤테이션기(421)를 이용하여 인터리빙된 상기 W1 서브블록(404)의 비트들에 대해 퍼뮤테이션을 수행한다.

상기 제 1 퍼뮤테이션기(420) 및 상기 제 2 퍼뮤테이션기(421)에 의한 펴뮤테이션 예를 하기 도 5과 하기 도 6에서 설명하기로 한다.

이후, 상기 제 1 서브블록 인터리버(410)로부터 출력되는 비트들이 그대로 비트그룹핑되고(제 1 비트그룹핑(430)이라 칭함), 상기 제 1 퍼뮤테이션기(420)로부터 출력되는 비트들이 그대로 비트그룹핑된다(제 2 비트그룹핑(431)이라 칭함). 그리고, 상기 제 3 서브블록 인터리버(412)의 비트들과 상기 제 4 서브블록 인터리버(413) 비트들이 다중화되어 비트그룹핑되고(제 3 비트그룹핑(432)이라 칭함), 상기 제 2 퍼뮤테이션기(421)의 비트들과 상기 제 6 서브블록 인터리버(415) 비트들이 다중화되어 비트그룹핑된다(제 4 비트그룹핑(432)이라 칭함).

여기서, 상기 제 4 비트그룹핑(433)이 상기 제 3 비트그룹핑(432)과 서로 반대의 매핑을 가짐으로써(즉, 상기 제 3 비트그룹핑(432)은 교대로 상기 제 3 서브블록 인터리버(412)의 비트가 오고 다음에 상기 제 4 서브블록 인터리버(413) 비트가 온다. 반면 상기 제 4 비트그룹핑(433)은 교대로 상기 제 6 서브블록 인터리버(415)의 비트가 오고 다음에 퍼뮤테이션된 상기 제 5 서브블록 인터리버(414) 비트가 온다.) 16QAM에서의 신뢰도 평균화에 기여할 수 있다.

이후, 상기 제 1 비트그룹핑(430), 상기 제 2 비트그룹핑(431), 상기 제 3 비트그룹핑(432), 상기 제 4 비트그룹핑(432)은 순서대로 해당 변조방식에 따라 소정의 비트들이 하나의 변조심볼로 매핑되어 전송된다.

도 5는 본 발명의 실시예에 따른 상기 제 1 퍼뮤테이션기(420) 및 상기 제 2 퍼뮤테이션기(421)에 의해 수행되는 퍼뮤테이션 예를 도시하고 있다.

상기 도 5를 참조하면, 상기 제 2 서브블록 인터리버(411) 혹은 상기 제 5 서브블록 인터리버(414)로부터 각각 N 비트가 출력될 시, 상기 제 1 퍼뮤테이션기(420)와 상기 제 2 퍼뮤테이션기(421)는 상기 <수학식 1>에 따라, 각각 N 비트들을 6비트 단위로 구분하여 내림차순으로 퍼뮤테이션한다. 예를 들어, 0, 1, 2, 3, 4, 5 비트씩 구분되어 5, 4, 3, 2, 1, 0으로 치환된다.

따라서, A 서브블록(400)과 B 서브블록(401), Y1 서브블록(402)과 W1 서브블록(404)에서 각각 1 비트씩 출력되어 4비트가 수신기의 CTC 복호기로 입력될 시, A 서브블록(400)에서 신뢰성이 H인 1비트가 출력될 때, B 서브블록(401)에서 신뢰성이 L인 1비트가 출력되고, Y1 서브블록(402)에서 신뢰성이 H인 1비트가 출력될 때, W1 서브블록(404)에서 신뢰성이 L인 1비트가 출력된다. 따라서, 수신기의 CTC 복호기로 입력되는 4비트의 신뢰성이 균일하게 된다.

구현에 따라서, 상기 제 1 퍼뮤테이션기(420)이 상기 제 1 서브블록 인터리버(410) 다음에 수행되거나, 상기 제 2 퍼뮤테이션기(421)이 상기 제 3 서브블록 인터리버(412) 다음에 수행되어도 비트의 신뢰성이 균일해진다.

또한, 상기 제 1 퍼뮤테이션의 수행만으로도 어느 정도의 비트 신뢰성을 균일화 할 수 있다. 즉, 제 2 퍼뮤테이션은 수행되지 않을 수도 있다.

도 6은 본 발명의 다른 실시예에 따른 상기 제 1 퍼뮤테이션기(420) 및 상기 제 2 퍼뮤테이션기(421)에 의해 수행되는 퍼뮤테이션 예를 도시하고 있다.

상기 도 6을 참조하면, 상기 제 2 서브블록 인터리버(411) 혹은 상기 제 5 서브블록 인터리버(414)로부터 각각 N 비트가 출력될 시, 상기 제 1 퍼뮤테이션기(420) 상기 제 2 퍼뮤테이션기(421)는 하기 <수학식 2>에 따라, 각각 N 비트들을 12비트 단위로 구분하여 내림차순으로 퍼뮤테이션한다. 예를 들어, 0, 1, 2, 3, 4, 5, 6,... 11 번째 비트는 11, 10,..., 3, 2, 1, 0으로 치환된다.

여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이다.

상기 도 5 및 상기 도 6에서 서브블록에 있는 비트들의 개수가 6의 배수가 아닐 경우에는, 나머지 비트들에 대해서는 제 1 퍼뮤테이션 혹은 제 2 퍼뮤테이션을 수행하지 않고, 바로 비트그룹핑이 된다.

한편, 상기 <수학식 1.과 상기 <수학식 2>을 일반화하여 하기 수학식 3과 같이 정리할 수 있다.

여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이고, i=0, ... , PW * floor(N/PW), PW는 N보다 작거나 같은 임의의 6의 배수이다.

도 7은 본 발명의 실시예에 따른 통신시스템에서 인터리빙을 위한 흐름도를 도시하고 있다.

상기 도 7을 참조하면, 인터리버(310)는 700 단계에서 연집 오류를 랜덤 오류로 바꾸기 위해서, A, B, Y1, Y2, W1, W2 서브블록에 대해 각각 동일한 인터리빙을 수행한다.

이후, 상기 인터리버(310)는 702 단계에서 상기 A 서브블록의 비트들이 갖는 신뢰도에 따라, 상기 B 서브블록의 비트들에 대해 제 1 퍼뮤테이션을 수행한다. 제 1 퍼뮤테이션은 상기 <수학식 1> 혹은 상기 <수학식 2>를 따른다.

이후, 상기 인터리버(310)는 704 단계에서 상기 Y1 서브블록의 비트들이 갖는 신뢰도에 따라, 상기 W1 서브블록의 비트들에 대해 제 2 퍼뮤테이션을 수행한다. 제 2 퍼뮤테이션은 상기 <수학식 1> 혹은 상기 <수학식 2>를 따른다.

상기 B 서브블록의 비트들에 대해 제 1 퍼뮤테이션을 수행하고, 상기 W1 서브블록의 비트들에 대해 제 2 퍼뮤테이션을 수행함으로써, 수신기의 CTC 복호기의 입력비트 4비트는 균일한 신뢰도를 갖고 복호된다.

이후, 상기 인터리버(310)는 706 단계에서 비트들을 펑처링할 시 서브블록의 비트들이 균일하게 펑처링되도록 하기 위해서, 각 서브블록들에 대해서 비트그룹핑을 수행한다. 다시 말해, 제 1 비트그룹핑은 상기 A 서브블록의 비트들이 인터리빙 되어 출력되는 비트들을 그룹핑하고, 제 2 비트그룹핑은 상기 B서브블록의 비트들이 인터리빙되고, 인터리빙된 비트들이 다시 제 1 퍼뮤테이션되어 출력되는 비트들을 그룹핑한다. 제 3 비트그룹핑은 상기 Y1 서브블록의 비트들이 인터리빙되어 출력되는 비트들과 상기 Y2 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑한다. 제 4 비트그룹핑은 상기 W1 서브블록의 비트들이 인터리빙되고 인터리빙된 비트들이 다시 제 2 퍼뮤테이션되어 출력되는 비트들과 상기 W2 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑한다.

이후, 본 발명의 절차를 종료한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래기술에 따른 16QAM 성상도,

도 2는 종래기술에 따른 64QAM 성상도,

도 3은 본 발명의 실시 예에 따른 통신시스템에서 송신기를 위한 블록도,

도 4는 본 발명의 실시예에 따른 인터리버의 상세한 기능 블록도,

도 5는 본 발명의 실시예에 따른 상기 제 1 퍼뮤테이션기(420) 및 상기 제 2 퍼뮤테이션기(421)에 의해 수행되는 퍼뮤테이션 예시도,

도 6는 본 발명의 다른 실시예에 따른 상기 제 1 퍼뮤테이션기(420) 및 상기 제 2 퍼뮤테이션기(421)에 의해 수행되는 퍼뮤테이션 예시도 및,

도 7은 본 발명의 실시예에 따른 통신시스템에서 인터리빙을 위한 흐름도.

Claims (18)

1. 통신시스템에서 인터리빙을 위한 방법에 있어서,

   제 1 서브블록 내지 제 6 서브블록에 있는 비트들을 각각 인터리빙을 수행하는 과정과,

   상기 인터리빙된 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 과정과,

   상기 제 1 서브블록 내지 상기 제 6 서브블록에 대해서 비트그룹핑을 수행하는 과정을 포함하는 것을 특징으로 방법.
2. 제 1항에 있어서,

   상기 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 치환하는 과정은, 하기 <수학식 4>로 결정되는 것을 특징으로 하는 방법.

   

   여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이고, i=0, ... , PW * floor(N/PW), PW는 N보다 작거나 같은 임의의 배수임.
3. 제 1항에 있어서,

   상기 인터리빙된 제 5 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 2 퍼뮤테이션하는 과정을 더 포함하는 것을 특징으로 하는 방법.
4. 제 1항에 있어서,

   상기 제 1 서브블록과 상기 제 2 서브블록에 있는 비트는 정보비트들이고, 상기 제 3 서브블록과 상기 제 5 서브블록에 있는 비트들은 내부 인터리버(inner interleaver)를 거치지 않은 상기 정보비트들로부터 생성된 패리티 비트들이고, 상기 제 4 서브블록과 상기 제 6 서브블록에 있는 비트들은 내부 인터리버를 거친 상기 정보비트들로부터 생성된 패리티 비트들인 것을 특징으로 하는 방법.
5. 제 1항에 있어서,

   상기 비트그룹핑을 수행하는 과정은,

   상기 제 1 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 그룹핑하고, 상기 제 2 서브블록의 비트들이 인터리빙되고, 인터리빙된 비트들이 다시 제 1 퍼뮤테이션되어 출력되는 비트들을 그룹핑하고, 상기 제 3 서브블록의 비트들이 인터리빙되어 출력되는 비트들과 상기 제 4 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑하고. 상기 제 5 서브블록의 비트들이 인터리빙되고 인터리빙된 비트들이 다시 제 2 퍼뮤테이션되어 출력되는 비트들과 상기 제 6 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑하는 것을 특징으로 하는 방법.
6. 통신시스템에서 인터리빙 장치에 있어서,

   제 1 서브블록 내지 제 6 서브블록에 있는 비트들을 각각 인터리빙을 수행하는 다수의 서브블록 인터리버와,

   상기 인터리빙된 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 제 1 퍼뮤테이션기와

   상기 제 1 서브블록 내지 상기 제 6 서브블록에 대해서 비트그룹핑을 수행하는 비트그룹핑기를 포함하는 것을 특징으로 장치.
7. 제 6항에 있어서,

   상기 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 치환하는 규칙은, 하기 <수학식 5>으로 결정되는 것을 특징으로 하는 장치.

   

   여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이고, i=0, ... , PW * floor(N/PW), PW는 N보다 작거나 같은 임의의 배수임.
8. 제 6항에 있어서,

   상기 인터리빙된 제 5 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 2 퍼뮤테이션하는 제 2 퍼뮤테이션기를 더 포함하는 것을 특징으로 하는 장치.
9. 제 6항에 있어서,

   상기 제 1 서브블록과 상기 제 2 서브블록에 있는 비트는 정보비트들이고, 상기 제 3 서브블록과 상기 제 5 서브블록에 있는 비트들은 내부 인터리버(inner interleaver)를 거치지 않은 상기 정보비트들로부터 생성된 패리티 비트들이고, 상기 제 4 서브블록과 상기 제 6 서브블록에 있는 비트들은 내부 인터리버를 거친 상기 정보비트들로부터 생성된 패리티 비트들인 것을 특징으로 하는 장치.
10. 제 6항에 있어서,

    상기 비트그룹핑기는

    상기 제 1 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 그룹핑하고, 상기 제 2 서브블록의 비트들이 인터리빙되고, 인터리빙된 비트들이 다시 제 1 퍼뮤테이션되어 출력되는 비트들을 그룹핑하고, 상기 제 3 서브블록의 비트들이 인터리빙되어 출력되는 비트들과 상기 제 4 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑하고. 상기 제 5 서브블록의 비트들이 인터리빙되고 인터리빙된 비트들이 다시 제 2 퍼뮤테이션되어 출력되는 비트들과 상기 제 6 서브블록의 비트들이 인터리빙되어 출력되는 비트들을 다중화하여 그룹핑하는 것을 특징으로 하는 장치.
11. 통신시스템에서 디인터리빙을 위한 방법에 있어서,

    비트그룹핑된 제 1 서브블록 내지 상기 제 6 서브블록에 비트들을 수신하는 과정과,

    상기 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 과정과,

    상기 제 1 서브블록 내지 상기 제 6 서브블록에 있는 비트들을 각각 디인터 리빙을 수행하는 과정을 포함하는 것을 특징으로 방법.
12. 제 11항에 있어서,

    상기 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 치환하는 과정은, 하기 <수학식 6>으로 결정되는 것을 특징으로 하는 방법.

    

    여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이고, i=0, ... , PW * floor(N/PW), PW는 N보다 작거나 같은 임의의 배수임.
13. 제 11항에 있어서,

    상기 제 5 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 2 퍼뮤테이션하는 과정을 더 포함하는 것을 특징으로 하는 방법.
14. 제 1항에 있어서,

    상기 제 1 서브블록과 상기 제 2 서브블록에 있는 비트는 정보비트들이고, 상기 제 3 서브블록과 상기 제 5 서브블록에 있는 비트들은 내부 인터리버(inner interleaver)를 거치지 않은 상기 정보비트들로부터 생성된 패리티 비트들이고, 상기 제 4 서브블록과 상기 제 6 서브블록에 있는 비트들은 내부 인터리버를 거친 상기 정보비트들로부터 생성된 패리티 비트들인 것을 특징으로 하는 방법.
15. 통신시스템에서 디인터리빙 장치에 있어서,

    비트그룹핑된 제 1 서브블록 내지 상기 제 6 서브블록에 비트들을 수신하는 제 1 서브블록 내지 제 6 서브블록과,

    상기 제 2 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 1 퍼뮤테이션하는 제 1 퍼뮤테이션기와,

    상기 제 1 서브블록 내지 상기 제 6 서브블록에 있는 비트들을 각각 디인터리빙을 수행하는 다수의 서브블록 인터리버를 포함하는 것을 특징으로 장치.
16. 제 15항에 있어서,

    상기 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 치환하는 규칙은, 하기 <수학식 7>으로 결정되는 것을 특징으로 하는 장치.

    

    여기서, floor(x)는 x보다 작은 최대 정수를 출력하는 함수이고, mod(·)는 모듈러 연산을 의미하고, N은 한 개의 서브블록의 크기이고, i=0, ... , PW * floor(N/PW), PW는 N보다 작거나 같은 임의의 배수임.
17. 제 15항에 있어서,

    및 상기 제 5 서브블록에 있는 비트들을 소정의 비트 단위로 구분하여 각각 상기 소정의 비트를 역순으로 제 2 퍼뮤테이션하는 제 2 퍼뮤테이션기를 더 포함하는 것을 특징으로 하는 장치.
18. 제 15항에 있어서,

    상기 제 1 서브블록과 상기 제 2 서브블록에 있는 비트는 정보비트들이고, 상기 제 3 서브블록과 상기 제 5 서브블록에 있는 비트들은 내부 인터리버(inner interleaver)를 거치지 않은 상기 정보비트들로부터 생성된 패리티 비트들이고, 상기 제 4 서브블록과 상기 제 6 서브블록에 있는 비트들은 내부 인터리버를 거친 상기 정보비트들로부터 생성된 패리티 비트들인 것을 특징으로 하는 장치.

Images