KR20100096509A - 통신시스템에서 인터리빙을 위한 장치 및 방법 - Google Patents

통신시스템에서 인터리빙을 위한 장치 및 방법 Download PDF

Info

Publication number
KR20100096509A
KR20100096509A KR1020090015416A KR20090015416A KR20100096509A KR 20100096509 A KR20100096509 A KR 20100096509A KR 1020090015416 A KR1020090015416 A KR 1020090015416A KR 20090015416 A KR20090015416 A KR 20090015416A KR 20100096509 A KR20100096509 A KR 20100096509A
Authority
KR
South Korea
Prior art keywords
subblock
bits
subblocks
interleaver
bit
Prior art date
Application number
KR1020090015416A
Other languages
English (en)
Inventor
최승훈
임치우
박성은
홍송남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090015416A priority Critical patent/KR20100096509A/ko
Publication of KR20100096509A publication Critical patent/KR20100096509A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

통신시스템에서 인터리버 장치 및 방법에 관한 것으로, 통신시스템에서 인터리빙을 위한 방법은, 통신시스템에서 인터리빙을 위한 방법에 있어서, 복수의 부호비트를 다수의 서브블록으로 각각 구분하는 과정과, 상기 서브블록 크기 및 변조차수에 따라 제 1 인터리버 혹은 제 2 인터리버를 선택하는 과정과, 상기 제 1 인터리버 혹은 상기 제 2 인터리버를 이용하여, 인터리빙하는 과정을 포함하여, 시스템 성능을 향상시킬 수 있다.
채널코딩, 서브블록, 인터리버, 비트그룹핑, CTC(Convolutional Turbo Code).

Description

통신시스템에서 인터리빙을 위한 장치 및 방법{APPARATUS AND METHOD FOR INTERLEAVING IN COMMUNICATION SYSTEM}
본 발명은 인터리빙(interleaving)에 관한 것으로, 특히 통신시스템에서 고차변조 방식을 사용하는 경우 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 인터리빙하기 위한 장치 및 방법에 관한 것이다.
최근 들어 디지털 통신 시스템은 한정된 주파수 대역 내에서 고속의 데이터 전송을 위해 고차변조 방식을 적용하는 추세이다. 예를 들면, 지상파 디지털 TV 시스템 및 IEEE(Institute of Electrical and Electronics Engineers) 802.16 시스템에서 한정된 대역폭을 이용하여 데이터를 전송하기 위해 QPSK(Quadrature Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 64QAM 등의 다양한 고차변조를 사용함으로써, 높은 주파수 효율을 얻고 있다.
무선통신시스템에서는 다중 경로 페이딩(fading) 혹은 잡음 등에 의해 전송되는 정보가 왜곡되는 현상을 방지하기 위해, 길쌈부호(Convolution code), 터보 코드, CTC(Convolution Turbo Code) 같은 채널코딩을 사용한다. 상기 CTC는 IEEE 802.16 표준의 채널 코덱으로 사용되고 있다. 상기 터보 코드에서 부호기가 매 클럭마다 하나의 비트 입력을 받아 처리하는 반면에, 상기 CTC에서는 매 클럭마다 2개의 비트를 입력받아 처리한다. 따라서 CTC 복호기에서 처리 속도가 이진 터보 코드에 비해 2배 정도 향상된다.
한편, 현재의 무선통신시스템에서는 페이딩 간섭 및 잡음 등에 의해 통신 채널 상에서 발생한 오류가 연집성을 지니고 있어 복호기의 출력인 최대 근사화 비(Maximum Likelihood Ratio)가 서로 상관관계를 갖게 된다. 이런 상관관계를 지닌 정보가 다음 단의 반복 복호기의 입력으로 사용되면 만족할 만한 성능을 얻을 수 없게 된다. 그러므로 상관관계가 있는 정보를 상관관계가 적어지도록 효과적으로 변환하여 연집 오류(Burst Error)를 랜덤 오류로 바꾸어 주기 위해, 인터리버(interleaver)를 사용한다. 즉, 인터리버는 부호 비트들을 분산시켜 출력함으로써, 연집 오류를 랜덤 오류로 바꾸어 준다. 그리고, 인터리빙된 부호화비트들은 해당 변조방식에 따라 해당 성상점으로 맵핑되어 변조된다.
도 1은 종래기술에 따른 16QAM 성상도를 도시하고 있다.
상기 도 1을 참조하면, 16QAM은 4비트가 하나의 변조심볼로 맵핑되며, 총 16개의 변조심볼이 있다. 여기서, 16QAM 변조심볼에 대한 맵핑 비트는 b3, b2, b1, b0 이며, 기정의된 인터리빙 기법에 따라 b0, b1, b2, b3와 같은 순서로 인터리빙된 부호비트들이 입력된다. 상기 16QAM 변조방식에서는 맵핑비트 b3와 b1은 맵핑비트 b2와 b0에 비해 높은 신뢰도를 갖는다. 이하 설명에서 b3와 b1이 갖는 신뢰도를 H라 표시하고, b2와 b0가 갖는 신뢰도를 L이라 표시하도록 한다.
즉, b3와 b1에 결정되는 i1(100), q1(120)의 거리에 따라, 1사분면에 성상점(0101, 0001, 0000, 0100), 2사분면에 성상점(1101, 1001, 1100, 1000), 3사분면에 성상점(1110, 1010, 1111, 1011), 4사분면에 성상점(0010, 0110, 0011, 0111) 중 하나의 사분면이 결정되고, b2와 b0에 결정되는 i2(110), q2(115)의 거리에 따라, 해당 사분면에 있는 4개의 성상점들 중 하나가 결정된다.
따라서, i1(100), q1(120)의 거리가 i2(110), q2(115)의 거리보다 크기 때문에 b3와 b1가 b2와 b0에 비해 신뢰도가 크거나, 혹은 b2와 b0가 b3와 b1에 비해 신뢰도가 작다고 할 수 있다.
도 2는 종래기술에 따른 64QAM 성상도를 도시하고 있다.
상기 도 2를 참조하면, 64QAM은 6비트가 하나의 변조심볼로 맵핑되며, 총 64개의 변조심볼이 있다. 여기서, 64QAM 변조심볼에 대한 맵핑비트는 b5, b4, b3, b2, b1, b0 이며, b0, b1, b2, b3, b4, b5와 같은 순서로 인터리빙된 부호비트들이 입력된다. 상기 64QAM에서는 맵핑비트 b5와 b2가 가장 높은 신뢰도를 가지며, 맵핑 비트 b4와 b1은 맵핑 비트 b5와 b2에 비해 낮은 신뢰도를 갖고, 맵핑 비트 b3과 b0는 가장 낮은 신뢰도를 갖는다. 이하 설명에서 편의상 b5와 b2가 갖는 신뢰도를 H, b4와 b1이 갖는 신뢰도를 M라 표시하고, b3와 b0가 갖는 신뢰도를 L이라 표시하도록 한다.
다시 말해, b5와 b2은 64개 중 16개 변조심볼이 결정되고(200), b4와 b1은 상기 16개 변조심볼 중 4개 변조심벌을 결정하고(210), b3과 b0는 4개 변조심볼중 하나를 결정한다(220).
상기의 16QAM 또는 64QAM과 같은 고차변조 방식을 고려하는 경우 수신기의 복호기의 입력에 들어가는 정보 비트와 패리티 비트들이 어떤 신뢰도를 갖는 변조 비트들에 맵핑되었는가에 따라 상당한 성능 격차를 야기할 수 있다. 예를 들어, 정보비트 2비트와 패리티 비트 2비트의 신뢰도가 16QAM의 경우 HLHL 혹은 LHLH로 균등하여야 성능이 좋아지고, HLLL 혹은 LHHH 등으로 신뢰도가 균등하지 않을 경우 성능이 떨어지게 된다. 64QAM의 경우 HLHL(혹은 LHLH), MMMM, HLMM 등으로 신뢰도가 균등할수록 성능이 좋아진다.
따라서, 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 인터리버 장치 및 방법이 필요하다.
본 발명의 목적은 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 인터리빙 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 통신시스템에서 고차변조 방식을 사용할 시, 서브블록 길이와 변조 방식에 따라 제 1 인터리버 또는 제 2 인터리버를 선택적으로 사용하여 인터리빙을 수행하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 CTC(Convolutional Turbo Code) 기반의 통신시스템에서 고차변조 방식을 사용하는 경우 성능저하를 줄이기 위한 인터리빙 방법 및 장치를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 통신시스템에서 인터리빙을 위한 방법에 있어서, 복수의 부호비트를 다수의 서브블록으로 각각 구분하는 과정과, 상기 서브블록 크기 및 변조차수에 따라 제 1 인터리버 혹은 제 2 인터리버를 선택하는 과정과, 상기 제 1 인터리버 혹은 상기 제 2 인터리버를 이용하여, 인터리빙하는 과정을 포함하는 것을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 통신시스템에서 인터리빙을 위한 장치에 있어서, 복수의 부호비트를 다수의 서브블록으로 각 각 구분하는 채널코딩부와, 상기 서브블록 크기 및 변조차수에 따라 제 1 인터리버 혹은 제 2 인터리버를 선택하는 선택기와, 상기 제 1 인터리버 혹은 상기 제 2 인터리버를 이용하여, 인터리빙하는 인터리버를 포함하는 것을 특징으로 한다.
상술한 바와 같이, 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 인터리빙을 수행함으로써, 성능을 향상시킬 수 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명은 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 인터리빙(interleaving) 방법 및 장치에 대해 설명하기로 한다. 특히, IEEE(Institute of Electrical and Electronics Engineers) 802.16 통신시스템에서 부호율이 1/3인 컨벌루션 터보 코드(Convolutional Turbo Code: 이하 "CTC"라 칭함)에 기반하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 통신시스템에서 송신 장치를 도시하고 있다.
상기 도 3을 참조하면, 송신기는 채널코딩부(300), 인터리버(310), 선택기(315), 펑처링부(320) 및 변조기(330)를 포함하여 구성된다.
상기 채널코딩부(300)는 1/3 CTC 채널부호기로써, 패리티 비트를 생성하여 정보비트와 함께 인터리버(310)로 출력한다. 이하 정보비트에 패리티 비트가 추가된 비트를 부호비트로 칭한다.
상기 채널코딩부(300)에서, 상위계층으로부터 정보비트 2 비트를 입력받아, 각각 A 블록, B 블록에 나누어 모으고, 내부 인터리버(inner interleaver)(도시하지 않음)를 거치지 않은 상기 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트는 Y1 블록과 W1 블록에 나누어 모으고, 상기 정보비트 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트는 Y2 블록과 W2 블록에 나누어 모아진다.
상기 선택기(315)는 상기 채널코딩부(300)의 서브블록 길이(N)에 따라 제 1 혹은 제 2 인터리버를 선택하여 그 결과를 상기 인터리버(310)로 제공한다. 예를 들어, 변조차수(modulation order)가 4와 같거나 작은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기(N)가 3의 배수인 경우 상기 인터리버(310)에서 제 1 인터리버가 선택되고, 상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우,상기 인터리버(310)에서 제 2 인터리버가 선택되도록 제어한다.
상기 인터리버(310)는 상기 선택기(315)에 의해 제 1 인터리버가 선택될 시, 변조차수 4와 같거나 작은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기(N)가 3의 배수인 경우에 상기 제 1 인터리버를 이용하여 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙을 수행한다.
반면, 상기 인터리버(310)는 상기 선택기(315)에 의해 제 2 인터리버가 선택될 시, 상기 제 2 인터리버를 이용하여 상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우에 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙을 수행한다. 상기 제 1 인터리버 및 상기 제 2 인터리버는 하기 도 4 내지 하기 도 8을 참조하여 상세히 설명하기로 한다.
상기 펑처링부(320)는 상기 인터리버(310)에 의해 인터리빙된 부호비트들을 부호율에 따라 적절히 패리티 비트를 펑처링하여 상기 변조기(330)로 출력한다. 상기 변조기(330)는 인터리빙된 부호비트들을 해당 변조방식에 따라 변조심볼에 맵핑하여 출력한다.
예를 들면, 16QAM 변조심볼에 대한 맵핑비트는 b3, b2, b1, b0 이며(상기 도 1 참조), b0, b1, b2, b3와 같은 순서로 인터리빙된 부호비트들이 상기 변조 기(330)에 입력된다. 상기 16QAM 변조 방식에서는 맵핑 비트 b3와 b1은 맵핑 비트 b2와 b0에 비해 높은 신뢰도를 갖는다. b3와 b1이 갖는 신뢰도를 H라 칭하하고, b2와 b0가 갖는 신뢰도를 L이라 칭한다.
또한 64QAM 변조심볼에 대한 맵핑비트는 b5, b4, b3, b2, b1, b0 이며(도 2 참조), b0, b1, b2, b3, b4, b5와 같은 순서로 인터리빙된 부호비트들이 상기 변조기(330)에 입력된다. 상기 64QAM에서는 맵핑비트 b5와 b2가 가장 높은 신뢰도를 가지며(H), 맵핑 비트 b4와 b1은 맵핑 비트 b5와 b2에 비해 낮은 신뢰도를 갖고(M), 맵핑 비트 b3과 b0는 가장 낮은 신뢰도를 갖는다(L).
수신기의 CTC 복호기에서 첫 번째 구성 복호기의 입력을 고려하였을 때, 각 서브블록의 시작점을 0이라 했을 때 각 서브블록에서 같은 위치에 있는 비트들 중에서 A 서브 블록에서 1 비트, B 서브 블록에서 1 비트, Y1 서브블록에서 1비트, W1 서브블록에서 1 비트가 입력된다.
상기의 16QAM 또는 64QAM과 같은 변조방식을 고려하는 경우 수신기의 CTC 복호기의 입력에 들어가는 정보비트 2비트와 패리티 비트 2비트들이 균일한 신뢰도를 가지도록 상기 제 1 인터리버에 의해 인터리빙이 수행된다(도 4, 도 7, 도8).
하지만, 64QAM에서 서브 블록의 길이가 3의 배수인 경우는 각 서브 블록의 시작 비트는 L의 변조 신뢰도를 가지며, 그 다음 비트는 M, 그 다음 비트는 H와 같은 변조 신뢰도를 연속적으로 갖게 된다. 하지만 3의 배수가 아닌 경우 각 서브 블록의 시작 비트는 서로 다른 변조 신뢰도를 갖게 된다. 상기와 같은 이유로 64QAM에서 서브블록의 길이가 3의 배수인지 아닌지에 따라서 CTC 복호기의 입력인 정보 비트 2비트와 패리티 비트 2비트의 변조 신뢰도가 달라진다. 따라서, 상기 제 2 인터리버는 변조차수가 4보다 같거나 작은 경우 또는 변조차수가 4보다 크고 서브블록의 크기가 3의 배수가 아닌 경우에, 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙을 수행한다.(도 5, 도 6, 도 8).
도 4는 본 발명의 제 1 실시 예에 따른 제 1 인터리버를 도시하고 있다.
상기 도 4를 참조하면, 제 1 인터리버는 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트그룹핑, 제 2 비트그룹핑, 제 3 비트그룹핑, 제 1 심볼 퍼뮤테이션, 제 2 심볼 퍼뮤테이션 및 제 3 심볼 퍼뮤테이션을 포함하여 구성된다.
제 1 실시 예에 따른 제 1 인터리버 동작을 살펴보면, 상기 채널코딩부(300)로부터 정보 2 비트를 각각 A 서브블록, B 서브블록에 나누어 모으고, 내부 인터리버를 거치지 않은 상기 정보 2 비트를 입력으로 생성된 패리티 비트는 Y1 서브블록과 W1 서브블록에 나누어 모으고, 상기 정보 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보 2 비트를 입력으로 생성된 패리티 비트는 Y2 블록과 W2 블록에 나누어 모아진다.
이후, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버는 각각 동일한 인터리빙 기법 혹은 각각 다른 인터리빙 기법을 통해, A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록의 비트들을 각각 인터리빙한다.
이후, A 서브블록 인터리버에 의해 인터리빙된 정보비트들과 B 서브블록 인터리버에 의해 인터리빙된 정보비트들을 다중화한다(이하 제 1 비트그룹핑이라 칭함). 마찬가지로, Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화한다(이하 제 2 비트그룹핑이라 칭함). W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화한다(이하 제 3 비트그룹핑이라 칭함).
이후, 제 1 심볼 퍼뮤테이션은 상기 제 1 비트그룹핑된 비트들을 하기 <수학식 1>를 이용하여 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 그리고, 상기 제 2 심볼 퍼뮤테이션은 상기 제 2 비트그룹핑된 비트들을 하기 <수학식 1>를 이용하여 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 제 3 심볼 퍼뮤테이션은 상기 제 3 비트그룹핑된 비트들을 하기 <수학식 1>를 이용하여 변조차수 4와 같거나 작은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기(N)가 3의 배수인 경우에 복호기의 입력비트들이 균일한 신뢰도를 갖도록 인터리빙된 부호비트를 변 조심볼과 맵핑되도록 한다.
Figure 112009011465820-PAT00001
Figure 112009011465820-PAT00002
Figure 112009011465820-PAT00003
여기서, j=0,...C-1, i=0,...,R1-1이고, C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R1=floor(2*N/C)이고, N은 서브블록 크기. i번째 그룹(또는 변조 심볼)의 j번째 원소(비트)를 의미한다. 또한 floor(x)는 x와 같거나 작은 최대 정수를 출력하는 함수이다. 여기서, 변조심볼과 맵핑되는 비트들은 상기 <수학식 1>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 비트들의 위치가 조절된다.
Figure 112009011465820-PAT00004
는 A 서브블록 인터리버에 의해 인터리빙된 정보비트들과 B 서브블록 인터리버에 의해 인터리빙된 정보비트들이 다중화된 제 1 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00005
는 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 2 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00006
는 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 3 비트그룹으로서, i 번 째 변조심볼의 j번째 비트를 의미한다.
도 5는 본 발명의 제 1 실시 예에 따른 제 2 인터리버를 도시하고 있다.
상기 도 5를 참조하면, 제 2 인터리버는 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트그룹핑, 제 2 비트그룹핑, 제 3 비트그룹핑, 제 1 ABR(Almost Bit Reliabliity) 퍼뮤테이션, 제 2 ABR 퍼뮤테이션 및 제 3 ABR 퍼뮤테이션을 포함하여 구성된다.
제 1 실시 예에 따른 제 2 인터리버 동작을 살펴보면, 상기 도 4에서 상기 제 1 인터리버의 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑과 동일한 동작을 수행한다.
이후, 상기 제 1 비트 그룹핑된 비트들은 제 1 ABR 퍼뮤테이션에 의해, 상기 제 2 비트 그룹핑된 비트들은 제 2 ABR 퍼뮤테이션에 의해, 그리고 상기 제 3 비트그룹핑된 비트들은 제 3 ABR 퍼뮤테이션에 의해, 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우에 복호기의 입력비트들이 균일한 신뢰도를 갖도 록 부호비트들이 변조심볼과 맵핑되도록 인터리빙이 수행된다.
상기 제 1 ABR 퍼뮤테이션, 상기 제 2 ABR 퍼뮤테이션, 및 상기 제 3 ABR 퍼뮤테이션은 하기 <수학식 2>와 같다.
Figure 112009011465820-PAT00007
Figure 112009011465820-PAT00008
Figure 112009011465820-PAT00009
여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
한편, 상기 도 4 내지 상기 도 5에서, 상기에서 설명한 16QAM에서의 설계 기준을 적용하기 위해 W2 서브블록과 W1 서브블록의 순서가 바뀌었음을 주의한다. 그 이유는 W1 서브블록이 W2 서브블록보다 앞에 있는 경우 서브블록 인터리빙을 거친 후 W1 서브블록의 비트들은 항상 H 신뢰도를 갖게 되고, W2 서브블록의 비트들은 항상 L 신뢰도를 갖게 된다. Y1 서브블록이 이미 항상 H 신뢰도를 갖게 되므로, W1 서브블록은 L 신뢰도를 갖게 해야 복호기에 입력되는 패리티 비트들의 신뢰도가 평균화가 된다.
도 6은 본 발명의 제 2 실시 예에 따른 제 2 인터리버를 도시하고 있다.
상기 도 6을 참조하면, 제 1 인터리버는 A 서브블록, B 서브블록, Y1 서브블 록, Y2 서브블록, W1서브블록, W2 브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W1 서브블록 인터리버, W2 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑, 제 4 비트 그룹핑을 포함하여 구성된다.
제 2 실시 예에 따른 제 2 인터리버 동작을 살펴보면, 상기 채널코딩부(300)로부터 정보 2 비트를 각각 A 서브블록, B 서브블록에 나누어 모으고, 내부 인터리버를 거치지 않은 상기 정보 2 비트를 입력으로 생성된 패리티 비트는 Y1 서브블록과 W1 서브블록에 나누어 모으고, 상기 정보 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보 2 비트를 입력으로 생성된 패리티 비트는 Y2 블록과 W2 블록에 나누어 모아진다.
이후, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버는 각각 동일한 인터리빙 기법 혹은 각각 다른 인터리빙 기법을 통해, A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록의 비트들을 각각 인터리빙한다.
이후, 제 1 비트 그룹핑은 A 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력하고, 제 2 비트 그룹핑은 B 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력한다. 그리고 제 3 비트그룹핑은 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비 트들을 다중화시킨다. 제 4 비트그룹핑은 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화시킨다. 상기 도 6에서 W2 서브블록과 W1 서브블록의 순서가 상기 도 4 내지 상기 도 5와 비교하여 바뀌었음을 주의한다.
도 7은 본 발명의 제 2 실시 예에 따른 제 1 인터리버를 도시하고 있다.
상기 도 7을 참조하면, 제 1 인터리버는 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑, 제 4 비트 그룹핑, 제 1 심볼 퍼뮤테이션, 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 4 심볼 퍼뮤테이션을 포함하여 구성된다.
제 2 실시 예에 따른 제 1 인터리버 동작을 살펴보면, 상기 채널코딩부(300)로부터 정보 2 비트를 각각 A 서브블록, B 서브블록에 나누어 모으고, 내부 인터리버를 거치지 않은 상기 정보 2 비트를 입력으로 생성된 패리티 비트는 Y1 서브블록과 W1 서브블록에 나누어 모으고, 상기 정보 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보 2 비트를 입력으로 생성된 패리티 비트는 Y2 블록과 W2 블록에 나누어 모아진다.
이후, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버는 각각 동일한 인터리빙 기법 혹은 각각 다른 인터리빙 기법을 통해, A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록의 비트들을 각각 인터리빙한다.
이후, 제 1 비트 그룹핑은 A 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력하고, 제 2 비트 그룹핑은 B 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력한다. 그리고 제 3 비트그룹핑은 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화시킨다. 제 4 비트그룹핑은 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화시킨다.
상기에서 설명한 16QAM에서의 설계 기준을 적용하기 위해 W2 서브블록과 W1 서브블록의 순서가 바뀌었음을 주의한다. 그 이유는 W1 서브블록이 W2 서브블록보다 앞에 있는 경우 서브블록 인터리빙을 거친 후 W1 서브블록의 비트들은 항상 H 신뢰도를 갖게 되고, W2 서브블록의 비트들은 항상 L 신뢰도를 갖게 된다. Y1 서브블록이 이미 항상 H 신뢰도를 갖게 되므로, W1 서브블록은 L 신뢰도를 갖게 해야 복호기에 입력되는 패리티 비트들의 신뢰도가 평균화가 된다.
이후, 상기 제 1 비트그룹핑에 의해 그룹된 비트들을 제 1 심볼 퍼뮤테이션 에서 하기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 그리고, 상기 제 2 비트 그룹핑에 의해 그룹된 비트들을 제 2 심볼 퍼뮤테이션에서 하기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 상기 제 3 비트그룹핑에 의해 그룹된 비트들을 제 3 심볼 퍼뮤테이션에서 하기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 결정한다. 그리고, 상기 제 4 비트 그룹핑에 의해 그룹된 비트들을 제 4 심볼 퍼뮤테이션에서 하기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 결정한다.
Figure 112009011465820-PAT00010
여기서, j=0,...C-1, i=0,...,R-1
Figure 112009011465820-PAT00011
여기서, j=0,...C-1, i=0,...,R-1
Figure 112009011465820-PAT00012
여기서, j=0,...C-1, i=0,...,R1-1
Figure 112009011465820-PAT00013
여기서, j=0,...C-1, i=0,...,R1-1
여기서, C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0이다. 변조심볼과 맵핑되는 비트들은 상기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 비트들의 위치가 조절된다.
Figure 112009011465820-PAT00014
는 A 서브블록 인터리버에 의해 인터리빙된 정보비트들로 그룹핑된 제 1 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00015
는 B 서브블록 인터리버에 의해 인터리빙된 정보비트들로 그룹핑된 제 2 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00016
는 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 3 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00017
는 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 4 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
도 8은 본 발명의 제 3 실시 예에 따른 제 2 인터리버를 도시하고 있다.
상기 도 8을 참조하면, 제 2 인터리버는 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터 리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑,제 4 비트 그룹핑, 제 1 ABR 퍼뮤테이션, 제 2 ABR 퍼뮤테이션, 제 3 ABR 퍼뮤테이션 및 제 4 ABR 퍼뮤테이션을 포함하여 구성된다.
제 3 실시 예에 따른 제 2 인터리버 동작을 살펴보면, 상기 도 7에서 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑,제 4 비트 그룹핑과 동일한 동작을 수행한다.
이후, 상기 제 1 비트 그룹핑된 비트들은 제 1 ABR 퍼뮤테이션에 의해, 상기 제 2 비트 그룹핑된 비트들은 제 2 ABR 퍼뮤테이션에 의해 , 상기 제 3 ABR 퍼뮤테이션에 의해, 그리고 제 4 ABR 퍼뮤테이션에 의해, 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우에 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙이 수행된다.
상기 제 1 ABR 퍼뮤테이션, 상기 제 2 ABR 퍼뮤테이션, 상기 제 3 ABR 퍼뮤테이션, 및 제 4 ABR 퍼뮤테이션은 하기 <수학식 4>와 같다.
Figure 112009011465820-PAT00018
여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
Figure 112009011465820-PAT00019
여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
Figure 112009011465820-PAT00020
여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
Figure 112009011465820-PAT00021
여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
상기 도 5 및 상기 도 8의 결과는 상기 도 6의 결과와 동일하게 된다.
도 9는 본 발명의 제 3 실시 예에 따른 제 1 인터리버를 도시하고 있다.
상기 도 9을 참조하면, 제 1 인터리버는 A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W2 서브블록, W1 서브블록, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W2 서브블록 인터리버, W1 서브블록 인터리버, 제 1 비트 그룹핑, 제 2 비트 그룹핑, 제 3 비트 그룹핑, 제 4 비트 그룹핑, 제 1 심볼 퍼뮤테이션, 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 4 심볼 퍼뮤테이션을 포함하여 구성된다.
제 2 실시 예에 따른 제 1 인터리버 동작을 살펴보면, 상기 채널코딩부(300) 로부터 정보 2 비트를 각각 A 서브블록, B 서브블록에 나누어 모으고, 내부 인터리버를 거치지 않은 상기 정보 2 비트를 입력으로 생성된 패리티 비트는 Y1 서브블록과 W1 서브블록에 나누어 모으고, 상기 정보 2 비트가 내부 인터리버를 거친 후의 결과로써 인터리빙된 정보 2 비트를 입력으로 생성된 패리티 비트는 Y2 블록과 W2 블록에 나누어 모아진다.
이후, A 서브블록 인터리버, B 서브블록 인터리버, Y1 서브블록 인터리버, Y2 서브블록 인터리버, W1 서브블록 인터리버, W2 서브블록 인터리버는 각각 동일한 인터리빙 기법 혹은 각각 다른 인터리빙 기법을 통해, A 서브블록, B 서브블록, Y1 서브블록, Y2 서브블록, W1 서브블록, W2 서브블록의 비트들을 각각 인터리빙한다.
이후, 제 1 비트 그룹핑은 A 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력하고, 제 2 비트 그룹핑은 B 서브블록 인터리버에 의해 인터리빙된 정보비트들 그대로 출력한다. 그리고 제 3 비트그룹핑은 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화시킨다. 제 4 비트그룹핑은 W1서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들을 다중화시킨다.
상기에서 설명한 16QAM에서의 설계 기준을 적용하기 위해 W1 서브블록과 W2 서브블록의 순서는 바뀌지 않았지만, C-symbol permutation의 수식이 바뀌었음을 주의한다.
이후, 상기 제 1 비트그룹핑에 의해 그룹된 비트들을 제 1 심볼 퍼뮤테이션에서 하기 <수학식 5>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 그리고, 상기 제 2 비트 그룹핑에 의해 그룹된 비트들을 제 2 심볼 퍼뮤테이션에서 하기 <수학식 5>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 한다. 상기 제 3 비트그룹핑에 의해 그룹된 비트들을 제 3 심볼 퍼뮤테이션에서 하기 <수학식 3>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 결정한다. 그리고, 상기 제 4 비트 그룹핑에 의해 그룹된 비트들을 제 4 심볼 퍼뮤테이션에서 하기 <수학식 5>에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 결정한다.
Figure 112009011465820-PAT00022
여기서, j=0,...C-1, i=0,...,R-1
Figure 112009011465820-PAT00023
여기서, j=0,...C-1, i=0,...,R-1
Figure 112009011465820-PAT00024
여기서, j=0,...C-1, i=0,...,R1-1
Figure 112009011465820-PAT00025
여기서, j=0,...C-1, i=0,...,R1-1
C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0이다. 변조심볼과 맵핑되는 비트들은 상기 <수학식 5에 의해 복호기의 입력비트들이 균일한 신뢰도를 갖도록 비트들의 위치가 조절된다.
Figure 112009011465820-PAT00026
는 A 서브블록 인터리버에 의해 인터리빙된 정보비트들로 그룹핑된 제 1 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00027
는 B 서브블록 인터리버에 의해 인터리빙된 정보비트들로 그룹핑된 제 2 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00028
는 Y1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 Y2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 3 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
Figure 112009011465820-PAT00029
는 W2 서브블록 인터리버에 의해 인터리빙된 패리티 비트들과 W1 서브블록 인터리버에 의해 인터리빙된 패리티 비트들이 다중화된 제 4 비트그룹으로서, i 번째 변조심볼의 j번째 비트를 의미한다.
도 10은 본 발명의 실시 예에 따른 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 흐름도를 도시하고 있다.
상기 도 10을 참조하면, 상기 채널코딩부(300)는 1000 단계에서 CTC에 따라 2개 정보비트를 입력받아 정보 2비트와 제 1 패리티 2비트 및 제 2 패리티 2비트를 출력한다.
상기 정보비트 2비트는 각각 A 블록, B 블록에 저장된다. 상기 제 1 패리티 비트는 내부 인터리버를 거치지 않은 상기 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트로써, 각각 Y1 블록과 W1 블록으로 저장된다. 제 2 패리티 비트는, 상기 정보비트 2 비트가 내부 인터리버를 통해 인터리빙된 정보비트 2 비트를 입력으로 CTC 부호기로부터 생성된 패리티 비트로써, 각각 Y2 블록과 W2 블록으로 저장된다.
이후, 상기 채널코딩부(300)는 1002 단계에서 입력되는 정보비트의 양에 따라 서브블록(A, B, Y1, Y2, W2, W1) 크기(N)를 계산한다.
이후, 상기 선택기(315)는 1004 단계에서 변조차수(modulation order)를 결정하고, 906 단계에서 서브블록 크기(N)가 3의 배수가 되는지를 결정한다.
만약, 변조차수가 4 보다 크고, 서브블록의 길이(N)가 3의 배수가 아니면, 상기 선택기(315)는 1008 단계에서 제 2 인터리버가 선택한다. 반면, 변조차수가 4보다 같거나 작은 경우 또는 서브블록의 길이(N)가 3의 배수이면, 1010 단계로 진 행하여 제 2 인터리버를 선택한다.
즉, 상기 제 1 인터리버는 변조차수 4와 같거나 작은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기(N)가 3의 배수인 경우에, 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙을 수행한다. 그리고, 상기 제 2 인터리버는 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우에 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트들이 변조심볼과 맵핑되도록 인터리빙을 수행한다.
이후, 상기 펑처링부(320)는 1012 단계에서 상기 인터리버(310)에 의해 인터리빙된 부호비트들을 부호율에 따라 적절히 패리티 비트를 펑처링하여 상기 변조기(330)로 출력한다.
이후, 상기 변조기(330)는 1014 단계에서 인터리빙된 부호비트들을 해당 변조방식에 따라 변조심볼에 맵핑하여 출력한다.
이후, 본 발명의 절차를 종료한다.
도 11은 종래기술과 본 발명의 실험결과 그래프를 도시하고 있다.
상기 도 11을 참조하면, N이 3의 배수일 때 본 발명에서 제안하는 CTC 인터리빙(제 1실시예, 제 2실시예)과 기존 인터리빙 방식의 성능을 비교한 그래프이다.
도 12, 도 13은 종래기술과 본 발명의 실험결과 그래프를 도시하고 있다.
상기 도 12과 상기 도 13을 참조하면, N이 3의 배수가 아닐 때 본 발명에서 제안하는 CTC 인터리빙(제 1실시예, 제 2실시예)과 기존 인터리빙 방식의 성능을 도시한 도면이다.
상기 도 11, 도 12, 도 13에서 보는 바와 같이, 본 발명에서 제안하는 CTC 인터리빙 방식은 기존 인터리빙 방식에 비해 16QAM에서는 FER=10-2에서 약 0.4dB 우수하고, 64QAM에서는 최대 2dB 성능향상이 일어난다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래기술에 따른 16QAM 성상도,
도 2는 종래기술에 따른 64QAM 성상도,
도 3은 본 발명의 실시 예에 따른 통신시스템에서 송신기 구성도,
도 4는 본 발명의 제 1 실시 예에 따른 제 1 인터리버,
도 5는 본 발명의 제 1 실시 예에 따른 제 2 인터리버,
도 6은 본 발명의 제 2 실시 예에 따른 제 2 인터리버,
도 7은 본 발명의 제 2 실시 예에 따른 제 1 인터리버,
도 8은 본 발명의 제 3 실시 예에 따른 제 2 인터리버,
도 9는 본 발명의 제 3 실시 예에 따른 제 1 인터리버,
도 10은 본 발명의 실시 예에 따른 통신시스템에서 복호기의 입력비트들이 균일한 신뢰도를 갖도록 부호비트를 변조심볼과 맵핑되도록 하기 위한 흐름도,
도 11은 종래기술과 본 발명의 실험결과 그래프,
도 12는 종래기술과 본 발명의 실험결과 그래프 및,
도 13은 종래기술과 본 발명의 실험결과 그래프.

Claims (28)

  1. 통신시스템에서 인터리빙을 위한 방법에 있어서,
    복수의 부호비트를 다수의 서브블록으로 각각 구분하는 과정과,
    상기 서브블록 크기 및 변조차수에 따라 제 1 인터리버 혹은 제 2 인터리버를 선택하는 과정과,
    상기 제 1 인터리버 혹은 상기 제 2 인터리버를 이용하여, 인터리빙하는 과정을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 부호화비트는 정보비트 2비트, 패리티 비트 4비트로 구성되며, CTC(Convolutional Turbo Code)에 기반하여 생성되는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 변조차수가 4보다 작거나 같은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수인 경우, 상기 제 1 인터리버가 선택되는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우, 상기 제 2 인터리버가 선택되는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 제 1 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 과정은,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하는 과정과,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 제 1 다중화하고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 제 2 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 제 3 다중화하는 과정과,
    상기 제 1 다중화된 제 1 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 1 심볼 퍼뮤테이션을 수행하고, 상기 제 2 다중화된 제 2 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 2 심볼 퍼뮤테이션을 수행하고, 상기 제 3 다중화된 제 3 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 3 심볼 퍼뮤테이션을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션 및 상기 제 3 심볼 퍼뮤테이션은 하기 <수학식 6>에 의해 수행되는 것을 특징으로 하는 방법.
    Figure 112009011465820-PAT00030
    Figure 112009011465820-PAT00031
    Figure 112009011465820-PAT00032
    여기서, j=0,...C-1, i=0,...,R1-1이고, C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R1=floor(2*N/C)이고, N은 서브블록 크기. i번째 그룹(또는 변조 심볼)의 j번째 원소(비트)를 의미한다. 또한 floor(x)는 x와 같거나 작은 최대 정수를 출력하는 함수이다.
    Figure 112009011465820-PAT00033
    는 인터리빙된 제 1 서브블록과 인터리빙된 제 2 서브블록이 다중화된 비트그룹을 의미하고,
    Figure 112009011465820-PAT00034
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록이 다중화된 비트그룹을 의미하고,
    Figure 112009011465820-PAT00035
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록이 다중화된 비트그룹을 의미함.
  7. 제 1항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 과정은,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하는 과정과,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 제 1 다중화하고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 제 2 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 제 3 다중화하는 과정과,
    상기 제 1 다중화된 제 1 비트그룹, 상기 제 2 다중화된 제 2 비트그룹 및 상기 제 3 다중화된 제 3 비트그룹을 인터리빙하는 과정을 포함하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    상기 제 1 다중화된 제 1 비트그룹, 상기 제 2 다중화된 제 2 비트그룹 및 상기 제 3 다중화된 제 3 비트그룹은 하기 <수학식 7>에 의해 인터리빙되는 것을 특징으로 하는 방법.
    Figure 112009011465820-PAT00036
    Figure 112009011465820-PAT00037
    Figure 112009011465820-PAT00038
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
  9. 제 1항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 과정은,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하는 과정과,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하는 과정을 포함하는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서,
    상기 제 1 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 과정은,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하는 과정과,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하는 과정과,
    상기 재배열된 제 1 서브블록에서 변조심볼에 맵핑되는 비트단위로 제 1 심볼 퍼뮤테이션을 수행하고, 상기 재배열된 제 2 서브블록에서 변조심볼에 맵핑되는 비트단위로 제 2 심볼 퍼뮤테이션을 수행하고, 상기 제 3 서브블록과 상기 제 4 서브블록이 다중화된 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 3 심볼 퍼뮤테이션을 수행하고, 상기 제 5 서브블록과 상기 제 6 서브블록이 다중화된 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 4 심볼 퍼뮤테이션을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 3 심볼 퍼뮤테이션은 하기 <수학식 8>에 의해 수행되는 것을 특징으로 하는 방법.
    Figure 112009011465820-PAT00039
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00040
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00041
    여기서, j=0,...C-1, i=0,...,R1-1
    Figure 112009011465820-PAT00042
    여기서, j=0,...C-1, i=0,...,R1-1
    C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0임.
    Figure 112009011465820-PAT00043
    는 인터리빙된 제 1 서브블록이고,
    Figure 112009011465820-PAT00044
    는 인터리빙된 제 2 서브블록이고,
    Figure 112009011465820-PAT00045
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록의 비트들이 다중화된 비트그룹으로서,
    Figure 112009011465820-PAT00046
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록의 비트들이 다중화된 비트그룹임.
  12. 제 10항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 3 심볼 퍼뮤테이션은 하기 <수학식 9>에 의해 수행되는 것을 특징으로 하는 방법.
    Figure 112009011465820-PAT00047
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00048
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00049
    여기서, j=0,...C-1, i=0,...,R1-1
    Figure 112009011465820-PAT00050
    여기서, j=0,...C-1, i=0,...,R1-1
    j=0,...C-1, i=0,...,R1-1이고, C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0임.
    Figure 112009011465820-PAT00051
    는 인터리빙된 제 1 서브블록이고,
    Figure 112009011465820-PAT00052
    는 인터리빙된 제 2 서브블록이고,
    Figure 112009011465820-PAT00053
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록의 비트들이 다중화된 비트그룹으로서,
    Figure 112009011465820-PAT00054
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록의 비트들이 다중화된 비트그룹임.
  13. 제 1항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 과정은,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하는 과정과,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하는 과정과,
    상기 재배열된 제 1 서브블록, 상기 재배열된 제 2 서브블록, 상기 제 3 서브블록과 상기 제 4 서브블록이 다중화된 비트그룹, 상기 제 5 서브블록과 상기 제 6 서브블록이 다중화된 비트그룹을 인터리빙하는 과정을 포함하는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 인터리빙은 하기 <수학식 10>에 의해 인터리빙되는 것을 특징으로 하는 방법.
    Figure 112009011465820-PAT00055
    여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00056
    여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00057
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00058
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
  15. 통신시스템에서 인터리빙을 위한 장치에 있어서,
    복수의 부호비트를 다수의 서브블록으로 각각 구분하는 채널코딩부와,
    상기 서브블록 크기 및 변조차수에 따라 제 1 인터리버 혹은 제 2 인터리버를 선택하는 선택기와,
    상기 제 1 인터리버 혹은 상기 제 2 인터리버를 이용하여, 인터리빙하는 인터리버를 포함하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서,
    상기 부호화비트는 정보비트 2비트, 패리티 비트 4비트로 구성되며, CTC(Convolutional Turbo Code)에 기반하여 생성되는 것을 특징으로 하는 장치.
  17. 제 15항에 있어서,
    상기 변조차수가 4보다 작거나 같은 경우, 또는 상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수인 경우, 상기 제 1 인터리버가 선택되는 것을 특징으로 하는 장치.
  18. 제 15항에 있어서,
    상기 변조차수가 4보다 크고 상기 서브블록 크기가 3의 배수가 아닌 경우, 상기 제 2 인터리버가 선택되는 것을 특징으로 하는 장치.
  19. 제 15항에 있어서,
    상기 제 1 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 인터리버는,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하고,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 제 1 다중화하고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 제 2 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 제 3 다중화하고,
    상기 제 1 다중화된 제 1 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 1 심볼 퍼뮤테이션을 수행하고, 상기 제 2 다중화된 제 2 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 2 심볼 퍼뮤테이션을 수행하고, 상기 제 3 다중화된 제 3 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 3 심볼 퍼뮤테이션을 수행하는 것을 특징으로 하는 장치.
  20. 제 19항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션 및 상기 제 3 심볼 퍼뮤테이션은 하기 <수학식 11>에 의해 수행되는 것을 특징으로 하는 장치.
    Figure 112009011465820-PAT00059
    Figure 112009011465820-PAT00060
    Figure 112009011465820-PAT00061
    여기서, j=0,...C-1, i=0,...,R1-1이고, C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R1=floor(2*N/C)이고, N은 서브블록 크기. i번째 그룹(또는 변조 심볼)의 j번째 원소(비트)를 의미한다. 또한 floor(x)는 x와 같거나 작은 최대 정수를 출력하는 함수이다.
    Figure 112009011465820-PAT00062
    는 인터리빙된 제 1 서브블록과 인터리빙된 제 2 서브블록이 다중화된 비트그룹을 의미하고,
    Figure 112009011465820-PAT00063
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록이 다중화된 비트그룹을 의미하고,
    Figure 112009011465820-PAT00064
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록이 다중화된 비트그룹을 의미함.
  21. 제 15항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 인터리버는,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하고,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 제 1 다중화하고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 제 2 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 제 3 다중화하고,
    상기 제 1 다중화된 제 1 비트그룹, 상기 제 2 다중화된 제 2 비트그룹 및 상기 제 3 다중화된 제 3 비트그룹을 인터리빙을 수행하는 것을 특징으로 하는 장치.
  22. 제 21항에 있어서,
    상기 제 1 다중화된 제 1 비트그룹, 상기 제 2 다중화된 제 2 비트그룹 및 상기 제 3 다중화된 제 3 비트그룹은 하기 <수학식 12>에 의해 인터리빙되는 것을 특징으로 하는 장치.
    Figure 112009011465820-PAT00066
    Figure 112009011465820-PAT00067
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
  23. 제 15항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 인터리버는,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각 각 재배열하고,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하는 것을 특징으로 하는 장치.
  24. 제 15항에 있어서,
    상기 제 1 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 인터리버는,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하고,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하고,
    상기 재배열된 제 1 서브블록에서 변조심볼에 맵핑되는 비트단위로 제 1 심볼 퍼뮤테이션을 수행하고, 상기 재배열된 제 2 서브블록에서 변조심볼에 맵핑되는 비트단위로 제 2 심볼 퍼뮤테이션을 수행하고, 상기 제 3 서브블록과 상기 제 4 서 브블록이 다중화된 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 3 심볼 퍼뮤테이션을 수행하고, 상기 제 5 서브블록과 상기 제 6 서브블록이 다중화된 비트그룹에서 변조심볼에 맵핑되는 비트단위로 제 4 심볼 퍼뮤테이션을 수행하는 것을 특징으로 하는 장치.
  25. 제 24항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 3 심볼 퍼뮤테이션은 하기 <수학식 11>에 의해 수행되는 것을 특징으로 하는 장치.
    Figure 112009011465820-PAT00068
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00069
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00070
    여기서, j=0,...C-1, i=0,...,R1-1
    Figure 112009011465820-PAT00071
    여기서, j=0,...C-1, i=0,...,R1-1
    C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0임.
    Figure 112009011465820-PAT00072
    는 인터리빙된 제 1 서브블록이고,
    Figure 112009011465820-PAT00073
    는 인터리빙된 제 2 서브블록이고,
    Figure 112009011465820-PAT00074
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록의 비트들이 다중화된 비트그룹으로서,
    Figure 112009011465820-PAT00075
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록의 비트들이 다중화된 비트그룹임.
  26. 제 24항에 있어서,
    상기 제 1 심볼 퍼뮤테이션, 상기 제 2 심볼 퍼뮤테이션, 제 3 심볼 퍼뮤테이션 및 제 3 심볼 퍼뮤테이션은 하기 <수학식 14>에 의해 수행되는 것을 특징으로 하는 장치.
    Figure 112009011465820-PAT00076
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00077
    여기서, j=0,...C-1, i=0,...,R-1
    Figure 112009011465820-PAT00078
    여기서, j=0,...C-1, i=0,...,R1-1
    Figure 112009011465820-PAT00079
    여기서, j=0,...C-1, i=0,...,R1-1
    C는 변조 차수로, BPSK는 1, QPSK는 2, 16QAM는 4, 64QAM은 6이다. R=floor(N/C)이고, R1=floor(2*N/C)이다. N은 서브블록 크기이고, δ는 상수로써 64QAM에서만 1이며, 다른 변조방식에서는 0임.
    Figure 112009011465820-PAT00080
    는 인터리빙된 제 1 서브블록이고,
    Figure 112009011465820-PAT00081
    는 인터리빙된 제 2 서브블록이고,
    Figure 112009011465820-PAT00082
    는 인터리빙된 제 3 서브블록과 인터리빙된 제 4 서브블록의 비트들이 다중화된 비트그룹으로서,
    Figure 112009011465820-PAT00083
    는 인터리빙된 제 5 서브블록과 인터리빙된 제 6 서브블록의 비트들이 다중화된 비트그룹임.
  27. 제 15항에 있어서,
    상기 제 2 인터리버를 이용하여, 상기 다수의 서브블록의 부호화비트를 인터리빙하는 인터리버는,
    다수의 정보비트 2비트 및 다수의 패리티 비트 4비트를 각각 제 1 서브블록 내지 제 6 서브블록으로 나누고, 상기 제 1 서브블록 내지 상기 제 6 서브블록에 저장된 비트들의 순서가 연속되지 않도록, 서브블록 크기에 기반하여 비트들을 각각 재배열하고,
    상기 재배열된 제 1 서브블록과 제 2 서브블록의 비트들을 다중화하지 않고, 상기 재배열된 제 3 서브블록과 제 4 서브블록의 비트들을 다중화하고, 상기 재배열된 제 5 서브블록과 제 6 서브블록의 비트들을 다중화하여 비트그룹핑하고,
    상기 재배열된 제 1 서브블록, 상기 재배열된 제 2 서브블록, 상기 제 3 서브블록과 상기 제 4 서브블록이 다중화된 비트그룹, 상기 제 5 서브블록과 상기 제 6 서브블록이 다중화된 비트그룹을 인터리빙하는 것을 특징으로 하는 장치.
  28. 제 26항에 있어서,
    상기 인터리빙은 하기 <수학식 12>에 의해 수행되는 것을 특징으로 하는 장치.
    Figure 112009011465820-PAT00084
    여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00085
    여기서, i=0,...,N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00086
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
    Figure 112009011465820-PAT00087
    여기서, i=0,...,2*N-1이고, N은 서브블록 크기이다.
KR1020090015416A 2009-02-24 2009-02-24 통신시스템에서 인터리빙을 위한 장치 및 방법 KR20100096509A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090015416A KR20100096509A (ko) 2009-02-24 2009-02-24 통신시스템에서 인터리빙을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090015416A KR20100096509A (ko) 2009-02-24 2009-02-24 통신시스템에서 인터리빙을 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100096509A true KR20100096509A (ko) 2010-09-02

Family

ID=43004025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015416A KR20100096509A (ko) 2009-02-24 2009-02-24 통신시스템에서 인터리빙을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20100096509A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086102A1 (ko) * 2019-10-31 2021-05-06 삼성전자 주식회사 무선통신시스템에서 신호를 처리하는 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086102A1 (ko) * 2019-10-31 2021-05-06 삼성전자 주식회사 무선통신시스템에서 신호를 처리하는 방법 및 장치

Similar Documents

Publication Publication Date Title
CN100481739C (zh) 产生和解码具有可变速率的前向纠错代码的设备和方法
JP4669026B2 (ja) 直交周波数分割多重通信方式によるデジタル信号の送信
US6476734B2 (en) Method and apparatus for prioritizing information protection in high order modulation symbol mapping
KR100487202B1 (ko) 부호분할다중접속 이동통신시스템에서 데이타 송/수신장치및 방법
US8468396B2 (en) Channel interleaver having a constellation-based block-wise permuation module
US20060250944A1 (en) Apparatus and method for transmitting bit-interleaved coded modulation signals in an orthogonal frequency division multiplexing system
JP2008295057A5 (ko)
JP3612563B2 (ja) マルチモードブロック符号化変調復調方法
JP2007135021A (ja) マルチキャリア通信における符号化信号配置方法及び通信装置
KR20060130879A (ko) 이동통신 시스템에서 송수신 장치 및 방법
CN102246486B (zh) 经调制数据流的发送方法及接收方法
WO2010122699A1 (ja) 無線通信装置及び無線通信方法
CN1272919C (zh) 用时空格码的移动通信***的数据发送/接收设备和方法
KR20070045343A (ko) 송신 장치, 수신 장치, 통신 시스템 및 통신 방법
KR20090083351A (ko) 트렐리스 코딩된 변조(tcm), 다중 레벨 코딩된 변조(tlcm) 및 비트 인터리빙된 mlcm(bimlcm)을 이용한 단일 캐리어 블록 전송
WO2016074226A1 (zh) 基于ofmda的wlan***中的交织处理方法和设备
WO2007108474A1 (ja) 無線送信装置および無線送信方法
KR100831178B1 (ko) 광대역 무선접속 통신시스템에서 프레임 제어 헤더를통신하기 위한 장치 및 방법
US20100008438A1 (en) System and method for bit allocation and interleaving
CN113824536A (zh) 接收装置和接收方法
JP2009514317A (ja) 符号化直交周波数分割マルチプレキシング方法及び装置
US7268709B2 (en) Method for generating codeword using repetition
WO2016141551A1 (zh) 交织处理方法和设备
KR20100096509A (ko) 통신시스템에서 인터리빙을 위한 장치 및 방법
JP4261443B2 (ja) 無線通信システムおよび無線通信装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination