KR20100074639A - Method for forming fine patterns of a semiconductor device - Google Patents

Method for forming fine patterns of a semiconductor device Download PDF

Info

Publication number
KR20100074639A
KR20100074639A KR1020080133128A KR20080133128A KR20100074639A KR 20100074639 A KR20100074639 A KR 20100074639A KR 1020080133128 A KR1020080133128 A KR 1020080133128A KR 20080133128 A KR20080133128 A KR 20080133128A KR 20100074639 A KR20100074639 A KR 20100074639A
Authority
KR
South Korea
Prior art keywords
etching
pattern
forming
film
etching auxiliary
Prior art date
Application number
KR1020080133128A
Other languages
Korean (ko)
Inventor
정우영
전성민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080133128A priority Critical patent/KR20100074639A/en
Publication of KR20100074639A publication Critical patent/KR20100074639A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

PURPOSE: A method for forming a fine pattern of a semiconductor device is provided to accurately control the interval of the fine pattern by accurately controlling the interval of etch sub patterns. CONSTITUTION: A first etch sub pattern(104a) and a second etch sub pattern(106a) wider than the first etch sub pattern are stacked on a semiconductor substrate(100). A crosslinked layer is formed on the surfaces of the first and second etch sub patterns. A third etch sub pattern is formed between the crosslinked layers. An etch mask pattern including the first and third etch sub patterns is formed by removing the crosslinked layer.

Description

반도체 소자의 미세 패턴 형성 방법{Method for forming fine patterns of a semiconductor device}Method for forming fine patterns of a semiconductor device

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 노광 장비에서 구현할 수 있는 최소 폭보다 더 미세한 폭을 갖는 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다. The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of forming a fine pattern of a semiconductor device capable of forming a pattern having a width smaller than the minimum width that can be realized in an exposure apparatus.

통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막(예를 들어, 실리콘막, 절연막, 또는 도전막) 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 피식각막을 식각하여 원하는 패턴을 형성한다.In a pattern forming process of a conventional semiconductor device, after forming a photoresist pattern on a predetermined etching film (for example, a silicon film, an insulating film, or a conductive film) for forming a pattern, the photoresist pattern is used as an etching mask. The etching process is used to etch the etching target to form a desired pattern.

반도체 소자의 고집적화에 따라 보다 작은 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 보다 단파장의 에너지원 인 ArF(193nm) 엑시머 레이저를 사용하는 리소그래피 기술들이 개발되고 있다. With the higher integration of semiconductor devices, a smaller CD (Critical Dimension) design rule is applied, and in the lithography process, contact holes having a smaller opening size or a smaller pattern having a smaller width are used. There is a need for a technique for forming a film. Accordingly, lithography techniques using ArF (193 nm) excimer laser, which is a shorter wavelength energy source, have been developed.

하지만, 노광 장비의 개발 속도가 반도체 소자의 개발 속도보다 늦기 때문에 반도체 소자의 고집적화에 어려움이 있다. 이러한 이유로, 노광 장비의 해상력보다 미세한 패턴을 형성하는 방법이 연구되고 있으나, 패턴의 CD변동이 심하여 패턴의 균일도를 안정적으로 제어하지 못하는 문제점이 있다. However, since the development speed of the exposure equipment is slower than the development speed of the semiconductor device, there is a difficulty in high integration of the semiconductor device. For this reason, a method of forming a pattern finer than the resolution of the exposure equipment has been studied, but there is a problem that the CD uniformity of the pattern is severe and the uniformity of the pattern cannot be stably controlled.

본 발명은 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있으면서, 패턴의 폭을 균일하게 제어할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공한다.The present invention provides a method of forming a fine pattern of a semiconductor device capable of forming a pattern finer than the resolution of an exposure apparatus and controlling the width of the pattern uniformly.

본 발명의 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은 제1 식각 보조 패턴 및 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계, 제1 및 상기 제2 식각 보조 패턴의 표면에 가교막을 형성하는 단계, 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계, 및 가교막을 제거하여 제1 및 제3 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.The method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention provides a semiconductor substrate in which a first etching auxiliary pattern and a second etching auxiliary pattern having a wider width than that of the first etching auxiliary pattern are stacked. Forming a cross-linked film on the surface of the etch assist pattern, forming a third etch assist pattern between the cross-linked films, and removing the cross-linked film to form an etch mask pattern including the first and third etch assist patterns It includes.

본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은 제1 영역 및 제2 영역을 포함하며, 제1 식각 보조 패턴 및 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계, 제1 및 제2 식각 보조 패턴의 표면에 가교막을 형성하는 단계, 제1 영역의 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계, 및 가교막을 제거하여 제1 영역에는 제1 및 제3 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하고, 제2 영역에는 제1 식각 보조 패턴으로 이루어진 식각 마스크 패턴을 형성하는 단계를 포함한다.The method of forming a fine pattern of a semiconductor device according to another embodiment of the present invention includes a first region and a second region, the first etching auxiliary pattern and the second etching auxiliary pattern having a wider width than the first etching auxiliary pattern is stacked Providing a semiconductor substrate, forming a crosslinked film on the surfaces of the first and second etch assist patterns, forming a third etch auxiliary pattern between the crosslinked films in the first region, and removing the crosslinked film in the first region Forming an etch mask pattern including the first and third etch assist patterns, and forming an etch mask pattern including the first etch assist pattern in the second region.

제1 및 상기 제3 식각 보조 패턴은 실리콘, 산(H+)을 흡수하여 탈가교반응을 일으키는 치환기를 포함하고, 분해후 알칼리(alkali) 가용성기를 생성하는 화합물을 포함하고, 광산 발생제(PAG) 및 가교제를 포함하는 물질로 형성된다.The first and the third etching auxiliary pattern includes a compound that absorbs silicon and acid (H +) to cause a decrosslinking reaction, and includes a compound that generates an alkali soluble group after decomposition, and includes a photoacid generator (PAG). And a crosslinking agent.

제2 식각 보조 패턴은 포토레지스트를 이용하여 형성한다.The second etching auxiliary pattern is formed using a photoresist.

제1 식각 보조 패턴 및 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계는 반도체 기판의 상부에 실리콘을 함유하는 제1 식각 보조막 및 포토레지스트막인 제2 식각 보조막을 적층하는 단계, 노광 및 현상 공정으로 제1 및 상기 제2 식각 보조막을 식각하여 제1 및 제2 식각 보조 패턴을 형성하는 단계를 포함한다.Providing a semiconductor substrate in which a first etching auxiliary pattern and a second etching auxiliary pattern having a width wider than that of the first etching auxiliary pattern are stacked may be a first etching auxiliary layer and a photoresist layer containing silicon on the semiconductor substrate. Stacking the two etching auxiliary layers, and etching the first and second etching auxiliary layers to form first and second etching auxiliary patterns by exposure and development processes.

가교막을 형성하는 단계는 제1 및 상기 제2 식각 보조 패턴을 포함하는 상기 반도체 기판의 상부에 케미컬-물질막을 형성하는 단계, 제1 및 제2 식각 보조 패턴에 산(H+)을 발생시키는 단계, 산이 케미컬 물질막으로 확산되어 제1 및 제2 식각 보조 패턴의 표면과 케미컬 물질막 사이에 가교 반응이 일어나는 단계, 및 가교 반응 후 잔여하는 케미컬 물질막을 제거하는 단계를 포함한다.The forming of the crosslinking layer may include forming a chemical-material layer on the semiconductor substrate including the first and second etch assist patterns, generating an acid (H +) on the first and second etch assist patterns, Acid is diffused into the chemical material film to cause a crosslinking reaction between the surfaces of the first and second etch assist patterns and the chemical material film, and removing the remaining chemical material film after the crosslinking reaction.

제1 및 제2 식각 보조 패턴에 산을 발생시키는 단계는 블랭크 노광을 이용하여 실시한다.The generation of the acid in the first and second etch assist patterns is performed using blank exposure.

가교 반응이 일어나는 단계는 열처리를 이용하여 실시한다.The crosslinking reaction takes place using heat treatment.

케미컬-물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 물질로 형성된다.The chemical-material film is formed of a material capable of forming crosslinks with the photoresist resin in the presence of an acid (H + ).

케미컬 물질막은 RELACS 물질로 형성된다.The chemical material film is formed of RELACS material.

가교막 사이에 제3 식각 보조 패턴을 형성하는 단계는 가교막을 포함하는 반도체 기판상에 실리콘을 포함하는 제3 식각 보조막을 형성하는 단계, 및 제3 식각 보조막이 가교막의 사이에만 잔류되도록 제3 식각 보조막의 상부를 노광 공정 및 현상 공정으로 제거하여 제3 식각 보조 패턴을 형성하는 단계를 포함한다.The forming of the third etching assistant pattern between the crosslinking layers may include forming a third etching auxiliary layer including silicon on the semiconductor substrate including the crosslinking layer, and a third etching so that the third etching auxiliary layer remains only between the crosslinking layers. And removing the upper portion of the auxiliary layer by an exposure process and a developing process to form a third etching assistant pattern.

본 발명의 다른 실시 예에서, 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계는 가교막을 포함하는 반도체 기판상에 실리콘을 포함하는 제3 식각 보조막을 형성하는 단계, 및 제3 식각 보조막이 제1 영역의 가교막 사이에만 잔류되도록 포토레지스트막의 상부를 노광 공정 및 현상 공정으로 제거하여 제3 식각 보조 패턴을 형성하는 단계를 포함한다.In another embodiment of the present disclosure, the forming of the third etching auxiliary pattern between the crosslinking layers may include forming a third etching auxiliary layer including silicon on the semiconductor substrate including the crosslinking layer, and the third etching auxiliary layer may be formed of a third etching auxiliary layer. And removing the upper portion of the photoresist film by an exposure process and a developing process so as to remain only between the crosslinked films in one region, thereby forming a third etching auxiliary pattern.

가교막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거되거나, O2 플라즈마를 이용한 식각 공정으로 제거된다.The crosslinked film is removed by a developer used in the exposure process of the photoresist or by an etching process using an O 2 plasma.

제1 식각 보조 패턴을 형성하기 전에 반도체 기판 상에 식각 대상막이 더 형성되며, 제1 및 제3 식각 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 식각 대상막이 식각된다.Before forming the first etching assistant pattern, an etching target layer is further formed on the semiconductor substrate, and the etching target layer is etched by an etching process using the first and third etching assistant patterns as an etching mask.

본 발명은 서로 다른 폭으로 형성되어 적층된 제1 및 제2 식각 보조 패턴을 목표 패턴보다 넓은 간격으로 형성하고, 제1 및 제2 식각 보조 패턴의 표면에 가교막을 형성한 후, 가교막 사이의 공간에 제3 식각 보조 패턴을 형성함으로써, 가교 막 제거 후 잔류하는 식각 보조 패턴들을 이용하여 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있다.According to the present invention, after forming the first and second etch assistant patterns stacked at different widths at a wider interval than the target pattern, and forming a crosslinked film on the surfaces of the first and second etch assistant patterns, By forming the third etching assistant pattern in the space, a pattern finer than the resolution of the exposure apparatus may be formed using the etching assistant patterns remaining after the crosslinked film is removed.

또한 본 발명은 서로 다른 폭으로 형성된 제1 및 제2 식각 보조 패턴의 표면에 가교막을 형성함으로써 가교막 하부의 폭이 상부에 비해 넓게 형성되더라도 가교막 하부의 임계 폭을 확보하여 가교막 사이의 공간에 형성된 제3 식각 보조 패턴 하부의 임계 폭을 확보할 수 있으며, 이러한 제3 식각 보조 패턴을 식각 마스크로 이용하여 패터닝 된 미세 패턴의 임계 폭 또한 확보할 수 있다.In addition, the present invention by forming a cross-linked film on the surface of the first and second etching auxiliary pattern formed in a different width, even if the width of the bottom of the cross-linked film is wider than the upper portion to secure the critical width of the cross-linked film space between the cross-linked film The threshold width of the lower portion of the third etch assist pattern formed in the second mask may be secured, and the threshold width of the patterned fine pattern may also be secured by using the third etch assist pattern as an etch mask.

본 발명에서 가교막은 두께 제어가 용이하므로 식각 보조 패턴들의 간격을 정확하게 제어할 수 있으므로 식각 보조 패턴들을 식각 마스크로 이용하여 패터닝된 미세 패턴의 간격을 정확하게 제어할 수 있다.In the present invention, since the thickness of the crosslinked film is easy to control, the gap between the etching auxiliary patterns can be precisely controlled, so that the gap between the patterned fine patterns can be precisely controlled by using the etching auxiliary patterns as the etching mask.

그리고 본 발명은 가교막 하부의 폭을 폭 제어가 용이한 제1 및 제2 식각 보조 패턴을 이용하여 정확하게 제어할 수 있으므로 가교막 사이에 형성되는 제3 보조 패턴의 폭을 균일하게 제어할 수 있고, 이러한 제3 식각 보조 패턴을 식각 마스크로 이용하여 패터닝된 미세 패턴의 임계 폭 또한 균일하게 제어할 수 있다.In the present invention, since the width of the lower portion of the crosslinked film can be accurately controlled by using the first and second etching auxiliary patterns that are easy to control the width, the width of the third auxiliary pattern formed between the crosslinked films can be uniformly controlled. The threshold width of the patterned fine pattern may also be uniformly controlled using the third etching assistant pattern as an etching mask.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. This embodiment is provided only to make the disclosure of the present invention complete and to fully inform the person skilled in the art the scope of the present invention, the scope of the present invention should be understood by the claims of the present application.

한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.On the other hand, when a film is described as being "on" another film or semiconductor substrate, the film may exist in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween. In the drawings, the thickness or size of each layer is exaggerated for clarity and convenience of explanation. Like numbers refer to like elements on the drawings.

도 1a 내지 도 1i는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 1A to 1I are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100) 상에 식각 대상막(102)이 형성된다. 반도체 기판(100)은 폭이 좁은 제1 패턴이 형성될 제1 영역(A)과 제1 패턴보다 폭이 넓은 제2 패턴이 형성될 제2 영역(B)을 포함한다. 예를 들어, 제1 영역(A)은 플래시 메모리 소자와 같은 메모리 소자의 셀 영역이 될 수 있으며, 제2 영역(B)은 소자의 동작에 필요한 고전압 트랜지스터나 저전압 트랜지스터가 형성되는 주변회로 영역이 될 수 있다. 식각 대상막(102)은 식각 공정에서 식각 마스크로 사용하기 위한 하드 마스크가 될 수 있으며, 식각 대상막(102)과 반도체 기판(100) 사이에는 층간 절연막을 위한 절연막이나 금속 배선을 위한 도전막이 더 형성될 수 있다. 식각 대상막(102)은 SOC막으로 형성할 수 있다.Referring to FIG. 1A, an etching target layer 102 is formed on a semiconductor substrate 100. The semiconductor substrate 100 includes a first region A in which a narrow first pattern is to be formed and a second region B in which a second pattern having a wider width than the first pattern is to be formed. For example, the first region A may be a cell region of a memory device such as a flash memory device, and the second region B may be a peripheral circuit area where a high voltage transistor or a low voltage transistor required for operation of the device is formed. Can be. The etching target layer 102 may be a hard mask for use as an etching mask in an etching process, and an insulating film for an interlayer insulating film or a conductive film for metal wiring may be further formed between the etching target layer 102 and the semiconductor substrate 100. Can be formed. The etching target layer 102 may be formed of an SOC layer.

식각 대상막(102) 상에는 제1 식각 보조막(104)이 형성된다. 제1 식각 보조막(104)은 식각 대상막(102)을 패터닝하는 공정에서 식각 마스크로 사용하기 위하 여 형성되며, 형성하고자 하는 패턴의 선폭 변동을 개선하기 위하여 형성하는 것이다. 제1 식각 보조막(104)은 미세한 선폭의 패턴 형성을 위해 현상액에 용해가능한 하부 반사 방지막(Developer souble Bottom Anti-Reflective Coating layer : 이하, "DBARC"라 함)을 이용하여 형성한다. 또한 제1 식각 보조막(104)은 후속 공정에서 형성된 제2 식각 보조막에 비해 식각 비율이 높아지도록 실리콘(Si)을 포함한 DBARC를 이용하여 형성하는 것이 바람직하다. DBARC는 산(H+)을 흡수하여 탈가교반응을 일으키는 치환기를 가지며, 분해 후 알칼리(alkali) 가용성기를 생성하는 화합물을 포함하고, 빛을 받으면 산을 발생시키는 광산 발생제(PAG : Photo Acid Generator)를 포함하고, 가교제를 포함한다. 이러한 DBARC의 물질 내의 베이스 수지는 사이클로 올레핀 백본(back one) 구조를 갖는 것으로서, 소정의 기능기(functional group) 예를 들어, 용해 억제기로 작용하는 산에 민감한 보호기 및 카르복실산 등의 기능기를 갖는 사이클로올레핀계 공단량체들이 부가 중합된 사이클로 올레핀 백본의 고리(ring) 구조가 깨지지 않고 주쇄 내에 유지되어 있는 반복 단위체를 포함하는 것이 바람직하다. 보다 바람직하게는 상기 기판(100)과의 접착성 및 민감성 조절을 위한 히드록시 알킬 기능기를 갖는 사이클로 올레핀 공단량체를 포함하는 것이 좋다. 본 발명의 제1 식각 보조막(104)은 상술한 DBARC에 실리콘을 함유시킨 것을 이용한다.The first etching auxiliary layer 104 is formed on the etching target layer 102. The first etching auxiliary layer 104 is formed to be used as an etching mask in the process of patterning the etching target layer 102, and is formed to improve the line width variation of the pattern to be formed. The first etching auxiliary layer 104 is formed using a developer souble bottom anti-reflective coating layer (hereinafter referred to as “DBARC”) that can be dissolved in a developer to form a fine line width pattern. In addition, the first etching auxiliary layer 104 is preferably formed using a DBARC containing silicon (Si) so that the etching rate is higher than the second etching auxiliary layer formed in a subsequent process. DBARC has a substituent which absorbs acid (H +) and causes a decrosslinking reaction, and includes a compound which generates an alkali (soluble) group after decomposition, and generates an acid when it receives light (PAG: Photo Acid Generator) It includes, and includes a crosslinking agent. The base resin in the material of the DBARC has a cyclo olefin back one structure, and has a functional group such as an acid-sensitive protecting group and a functional group such as carboxylic acid, which act as a dissolution inhibiting group. It is preferred that the cycloolefin-based comonomers comprise repeating units in which the ring structure of the addition-polymerized cycloolefin backbone is maintained in the main chain without breaking. More preferably, it is preferable to include a cyclo olefin comonomer having a hydroxy alkyl functional group for controlling adhesion and sensitivity to the substrate 100. As the first etching auxiliary layer 104 of the present invention, the DBARC containing silicon is used.

제1 식각 보조막(104) 상에는 제2 식각 보조막(106)이 형성된다. 제2 식각 보조막(106)으로는 포토레지스트막을 이용하는 것이 바람직하다.The second etching auxiliary layer 106 is formed on the first etching auxiliary layer 104. It is preferable to use a photoresist film as the second etching auxiliary film 106.

도 1b를 참조하면, 제1 식각 보조막(도 1a의 104) 및 제2 식각 보조막(도 1a 의 106)을 식각하여 제1 식각 보조패턴(104a) 및 제2 식각 보조 패턴(106a)을 형성한다. 제1 식각 보조 패턴(104a) 및 제2 식각 보조 패턴(106a)은 제1 노광 마스크(미도시)를 사용하여 노광 및 현상 공정을 실시함으로써 형성될 수 있다. 보다 상세히 하면, 제1 노광 마스크를 사용한 노광에 의해 제2 식각 보조막(도 1a의 106)의 노광부 내의 광산 발생제로부터 산이 발생하고 PEB(Post Exposure Bake)에 의해 발생한 산의 확산 및 산 가수분해 반응이 활성화되어 노광부가 현상액에 용해가능한 상태로 된다. 이 때, 노광부 내의 산 중 일부는 노광부 하부의 제1 식각 보조막(도 1a의 104)으로도 확산된다. 이에 따라 제2 식각 보조막(도 1a의 106)의 노광부 하부의 제1 식각 보조막(도 1a의 104)에서는 산 가수분해에 의해 탈가교 반응이 일어나서 노광부 하부의 제1 식각 보조막(도 1a의 104)에는 포토레지스트용 현상액에 용해가능한 물질들이 다량 생성된다. 이 후, 현상을 통해 제2 식각 보조막(도 1a의 106)의 노광부 및 노광부 하부의 제1 식각 보조막(도 1a의 104)이 용해되어 제2 식각 보조 패턴(106a) 및 제1 식각 보조 패턴(104a)이 동시에 형성된다. 현상은 포토레지스트용 현상액, 예를 들면 TMAH(tetramethylammonium hydroxide) 용액을 사용할 수 있다.Referring to FIG. 1B, the first etching auxiliary layer 104 (in FIG. 1A) and the second etching auxiliary layer (106 in FIG. 1A) are etched to form the first etching auxiliary pattern 104a and the second etching auxiliary pattern 106a. Form. The first etching assistant pattern 104a and the second etching assistant pattern 106a may be formed by performing an exposure and development process using a first exposure mask (not shown). More specifically, the acid is generated from the photoacid generator in the exposed portion of the second etching auxiliary film (106 in FIG. 1A) by the exposure using the first exposure mask and the acid diffusion and acid valence generated by the PEB (Post Exposure Bake). The decomposition reaction is activated so that the exposed portion is soluble in the developer. At this time, some of the acid in the exposed portion is also diffused into the first etching auxiliary film (104 in FIG. 1A) under the exposed portion. Accordingly, in the first etching auxiliary film (104 in FIG. 1A) under the exposed portion of the second etching auxiliary film (106 in FIG. 1A), a decrosslinking reaction occurs due to acid hydrolysis, and thus the first etching auxiliary film ( 104, a large amount of substances soluble in the developer for photoresist is produced. Thereafter, through the development, the exposed portion of the second etching auxiliary film 106 (in FIG. 1A) and the first etching auxiliary film (104 in FIG. 1A) under the exposed part are dissolved to dissolve the second etching auxiliary pattern 106a and the first. The etching assistant pattern 104a is formed at the same time. The development may use a developer for photoresist, for example, a solution of tetramethylammonium hydroxide (TMAH).

제1 식각 보조 패턴(104a)의 간격, 특히 제1 영역(A)에 형성된 제1 식각 보조 패턴(104a)의 간격은 목표 패턴의 간격보다 넓은 간격으로 형성된다. 이웃하는 제1 식각 보조 패턴(104a)들 사이에는 후속 공정에서 제1 식각 보조 패턴(104a)과 일정 간격을 두고 격리된 제3 식각 보조 패턴이 형성된다. 도 1i에서 후술할 예정이나 제3 식각 보조 패턴은 제1 식각 보조 패턴(104a)과 함께 식각 대상막(102)을 패터닝하는 식각 공정 진행시 식각 베리어로 이용된다. 따라서, 제1 식각 보조 패턴(104a)의 간격은 제3 식각 보조 패턴이 형성될 영역 등을 고려하여 목표 패턴의 간격보다 넓게 형성되는 것이 바람직하다. 한편, 제2 영역(B)에는 폭이 넓은 패턴들이 형성되므로, 제2 영역(B)에 형성된 제1 식각 보조 패턴(104a)의 간격은 목표 패턴의 간격과 동일한 간격으로 형성할 수 있다.An interval of the first etching assistant pattern 104a, in particular, an interval of the first etching assistant pattern 104a formed in the first region A is formed to be wider than an interval of the target pattern. A third etch assistant pattern is formed between the neighboring first etch assistant patterns 104a at a predetermined distance from the first etch assistant pattern 104a in a subsequent process. Although it will be described later in FIG. 1I, the third etching assistant pattern is used as an etching barrier during the etching process of patterning the etching target layer 102 together with the first etching assistant pattern 104a. Therefore, the interval between the first etching assistant patterns 104a may be wider than the interval between the target patterns in consideration of the region where the third etching assistant pattern is to be formed. On the other hand, since the wide patterns are formed in the second region B, the interval of the first etching auxiliary pattern 104a formed in the second region B may be formed at the same interval as that of the target pattern.

한편, 제1 식각 보조 패턴(104a)의 상부에 형성된 제2 식각 보조 패턴(106a)의 폭(W2)은 제1 식각 보조 패턴(104a)의 폭(W1)보다 넓게 형성된다. 이와 같이 제1 식각 보조 패턴(104a)과 제2 식각 보조 패턴(106a)의 폭이 다른 것은 제1 식각 보조막이 실리콘을 포함하므로 실리콘을 포함하지 않는 제2 식각 보조막에 비해 빠르게 식각되기 때문이다. Meanwhile, the width W2 of the second etching assistant pattern 106a formed on the first etching assistant pattern 104a is wider than the width W1 of the first etching assistant pattern 104a. As described above, the widths of the first etching auxiliary pattern 104a and the second etching auxiliary pattern 106a are different from each other because the first etching auxiliary layer includes silicon, so that the first etching auxiliary pattern 104a is faster than the second etching auxiliary layer without silicon. .

이와 같이 제1 식각 보조 패턴(104a)의 상부에 형성된 제2 식각 보조 패턴(106a)의 폭(W2)을 제1 식각 보조 패턴(104a)의 폭(W1)보다 넓게 형성하면, 도 1d에서 후술할 후속 공정에서 제1 식각 보조 패턴(104a) 및 제2 식각 보조 패턴(106a)의 표면에 형성되는 가교막의 측벽 경사(slope)를 개선할 수 있다. 구체적으로 설명하면, 일반적으로 가교막은 상부에서 하부로 갈수록(즉, 제1 식각 보조 패턴(104a)의 상부에서 반도체 기판(100) 쪽으로 갈수록) 두껍게 형성된다. 이에 따라 가교막의 측벽이 경사지게 형성된다. 이와 같이 가교막의 측벽에 발생한 경사로 인하여 후속 공정에서 가교막 하부 사이의 간격이 좁아지므로 가교막 사이를 매립하는 제3 식각 보조 패턴 하부의 임계 폭(Critical Dimension)을 확보하기 어렵다. 그 결과 제3 식각 보조 패턴을 식각 베리어로 사용한 식각 공정을 통해 형 성되는 목표 패턴의 임계 폭을 확보하기 어렵다. 이러한 문제를 개선하기 위해 제3 식각 보조 패턴들 형성 후, 제3 식각 보조 패턴의 임계 폭을 확보하기 위한 리세스(recess) 공정을 수행할 수 있다. 이 경우 리세스 공정으로 인하여 제3 식각 보조 패턴의 폭뿐만 아니라 높이가 동시에 감소된다. 제3 식각 보조 패턴의 높이가 과도하게 감소되면, 제3 식각 보조 패턴은 식각 대상막(102)을 패터닝할 때 식각 공정을 견딜만큼 충분한 높이의 식각 마진을 확보할 수 없으므로 식각 마스크로서의 역할을 할 수 없게 된다. 또한 리세스 공정을 균일하게 수행하기 어려우므로 리세스 공정 후, 균일한 폭의 제3 식각 보조 패턴을 형성하기 어렵다. 본원 발명에서는 가교막이 하부로 갈수록 두껍게 형성되는 현상을 고려하여 제2 식각 보조 패턴(106a)의 하부에 형성되는 제1 식각 보조 패턴(104a)의 폭(W1)을 제2 식각 보조 패턴(106a)의 폭(W2)에 비해 좁게 형성하므로 가교막 하부의 간격을 확보할 수 있다. 즉, 후속 공정에서 가교막이 제1 식각 보조 패턴(104a)의 측벽에서 더 두껍게 형성되더라도 제1 식각 보조 패턴(104a)이 제2 식각 보조 패턴(106a)보다 좁은 폭으로 형성되므로 상부보다 두껍게 형성된 가교막의 두께 차이가 상쇄된다. 이에 다라 가교막의 측벽에 발생하는 경사, 특히 가교막 하부의 경사를 개선할 수 있다. 이로써 본 발명은 리세스 공정을 수반하지 않더라도 가교막 하부의 간격을 확보할 수 있다. 결과적으로 본 발명은 가교막 사이에 형성되는 제3 식각 보조 패턴의 임계 폭을 확보할 수 있으므로 제3 식각 보조 패턴에 의해 정의되는 목표 패턴의 임계 폭도 확보할 수 있다.As described above, when the width W2 of the second etching assistant pattern 106a formed on the upper portion of the first etching assistant pattern 104a is wider than the width W1 of the first etching assistant pattern 104a, it will be described later with reference to FIG. 1D. In a subsequent process, the sidewall slope of the crosslinked film formed on the surfaces of the first and second etching assistant patterns 104a and 106a may be improved. Specifically, the crosslinked film is generally formed thicker from the top to the bottom (ie, from the top of the first etching auxiliary pattern 104a toward the semiconductor substrate 100). As a result, the sidewall of the crosslinked film is formed to be inclined. As a result of the inclination generated on the sidewall of the crosslinked film, the gap between the lower portions of the crosslinked film is narrowed in a subsequent process, so it is difficult to secure a critical dimension of the lower portion of the third etching auxiliary pattern to fill the crosslinked film. As a result, it is difficult to secure the critical width of the target pattern formed through the etching process using the third etching auxiliary pattern as an etching barrier. In order to improve this problem, after forming the third etching assistant patterns, a recess process for securing a threshold width of the third etching assistant pattern may be performed. In this case, not only the width but also the height of the third etching assistant pattern is simultaneously reduced due to the recess process. When the height of the third etching assistant pattern is excessively reduced, the third etching assistant pattern may serve as an etching mask because the third etching assistant pattern cannot secure an etching margin of a height sufficient to withstand the etching process when patterning the etching target layer 102. It becomes impossible. In addition, since it is difficult to uniformly perform the recess process, it is difficult to form a third etching auxiliary pattern having a uniform width after the recess process. In the present invention, the width W1 of the first etching assistant pattern 104a formed below the second etching assistant pattern 106a is considered in consideration of a phenomenon in which the crosslinked film is formed to be thicker toward the lower portion of the second etching assistant pattern 106a. Since it is formed narrower than the width (W2) of the can be ensured the gap between the lower portion of the crosslinked film. That is, although the crosslinked film is formed thicker on the sidewall of the first etching auxiliary pattern 104a in a subsequent process, the first etching auxiliary pattern 104a is formed to have a narrower width than the second etching auxiliary pattern 106a, so that the crosslinking film is formed thicker than the upper portion. The difference in thickness of the membrane is offset. Accordingly, the inclination occurring on the sidewall of the crosslinked film, in particular, the inclination of the lower portion of the crosslinked film can be improved. As a result, the present invention can secure the gap under the crosslinked film even without involving the recess step. As a result, the present invention can secure the critical width of the third etching auxiliary pattern formed between the crosslinked film can also secure the critical width of the target pattern defined by the third etching auxiliary pattern.

도 1c를 참조하면, 제1 및 제2 식각 보조 패턴(104a, 106a)을 포함한 반도체 기판(100) 상부에 케미컬 물질막(108)을 형성한다. 케미컬 물질막(108)은 제1 식각 보조 패턴(104a) 사이의 공간과 제2 식각 보조 패턴(106a) 사이의 공간을 완전히 채우면서 제1 및 제2 식각 보조 패턴(104a, 106a)을 충분히 덮을 수 있는 두께로 형성한다. 케미컬 물질막(108)은 산(H+)의 존재 하에 수지와 가교 결합을 형성할 수 있는 물질을 사용하여 형성한다. 예컨대, 케미컬 물질막(108)은 Relacs(resist enhancement lithography assisted by chemical shrink) 물질 등 수지의 종류에 따라 적절한 물질을 이용할 수 있다. 특히, Relacs 물질은 클라리언트(Clariant)사에서 라이센스를 가지고 있는 물질이 상품화되어 있으며, 주로 콘택홀의 크기를 축소시키는 공정에 사용되고 있다.Referring to FIG. 1C, a chemical material layer 108 is formed on the semiconductor substrate 100 including the first and second etching auxiliary patterns 104a and 106a. The chemical material film 108 may cover the first and second etch assist patterns 104a and 106a while completely filling the space between the first etch assist pattern 104a and the second etch assist pattern 106a. Form as thick as possible. The chemical material film 108 is formed using a material capable of forming a crosslink with the resin in the presence of acid (H + ). For example, the chemical material film 108 may use an appropriate material depending on the type of resin, such as a resist enhancement lithography assisted by chemical shrink (Relacs) material. In particular, Relacs material is commercialized by a material licensed by Clariant, and is mainly used for the process of reducing the size of contact holes.

도 1d를 참조하면, 케미컬 물질막(108)을 블랭크 노광(blank exposure)한다. 블랭크 노광이란 플러드 노광(flood exposure)이라고도 하는데, 레티클 없이 노광하는 공정을 의미한다. 블랭크 노광을 수행하면, 광산 발생제(PAG)를 포함하는 제1 및 제2 식각 보조 패턴(104a, 106a)에 광이 조사되어 제1 및 제2 식각 보조 패턴(104a, 106a)의 표면에 산(H+)이 발생하게 된다. 이는, 제1 및 제2 식각 보조 패턴(104a, 106a)에 포함되어 있는 광산 발생제(PAG)가 광과 반응함으로써 산(H+)을 발생시키기 때문이다. 제1 및 제2 식각 보조 패턴(104a, 106a)의 표면에 발생하는 산(H+)이 증가할수록 제1 및 제2 식각 보조 패턴(104a, 106a)에 부착되는 케미컬 물질막(108)의 양도 증가하게 된다. Referring to FIG. 1D, the chemical material film 108 is blank exposed. Blank exposure, also referred to as flood exposure, refers to the process of exposing without a reticle. When the blank exposure is performed, light is irradiated to the first and second etching assistant patterns 104a and 106a including the photoacid generator (PAG) to acid on the surfaces of the first and second etching assistant patterns 104a and 106a. (H +) is generated. This is because the photoacid generator PAG included in the first and second etching auxiliary patterns 104a and 106a reacts with light to generate an acid H +. As the acid (H +) generated on the surfaces of the first and second etch assist patterns 104a and 106a increases, the amount of the chemical material layer 108 attached to the first and second etch assist patterns 104a and 106a increases. Done.

블랭크 노광이 수행된 제1 및 제2 식각 보조 패턴(104a, 106a)을 포함한 반 도체 기판(100)의 열처리 공정을 실시한다. 열처리 공정을 수행하면, 블랭크 노광시 제1 및 제2 식각 보조 패턴(104a, 106a)에서 발생된 산(H+)이 케미컬 물질막(108) 쪽으로 확산되어 케미컬 물질막(108)과 제1 및 제2 식각 보조 패턴(104a, 106a) 사이에서 일부가 가교반응을 일으킨다. 가교 반응에 의해 제1 및 제2 식각 보조 패턴(104a, 106a)의 표면에는 가교막(110)(crosslinked layer)이 형성된다. 가교막(110)의 두께는 열처리 공정의 온도 및 시간과 블랭크 노광의 도즈(dose)량으로 조절할 수 있다. 제1 영역(A)에서 가교막(110)의 두께는 후속 공정에서 가교막(110) 사이에 형성될 제3 식각 보조 패턴의 폭을 결정할 뿐만 아니라, 제1 식각 보조 패턴(104a) 사이의 간격 및 제2 식각 보조 패턴(106a) 사이의 간격도 조절한다. 특히, 본 발명은 가교막(110)의 두께가 하부로 갈수록 두껍게 형성되더라도 가교막(110)의 하부 사이의 간격을 결정하는 제1 식각 보조 패턴(104a)의 폭이 제2 식각 보조 패턴(106a)의 폭보다 좁게 형성되므로 가교막(110) 사이의 임계 폭을 확보할 수 있다.A heat treatment process of the semiconductor substrate 100 including the first and second etching auxiliary patterns 104a and 106a on which the blank exposure is performed is performed. When the heat treatment process is performed, the acid (H +) generated in the first and second etch assist patterns 104a and 106a during the blank exposure is diffused toward the chemical material film 108, and thus the chemical material film 108 and the first and the first and second materials are diffused. Some crosslinking reaction occurs between the two etching auxiliary patterns 104a and 106a. A crosslinked layer 110 is formed on the surfaces of the first and second etching auxiliary patterns 104a and 106a by the crosslinking reaction. The thickness of the crosslinked film 110 may be controlled by the temperature and time of the heat treatment process and the dose amount of the blank exposure. The thickness of the crosslinked film 110 in the first region A determines not only the width of the third etch assist pattern to be formed between the crosslinked films 110 in a subsequent process, but also the gap between the first etch assist patterns 104a. And an interval between the second etching assistant patterns 106a. Particularly, in the present invention, even if the thickness of the crosslinked film 110 becomes lower toward the bottom, the width of the first etch assist pattern 104a that determines the distance between the lower portions of the crosslinked film 110 is greater than the second etch assist pattern 106a. It is formed narrower than the width of the) can ensure a critical width between the cross-linking film (110).

도 1e를 참조하면, 반응하지 않고 잔여하는 케미컬 물질막(도 1d의 108)을 제거한다. 이로써, 제1 및 제2 식각 보조 패턴(104a, 106a)의 표면에 형성된 가교막(110)이 노출된다. 케미컬 물질막(도 1d의 108)은 DI 워터(Deionized water)로 제거할 수 있다. Referring to FIG. 1E, the chemical material film (108 of FIG. 1D) remaining without reaction is removed. As a result, the crosslinked film 110 formed on the surfaces of the first and second etching auxiliary patterns 104a and 106a is exposed. The chemical material film 108 of FIG. 1D may be removed with DI water.

도 1f를 참조하면, 가교막(110)을 포함한 반도체 기판(100) 상에 제3 식각 보조막(112)을 형성한다. 제3 식각 보조막(112)은 가교막(110) 사이의 공간을 완전히 채우면서 가교막(110) 전체를 충분히 덮을 수 있는 두께로 형성한다. 제3 식각 보조막(112)은 도 1a에서 상술한 제1 식각 보조막(104)과 동일한 물질로 형성되는 것이 바람직하다. 즉, 제3 식각 보조막(112)은 실리콘을 포함하는 DBARC막을 이용하여 형성하는 것이 바람직하다. Referring to FIG. 1F, a third etching auxiliary layer 112 is formed on the semiconductor substrate 100 including the crosslinked layer 110. The third etching auxiliary layer 112 is formed to a thickness sufficient to cover the entire crosslinked layer 110 while completely filling the space between the crosslinked layers 110. The third etching auxiliary layer 112 may be formed of the same material as the first etching auxiliary layer 104 described above with reference to FIG. 1A. That is, the third etching auxiliary layer 112 may be formed using a DBARC film containing silicon.

도 1g를 참조하면, 제2 영역(B)의 제3 식각 보조막(도 1f의 112)은 모두 노광되고, 제1 영역(A)의 제3 식각 보조막(도 1f의 112)은 상부만 노광되도록 노광 공정을 실시한다. 이를 위하여 노광 공정을 실시할 때, 제1 영역(A)과 제2 영역(B)에서 서로 다른 투과율을 갖는 제2 노광 마스크(150)을 사용한다. 예를 들어, 제2 영역(B)에 대응하는 부분에서는 100%에 가까운 빛이 통과하는 투광 영역(154)을 갖고, 제1 영역(A)에 대응하는 부분에서는 1% 내지 15%(바람직하게는 5% 내지 10%)의 투과율을 갖는 세미 투광 영역(152)을 갖는 제2 노광 마스크(150)를 사용한다. 한편, 제3 식각 보조막(도 1f의 112)이 노광되는 정도는 제2 노광 마스크(150)의 투과율뿐만 아니라, 노광 시간 또는 노광 에너지로도 조절가능하다.Referring to FIG. 1G, all of the third etching auxiliary films 112 of FIG. 1F of the second region B are exposed, and only the upper portion of the third etching auxiliary films 112 of FIG. 1F of the first region A is exposed. An exposure process is performed so that it may expose. To this end, when performing an exposure process, a second exposure mask 150 having different transmittances in the first area A and the second area B is used. For example, the portion corresponding to the second region B has a light transmitting region 154 through which light close to 100% passes, and the portion corresponding to the first region A has 1% to 15% (preferably). Uses a second exposure mask 150 having a semi-transmissive area 152 having a transmittance of 5% to 10%). The exposure rate of the third etching auxiliary layer 112 (in FIG. 1F) may be controlled not only by the transmittance of the second exposure mask 150 but also by the exposure time or the exposure energy.

상술한 바와 같이 제3 식각 보조막(도 1f의 112)이 노광되는 정도를 조절함으로써, 제2 영역(B)에 형성된 가교막(110) 사이의 제3 식각 보조막(도 1f의 112) 전체가 노광된다. 그리고, 제1 영역(A)에 투과되는 빛의 양이 적기 때문에 제1 영역(A)에 형성된 제3 식각 보조막(도 1f의 112)의 상부만이 노광된다. 결과적으로 제1 영역(A)에 형성된 제3 식각 보조막(도 1f의 112)의 하부에 해당하는 제1 영역(A)의 가교막(110) 사이에 형성된 제3 식각 보조막(도 1f의 112)이 비노광부가 된다.As described above, the third etching auxiliary film (112 in FIG. 1F) is entirely formed between the crosslinked films 110 formed in the second region B by adjusting the degree of exposure of the third etching auxiliary film (112 in FIG. 1F). Is exposed. Since the amount of light transmitted through the first region A is small, only the upper portion of the third etching auxiliary layer 112 of FIG. 1F is exposed in the first region A. FIG. As a result, the third etching auxiliary film (in FIG. 1F) formed between the crosslinked film 110 in the first region A corresponding to the lower portion of the third etching auxiliary film 112 in FIG. 1F. 112 becomes a non-exposed part.

상술한 노광 공정 후 현상 공정으로 제3 식각 보조막(도 1f의 112)의 노광부 를 제거하면 비노광부만 남는다. 그 결과, 제1 영역(A)의 가교막(110) 사이에만 격리된 상태로 잔류된 제3 식각 보조 패턴(112a)이 형성된다.If the exposed portion of the third etching auxiliary film (112 in FIG. 1F) is removed by the developing step after the above-described exposure step, only the non-exposed part remains. As a result, the third etching auxiliary pattern 112a remaining in an isolated state only between the crosslinked layers 110 of the first region A is formed.

도 1h를 참조하면, 제1 및 제2 식각 보조 패턴(104a, 106a)의 표면에 형성된 가교막(도 1g의 110)과 제2 식각 보조 패턴(도 1g의 106a)을 제거한다.Referring to FIG. 1H, the crosslinked film (110 of FIG. 1G) and the second etching auxiliary pattern (106a of FIG. 1G) formed on the surfaces of the first and second etch assist patterns 104a and 106a are removed.

제2 식각 보조 패턴(도 1g의 106a)과 가교막(도 1g의 110)은 포토레지스트의 현상 공정 시 사용되는 현상액으로 제거될 수 있다. 이 경우, 도 1g에서 현상 공정을 실시할 때 가교막(도 1g의 110)과 제2 식각 보조 패턴(도 1g의 106a)이 함께 제거될 수도 있다. 한편, 가교막(도 1g의 110)과 제2 식각 보조 패턴(도 1g의 106a)은 O2 플라즈마를 이용한 식각 공정으로 제거할 수 있다. 제1 및 제3 식각 보조 패턴(104a, 112a)이 포토레지스트로 형성된 경우, 가교막(도 1g의 110)과 제2 식각 보조 패턴(도 1g의 106a)을 제거하기 위하여 O2 플라즈마를 이용한 식각 공정을 실시하면 제1 및 제3 식각 보조 패턴(104a, 112a)이 함께 제거될 수 있다. 이를 방지하기 위하여, 제1 및 제3 식각 보조 패턴(104a, 112a)을 실리콘을 함유하는 DBARC를 이용하여 형성하는 것이 바람직하다. 실리콘 함유 DBARC를 사용하면, O2 플라즈마를 이용한 식각 공정을 실시할 때 실리콘 성분과 O2 가 반응하여 DBARC 표면이 SiO2막으로 변한다. 표면에 형성된 SiO2막에 의해 실리콘을 함유하는 DBARC가 O2 플라즈마를 이용한 식각 공정에 의해 제거되는 것을 방지할 수 있다.The second etching auxiliary pattern 106a of FIG. 1G and the crosslinked layer 110 of FIG. 1G may be removed by a developer used in the developing process of the photoresist. In this case, when the developing process is performed in FIG. 1G, the crosslinked film (110 in FIG. 1G) and the second etching auxiliary pattern (106a in FIG. 1G) may be removed together. Meanwhile, the crosslinked film 110 (in FIG. 1G) and the second etching auxiliary pattern (106a in FIG. 1G) may be removed by an etching process using an O 2 plasma. When the first and third etching auxiliary patterns 104a and 112a are formed of photoresist, etching using an O 2 plasma is performed to remove the crosslinked layer (110 in FIG. 1G) and the second etching auxiliary pattern (106a in FIG. 1G). The process may remove the first and third etch assist patterns 104a and 112a together. In order to prevent this, it is preferable to form the first and third etch assist patterns 104a and 112a using DBARC containing silicon. When the silicon-containing DBARC is used, the silicon component and the O 2 react to change the surface of the DBARC into an SiO 2 film when performing an etching process using an O 2 plasma. The SiO 2 film formed on the surface can prevent the DBARC containing silicon from being removed by an etching process using an O 2 plasma.

여기서, 제3 식각 보조 패턴(112a)은 제1 영역(A)의 제1 식각 보조 패 턴(104a) 사이에 형성되어 식각 대상막(102)을 패터닝하는 후속 공정에서 제1 식각 보조 패턴(104a)과 함께 식각 마스크로 사용된다.Here, the third etching assistant pattern 112a is formed between the first etching assistant pattern 104a of the first region A to form the first etching assistant pattern 104a in a subsequent process of patterning the etching target layer 102. ) As an etch mask.

도 1i를 참조하면, 제1 식각 보조 패턴(104a) 및 제3 식각 보조 패턴(112a)을 포함하는 식각 마스크 패턴(114)를 이용한 식각 공정으로 식각 마스크 패턴(114) 사이에 노출된 식각 대상막(102)을 식각하여 목표 패턴(102a)을 형성한다. 목표 패턴(102a)은 하드 마스크 패턴, 금속 배선, 워드라인 또는 게이트 라인이 될 수 있다. 또한, 목표 패턴(102a)은 콘택홀을 포함하는 층간 절연막이 될 수 있다. Referring to FIG. 1I, an etching target layer exposed between the etching mask patterns 114 by an etching process using the etching mask pattern 114 including the first etching assistant pattern 104a and the third etching assistant pattern 112a. The 102 is etched to form the target pattern 102a. The target pattern 102a may be a hard mask pattern, a metal line, a word line, or a gate line. In addition, the target pattern 102a may be an interlayer insulating layer including a contact hole.

이후, 도면에는 도시되어 있지 않지만, 목표 패턴(102a)이 반도체 기판(100) 상에 형성된 하드 마스크 패턴이 되는 경우, 목표 패턴(102a) 사이에 노출된 반도체 기판(100)을 식각하여 소자 분리막을 위한 트렌치를 형성할 수도 있다. Subsequently, although not shown in the drawing, when the target pattern 102a becomes a hard mask pattern formed on the semiconductor substrate 100, the device isolation layer is etched by etching the semiconductor substrate 100 exposed between the target patterns 102a. It is also possible to form trenches for the same.

이와 같이 본 발명은 서로 다른 폭으로 형성된 제1 및 제2 식각 보조 패턴의 표면에 가교막을 형성함으로써 가교막 하부의 폭이 상부에 비해 넓더라도 가교막 하부의 임계 폭을 확보할 수 있다.As described above, the present invention may form a crosslinked film on the surfaces of the first and second etch assist patterns having different widths, thereby securing a critical width of the bottom of the crosslinked film even if the width of the bottom of the crosslinked film is wider than the top thereof.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1i는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들. 1A to 1I are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 2A and 2B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 식각 대상막100 semiconductor substrate 102 etching target film

102a : 목표 패턴 104 : 제1 식각 보조막102a: target pattern 104: first etching auxiliary film

106 : 제2 식각 보조막 104a : 제1 식각 보조 패턴106: second etching auxiliary film 104a: first etching auxiliary pattern

106a : 제2 식각 보조 패턴 108 : 케미컬-물질막106a: Second Etching Aid Pattern 108: Chemical-Material Film

110 : 가교막 112 : 제3 식각 보조막110: crosslinked film 112: third etching auxiliary film

150 : 노광 마스크 152 : 세미 투광 영역150: exposure mask 152: semi-transmissive area

154 : 투광 영역 112a : 제3 식각 보조 패턴154: light transmitting region 112a: third etching auxiliary pattern

114 : 식각 마스크 패턴114: etching mask pattern

Claims (14)

제1 식각 보조 패턴 및 상기 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate including a first etch assist pattern and a second etch assist pattern having a width greater than that of the first etch assist pattern; 상기 제1 및 상기 제2 식각 보조 패턴의 표면에 가교막을 형성하는 단계;Forming a crosslinked film on surfaces of the first and second etch assist patterns; 상기 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계; 및Forming a third etching auxiliary pattern between the crosslinked layers; And 상기 가교막을 제거하여 상기 제1 및 제3 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Removing the crosslinking layer to form an etch mask pattern including the first and third etch auxiliary patterns. 제1 영역 및 제2 영역을 포함하며, 제1 식각 보조 패턴 및 상기 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate including a first region and a second region, the first etching assistant pattern and a second etching assistant pattern having a width wider than that of the first etching assistant pattern; 상기 제1 및 상기 제2 식각 보조 패턴의 표면에 가교막을 형성하는 단계;Forming a crosslinked film on surfaces of the first and second etch assist patterns; 상기 제1 영역의 상기 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계; 및Forming a third etching auxiliary pattern between the crosslinked films of the first region; And 상기 가교막을 제거하여 상기 제1 영역에는 상기 제1 및 제3 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하고, 상기 제2 영역에는 상기 제1 식각 보조 패턴으로 이루어진 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.Removing the crosslinking layer to form an etching mask pattern including the first and third etching auxiliary patterns in the first region, and forming an etching mask pattern including the first etching auxiliary pattern in the second region. Method for forming a fine pattern of a semiconductor device comprising. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 및 상기 제3 식각 보조 패턴은 실리콘, 산(H+)을 흡수하여 탈가교반응을 일으키는 치환기를 포함하고, 분해후 알칼리(alkali) 가용성기를 생성하는 화합물을 포함하고, 광산 발생제(PAG) 및 가교제를 포함하는 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.The first and third etching auxiliary patterns include a compound that absorbs silicon and an acid (H +) to cause a cross-linking reaction, and includes a compound that generates an alkali soluble group after decomposition, and includes a photoacid generator (PAG). ) And a fine pattern forming method of a semiconductor device formed of a material containing a crosslinking agent. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제2 식각 보조 패턴은 포토레지스트를 이용하여 형성하는 반도체 소자의 미세 패턴 형성방법.The second etching auxiliary pattern is a fine pattern forming method of a semiconductor device formed using a photoresist. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 식각 보조 패턴 및 상기 제1 식각 보조 패턴보다 넓은 폭의 제2 식각 보조 패턴이 적층된 반도체 기판을 제공하는 단계는Providing a semiconductor substrate in which the first etching auxiliary pattern and the second etching auxiliary pattern having a width wider than that of the first etching auxiliary pattern are stacked 상기 반도체 기판의 상부에 실리콘을 함유하는 제1 식각 보조막 및 포토레지스트막인 제2 식각 보조막을 적층하는 단계;Stacking a first etching auxiliary layer containing silicon and a second etching auxiliary layer which is a photoresist layer on the semiconductor substrate; 노광 및 현상 공정으로 상기 제1 및 상기 제2 식각 보조막을 식각하여 상기 제1 및 제2 식각 보조 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.And forming the first and second etching auxiliary patterns by etching the first and second etching auxiliary layers through an exposure and development process. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 가교막을 형성하는 단계는Forming the crosslinked film 상기 제1 및 상기 제2 식각 보조 패턴을 포함하는 상기 반도체 기판의 상부에 케미컬-물질막을 형성하는 단계;Forming a chemical-material film on the semiconductor substrate including the first and second etch assist patterns; 상기 제1 및 제2 식각 보조 패턴에 산(H+)을 발생시키는 단계;Generating an acid (H +) on the first and second etch assist patterns; 상기 산이 상기 케미컬 물질막으로 확산되어 상기 제1 및 상기 제2 식각 보조 패턴의 표면과 상기 케미컬 물질막 사이에 가교 반응이 일어나는 단계; 및Diffusion of the acid into the chemical material layer to cause a crosslinking reaction between the surfaces of the first and second etch assist patterns and the chemical material layer; And 상기 가교 반응 후 잔여하는 상기 케미컬 물질막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.Removing the chemical material film remaining after the crosslinking reaction. 제 6 항에 있어서,The method of claim 6, 상기 제1 및 제2 식각 보조 패턴에 산을 발생시키는 단계는 블랭크 노광을 이용하여 실시하는 반도체 소자의 미세 패턴 형성방법.The generating of the acid in the first and second etching auxiliary pattern is a fine pattern forming method of a semiconductor device using a blank exposure. 제 6 항에 있어서,The method of claim 6, 상기 가교 반응이 일어나는 단계는 열처리를 이용하여 실시하는 반도체 소자의 미세 패턴 형성방법.Wherein the cross-linking reaction occurs is a fine pattern forming method of a semiconductor device performed using a heat treatment. 제 6 항에 있어서, The method of claim 6, 상기 케미컬-물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합 을 형성할 수 있는 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.The chemical-material film is a fine pattern forming method of a semiconductor device is formed of a material capable of forming a crosslink with a photoresist resin in the presence of an acid (H + ). 제 9 항에 있어서,The method of claim 9, 상기 케미컬 물질막은 RELACS 물질로 형성되는 반도체 소자의 미세 패턴 형성방법.The chemical material film is a fine pattern forming method of a semiconductor device formed of a RELACS material. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계는Forming a third etching auxiliary pattern between the cross-linked film 상기 가교막을 포함하는 상기 반도체 기판상에 실리콘을 포함하는 제3 식각 보조막을 형성하는 단계; 및Forming a third etching auxiliary film including silicon on the semiconductor substrate including the crosslinking film; And 상기 제3 식각 보조막이 상기 가교막의 사이에만 잔류되도록 상기 제3 식각 보조막의 상부를 노광 공정 및 현상 공정으로 제거하여 상기 제3 식각 보조 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.Removing the upper portion of the third etching auxiliary layer by an exposure process and a developing process so that the third etching auxiliary layer remains only between the crosslinked layers to form the third etching auxiliary pattern. 제 2 항에 있어서,The method of claim 2, 상기 가교막 사이에 제3 식각 보조 패턴을 형성하는 단계는Forming a third etching auxiliary pattern between the cross-linked film 상기 가교막을 포함하는 상기 반도체 기판상에 실리콘을 포함하는 제3 식각 보조막을 형성하는 단계; 및Forming a third etching auxiliary film including silicon on the semiconductor substrate including the crosslinking film; And 상기 제3 식각 보조막이 상기 제1 영역의 상기 가교막 사이에만 잔류되도록 상기 포토레지스트막의 상부를 노광 공정 및 현상 공정으로 제거하여 상기 제3 식 각 보조 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.Removing the upper portion of the photoresist film by an exposure process and a developing process so that the third etching auxiliary layer remains only between the crosslinked film of the first region, thereby forming the third etching auxiliary pattern. Pattern formation method. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 가교막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거되거나, O2 플라즈마를 이용한 식각 공정으로 제거되는 반도체 소자의 미세 패턴 형성 방법.The cross-linked film is removed by a developer used in the exposure process of the photoresist, or fine pattern formation method of a semiconductor device is removed by an etching process using O 2 plasma. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 식각 보조 패턴을 형성하기 전에 상기 반도체 기판 상에 식각 대상막이 더 형성되며, 상기 제1 및 제3 식각 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 식각 대상막이 식각되는 반도체 소자의 미세 패턴 형성 방법.An etching target layer is further formed on the semiconductor substrate before the first etching auxiliary pattern is formed, and the fine layer of the semiconductor device in which the etching target layer is etched by an etching process using the first and third etching auxiliary patterns as an etching mask. Pattern formation method.
KR1020080133128A 2008-12-24 2008-12-24 Method for forming fine patterns of a semiconductor device KR20100074639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133128A KR20100074639A (en) 2008-12-24 2008-12-24 Method for forming fine patterns of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133128A KR20100074639A (en) 2008-12-24 2008-12-24 Method for forming fine patterns of a semiconductor device

Publications (1)

Publication Number Publication Date
KR20100074639A true KR20100074639A (en) 2010-07-02

Family

ID=42637135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133128A KR20100074639A (en) 2008-12-24 2008-12-24 Method for forming fine patterns of a semiconductor device

Country Status (1)

Country Link
KR (1) KR20100074639A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376545A (en) * 2010-08-04 2012-03-14 海力士半导体有限公司 Method of forming fine patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376545A (en) * 2010-08-04 2012-03-14 海力士半导体有限公司 Method of forming fine patterns

Similar Documents

Publication Publication Date Title
US20210103213A1 (en) Extreme Ultraviolet Photolithography Method With Developer Composition
JP5313030B2 (en) Method for forming fine pattern of semiconductor device by double patterning process using acid diffusion
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR102005640B1 (en) Semiconductor method of protecting wafer from bevel contamination
TWI488218B (en) Method of slimming radiation-sensitive material lines in lithographic applications
WO2012134910A1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
TW201901738A (en) Lithography patterning method
US10520821B2 (en) Lithography process with enhanced etch selectivity
JP2004247399A (en) Method for manufacturing semiconductor device
US7387969B2 (en) Top patterned hardmask and method for patterning
KR20100074639A (en) Method for forming fine patterns of a semiconductor device
KR101093905B1 (en) Method of manufacturing fine patterns
TWI623020B (en) Method for patterning incorporating misalignment error protection
US20070264598A1 (en) Method of forming a fine pattern
US8765363B2 (en) Method of forming a resist pattern with multiple post exposure baking steps
KR100953036B1 (en) Method for forming fine patterns of a semiconductor device
KR101044693B1 (en) Method of manufacturing a semiconductor device
JP2013021201A (en) Semiconductor device manufacturing method and semiconductor device
TWI747942B (en) Method of semiconductor device fabrication
JP2012178394A (en) Method of manufacturing semiconductor device, semiconductor device and exposure apparatus
KR100827488B1 (en) Method for forming a metal line pattern of the semiconductor device
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
KR20080060549A (en) Method of forming a trench in semiconductor device
JPH09129639A (en) Flattening of insulating film
KR20090078915A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination