KR100953036B1 - Method for forming fine patterns of a semiconductor device - Google Patents

Method for forming fine patterns of a semiconductor device Download PDF

Info

Publication number
KR100953036B1
KR100953036B1 KR1020080048633A KR20080048633A KR100953036B1 KR 100953036 B1 KR100953036 B1 KR 100953036B1 KR 1020080048633 A KR1020080048633 A KR 1020080048633A KR 20080048633 A KR20080048633 A KR 20080048633A KR 100953036 B1 KR100953036 B1 KR 100953036B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
film
etching
photoresist
Prior art date
Application number
KR1020080048633A
Other languages
Korean (ko)
Other versions
KR20090122695A (en
Inventor
정우영
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048633A priority Critical patent/KR100953036B1/en
Publication of KR20090122695A publication Critical patent/KR20090122695A/en
Application granted granted Critical
Publication of KR100953036B1 publication Critical patent/KR100953036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 공정 단계를 단순화하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공한다. The present invention provides a method of forming a fine pattern of a semiconductor device capable of forming a pattern finer than the resolution of an exposure apparatus while simplifying the process steps.

포토레지스트, 가교막, 세미 투광, 미세 패턴 Photoresist, crosslinked film, semi-translucent, fine pattern

Description

반도체 소자의 미세 패턴 형성 방법{Method for forming fine patterns of a semiconductor device}Method for forming fine patterns of a semiconductor device

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 노광 장비에서 구현할 수 있는 최소 폭보다 더 미세한 폭을 갖는 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다. The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of forming a fine pattern of a semiconductor device capable of forming a pattern having a width smaller than the minimum width that can be realized in an exposure apparatus.

통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막(예를 들어, 실리콘막, 절연막, 또는 도전막) 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 피식각막을 식각하여 원하는 패턴을 형성한다.In a pattern forming process of a conventional semiconductor device, after forming a photoresist pattern on a predetermined etching film (for example, a silicon film, an insulating film, or a conductive film) for forming a pattern, the photoresist pattern is used as an etching mask. The etching process is used to etch the etching target to form a desired pattern.

반도체 소자의 고집적화에 따라 보다 작은 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 보다 단파장의 에너지원 인 ArF(193nm) 엑시머 레이저를 사용하는 리소그래피 기술들이 개발되고 있다. With the higher integration of semiconductor devices, a smaller CD (Critical Dimension) design rule is applied, and in the lithography process, contact holes having a smaller opening size or a smaller pattern having a smaller width are used. There is a need for a technique for forming a film. Accordingly, lithography techniques using ArF (193 nm) excimer laser, which is a shorter wavelength energy source, have been developed.

하지만, 노광 장비의 개발 속도가 반도체 소자의 개발 속도보다 늦기 때문에 반도체 소자의 고집적화에 어려움이 있다. 이러한 이유로, 노광 장비의 해상력보다 미세한 패턴을 형성하는 방법이 연구되고 있으나, 공정 단계가 복잡해지고 재현성을 확보하지 못하는 문제점이 있다. However, since the development speed of the exposure equipment is slower than the development speed of the semiconductor device, there is a difficulty in high integration of the semiconductor device. For this reason, a method of forming a pattern finer than the resolution of the exposure equipment has been studied, but there are problems in that the process steps are complicated and the reproducibility is not secured.

본 발명은 공정 단계를 단순화하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공한다. The present invention provides a method of forming a fine pattern of a semiconductor device capable of forming a pattern finer than the resolution of an exposure apparatus while simplifying the process steps.

본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 반도체 기판 상에 식각 보조 패턴을 형성하는 단계와, 제1 식각 보조 패턴의 표면에 가교막을 형성하는 단계와, 가교막 사이에 제2 식각 보조 패턴을 형성하는 단계, 및 가교막을 제거하여 제1 및 제2 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다. In the method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention, forming an etching assistant pattern on a semiconductor substrate, forming a crosslinked film on the surface of the first etching auxiliary pattern, and a second etching between the crosslinked film Forming an auxiliary pattern, and forming an etching mask pattern including the first and second etching auxiliary patterns by removing the crosslinking layer.

본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 제1 영역 및 제2 영역을 포함하는 반도체 기판 상에 식각 보조 패턴을 형성하는 단계와, 제1 식각 보조 패턴의 표면에 가교막을 형성하는 단계와, 제1 영역의 가교막 사이에 제2 식각 보조 패턴을 형성하는 단계, 및 가교막을 제거하여 제1 영역에는 제1 및 제2 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하고 제2 영역에는 제1 식각 보조 패턴으로 이루어진 식각 마스크 패턴을 형성하는 단계를 포함한다. In another embodiment, a method of forming a fine pattern of a semiconductor device may include forming an etching assistant pattern on a semiconductor substrate including a first region and a second region, and forming a crosslinking layer on a surface of the first etching assistant pattern. And forming a second etching auxiliary pattern between the crosslinked films of the first region, and removing the crosslinking film to form an etching mask pattern including the first and second etching auxiliary patterns in the first region. And forming an etching mask pattern formed of the first etching assistant pattern in the region.

상기의 실시예에서, 제1 식각 보조 패턴은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG) 및 가교제를 포함하는 물질로 형성되는 것 이 바람직하다. In the above embodiment, it is preferable that the first etching auxiliary pattern is formed of a material including a resin which is a polymer polymer and a page (PAG) that generates an acid (H + ) upon receiving light and a crosslinking agent.

상기의 실시예에서, 제1 식각 보조 패턴은 Si를 함유하는 포토레지스트 패턴으로 형성될 수 있다. In the above embodiment, the first etching auxiliary pattern may be formed of a photoresist pattern containing Si.

상기의 실시예에서, 케미컬-물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 물질로 형성되는 것이 바람직하다. In the above embodiment, the chemical-material film is preferably formed of a material capable of forming a crosslink with the photoresist resin in the presence of acid (H + ).

상기의 실시예에서, 가교막은 제1 식각 보조 패턴에서 발생된 산(H+)과 케미컬 물질막의 가교반응에 의해 형성될 수 있다. In the above embodiment, the crosslinked film may be formed by a crosslinking reaction between the acid (H +) generated in the first etching assist pattern and the chemical material film.

상기의 실시예에서, 제2 식각 보조 패턴은 Si를 함유하는 포토레지스트 패턴으로 형성될 수 있다. In the above embodiment, the second etching assistant pattern may be formed of a photoresist pattern containing Si.

상기의 실시예에서, 제2 식각 보조 패턴을 형성하는 단계는, 가교막을 포함한 반도체 기판 상에 포토레지스트막을 형성하는 단계, 및 포토레지스트막이 가교막의 사이에만 잔류되도록 포토레지스트막의 상부를 노광 공정 및 현상 공정으로 제거하여 포토레지스트 패턴을 형성하는 단계를 포함한다. 포토레지스트 패턴을 형성하는 단계는, 노광 공정에서 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키는 단계, 및 현상 공정에서 노광된 포토레지스트막을 제거하여 포토레지스트막을 가교막 사이에 잔류시키는 단계를 포함한다. 노광 공정 시 빛 투과율이 5% 내지 10%인 레티클을 사용할 수 있다. In the above embodiment, the forming of the second etching assistant pattern may include forming a photoresist film on the semiconductor substrate including the crosslinking film, and exposing the upper portion of the photoresist film so that the photoresist film remains only between the crosslinking films. Removing to form a photoresist pattern. Forming the photoresist pattern includes deforming the upper portion of the photoresist film to an exposed photoresist film in the exposure process, and removing the photoresist film exposed in the developing process to leave the photoresist film between the crosslinked films. do. In the exposure process, a reticle having a light transmittance of 5% to 10% may be used.

상기의 실시예에서, 제2 식각 보조 패턴을 형성하는 단계는, 가교막을 포함한 반도체 기판 상에 포토레지스트막을 형성하는 단계, 및 포토레지스트막이 제1 영역의 가교막 사이에만 잔류되도록 포토레지스트막의 상부를 노광 공정 및 현상 공정으로 제거하여 포토레지스트 패턴을 형성하는 단계를 포함한다. 포토레지스트 패턴을 형성하는 단계는, 노광 공정에서 제1 영역에서 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키고 제2 영역에서 포토레지스트막의 전체를 노광된 포토레지스트막으로 변형시키는 단계, 및 현상 공정에서 노광된 포토레지스트막을 제거하여 포토레지스트막을 제1 영역의 가교막 사이에 잔류시키는 단계를 포함한다. 노광 공정 시 제1 영역에서 빛 투과율이 5% 내지 10%인 세미 차광 영역과 제2 영역에서 투광 영역을 포함하는 레티클을 사용할 수 있다. In the above embodiment, the forming of the second etching auxiliary pattern may include forming a photoresist film on the semiconductor substrate including the crosslinking film, and forming an upper portion of the photoresist film so that the photoresist film remains only between the crosslinking film of the first region. And removing the photoresist pattern by the exposure process and the developing process. Forming the photoresist pattern may include modifying an upper portion of the photoresist film to an exposed photoresist film in the first region and an entire photoresist film to an exposed photoresist film in the second region in an exposure process, and developing Removing the photoresist film exposed in the process to leave the photoresist film between the crosslinked films in the first region. In the exposure process, a reticle including a semi-shielding region having a light transmittance of 5% to 10% in the first region and a transmissive region in the second region may be used.

상기의 실시예에서, 포토레지스트 패턴을 형성하는 단계는, 제1 및 제2 영역에서 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키는 제1 노광 공정을 실시하는 단계와, 제2 영역에서 포토레지스트막의 전체를 노광된 포토레지스트막으로 변형시키는 제2 노광 공정을 실시하는 단계, 및 현상 공정에서 노광된 포토레지스트막을 제거하여 포토레지스트막을 제1 영역의 가교막 사이에 잔류시키는 단계를 포함한다. 제1 노광 공정 시 빛 투과율이 5% 내지 10%인 레티클을 사용할 수 있다. 제2 노광 공정 시 제1 영역에 형성된 차광 영역과 제2 영역에 형성된 투광 영역을 포함하는 레티클을 사용할 수 있다. In the above embodiment, the step of forming the photoresist pattern includes performing a first exposure process of deforming the upper portion of the photoresist film to an exposed photoresist film in the first and second regions, and in the second region. Performing a second exposure process of transforming the entire resist film into an exposed photoresist film, and removing the exposed photoresist film in the developing process, thereby leaving the photoresist film between the crosslinked films of the first region. In the first exposure process, a reticle having a light transmittance of 5% to 10% may be used. In the second exposure process, a reticle including a light blocking region formed in the first region and a light transmitting region formed in the second region may be used.

상기의 실시예에서, 가교막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거하거나, O2 플라즈마를 이용한 식각 공정으로 제거할 수 있다.In the above embodiment, the crosslinked film may be removed by a developer used in the exposure process of the photoresist, or by an etching process using O 2 plasma.

상기의 실시예에서, 제1 식각 보조 패턴을 형성하기 전에 반도체 기판 상에 식각 대상막이 더 형성되며, 제1 및 제2 식각 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 식각 대상막이 식각될 수 있다.In example embodiments, an etching target layer may be further formed on the semiconductor substrate before forming the first etching assistant pattern, and the etching target layer may be etched by an etching process using the first and second etching assistant patterns as an etching mask. .

본 발명은 식각 보조 패턴을 목표 패턴보다 넓은 간격으로 형성하고 식각 보조 패턴의 표면에 가교막을 형성한 후 가교막 사이의 공간에 또 다른 식각 보조 패턴(포토레지스트 패턴)을 형성함으로써, 가교막 제거 후 잔류하는 식각 보조 패턴들을 이용하여 보다 미세한 패터닝 공정을 실시할 수 있다. According to the present invention, after forming the etching assistant pattern at a wider interval than the target pattern and forming a crosslinking film on the surface of the etching assistant pattern, another etching assistant pattern (photoresist pattern) is formed in the space between the crosslinking films, thereby removing the crosslinking film. The finer patterning process may be performed using the remaining etching assistant patterns.

또한, 가교막의 두께 제어가 용이하므로 식각 패턴의 간격을 정확하게 제어할 수 있으며, 노광 장비의 해상도보다 더 미세한 패턴을 형성할 수 있다. In addition, since the thickness of the crosslinked film is easy to control, the interval between the etching patterns can be precisely controlled, and a pattern finer than the resolution of the exposure equipment can be formed.

따라서, 공정의 신뢰성 및 재현성을 확보할 수 있다. Therefore, the reliability and reproducibility of the process can be secured.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경 우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.On the other hand, when a film is described as being 'on' another film or semiconductor substrate, the film may be present in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween. In the drawings, the thickness or size of each layer is exaggerated for clarity and convenience of explanation. Like numbers refer to like elements on the drawings.

도 1a 내지 도 1j는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 1A to 1J are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100) 상에 식각 대상막(102)이 형성된다. 식각 대상막(102)은 식각 공정에서 식각 마스크로 사용하기 위한 하드 마스크가 될 수 있으며, 식각 대상막(102)과 반도체 기판(100) 사이에는 층간 절연막을 위한 절연막이나 금속 배선을 위한 도전막이 더 형성될 수 있다. 식각 대상막(102)은 SOC막으로 형성할 수 있다.Referring to FIG. 1A, an etching target layer 102 is formed on a semiconductor substrate 100. The etching target layer 102 may be a hard mask for use as an etching mask in an etching process, and an insulating film for an interlayer insulating film or a conductive film for metal wiring may be further formed between the etching target layer 102 and the semiconductor substrate 100. Can be formed. The etching target layer 102 may be formed of an SOC layer.

식각 대상막(102) 상에는 식각 보조막(104)이 형성된다. 식각 보조막(104)은 식각 대상막(102)을 패터닝하는 공정에서 식각 마스크로 사용하기 위하여 형성된다. 식각 보조막(104)은 후속 공정에서 형성되는 케미컬-물질막과 반응하여 가교막을 형성할 수 있는 물질로 형성하는 것이 바람직하며, 포토레지스트로 형성할 수 있다. 포토레지스트로 형성하는 경우 식각 보조막(104)은 포토레지스트막이 된다. An etching auxiliary layer 104 is formed on the etching target layer 102. The etching auxiliary layer 104 is formed to be used as an etching mask in the process of patterning the etching target layer 102. The etching auxiliary layer 104 may be formed of a material capable of reacting with the chemical-material film formed in a subsequent process to form a crosslinking film, and may be formed of a photoresist. When formed of photoresist, the etching auxiliary layer 104 becomes a photoresist film.

포토레지스트막(104)은 실리콘 함유 포토레지스트를 코팅하여 형성할 수 있으며, 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG,Photo Acid Generator) 및 가교제를 더 포함한다. 구체적으로, 포토레지스 트막으로 사용되는 물질은 포토레지스트 조성물이면 어느 것이나 가능하나, 특히 광산발생제 또는 열산발생제를 포함하는 포토레지스트 조성물이 바람직하다. 포토레지스트 조성물 내의 베이스 수지는 사이클로 올레핀 백본(back one) 구조를 갖는 것으로서, 소정의 기능기(functional group) 예를 들어, 용해 억제기로 작용하는 산에 민감한 보호기 및 카르복실산 등의 기능기를 갖는 사이클로올레핀계 공단량체들이 부가 중합된 사이클로 올레핀 백본의 고리(ring) 구조가 깨지지 않고 주쇄 내에 유지되어 있는 반복 단위체를 포함하는 것이 바람직하며, 보다 바람직하게는 상기 기판(100)과의 접착성 및 민감성 조절을 위한 히드록시 알킬 기능기를 갖는 사이클로 올레핀 공단량체를 포함하는 것이 좋다.The photoresist film 104 may be formed by coating a silicon-containing photoresist, and further includes a resin, a polymer polymer, and a photo acid generator (PAG) and a crosslinking agent that generates an acid (H + ) upon receiving light. . Specifically, the material used as the photoresist film may be any photoresist composition, but a photoresist composition including a photoacid generator or a thermal acid generator is particularly preferable. The base resin in the photoresist composition has a cyclo olefin back one structure, and has a cyclo group having a functional group such as an acid-sensitive protecting group and a functional group such as carboxylic acid, which act as a dissolution inhibiting group. It is preferable that the olefinic comonomers include repeating units in which the ring structure of the olefin backbone is maintained in the main chain without breaking in the cyclopolymerized addition polymerization, and more preferably, adhesion and sensitivity control with the substrate 100 are controlled. It is preferred to include cyclo olefin comonomers having hydroxy alkyl functional groups for the purpose.

상기에서는 식각 보조 패턴(104a)이 포토레지스트로 형성되는 경우를 예로써 설명하였으나, 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG,Photo Acid Generator) 및 가교제를 포함하는 다른 물질을 사용로 식각 보조 패턴(104a)을 형성할 수도 있다.In the above description, the etching assist pattern 104a is formed of a photoresist as an example, but includes a polymer, a resin, and a photo acid generator (PAG) and a crosslinking agent that generate an acid (H + ) when subjected to light. The etching assistant pattern 104a may be formed by using another material.

도 1b를 참조하면, 식각 보조막(104)을 식각하여 식각 보조 패턴(104a)을 형성한다. 식각 보조막(104)이 포토레지스트로 형성된 경우, 식각 보조 패턴(104a)은 노광 및 현상 공정에 의해 형성될 수 있다. 이 경우 포토레지스트 패턴이 식각 보조 패턴(104a)이 된다. Referring to FIG. 1B, the etching assistant layer 104 is etched to form an etching assistant pattern 104a. When the etching assistant layer 104 is formed of a photoresist, the etching assistant pattern 104a may be formed by an exposure and development process. In this case, the photoresist pattern becomes the etching auxiliary pattern 104a.

한편, 반도체 기판(100)은 폭이 좁은 제1 패턴이 형성되는 제1 영역(A)과 제1 패턴보다폭이 넓은 제2 패턴이 형성되는 제2 영역(B)을 포함한다. 예를 들어, 제 1 영역(A)은 플래시 메모리 소자와 같은 메모리 소자의 셀 영역이 될 수 있으며, 제2 영역은 소자의 동작에 필요한 고전압 트랜지스터나 저전압 트랜지스터가 형성되는 주변회로 영역이 될 수 있다. 제1 영역(A)에서는 식각 보조 패턴(104a)이 목표 패턴의 간격보다 넓은 간격(D1)으로 형성된다. 구체적으로 설명하면, 식각 보조 패턴(104a)은 목표 패턴의 간격보다 두배 넓은 간격(D1)으로 형성한다. 한편, 식각 보조 패턴(104a)은 후속 공정에서 표면이 가교막으로 변경된 후 제거되므로, 잔류하는 식각 보조 패턴(104a)의 폭이 좁아지고 그에 따라 간격이 더 넓어질 수 있다. 따라서, 식각 보조 패턴(104a)은 목표 패턴의 간격보다 두배 넓은 간격(D1)에서 후속 공정에서 간격이 더 넓어지는 만큼 좁은 간격으로 형성하는 것이 바람직하다. Meanwhile, the semiconductor substrate 100 may include a first region A in which a narrow first pattern is formed and a second region B in which a second pattern having a wider width than the first pattern is formed. For example, the first area A may be a cell area of a memory device such as a flash memory device, and the second area may be a peripheral circuit area in which a high voltage transistor or a low voltage transistor required for operation of the device is formed. . In the first region A, the etch assist pattern 104a is formed at a distance D1 wider than that of the target pattern. Specifically, the etch assist pattern 104a is formed at an interval D1 that is twice as wide as that of the target pattern. On the other hand, since the etching assist pattern 104a is removed after the surface is changed to a crosslinked film in a subsequent process, the width of the remaining etching assist pattern 104a may be narrowed, and thus the interval may be widened. Therefore, the etching assistant pattern 104a may be formed at a distance that is twice as wide as that of the target pattern at a distance D1 so that the gap is wider in a subsequent process.

제2 영역(B)에는 폭이 넓은 패턴들이 형성되므로, 목표 패턴의 간격과 동일한 간격으로 식각 보조 패턴(104a)을 형성할 수 있다. 다만, 후속 공정에서 식각 보조 패턴(104a)의 폭이 좁아질수 있으므로, 목표 패턴의 폭보다 줄어들 폭의 양만큼 넓은 폭으로 식각 보조 패턴(104a)을 형성하는 것이 바람직하다.Since wide patterns are formed in the second region B, the etch auxiliary pattern 104a may be formed at the same interval as that of the target pattern. However, since the width of the etch assist pattern 104a may be narrowed in a subsequent process, it is preferable to form the etch assist pattern 104a in a width wider than the width of the target pattern by the amount of the width.

도 1c를 참조하면, 식각 보조 패턴(104a)을 포함한 반도체 기판(100) 상부에 케미컬 물질막(106)을 형성한다. 케미컬 물질막(106)은 식각 보조 패턴(104a) 사이의 공간을 완전히 채우면서 식각 보조 패턴(104a)을 충분히 덮을 수 있는 두께로 형성한다. 케미컬 물질막(106)은 산(H+)의 존재 하에 포토레지스트 수지와 가교 결합을 형성할 수 있는 물질을 사용하여 형성한다. 예컨대, 케미컬 물질막(106)은 Relacs(resist enhancement lithography assisted by chemical shrink) 물질 등 포 토레지스트 수지의 종류에 따라 적절한 물질을 이용할 수 있다. 특히, Relacs 물질은 클라리언트(Clariant)사에서 라이센스를 가지고 있는 물질이 상품화되어 있으며, 주로 콘택홀의 크기를 축소시키는 공정에 사용되고 있다.Referring to FIG. 1C, a chemical material layer 106 is formed on the semiconductor substrate 100 including the etching assistant pattern 104a. The chemical material layer 106 is formed to a thickness sufficient to completely cover the etch assist pattern 104a while completely filling the space between the etch assist patterns 104a. The chemical material film 106 is formed using a material capable of forming a crosslink with the photoresist resin in the presence of acid (H + ). For example, the chemical material film 106 may use a suitable material according to the type of photoresist resin, such as a resist enhancement lithography assisted by chemical shrink (Relacs) material. In particular, Relacs material is commercialized by a material licensed by Clariant, and is mainly used for the process of reducing the size of contact holes.

도 1d를 참조하면, 케미컬 물질막(106)을 블랭크 노광(blank exposure)한다. 블랭크 노광이란 플러드 노광(flood exposure)이라고도 하는데, 레티클 없이 노광하는 공정을 의미한다. 블랭크 노광을 수행하면, 포토레지스트 패턴(104a)에 광이 조사되어 포토레지스트 패턴(104a)의 표면에 H+ 산이 발생하게 된다. 이는, 포토레지스트 패턴(104a)에 포함되어 있는 광산 발생제(PAG, Photo acid generator)가 상기 광과 반응함으로서 산(H+)을 발생시키기 때문이다. 포토레지스트 패턴(104a)의 표면에 발생하는 산(H+)이 증가할수록 포토레지스트 패턴(104a)에 부착되는 케미컬물질막(106)의 양도 증가하게 된다. Referring to FIG. 1D, the chemical material film 106 is blank exposed. Blank exposure, also referred to as flood exposure, refers to the process of exposing without a reticle. When the blank exposure is performed, light is irradiated onto the photoresist pattern 104a to generate H + acid on the surface of the photoresist pattern 104a. This is because a photo acid generator (PAG) included in the photoresist pattern 104a generates acid (H +) by reacting with the light. As the acid (H +) generated on the surface of the photoresist pattern 104a increases, the amount of the chemical material film 106 attached to the photoresist pattern 104a also increases.

이때, 블랭크 노광 에너지는 포토레지스트 패턴(104a)의 문턱 노광에너지(Eth, threshold energy of PR) 및 동작 에너지(operation enegy) 사이의 값을 갖는 것이 바람직하다. 블랭크 노광 에너지는 포토레지스트 패턴(104a)의 물질 조성에 따라 달라지겠지만, 통상적으로는 10 내지 20mJ/㎠의 노광 에너지로 수행한다.In this case, the blank exposure energy preferably has a value between the threshold exposure energy (Eth) and the operation energy (operation enegy) of the photoresist pattern 104a. The blank exposure energy will vary depending on the material composition of the photoresist pattern 104a, but is typically performed at an exposure energy of 10 to 20 mJ / cm 2.

블랭크 노광이 수행된 포토레지스트 패턴(104a)을 포함한 반도체 기판(100)의 열처리 공정을 실시한다. 열처리 공정은 90 내지 150℃에서 수행하는 것이 바람직하다. 열처리 공정을 수행하면, 블랭크 노광시 포토레지스트 패턴(104a)에서 발생된 산(H+)이 케미컬 물질막(106) 쪽으로 확산되어 케미컬 물질막(106)과 포토레 지스트 패턴(104a) 사이에서 일부가 가교반응을 일으킨다. 가교 반응에 의해 포토레지스트 패턴(104a)의 표면에는 가교막(108)(crosslinked layer)이 형성된다. 가교막(108)의 두께는 열처리 공정의 온도 및 시간과 블랭크 노광의 도즈(dose)량으로 조절할 수 있다. 제1 영역(A)에서 가교막(108)의 두께는 후속 공정에서 가교막(108) 사이에 형성될 막의 두께를 결정할 뿐만 아니라, 형성될 막과 식각 보조 패턴(104a) 사이의 간격도 조절한다. A heat treatment process of the semiconductor substrate 100 including the photoresist pattern 104a on which the blank exposure is performed is performed. The heat treatment process is preferably carried out at 90 to 150 ℃. When the heat treatment process is performed, an acid (H +) generated in the photoresist pattern 104a during the blank exposure is diffused toward the chemical material layer 106 to partially remove the portion between the chemical material layer 106 and the photoresist pattern 104a. Causes crosslinking reaction. A crosslinked layer 108 is formed on the surface of the photoresist pattern 104a by the crosslinking reaction. The thickness of the crosslinked film 108 may be controlled by the temperature and time of the heat treatment process and the dose amount of the blank exposure. The thickness of the crosslinked film 108 in the first region A not only determines the thickness of the film to be formed between the crosslinked film 108 in a subsequent process, but also adjusts the gap between the film to be formed and the etching assist pattern 104a. .

도 1e를 참조하면, 케미컬 물질막(106)을 제거한다. 이로써, 식각 보조 패턴(104a)의 표면에 형성된 가교막(108)이 노출된다. 케미컬 물질막(106)은 DI 워터(Deionized water)로 제거할 수 있다. Referring to FIG. 1E, the chemical material film 106 is removed. As a result, the crosslinked film 108 formed on the surface of the etching assistant pattern 104a is exposed. The chemical material film 106 may be removed with DI water.

도 1f를 참조하면, 가교막(108)을 포함한 반도체 기판(100) 상에 포토레지스트막(110)을 형성한다. 포토레지스트막(110)은 가교막(108) 사이의 공간을 완전히 채우면서 가교막(108) 전체를 충분히 덮을 수 있는 두께로 형성한다. 포토레지스트막(110)은 실리콘 성분을 포함하는 것이 바람직하다. Referring to FIG. 1F, a photoresist film 110 is formed on the semiconductor substrate 100 including the crosslinked film 108. The photoresist film 110 is formed to a thickness sufficient to completely cover the entire crosslinked film 108 while completely filling the space between the crosslinked films 108. The photoresist film 110 preferably contains a silicon component.

도 1g를 참조하면, 제2 영역(B)의 포토레지스트막(110)은 모두 노광되고, 제1 영역(A)의 포토레지스트막(110)은 상부만 노광되도록 노광 공정을 실시한다. 이에 따라, 제2 영역(B)의 포토레지스트막은 모두 노광된 포토레지스트막(110a)이 된다. 그리고, 제1 영역(A)에서는 포토레지스트막의 상부만이 노광된 포토레지스트막(110a)이 되고, 제1 영역(A)의 가교막(108) 사이에는 노광되지 않은 포토레지스트막(110)이 존재한다. 이때, 노광되지 않은 포토레지스트막(110)이 제1 영역(A)의 가교막(108) 사이에만 존재하여 서로 격리되도록 노광 공정을 실시한다. Referring to FIG. 1G, an exposure process is performed such that all of the photoresist film 110 of the second region B is exposed, and only the upper portion of the photoresist film 110 of the first region A is exposed. As a result, all of the photoresist film of the second region B becomes the exposed photoresist film 110a. In the first region A, only the upper portion of the photoresist film becomes the exposed photoresist film 110a, and the unexposed photoresist film 110 is interposed between the crosslinked films 108 of the first region A. exist. At this time, the exposure process is performed such that the unexposed photoresist film 110 exists only between the crosslinked film 108 of the first region A and is isolated from each other.

구체적으로, 노광 공정 시 제1 영역(A)과 제2 영역(B)에서 서로 다른 투과율을 갖는 레티클(112)을 사용한다. 예를 들어, 제2 영역(B)에 대응하는 부분에서는 100%에 가까운 빛이 통과하는 투광 영역(112b)을 갖고, 제1 영역(A)에 대응하는 부분에서는 1% 내지 15%(바람직하게는 5% 내지 10%)의 투과율을 갖는 세미 투광 영역(112a)을 갖는 레티클을 사용한다. 이러한 레티클(112)을 사용함으로써, 제2 영역(B)에서는 가교막(108) 사이의 포토레지스트막(110a) 전체가 노광된다. 그리고, 제1 영역(A)에서는 투과되는 빛의 양이 적기 때문에 포토레지스트막(110a)의 상부만이 노광된다. Specifically, in the exposure process, the reticle 112 having different transmittances in the first area A and the second area B is used. For example, the portion corresponding to the second region B has a light transmitting region 112b through which light close to 100% passes, and the portion corresponding to the first region A has 1% to 15% (preferably). Uses a reticle having a semi-transmissive region 112a having a transmittance of 5% to 10%). By using such a reticle 112, the entire photoresist film 110a between the crosslinked films 108 is exposed in the second region B. As shown in FIG. In the first region A, since the amount of light transmitted is small, only the upper portion of the photoresist film 110a is exposed.

한편, 포토레지스트막(110)이 노광되는 정도는 레티클(112)의 투과율뿐만 아니라, 노광 시간 또는 노광 에너지로도 조절가능하다. On the other hand, the degree of exposure of the photoresist film 110 can be adjusted not only by the transmittance of the reticle 112 but also by the exposure time or the exposure energy.

도 1h를 참조하면, 현상 공정으로 노광된 부분의 포토레지스트막(110a)을 제거한다. 이로써, 포토레지스트막(110)은 제1 영역(A)의 가교막(108) 사이에만 격리된 상태로 잔류된다. 여기서, 잔류하는 포토레지스트막(110)은 식각 보조 패턴(104a) 사이에서 또 다른 식각 보조 패턴이 된다. Referring to FIG. 1H, the photoresist film 110a of the portion exposed in the developing process is removed. As a result, the photoresist film 110 remains in an isolated state only between the crosslinked films 108 of the first region A. FIG. Here, the remaining photoresist film 110 becomes another etch assist pattern between the etch assist patterns 104a.

도 1i를 참조하면, 식각 보조 패턴(104a)의 표면에 형성된 가교막(108)을 제거한다. 가교막(108)은 포토레지스트의 현상 공정 시 사용되는 현상액으로 제거될 수 있다. 이 경우, 도 1h에서 현상 공정을 실시할 때 가교막이 함께 제거될 수도 있다. 한편, 가교막(108)은 O2 플라즈마를 이용한 식각 공정으로 제거할 수 있다. 식각 보조 패턴(104a)이 포토레지스트로 형성된 경우, 가교막(108)을 제거하기 위 하여 O2 플라즈마를 이용한 식각 공정을 실시하면 식각 보조 패턴(104a)과 포토레지스트 패턴(110)이 함께 제거될 수 있다. 이를 방지하기 위하여, 포토레지스트를 사용하는 경우 Si 함유 포토레지스트를 사용하는 것이 바람직하다. Si 함유 포토레지스트를 사용하면, O2 플라즈마를 이용한 식각 공정을 실시할 때 Si 성분과 O2 가 반응하여 포토레지스트의 표면이 SiO2막으로 변한다. 표면에 형성된 SiO2막에 의해 포토레지스트가 O2 플라즈마를 이용한 식각 공정에 의해 제거되는 것을 방지할 수 있다. Referring to FIG. 1I, the crosslinked film 108 formed on the surface of the etching assistant pattern 104a is removed. The crosslinked film 108 may be removed with a developer used in the development process of the photoresist. In this case, the crosslinked film may be removed together when the developing process is performed in FIG. 1H. Meanwhile, the crosslinked film 108 may be removed by an etching process using O 2 plasma. When the etching assistant pattern 104a is formed of photoresist, when the etching process using O 2 plasma is performed to remove the crosslinked layer 108, the etching assistant pattern 104a and the photoresist pattern 110 may be removed together. Can be. In order to prevent this, it is preferable to use Si-containing photoresist when using a photoresist. When using a Si-containing photoresist, when performing an etching process using an O 2 plasma, the Si component and O 2 react to change the surface of the photoresist into a SiO 2 film. The SiO 2 film formed on the surface can prevent the photoresist from being removed by an etching process using an O 2 plasma.

이로써, 식각 보조 패턴(104a)과 또 다른 식각 보조 패턴 역할을 하는 포토레지스트 패턴(110)을 포함하는 식각 마스크 패턴(116)이 식각 대상막(102) 상에 형성된다. As a result, an etching mask pattern 116 including an etching assistant pattern 104a and a photoresist pattern 110 serving as another etching assistant pattern is formed on the etching target layer 102.

도 1j를 참조하면, 식각 마스크 패턴(116)을 이용한 식각 공정으로 식각 마스크 패턴(116) 사이에 노출된 식각 대상막(102)을 식각하여 목표 패턴(102a)을 형성한다. 목표 패턴(102a)은 하드 마스크 패턴, 금속 배선, 워드라인 또는 게이트 라인이 될 수 있다. 또한, 목표 패턴(102a)은 콘택홀을 포함하는 층간 절연막이 될 수 있다. Referring to FIG. 1J, the target pattern 102a is formed by etching the etch target layer 102 exposed between the etch mask patterns 116 by an etching process using the etch mask pattern 116. The target pattern 102a may be a hard mask pattern, a metal line, a word line, or a gate line. In addition, the target pattern 102a may be an interlayer insulating layer including a contact hole.

이후, 도면에는 도시되어 있지 않지만, 목표 패턴(102a)이 반도체 기판(100) 상에 형성된 하드 마스크 패턴이 되는 경우, 목표 패턴(102a) 사이에 노출된 반도체 기판(100)을 식각하여 소자 분리막을 위한 트렌치를 형성할 수도 있다. Subsequently, although not shown in the drawing, when the target pattern 102a becomes a hard mask pattern formed on the semiconductor substrate 100, the device isolation layer is etched by etching the semiconductor substrate 100 exposed between the target patterns 102a. It is also possible to form trenches for the same.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 2A and 2B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with another embodiment of the present invention.

도 2a를 참조하면, 도 1a 내지 도 1f에서 설명된 공정들을 동일하게 실시한 후, 도 1g에서 설명한 세미 투광 영역(112a)만을 포함하는 레티클(112)을 이용하여 제1 노광 공정을 실시한다. 그 결과, 모든 영역에서 포토레지스트막(110)의 상부가 노광된 포토레지스트막(110a)으로 변한다. 즉, 모든 영역에서 노광되지 않은 부분의 포토레지스트막(110)이 가교막(108) 사이에서 격리된다. Referring to FIG. 2A, after the processes described in FIGS. 1A to 1F are performed in the same manner, a first exposure process is performed using the reticle 112 including only the semi-transmissive region 112a described with reference to FIG. 1G. As a result, the upper portion of the photoresist film 110 changes to the exposed photoresist film 110a in all regions. That is, the photoresist film 110 of the unexposed portions in all regions is isolated between the crosslinked films 108.

도 2b를 참조하면, 제1 영역(A)에 대응하는 부분에서는 빛을 차단하는 차광 영역(112c)을 갖고 제2 영역(B)에 대응하는 부분에서는 빛을 통과시키는 투광 영역(112b)을 갖는 레티클(112)을 사용하여 제2 노광 공정을 실시한다. 제2 노광 공정에 의해 제2 영역(B)에서는 가교막(108) 사이에서 노광되지 않은 포토레지스트막까지 모두 노광된 포토레지스트막(110b)으로 변한다. 하지만, 제1 영역(A)에서는 빛이 조사되지 않기 때문에, 가교막(108) 사이에서 노광되지 않은 포토레지스트막(110)이 그대로 잔류된다. 그 결과, 도 1g에서와 같이 노광된 포토레지스트막과 비노광 포토레지스트막의 영역이 동일해진다. Referring to FIG. 2B, a portion corresponding to the first region A has a light blocking region 112c for blocking light, and a portion corresponding to the second region B has a light transmitting region 112b for passing light. The second exposure process is performed using the reticle 112. In the second region B, the photoresist film 110b is exposed to the unexposed photoresist film between the crosslinked film 108 by the second exposure process. However, since light is not irradiated in the first region A, the unexposed photoresist film 110 remains between the crosslinked films 108 as it is. As a result, the regions of the exposed photoresist film and the unexposed photoresist film become the same as in FIG. 1G.

이후, 도 1h 내지 도 1j에서 설명한 공정을 동일하게 적용한다. Thereafter, the processes described in FIGS. 1H to 1J are applied in the same manner.

도 1a 내지 도 1j는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 1A to 1J are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 2A and 2B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 식각 대상막100 semiconductor substrate 102 etching target film

102a : 목표 패턴 106 : 케미컬-물질막102a: target pattern 106: chemical-material film

104 : 식각 보조막, 제1 포토레지스트막104: etching assistant film, first photoresist film

104a : 식각 보조 패턴, 제1 포토레지스트 패턴104a: etching assistant pattern, first photoresist pattern

108 : 가교막 116 : 식각 마스크 패턴108: crosslinked film 116: etching mask pattern

110 : 포토레지스트막 114 : 빛110 photoresist film 114 light

110a, 110b : 노광된 포토레지스트막110a and 110b: exposed photoresist film

112 : 레티클 112a : 세미 투광 영역112: reticle 112a: semi-transmissive area

112b : 투광 영역 112c : 차광 영역112b: light transmitting area 112c: light blocking area

Claims (21)

반도체 기판 상에 제1 식각 보조 패턴을 형성하는 단계;Forming a first etching auxiliary pattern on the semiconductor substrate; 상기 제1 식각 보조 패턴의 표면에 가교막을 형성하는 단계;Forming a crosslinked film on a surface of the first etching assistant pattern; 상기 가교막 사이에 제2 식각 보조 패턴을 형성하는 단계; 및Forming a second etching auxiliary pattern between the crosslinked layers; And 상기 가교막을 제거하여 상기 제1 및 제2 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하고, Removing the crosslinking layer to form an etching mask pattern including the first and second etching auxiliary patterns; 상기 제2 식각 보조 패턴을 형성하는 단계는, Forming the second etching auxiliary pattern, 상기 가교막을 포함한 상기 반도체 기판 상에 포토레지스트막을 형성하는 단계; 및Forming a photoresist film on the semiconductor substrate including the crosslinked film; And 상기 포토레지스트막이 상기 가교막의 사이에만 잔류되도록 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Forming a photoresist pattern such that the photoresist film remains only between the crosslinked films. 제1 영역 및 제2 영역을 포함하는 반도체 기판 상에 제1 식각 보조 패턴을 형성하는 단계;Forming a first etching assistant pattern on the semiconductor substrate including the first region and the second region; 상기 제1 식각 보조 패턴의 표면에 가교막을 형성하는 단계;Forming a crosslinked film on a surface of the first etching assistant pattern; 상기 제1 영역의 상기 가교막 사이에 제2 식각 보조 패턴을 형성하는 단계; 및Forming a second etching auxiliary pattern between the crosslinked films of the first region; And 상기 가교막을 제거하여 상기 제1 영역에는 상기 제1 및 제2 식각 보조 패턴을 포함하는 식각 마스크 패턴을 형성하고 상기 제2 영역에는 상기 제1 식각 보조 패턴으로 이루어진 식각 마스크 패턴을 형성하는 단계를 포함하고, Removing the crosslinking layer to form an etch mask pattern including the first and second etch auxiliary patterns in the first region, and forming an etch mask pattern including the first etch auxiliary pattern in the second region. and, 상기 제2 식각 보조 패턴을 형성하는 단계는, Forming the second etching auxiliary pattern, 상기 가교막을 포함한 상기 반도체 기판 상에 포토레지스트막을 형성하는 단계; 및Forming a photoresist film on the semiconductor substrate including the crosslinked film; And 상기 포토레지스트막이 상기 제1 영역의 상기 가교막 사이에만 잔류되도록 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Forming a photoresist pattern such that the photoresist film remains only between the crosslinked films of the first region. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 식각 보조 패턴은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG) 및 가교제를 포함하는 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.The first etching auxiliary pattern is a fine pattern forming method of a semiconductor device is formed of a material comprising a resin, a polymer polymer and a page (PAG) that generates an acid (H + ) upon receiving light and a crosslinking agent. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 식각 보조 패턴은 Si를 함유하는 포토레지스트 패턴으로 형성되는 반도체 소자의 미세 패턴 형성 방법.The first etching auxiliary pattern is a fine pattern forming method of a semiconductor device formed of a photoresist pattern containing Si. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 가교막은 상기 제1 식각 보조 패턴에서 발생된 산(H+)과 케미컬 물질막의 가교반응에 의해 형성되는 반도체 소자의 미세 패턴 형성 방법.The crosslinking film is a method of forming a fine pattern of a semiconductor device is formed by the cross-linking reaction of the acid (H +) and the chemical material film generated in the first etching auxiliary pattern. 제 5 항에 있어서,The method of claim 5, 상기 케미컬 물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.The chemical material film is a method of forming a fine pattern of a semiconductor device is formed of a material capable of forming a crosslink with the photoresist resin in the presence of acid (H + ). 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트 패턴은 Si를 함유하는 반도체 소자의 미세 패턴 형성 방법.The photoresist pattern is a fine pattern forming method of a semiconductor device containing Si. 삭제delete 제 1 항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는, The method of claim 1, wherein the forming of the photoresist pattern comprises: 상기 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키는 노광 공정을 실시하는 단계; 및Performing an exposure process of transforming an upper portion of the photoresist film into an exposed photoresist film; And 상기 노광된 포토레지스트막을 제거하여 상기 포토레지스트막을 상기 가교막 사이에 잔류시키는 현상 공정을 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And removing the exposed photoresist film so as to leave the photoresist film between the crosslinked films. 제 9 항에 있어서,The method of claim 9, 상기 노광 공정 시 빛 투과율이 5% 내지 10%인 레티클을 사용하는 반도체 소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device using a reticle having a light transmittance of 5% to 10% during the exposure process. 제 2 항에 있어서,The method of claim 2, 상기 포토레지스트 패턴은 Si를 함유하는 반도체 소자의 미세 패턴 형성 방법.The photoresist pattern is a fine pattern forming method of a semiconductor device containing Si. 삭제delete 제 2 항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는, The method of claim 2, wherein the forming of the photoresist pattern comprises: 상기 제1 영역에서 상기 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키고 상기 제2 영역에서 상기 포토레지스트막의 전체를 노광된 포토레지스트막으로 변형시키는 노광 공정을 실시하는 단계; 및Performing an exposure process of transforming an upper portion of the photoresist film into an exposed photoresist film in the first region and transforming the entire photoresist film into an exposed photoresist film in the second region; And 상기 노광된 포토레지스트막을 제거하여 상기 포토레지스트막을 상기 제1 영역의 상기 가교막 사이에 잔류시키는 현상 공정을 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And removing the exposed photoresist film to leave the photoresist film between the crosslinked films in the first region. 제 13 항에 있어서,The method of claim 13, 상기 노광 공정 시 상기 제1 영역에서 빛 투과율이 5% 내지 10%인 세미 차광 영역과 상기 제2 영역에서 투광 영역을 포함하는 레티클을 사용하는 반도체 소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device using a reticle comprising a semi-shielding region having a light transmittance of 5% to 10% in the first region and a light transmitting region in the second region during the exposure process. 제 2 항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는, The method of claim 2, wherein the forming of the photoresist pattern comprises: 상기 제1 및 제2 영역에서 상기 포토레지스트막의 상부를 노광된 포토레지스트막으로 변형시키는 제1 노광 공정을 실시하는 단계;Performing a first exposure process of transforming an upper portion of the photoresist film into an exposed photoresist film in the first and second regions; 상기 제2 영역에서 상기 포토레지스트막의 전체를 노광된 포토레지스트막으로 변형시키는 제2 노광 공정을 실시하는 단계; 및Performing a second exposure process of deforming the entirety of the photoresist film to an exposed photoresist film in the second region; And 상기 노광된 포토레지스트막을 제거하여 상기 포토레지스트막을 상기 제1 영역의 상기 가교막 사이에 잔류시키는 현상 공정을 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And removing the exposed photoresist film to leave the photoresist film between the crosslinked films in the first region. 제 15 항에 있어서,The method of claim 15, 상기 제1 노광 공정 시 빛 투과율이 5% 내지 10%인 레티클을 사용하는 반도체 소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device using a reticle having a light transmittance of 5% to 10% in the first exposure process. 제 15 항에 있어서,The method of claim 15, 상기 제2 노광 공정 시 상기 제1 영역에 형성된 차광 영역과 상기 제2 영역에 형성된 투광 영역을 포함하는 레티클을 사용하는 반도체 소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device using a reticle including a light blocking region formed in the first region and a light transmitting region formed in the second region during the second exposure process. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 가교막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거되거 나, O2 플라즈마를 이용한 식각 공정으로 제거되는 반도체 소자의 미세 패턴 형성 방법.The cross-linked film is removed with a developer used in the exposure process of the photoresist, or fine pattern formation method of a semiconductor device is removed by an etching process using O 2 plasma. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 식각 보조 패턴을 형성하기 전에 상기 반도체 기판 상에 식각 대상막이 더 형성되며, 상기 제1 및 제2 식각 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 식각 대상막이 식각되는 반도체 소자의 미세 패턴 형성 방법.Before forming the first etching auxiliary pattern, an etching target layer is further formed on the semiconductor substrate, and the fine etching of the semiconductor device in which the etching target layer is etched by an etching process using the first and second etching auxiliary patterns as an etching mask. Pattern formation method. 제 1 항 또는 제 2 항에 있어서, 상기 가교막을 형성하는 단계는,The method of claim 1 or 2, wherein the forming of the crosslinked film comprises 상기 제1 식각 보조 패턴을 포함한 상기 반도체 기판 상에 케미컬 물질막을 형성하는 단계;Forming a chemical material layer on the semiconductor substrate including the first etching auxiliary pattern; 상기 케미컬 물질막을 블랭크 노광하는 단계; 및Blank exposing the chemical material film; And 상기 블랭크 노광이 수행된 전체 구조물을 열처리하여 상기 제1 식각 보조 패턴의 표면에 상기 가교막을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And heat-treating the entire structure subjected to the blank exposure to form the crosslinked film on the surface of the first etching assistant pattern. 제 20 항에 있어서,The method of claim 20, 상기 케미컬 물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 RELACS 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.The chemical material film is a fine pattern forming method of a semiconductor device is formed of a RELACS material capable of forming a crosslink with a photoresist resin in the presence of an acid (H + ).
KR1020080048633A 2008-05-26 2008-05-26 Method for forming fine patterns of a semiconductor device KR100953036B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048633A KR100953036B1 (en) 2008-05-26 2008-05-26 Method for forming fine patterns of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048633A KR100953036B1 (en) 2008-05-26 2008-05-26 Method for forming fine patterns of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20090122695A KR20090122695A (en) 2009-12-01
KR100953036B1 true KR100953036B1 (en) 2010-04-14

Family

ID=41685144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048633A KR100953036B1 (en) 2008-05-26 2008-05-26 Method for forming fine patterns of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100953036B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083507A (en) * 2005-01-17 2006-07-21 삼성전자주식회사 Method for forming pattern in semiconductor substrate and apparatus thereof
KR20080024054A (en) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 Method for forming fine patterns of semiconductor devices
KR20080029719A (en) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 Method for forming hard mask pattern in semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083507A (en) * 2005-01-17 2006-07-21 삼성전자주식회사 Method for forming pattern in semiconductor substrate and apparatus thereof
KR20080024054A (en) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 Method for forming fine patterns of semiconductor devices
KR20080029719A (en) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 Method for forming hard mask pattern in semiconductor device

Also Published As

Publication number Publication date
KR20090122695A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
US11822238B2 (en) Extreme ultraviolet photolithography method with developer composition
CN106226998B (en) Photoetching method
JP5313030B2 (en) Method for forming fine pattern of semiconductor device by double patterning process using acid diffusion
JP5944484B2 (en) Method for narrowing lines of radiation sensitive material in lithographic applications
TWI488218B (en) Method of slimming radiation-sensitive material lines in lithographic applications
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR102005640B1 (en) Semiconductor method of protecting wafer from bevel contamination
CN108121160B (en) Lithographic patterning method
JP2004247399A (en) Method for manufacturing semiconductor device
US11112698B2 (en) Photoresist with gradient composition for improved uniformity
US20170032961A1 (en) Method and Apparatus of Patterning A Semiconductor Device
US20200124964A1 (en) Extreme Ultraviolet Photoresist With High-Efficiency Electron Transfer
KR100953036B1 (en) Method for forming fine patterns of a semiconductor device
US7387969B2 (en) Top patterned hardmask and method for patterning
US20070264598A1 (en) Method of forming a fine pattern
KR101044693B1 (en) Method of manufacturing a semiconductor device
KR20100074639A (en) Method for forming fine patterns of a semiconductor device
KR20010037049A (en) Lithography method using silylation
KR19990072893A (en) Process for forming photoresist patterns
JP2012178394A (en) Method of manufacturing semiconductor device, semiconductor device and exposure apparatus
TWI761987B (en) Negative tone photoresist and developing method thereof
WO2023108998A1 (en) Processing method for photoresist layer and photoresist layer
KR20060047051A (en) Method for forming a photoresist pattern
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
KR20090078915A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee