KR20100070991A - 표시장치용 어레이기판 및 그 제조방법 - Google Patents

표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100070991A
KR20100070991A KR1020090119349A KR20090119349A KR20100070991A KR 20100070991 A KR20100070991 A KR 20100070991A KR 1020090119349 A KR1020090119349 A KR 1020090119349A KR 20090119349 A KR20090119349 A KR 20090119349A KR 20100070991 A KR20100070991 A KR 20100070991A
Authority
KR
South Korea
Prior art keywords
layer
barrier metal
metal layer
wiring
electrode
Prior art date
Application number
KR1020090119349A
Other languages
English (en)
Other versions
KR101324169B1 (ko
Inventor
조용수
문교호
안병용
최희경
김철태
홍성욱
정승우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to DE102009058245.2A priority Critical patent/DE102009058245B4/de
Priority to US12/640,613 priority patent/US8237163B2/en
Priority to CN200910261521.1A priority patent/CN101750825B/zh
Publication of KR20100070991A publication Critical patent/KR20100070991A/ko
Priority to US13/543,474 priority patent/US8519399B2/en
Application granted granted Critical
Publication of KR101324169B1 publication Critical patent/KR101324169B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 그 구성은 기판상에 형성된 게이트전극을 구비한 게이트배선; 상기 게이트전극을 포함한 기판 전체에 형성된 게이트절연막; 상기 게이트전극의 상부에 상기 게이트절연막을 사이에 두고 적층된 액티브층과 채널영역만큼 이격된 배리어금속층; 상기 배리어금속층의 상부에 형성된 데이터배선과 이에 연결된 소스전극 및 드레인전극; 상기 소스/드레인전극 및 데이터배선의 상부에 형성되고, 상기 드레인전극 일부분 및 배리어금속층 일부분과 함께 액티브층 일부분을 노출시키는 콘택홀을 구비한 보호막; 및 상기 보호막의 상부에 형성되고, 상기 드레인전극과 그 아래의 배리어금속층 및 액티브층과 접촉하는 화소전극;을 포함하여 구성되는 것을 특징으로 한다.
배리어금속층, 화소전극, 액티브층, 몰리브덴합금, 하프톤마스크

Description

표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 표시장치용 어레이기판에 관한 것으로서, 보다 상세하게는 금속배선 (예를 들어, 드레인전극, 패드부, GIP(gate in panel) 또는 정전기방지회로부 포함)을 배리어금속을 통해 화소전극과 접촉되도록 함으로써 금속배선과 화소전극 간 접촉저항을 최소화할 수 있는 표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적으로, 금속배선은 소자에 신호를 중개하는 역할을 한다. 상기 신호를 중개하는 금속배선은 값이 싸고 저 저항값을 가지며, 내식성이 강한 금속일수록 제품의 신뢰성과 가격 경쟁력을 높이는데 기여할 수 있다.
액정표시장치의 제1기판인 어레이기판은, 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사향에 맞추어 설계하는가에 따라 제품의 품질이 결정되는 경우가 많다.
예를 들어, 소형 액정장치의 경우는 과거에 별로 문제시되지 않았지만, 18인치 이상의 대면적, 고 해상도의 액정표시장치의 경우에는 게이트배선 및 데이터배 선에 사용되는 재질의 고유 저항값이 화질의 우수성을 결정하는 중요한 요소가 된다.
따라서, 대면적/고해상도의 액정표시장치의 경우에는 게이트배선 및 데이터배선의 재질로 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속으로 사용하는 것이 바람직하다.
상기 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 게이트배선 및 게이트전극의 표면에서 힐락(H)이 발생하게 되며, 상기 힐락(H)은 게이트배선 및 게이트전극의 상부에 덮여 있는 게이트절연막의 이상 성장을 유도할 수 있고, 액티브층과 상기 게이트전극간의 절연파괴로 인한 단락이 발생할 수 있기 때문에, 스위칭소자로서의 역할을 하지 못하게 된다.
따라서, 알루미늄배선의 경우는 합금의 형태로 쓰이거나 적층 구조가 적용되기도 한다. 그러나, 적층으로 게이트 배선을 형성할 경우 공정이 추가되는 단점이 있다.
근래에는, 이러한 문제를 해결하기 위해 단순한 공정으로 배선 형성이 가능하며, 저항이 낮고 값이 싼 금속인 구리(Cu)의 사용이 제안되는 추세이다.
이러한 구리를 이용하는 종래기술에 따른 표시장치용 어레이기판에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 표시장치용 어레이기판의 개략적인 단면도이다.
도 2는 종래기술에 따른 표시장치용 어레이기판의 개략적인 단면도로서, 드레인전극과 화소전극간 접촉 표면에 형성되는 구리산화막을 도시한 것이다.
도 1을 참조하면, 종래기술에 따른 표시장치용 어레이기판은 투명한 기판(11)상에 일방향으로 연장되어 형성되는 게이트배선(미도시)과, 상기 게이트배선 (미도시)과 게이트절연막(15)을 사이에 두고 수직하게 교차하여 화소영역(미도시)을 정의하는 데이터배선(미도시)으로 형성된다.
여기서, 도면에는 도시하지 않았지만, 상기 게이트배선(미도시)과 데이터배선(미도시)의 교차영역에 스위칭소자인 박막트랜지스터(미도시)가 구성된다. 상기 박막트랜지스터는 상기 게이트배선으로부터 연장된 게이트전극(13)과, 상기 데이터배선으로부터 연장된 소스전극(21), 및 상기 소스전극(21)으로부터 일정간격만큼 이격된 드레인전극(23)과 채널을 형성하는 액티브층(17)으로 구성된다. 이때, 상기 소스전극(21)과 드레인전극(23)은 저항이 낮고 값이 싼 금속인 구리(Cu)를 사용한다. 이때, 상기 액티브층(17)은 상기 게이트전극(13)상부에 게이트절연막(15)상에 형성되며, 순수 비정질 실리콘층으로 구성된다.
그리고, 상기 소스전극(21) 및 드레인전극(23)과, 액티브층(17)사이에는 배리어금속층으로 몰리브덴티타늄(MoTi)층(19)이 형성된다. 이때, 상기 몰리브덴티타늄층(19)은 상기 소스/드레인전극(21, 23)을 구성하는 구리(Cu)와 액티브층(17)이 직접 접촉하여 상호 반응하는 것을 방지하는 역할을 한다.
상기 기판(11)의 상부에는 상기 박막트랜지스터와 상기 게이트배선 및 데이터배선을 보호하는 보호막(25)이 형성된다.
또한, 상기 화소영역의 보호막(25)상부에는, 상기 보호막(25)을 식각하여 형성된 콘택홀(27)을 통해 상기 드레인전극(23)과 전기적으로 접촉하는 화소전극(29) 이 형성된다. 이때, 상기 화소전극(29)으로는 투명금속재질인 ITO (또는 IZO)를 사용한다.
한편, 상기 화소전극은 게이트패드부 및 데이터 패드부와 GIP(gate in panel), 또는 정전기방지회로부 (ESD; electrostatic discharge circuit)의 금속배선과도 접촉되는데, 패드부의 금속배선의 경우에, 도면에는 도시하지 않았지만, 구리로 이루어진 금속배선과 접촉하는 화소전극 간에는 구리산화막(Cu2O)이 생성되어 화소전극과 금속배선 사이에 접촉 특성을 저하시키게 된다.
이상에서와 같이, 상기 종래기술에 따른 표시장치용 어레이기판에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 표시장치용 어레이기판에 의하면, 상기 보호막에 콘택홀을 형성한후 화소전극 형성시에, 상기 화소전극과 접촉하는 드레인전극 표면에 H2O 가스 영향으로 인하여, 도 2에서와 같이, 구리산화막(Cu2O)이 생성되어 화소전극과 드레인전극 사이에 접촉 특성을 저하시키게 된다. 즉, 화소전극에 전달되는 신호는 소스/드레인 데이터배선을 통해 화소전극에 전달된다.
또한, 패드부의 구리금속층과 접촉하는 화소전극 간에는 구리산화막(Cu2O)이 생성되어 화소전극과 금속배선 사이에 접촉 특성을 저하시키게 된다.
동일한 전압이 게이트배선에 인가되는 상황하에서는 채널의 저항과 화소전극과 드레인전극이 접촉부분의 저항에 의해 화소전극에 입력되는 전류가 결정된다. 따라서, 구리배선과 화소전극간의 접촉 저항은 낮지만 공정상 조건에 의해 구리배선의 표면이 산화되어 접촉저항이 높아지게 된다.
이로 인해, 구리배선인 드레인전극과 화소전극간의 접촉 저항으로 높아지므로 인하여 낮은 Vgs 전압이 인가될때 박막트랜지스터 차징(charging) 특성이 알루미늄과 같은 다른 금속을 적용한 경우보다 좋지 않게 된다.
따라서, 종래기술에 따른 표시장치용 어레이기판은 구리배선인 드레인전극과 화소전극인 ITO간, 또는 패드부, GIP(gate in panel) 또는 정전기방지회로부의 금속배선과 화소전극 간 접촉 저항이 증가하므로 인해 신호 지연(delay)를 유발시키게 된다.
이에 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 금속배선 (예를들어, 드레인전극, 패드부, GIP 또는 정전기방지회로부 포함)을 배리어금속층을 통해 화소전극과 접촉되도록 하여 금속배선과 화소전극 간 접촉저항을 줄임으로써 박막트랜지스터의 전기적 특성을 향상시킬 수 있는 표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 어레이기판은, 기판상에 형성된 게이트전극을 구비한 게이트배선; 상기 게이트전극을 포함한 기판 전체에 형성된 게이트절연막; 상기 게이트전극의 상부에 상기 게이트절연막을 사이에 두고 적층된 액티브층과 채널영역만큼 이격된 배리어금속층; 상기 배리어금속층의 상부에 형성된 데이터배선과 이에 연결된 소스전극 및 드레인전극; 상기 소스/드레인전극 및 데이터배선의 상부에 형성되고, 상기 드레인전극 일부분 및 배리어금속층 일부분과 함께 액티브층 일부분을 노출시키는 콘택홀을 구비한 보호막; 및 상기 보호막의 상부에 형성되고, 상기 드레인전극과 그 아래의 배리어금속층 및 액티브층과 접촉하는 화소전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 어레이기판은, 기판상에 적층된 배리어금속층과 금속배선; 상기 금속배선과 배리어금속층을 포함한 기판 전체에 형성된 절연막; 상기 절연막 상부에 형성되고, 상기 금속배선과 배리어금속층 일부분을 노출시키는 콘택홀을 구비한 보호막; 및 상기 보호막 상부에 형성되고, 상기 콘택홀을 통해 상기 노출된 금속배선과 배리어금속층 부분과 접촉하는 도전층패턴;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 어레이기판은, 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계; 상기 게이트전극을 포함한 기판 전체에 게이트절연막을 형성하는 단계; 상기 게이트전극의 상부에 상기 게이트절연막을 사이에 두고 적층된 액티브층과 채널영역만큼 이격된 배리어금속층을 형성하는 단계; 상기 배리어금속층의 상부에 데이터배선과 이에 연결된 소스전극 및 드레인전극을 형성하는 단계; 상기 소스/드레인전극 및 데이터배선의 상부에 보호막을 형성하는 단계; 상기 보호막을 패터닝하여 상기 드레인전극 일부분 및 배리어금속층 일부분과 함께 액티브층 일부분을 노출시키는 콘택홀을 형성하는 단계; 및 상기 보호막의 상부에 상기 노출된 드레인전극과 그 아래의 배리어금속층 및 액 티브층과 접촉하는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 어레이기판은, 기판상에 배리어금속층과 금속배선을 적층하는 단계; 상기 금속배선과 배리어금속층을 포함한 기판 전체에 절연막을 형성하는 단계; 상기 절연막 상부에 상기 금속배선과 배리어금속층 일부분을 노출시키는 콘택홀을 구비한 보호막을 형성하는 단계; 및
상기 보호막 상부에 상기 콘택홀을 통해 상기 노출된 금속배선과 배리어금속층 부분과 접촉하는 도전층패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
상기한 바와 같이, 본 발명에 따른 표시장치용 어레이기판 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 표시장치용 어레이기판은 구리배선인 드레인전극과 화소 전극, 또는 패드부와 GIP 또는 정전기방지회로부의 금속배선과 화소전극 간 접촉 저항을 낮추기 위해 구리의 배리어금속층인 몰리브덴티타늄(MoTi)과 화소전극을 직접 접촉하도록 하므로써 구리배선인 드레인전극과 화소전극 간, 또는 패드부와 GIP 또는 정전기방지회로부의 금속배선과 화소전극 간의 접촉 저항을 낮출 수 있다.
그리고, 박막트랜지스터(TFT) 특성이 개선되어 낮은 전압에서 콘택 저항 감소로 인해 전류가 증가하게 된다.
따라서, 본 발명은 배리어금속층과 화소전극의 오믹 접촉(Ohmic Contact) 특 성을 이용하여, 낮은 Vds 전압에서의 박막트랜지스터 차징(charging) 특성 개선에 효과가 있으며, 선형 이동도(linear mobility) 향상에도 도움이 되어 응답시간이 적용되는 모델의 제품 특성에 큰 영향을 미칠 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 표시장치용 어레이기판 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 표시장치용 어레이기판의 개략적인 단면도이다.
도 3을 참조하면, 본 발명에 따른 표시장치용 어레이기판은 투명한 기판 (101)상에 일방향으로 연장되어 형성되는 게이트배선(미도시)과, 상기 게이트배선 (미도시)과 게이트절연막(105)을 사이에 두고 수직하게 교차하여 화소영역(미도시)을 정의하는 데이터배선(미도시)으로 형성된다. 여기서는 게이트배선에 대해서 설명하지만, 상기 게이트배선 형성시에 구동회로부의 게이트 및 데이터 패드부와 GIP(gate in panel) 및 정전기방지회로부(ESD; electrostatic discharge circuit)에서도 금속배선이 형성된다.
여기서, 도면에는 도시하지 않았지만, 상기 게이트배선(미도시)과 데이터배선 (미도시)의 교차영역에 스위칭소자인 박막트랜지스터(미도시)가 구성된다. 상기 박막트랜지스터는 상기 게이트배선으로부터 연장된 게이트전극(103)과, 상기 데이터배선으로부터 연장된 소스전극(111a), 및 상기 소스전극(111a)으로부터 일정간격만큼 이격된 드레인전극(111b)과 채널을 형성하는 액티브층(107)으로 구성된다. 이때, 상기 게이트배선(미도시), 소스전극(111a)과 드레인전극(111b)은 저항이 낮 고 값이 싼 금속인 구리(Cu)를 주로 사용한다.
또한, 상기 액티브층(107)은 상기 게이트전극(103)상부에 게이트절연막(105)상에 형성되며, 순수 비정질 실리콘층으로 구성된다.
그리고, 상기 소스전극(111a) 및 드레인전극(111b)과, 액티브층(107)사이에는 몰리브덴합금으로 구성된 배리어금속층(109)이 형성된다. 이때, 상기 배리어금속층 (109)은 상기 소스/드레인전극(111a, 111b)을 구성하는 구리(Cu)와 반도체층 (107)이 직접 접촉하여 상호 반응하는 것을 방지하는 역할을 한다. 또한, 상기 몰리브덴합금(MoTi)으로 구성된 배리어금속층(109)은 상기 게이트배선(미도시)과, 도면에는 도시하지 않았지만, 구동회로부의 패드부와, GIP(gate in panel) 또는 정전기방지회로부(ESD)에 형성되는 구리(Cu) 재질로 구성된 금속배선 하부에 형성될 수도 있다.
상기 배리어금속층(109)을 구성하는 몰리브덴합금으로는 티타늄(Ti), 탄탈륨 (Ta), 크롬(Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군중 선택된 하나일 수 있다.
여기서는 몰리브덴(Mo)합금으로 티타늄(Ti)을 사용한 경우에 대해 설명하기로 한다.
상기 기판(101)의 상부에는 상기 박막트랜지스터와 상기 게이트배선 및 데이터배선을 보호하는 보호막(115)이 형성된다.
또한, 상기 화소영역의 보호막(115)상부에는, 상기 보호막(115)과 드레인전극 (111b) 일부를 식각하여 형성된 콘택홀(미도시; 도 4m의 121 참조)을 통해 상기 드 레인전극(111b)과 함께 상기 배리어금속층(109)과 전기적으로 접촉하는 화소전극 (123a)이 형성된다. 이때, 상기 화소전극(123a)으로는 투명금속재질인 ITO (또는 IZO) 또는 몰리브덴 티타늄(MoTi)합금을 사용할 수 있다. 상기 화소전극(123a)과 접촉하는 드레인전극(111b)의 표면에는 구리산화막(125)이 형성되지만, 드레인전극 (111b)과 접촉하는 배리어금속층(109)간에는 구리산화막(125)이 형성되지 않게 된다.
따라서, 본 발명은 상기 화소전극(123a)과 MoTi으로 구성된 배리어금속층 (109)간에 구리산화막(125)이 형성되지 않게 되므로써, 낮은 전압에서의 높은 저항 성분을 낮출 수 있게 된다.
또한, 본 발명은 배리어금속층(109)과 화소전극(123a)의 오믹콘택 특성을 이용하여, 낮은 Vds 전압에서의 박막트랜지스터 차징(charging) 특성 개선에 효과가 있으며, 선형 이동도(linear mobility) 향상에도 도움이 되므로 모델의 제품 특성에 큰 영향을 미칠 수 있다.
한편, 본 발명의 바람직한 실시예에 따른 표시장치용 어레이기판 제조방법에 대해 도 4a 내지 도 4o를 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4o는 본 발명에 따른 표시장치용 어레이기판 제조방법을 설명하기 위한 어레이기판의 제조공정 단면도이다.
도 4a에 도시된 바와 같이, 투명한 기판(101)상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)합금, 구리(Cu) 등이 포함된 도전성 금속그룹중 선택된 하나를 증착하고 패터닝하여, 일방향으로 구성된 다수의 게이트 배선(미도시)과, 상기 게이트배선에서 돌출 형성된 다수개의 게이트전극(103)을 형성한다. 여기서는, 상기 게이트배선에 대해서 설명하지만, 상기 게이트배선 형성시에 구동회로부의 패드부와 GIP 또는 정전기방지회로부에서도 금속배선이 형성될 수 있다. 이때, 상기 게이트배선, 패드부와 GIP 또는 정전기방지회로부의 금속배선(미도시) 하부에 몰리브덴(Mo) 합금으로 티타늄(Ti)을 사용한 배리어금속층이 형성될 수도 있다.
그다음, 상기 게이트배선 등이 형성된 기판(101)의 전면에 실리콘산화막 (SiO2), 실리콘질화막(SiNx)이 구성된 무기절연 물질그룹과 경우에 따라서는 벤조사이클로부텐(Benzocyclobutene)과, 아크릴(Acryl)계 수지(resin)로 구성된 유기절연 물질그룹중에서 선택된 하나를 증착 또는 도포하여, 게이트절연막(105)을 형성한다.
이어서, 상기 게이트절연막(105) 상에 채널영역으로 사용하는 비정질 실리콘 (a-Si:H)으로 구성된 액티브층(107)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 상기 액티브층(107) 상에 제1감광막을 도포하고, 노광마스크를 이용한 포토리쏘그라피 기술을 통해 노광 및 식각공정을 진행하여 액티브영역을 정의하는 제1 감광막패턴(미도시)을 형성한다.
이어서, 도 4b에 도시된 바와 같이, 상기 제1 감광막패턴을 마스크로 상기 액티브층(107)을 선택적으로 패터닝하고, 잔류하는 상기 제1 감광막패턴을 제거한다.
그다음, 도 4c에 도시된 바와 같이, 상기 패터닝된 액티브층(107)을 포함한 기판(101)의 전면에 몰리브덴합금을 스퍼티링방법으로 증착하여 배리어금속층 (109)을 형성한다. 이때, 상기 배리어금속층(109)은 후속 공정에서 형성하는 상기 소스/드레인전극을 구성하는 구리(Cu)와 액티브층(107)이 직접 접촉하여 상호 반응하는 것을 방지하는 역할을 한다. 상기 몰리브덴(Mo) 합금으로는 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군중에서 하나를 선택하여 사용한다. 여기서는, 본 발명에서의 몰리브덴(Mo) 합금으로 티타늄(Ti)을 사용한 경우에 대해 설명하기로 한다.
이어서, 상기 배리어금속층(109) 상에 구리(Cu)를 스퍼터링방법으로 증착하여 구리금속층(111)을 형성하고, 이어 상기 구리금속층(111) 상에 제2 감광막(113)을 도포한다.
그다음, 도 4d에 도시된 바와 같이, 회절마스크(미도시)를 이용한 포토리쏘그라피 공정기술을 통해 상기 제2 감광막(113)을 노광 및 식각하여 제2 감광막패턴 (113a)을 형성한다. 이때, 상기 회절마스크로는 하프톤마스크(Half-tone mask)를 사용하는데, 이 하프톤마스크이외에 슬릿마스크(slit mask)를 사용할 수도 있다.
또한, 상기 제2 감광막패턴(113a)은 광차단영역과 하프톤영역으로 구성되는데, 상기 하프톤영역에 해당하는 패턴 부분의 두께는 상기 광차단영역에 해당하는 패턴 부분에 비해 얇게 형성된다. 그 이유는, 도면에는 도시하지 않았지만, 상기 하프톤마스크(미도시) 상에는 상기 광차단영역에 대응되는 위치에 크롬막패턴이 형성되어 있고, 상기 하프톤영역에 해당하는 위치에는 반투과막패턴이 형성되어 있기 때문이다. 또한, 상기 제2 감광막패턴(113a)의 하프톤영역은 채널영역에 대응되며, 상기 감광막패턴(113a)의 광차단영역은 소스/드레인영역에 대응된다.
이어서, 도 4e에 도시된 바와 같이, 상기 제2 감광막패턴(113a)을 마스크로 상기 구리금속층(111)을 선택적으로 식각한다. 이때, 상기 구리금속층(111) 식각시에 상기 배리어금속층(109)도 함께 식각된다.
그다음, 도 4f에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 제2 감광막패턴(113a)을 선택적으로 식각하여 채널영역과 대응되는 위치에 해당하는 상기 구리금속층(111) 상면을 노출시킨다.
이어서, 도 4g에 도시된 바와 같이, 상기 에싱처리된 제2 감광막패턴(113a)을 마스크로 상기 노출된 구리금속층(111)을 선택적으로 식각하여 상기 게이트배선(미도시)과 수직하게 교차하여 화소영역을 정의하는 데이터배선(미도시)과, 상기 데이터배선에서 상기 게이트전극(103)의 일측 상부로 돌출형성된 소스전극(111a)과 상기 소스전극(111a)과 소정간격만큼 이격된 드레인전극(111b)을 형성한다. 이때, 상기 구리금속층(111) 식각시에 상기 배리어금속층(109)도 함께 식각되므로써 액티브층(107)의 채널영역이 외부로 드러나게 된다.
그다음, 도 4h에 도시된 바와 같이, 상기 제2 감광막패턴(113a)을 제거한후 상기 데이터배선 및 소스/ 드레인전극 (111a, 111b)등이 형성된 기판(101) 전면에 유기 절연물질그룹과, 경우에 따라서는 무기 절연물질 그룹중 하나를 증착하여 보호막(115)을 형성하고 이어 제3 감광막(117)을 도포한다. 이때, 상기 보호막 (115) 형성물질로는, 전술한 실리콘산화막 (SiO2), 실리콘질화막(SiNx)이 구성된 무기절연 물질그룹과 경우에 따라서는 벤조사이클로부텐(Benzocyclobutene)과, 아크릴 (Acryl)계 수지(resin)로 구성된 유기절연 물질그룹중에서 선택된 하나를 증착 또는 도포하여 사용한다.
이어서, 도 4i에 도시된 바와 같이, 하프톤마스크(130)를 이용한 포토리쏘그라피 공정기술을 통해 상기 제3 감광막(117)을 노광 및 식각하여 제3 감광막패턴 (117a)을 형성한다. 이때, 상기 하프톤마스크(Half-tone mask)이외에 슬릿마스크 (slit mask)를 사용할 수도 있다.
또한, 상기 제3 감광막패턴(117a)은 광차단영역과 하프톤영역으로 구성되는데, 상기 하프톤영역에 해당하는 패턴 부분의 두께는 상기 광차단영역에 해당하는 패턴 부분에 비해 얇게 형성된다. 그 이유는, 상기 하프톤마스크(130) 상에는 상기 하프톤영역에 해당하는 위치에는 반투과막패턴(130a)이 형성되어 있고, 상기 광차단영역에 대응되는 위치에 크롬막패턴(130b)이 형성되어 있기 때문이다. 또한, 상기 제3 감광막패턴(117a)의 하프톤영역은 드레인 콘택홀 형성영역에 대응하고, 상기 제3 감광막패턴(117a)의 하프톤영역 사이에는 완전히 개구되어 상기 보호막(115)의 일부가 외부로 드러나게 된다.
그다음, 도 4j 및 4k에 도시된 바와 같이, 제3 감광막패턴(117a)을 마스크로 상기 보호막(115)을 선택적으로 식각하고, 이어 다시 보호막(115) 아래의 드레인전극 (111b)의 일부를 선택적으로 식각하여 제1콘택홀(119)을 형성한다. 이때, 상기 보호막(115)은 건식 식각공정에 의해 진행하고, 상기 드레인전극(111b)은 습식 식각공정에 의해 진행한다. 이때, 상기 제1콘택홀(119) 형성시에 상기 드레인전극 (111b)아래의 배리어금속층(109) 일부가 외부로 드러나게 된다.
특히, 도면에서는 도시하지 않았지만, 상기 제1콘택홀(119) 형성시에 드레인전극(111b) 식각과 함께 배리어금속층(109)일부도 식각되어 그 측면이 외부로 드러나게 형성한다. 이는 상기 드레인전극 (111b) 식각시에 배리어금속층(109)을 구성하는 몰리브덴 티타늄합금(MoTi)은 상기 드레인전극(111b)의 식각속도보다 느려, 배리어금속층 (109) 측면이 수직하게 완전히 식각되지 않고 일부 남은 형태로 식각된다.
이어서, 도 4l에 도시된 바와 같이, 애싱(ashing)공정을 진행하여 상기 제3 감광막패턴(117a)의 하프톤영역에 해당하는 부분이 제거되는 지점까지 상기 제3 감광막패턴(117a)을 식각한다.
그다음, 도 4m에 도시된 바와 같이, 애싱처리된 제3 감광막패턴(113a)을 마스크로 상기 보호막(115)을 선택적으로 식각하여 상기 드레인전극(111b) 상면을 노출시키는 제2콘택홀(121)을 형성한다. 이때, 상기 제2콘택홀(121)은 상기 제1 콘택홀 (119)을 포함하며, 상기 제1 콘택홀(119)보다 큰 직경을 가지고 있다.
이어서, 도 4n에 도시된 바와 같이, 상기 제1 콘택홀(119)을 포함한 제2콘택홀(121) 및 보호막(115)상에 ITO 계열의 투명 물질 또는 몰리브덴합금 물질을 스퍼터링방법으로 증착하여 도전층(123)을 형성한다. 이때, 상기 ITO 계열의 투명 물질로는 ITO, AZO, ZnO, IZO 또는 기타 다른 투명 금속물질 중에서 하나를 선택하여 사용하거나, 몰리브덴합금 물질로는 몰리브덴 티타늄(MoTi)을 사용한다.
그다음, 도면에는 도시하지 않았지만, 상기 도전층(123)상에 제4 감광막(미도 시)을 도포한후 노광마스크(미도시)을 이용한 포토리쏘그라피 공정기술을 통해 노광 및 식각하여 제4 감광막패턴(미도시)을 형성한다.
이어서, 도 4o에 도시된 바와 같이, 상기 제4 감광막패턴(미도시)을 마스크로 상기 도전층(123)을 선택적으로 식각하여 상기 제1, 2 콘택홀(119, 121)을 통해 상기 배리어금속층(109) 및 드레인전극(111b)에 전기적으로 접속하는 화소전극 (123a)을 형성하고 잔류하는 제4 감광막패턴(미도시)을 제거하므로써 표시장치용 어레이기판 제조를 완료하게 된다. 이때, 상기 화소전극(123a)과 접촉하는 드레인전극(111b)의 계면에는 구리산화막(125)이 생성된다. 반면에, 상기 화소전극 (123a)과 접촉하는 상기 배리어금속층(109)의 계면에는 상기 구리산화막(125)이 생성되지 않게 된다.
따라서, 배리어금속층(109)을 구성하는 몰리브덴합금, 즉 몰리브덴티타늄 (MoTi)은 화소전극(123a)과 서로 접촉된 구조를 이루게 된다.
한편, 게이트배선과 함께, 패드부와 GIP(gate in panel) 및 정전기보호회로부의 금속배선 하부에 형성되는 몰리브덴합금(MoTi)으로 구성되는 배리어금속층이 형성되는 경우에 이 금속배선과 화소전극 간 접촉 구조에 대해 도 5를 참조하여 설명하면 다음과 같다.
도 5는 본 발명에 따른 금속배선 하부에 배리어금속층이 형성된 경우에 금속배선과 화소전극 간의 접촉 구조를 개략적으로 도시한 단면도이다.
본 발명에 따른 표시장치용 어레이기판은, 도 5에 도시된 바와 같이, 투명한 기판(201)상에 형성된 배리어금속층패턴(203a)과, 게이트 및 데이터 패드부와 GIP 또는 정전기방지회로부의 금속배선(205a) 및; 상기 배리어금속층패턴(203a)과 금속배선(205a)을 포함한 기판(201) 상에 형성된 게이트절연막(207)과 보호막(215)과; 상기 보호막(215) 상에 형성되고, 상기 금속배선(205a)과 배리어금속층패턴(203a) 일부분을 노출시키는 콘택홀(217)과; 상기 보호막(215) 상에 형성되고, 상기 노출된 금속배선 (205a)과 배리어금속층패턴(203a) 부분과 접촉되는 화소전극(223a)을 포함하여 구성된다.
여기서, 상기 배리어금속층패턴(203a) 물질로는 몰리브덴(Mo)합금 중 몰리브덴 티타늄(MoTi)을 사용하며, 상기 패드부와 GIP 또는 정전기방지회로부의 금속배선(205a)으로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)합금, 구리(Cu) 등이 포함된 도전성 금속그룹 중 선택된 하나가 사용된다. 또한, 여기서는 구동회로부의 패드부와 GIP 또는 정전기방지회로부의 금속배선에 대해 형성하고 있지만, 상기 금속배선 형성시에 전술한 바와 같이 게이트배선도 동시에 형성된다.
또한, 상기 화소전극(223a) 형성물질로는 ITO, AZO, ZnO, IZO 또는 기타 다른 투명 금속물질이나, 몰리브덴 합금 중 몰리브덴 티타늄(MoTi)을 사용할 수도 있다.
특히, 상기 구리(Cu)로 구성된 금속배선(205a) 형성시에, 그 하부의 배리어금속층패턴(203a)을 구성하는 몰리브덴 티타늄합금(MoTi)이 상기 금속배선 (205a)의 구리(Cu)의 식각속도보다 느려, 배리어금속층패턴(203a) 측면이 수직하게 완전히 식각되지 않고 일부 남은 형태로 형성된다.
따라서, 도 5에서와 같이, 상기 콘택홀(217)이 기존에 비해 일부가 측면쪽으 로 이동되어 형성되기 때문에 화소전극(223a)이 금속배선(205a) 및 배리어금속층패턴(203a)과 동시에 접촉하게 된다. 이때, 상기 배리어금속층패턴(203a)인 몰리브덴티타늄(MoTi)과 화소전극(223a)이 직접 접촉하기 때문에 패드부와 GIP 또는 정전기방지회로부의 금속배선(205a)과 화소전극(223a) 간의 접촉 저항은 감소하게 된다.
또한, 상기 화소전극(223a)은 콘택홀(217)을 포함한 보호막(215) 상부까지 연장되게 형성될 수도 있다.
한편, 상기와 같이 구성되는 본 발명에 따른 패드부와 GIP(gate in panel) 또는 정전기보호회로부의 금속배선 하부에 몰리브덴합금(MoTi)으로 구성되는 배리어금속층이 형성된 경우에 금속배선과 화소전극 간 접촉 구조 형성방법에 대해 도 6a 내지 도 6f를 참조하여 설명하면 다음과 같다.
도 6a 내지 도 6f는 본 발명에 따른 금속배선 하부에 배리어금속층이 형성된 경우에 금속배선과 화소전극간 접촉 구조를 형성하는 방법을 설명하기 위한 공정 단면도이다.
도 6a에 도시된 바와 같이, 투명한 기판(201)상에 배리어금속층(203)과 금속층(205)을 순차적으로 형성한다. 이때, 배리어금속층(203)은 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군중에서 하나를 선택하여 사용한 몰리브덴 합금으로 형성한다. 또한, 상기 금속층(205)은 알루미늄 (Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)합금, 구리(Cu) 등이 포함된 도전성 금속그룹 중 선택된 하나를 사용한다.
그다음, 도 6b에 도시된 바와 같이, 상기 금속층(205)과 배리어금속층(203)을 식각하여 배리어금속층패턴(203a)과 금속배선(205a)을 형성한다. 이때, 상기 구리(Cu)로 구성된 금속배선(205a) 형성시에, 상기 그 하부의 배리어금속층(203a)을 구성하는 몰리브덴 티타늄합금(MoTi)이 상기 금속배선(205a)의 구리(Cu)의 식각속도보다 느려, 배리어금속층패턴(203a) 측면이 수직하게 완전히 식각되지 않고 일부 남은 형태로 형성된다. 또한, 상기 금속배선(205a)은 게이트 및 데이터 패드부와 GIP(gate in panel) 또는 정전기방지회로부의 금속배선 등으로 사용된다.
이어서, 도 6c에 도시된 바와 같이, 상기 금속배선(205a)과 배리어금속층패턴 (203a)을 포함한 기판(201) 상에 절연막(207)과 보호막(215)을 차례로 증착한다.
그다음, 도 6d에 도시된 바와 같이, 상기 보호막(215)과 절연막(207) 일부를 식각하여 상기 금속배선(205a)과 배리어금속층패턴(203a) 일부 및 기판 (201) 일부를 노출시키는 콘택홀(217)을 형성한다.
이어서, 도 6e에 도시된 바와 같이, 상기 콘택홀(217)을 포함한 보호막(217) 상부에 도전층(223)을 증착한다. 이때, 상기 도전층(223)은 상기 금속배선(205a)과 배리어금속층패턴(203a)과 접촉된다. 또한, 상기 도전층(223) 재질로는, ITO, AZO, ZnO, IZO 또는 기타 다른 투명 금속물질 중에서 하나를 선택하여 사용하거나, 몰리브덴 티타늄(MoTi)과 같은 몰리브덴합금 물질을 사용한다.
그다음, 도 6f에 도시된 바와 같이, 상기 도전층(223)을 선택적으로 패터닝하여 도전층패턴(223a)을 형성한다. 이때, 상기 도전층(223a)은 상기 금속배선(205a)과 배리어금속층패턴(203a)과 동시에 접촉된다. 또한, 상기 도전층(223a)은 콘택홀 (217)을 포함한 보호막(215)상부까지 연장되어 형성될 수 있다. 이때, 상기 도전층 패턴(223a)은 화소전극으로도 사용된다.
따라서, 본 발명에 따른 표시장치용 어레이기판은 패드부, GIP 또는 정전기방지회로부의 금속배선(205a)과 도전층패턴(223a) 간 접촉 저항을 낮추기 위해 구리의 배리어금속층(203)인 몰리브덴티타늄(MoTi)과 도전층패턴(223a)을 직접 접촉하도록 하므로써 패드부와 정전기방지회로부의 금속배선과 도전층패턴 간의 접촉 저항을 낮출 수 있다.
그리고, 박막트랜지스터(TFT) 특성이 개선되어 낮은 전압에서 콘택 저항 감소로 인해 전류가 증가하게 된다.
한편, 전술한 바와 같이, 본 발명의 배리어금속층과 화소전극 간 접촉 구조는 패드부, GIP(gate in panel) 또는 정전기방지회로부의 금속배선에도 적용 가능하다.
상기한 바와 같이, 본 발명에 따른 표시장치용 어레이기판 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 표시장치용 어레이기판은 구리배선인 드레인전극과 화소전극, 또는 패드부와 GIP 또는 정전기방지회로부의 금속배선과 화소전극 간 접촉 저항을 낮추기 위해 배리어금속층인 몰리브덴티타늄(MoTi)과 화소전극을 직접 접촉하도록 하므로써 구리배선인 드레인전극과 화소전극 간 접촉저항, 또는 패드부와 GIP 또는 정전기방지회로부의 금속배선과 화소전극 간의 접촉 저항을 낮출 수 있다.
그리고, 본 발명은 박막트랜지스터(TFT) 특성이 개선되어 낮은 전압에서 콘 택 저항 감소로 인해 전류가 증가하게 된다.
따라서, 본 발명은 배리어금속층과 화소전극의 오믹 접촉(Ohmic Contact) 특성을 이용하여, 낮은 Vds 전압에서의 박막트랜지스터 차징(charging) 특성 개선에 효과가 있으며, 선형 이동도(linear mobility) 향상에도 도움이 되어 응답시간이 적용되는 모델의 제품 특성에 큰 영향을 미칠 수 있다.
한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 표시장치용 어레이기판의 개략적인 단면도이다.
도 2는 종래기술에 따른 표시장치용 어레이기판의 개략적인 단면도로서, 드레인전극과 화소전극간 접촉 표면에 형성되는 구리산화막을 도시한 것이다.
도 3은 본 발명에 따른 표시장치용 어레이기판의 개략적인 단면도이다.
도 4a 내지 도 4o는 본 발명에 따른 표시장치용 어레이기판 제조방법을 설명하기 위한 어레이기판의 제조공정 단면도이다.
도 5는 본 발명에 따른 금속배선 하부에 배리어금속층이 형성된 경우에 금속배선과 화소전극 간의 접촉 구조를 개략적으로 도시한 단면도이다.
도 6a 내지 도 6f는 본 발명에 따른 금속배선 하부에 배리어금속층이 형성된 경우에 금속배선과 화소전극간 접촉 구조를 형성하는 방법을 설명하기 위한 공정 단면도이다.
*** 도면의 주요부분에 대한 부호 설명 ***
101 : 기판 103 : 게이트전극
105 : 게이트절연막 107 : 액티브층
109 : 배리어금속층 111 : 구리금속층
111a : 소스전극 111b : 드레인전극
113a : 제2감광막패턴 115 : 보호막
117a : 제3감광막패턴 119 : 제1 콘택홀
121 : 제2콘택홀 123a : 도전층패턴(화소전극)

Claims (30)

  1. 기판상에 형성된 게이트전극을 구비한 게이트배선;
    상기 게이트전극을 포함한 기판 전체에 형성된 게이트절연막;
    상기 게이트전극의 상부에 상기 게이트절연막을 사이에 두고 적층된 액티브층과 채널영역만큼 이격된 배리어금속층;
    상기 배리어금속층의 상부에 형성된 데이터배선과 이에 연결된 소스전극 및 드레인전극;
    상기 소스/드레인전극 및 데이터배선의 상부에 형성되고, 상기 드레인전극 일부분 및 배리어금속층 일부분과 함께 액티브층 일부분을 노출시키는 콘택홀을 구비한 보호막; 및
    상기 보호막의 상부에 형성되고, 상기 드레인전극과 그 아래의 배리어금속층 및 액티브층과 접촉하는 화소전극;을 포함하여 구성되는 것을 특징으로 하는 표시장치용 어레이기판.
  2. 제1항에 있어서, 상기 배리어금속층은 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군중에서 하나를 선택하여 사용한 몰리브덴(Mo) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판.
  3. 제1항에 있어서, 상기 화소전극은 ITO, AZO, ZnO 또는, IZO 와 같은 ITO 계열 의 투명물질 또는 몰리브덴 티타늄(MoTi) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판.
  4. 제1항에 있어서, 상기 화소전극은 상기 배리어금속층의 측면과 접촉하는 것을 특징으로 하는 표시장치용 어레이기판.
  5. 제1항에 있어서, 상기 게이트배선, 데이터배선 및 소스전극/드레인전극은 구리를 포함하는 것을 특징으로 하는 표시장치용 어레이기판.
  6. 제1항에 있어서, 상기 화소전극과 접촉하는 드레인전극 간 계면에 구리산화막이 형성되는 것을 특징으로 하는 표시장치용 어레이기판.
  7. 기판상에 적층된 배리어금속층과 금속배선;
    상기 금속배선과 배리어금속층을 포함한 기판 전체에 형성된 절연막;
    상기 절연막 상부에 형성되고, 상기 금속배선과 배리어금속층 일부분을 노출시키는 콘택홀을 구비한 보호막; 및
    상기 보호막 상부에 형성되고, 상기 콘택홀을 통해 상기 노출된 금속배선과 배리어금속층 부분과 접촉하는 도전층패턴;을 포함하여 구성되는 것을 특징으로 하는 표시장치용 어레이기판.
  8. 제7항에 있어서, 상기 배리어금속층은 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군 중에서 하나를 선택하여 사용한 몰리브덴(Mo) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판.
  9. 제7항에 있어서, 상기 도전층패턴은 ITO, AZO, ZnO 또는, IZO 와 같은 ITO 계열의 투명물질 또는 몰리브덴 티타늄(MoTi) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판.
  10. 제7항에 있어서, 상기 도전층패턴은 상기 배리어금속층의 측면과 접촉하는 것을 특징으로 하는 표시장치용 어레이기판.
  11. 제7항에 있어서, 상기 금속배선은 게이트 패드부, 데이터 패드부, 정전기방지회로부(ESD)의 배선부 또는 회로의 배선부인 것을 특징으로 하는 표시장치용 어레이기판.
  12. 제7항에 있어서, 상기 금속배선은 구리를 포함하는 것을 특징으로 하는 표시장치용 어레이기판.
  13. 제7항에 있어서, 상기 도전층패턴과 접촉하는 금속배선 간 계면에 구리산화막이 형성되는 것을 특징으로 하는 표시장치용 어레이기판.
  14. 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계;
    상기 게이트전극을 포함한 기판 전체에 게이트절연막을 형성하는 단계;
    상기 게이트전극의 상부에 상기 게이트절연막을 사이에 두고 적층된 액티브층과 채널영역만큼 이격된 배리어금속층을 형성하는 단계;
    상기 배리어금속층의 상부에 데이터배선과 이에 연결된 소스전극 및 드레인전극을 형성하는 단계;
    상기 소스/드레인전극 및 데이터배선의 상부에 보호막을 형성하는 단계;
    상기 보호막을 패터닝하여 상기 드레인전극 일부분 및 배리어금속층 일부분과 함께 액티브층 일부분을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 보호막의 상부에 상기 노출된 드레인전극과 그 아래의 배리어금속층 및 액티브층과 접촉하는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  15. 제14항에 있어서, 상기 배리어금속층은 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군중에서 하나를 선택하여 사용한 몰리브덴(Mo) 합금으로 형성하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  16. 제14항에 있어서, 상기 화소전극은 ITO, AZO, ZnO 또는, IZO 와 같은 ITO 계열의 투명물질 또는 몰리브덴 티타늄(MoTi) 합금으로 형성하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  17. 제14항에 있어서, 상기 화소전극은 상기 배리어금속층의 측면과 접촉하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  18. 제14항에 있어서, 상기 게이트배선, 데이터배선 및 소스전극/드레인전극은 구리를 사용하여 형성하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  19. 제14항에 있어서, 상기 화소전극과 접촉하는 드레인전극 간 계면에 구리산화막이 형성되는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  20. 제14항에 있어서, 상기 보호막과 드레인전극 일부를 선택적으로 식각하여, 상기 드레인전극 일부와 그 아래의 배리어금속층 일부를 노출시키는 콘택홀을 형성하는 단계는 회절마스크를 이용한 포토리쏘그라피 공정기술을 통해 이루어지는 것을 특징으로 하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  21. 제20항에 있어서, 상기 회절마스크로는 하프톤마스크 또는 및 슬릿마스크를 사용하는 포함하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  22. 제21항에 있어서, 상기 하프톤마스크를 이용하여 콘택홀을 형성하는 단계는;
    상기 소스/드레인전극 및 데이터배선의 상부에 형성된 보호막상에 도포된 감광막을 상기 하프톤마스크를 이용한 노광 및 식각공정을 통해 패터닝하여 상기 드레인전극 일부와 대응되는 지역에 해당하는 감광막부분이 완전 제거되고 하프톤영역에 해당하는 지역의 감광막 일부두께가 제거된 감광막패턴을 형성하는 공정과;
    상기 감광막패턴을 마스크로 상기 보호막과 그 아래의 드레인전극 일부 및 그 아래의 제2 배리어금속층을 순차적으로 제거하여 상기 배리어금속층 측면 및 액티브층을 노출시키는 제1 콘택홀을 형성하는 공정과;
    상기 하프톤영역에 해당하는 지역의 감광막부분이 제거될 때까지 상기 감광막패턴을 애싱처리하는 공정과;
    상기 애싱처리된 감광막패턴을 마스크로 상기 보호막을 식각하여 상기 드레인전극 상면을 노출시키고, 상기 제1 콘택홀을 포함하는 제2 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  23. 기판상에 배리어금속층과 금속배선을 적층하는 단계;
    상기 금속배선과 배리어금속층을 포함한 기판 전체에 절연막과 보호막을 형성하는 단계;
    상기 보호막과 절연막을 선택적으로 패터닝하여, 상기 금속배선과 배리어금속층 일부분을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 보호막 상부에 상기 콘택홀을 통해 상기 노출된 금속배선과 배리어금속층 부분과 접촉하는 도전층패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징 으로 하는 표시장치용 어레이기판 제조방법.
  24. 제23항에 있어서, 상기 배리어금속층은 티타늄(Ti), 탄탈륨 (Ta), 크롬 (Cr), 니켈(Ni), 인듐(In), 알루미늄(Al)의 금속군 중에서 하나를 선택하여 사용한 몰리브덴(Mo) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  25. 제23항에 있어서, 상기 도전층패턴은 ITO, AZO, ZnO 또는, IZO 와 같은 ITO 계열의 투명물질 또는 몰리브덴 티타늄(MoTi) 합금으로 형성된 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  26. 제23항에 있어서, 상기 도전층패턴은 상기 배리어금속층의 측면과 접촉하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  27. 제23항에 있어서, 상기 금속배선은 게이트 패드부, 데이터 패드부, 정전기방지회로부(ESD)의 배선부 또는 회로의 배선부인 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  28. 제23항에 있어서, 상기 금속배선은 구리를 포함하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  29. 제23항에 있어서, 상기 도전층패턴과 접촉하는 드레인전극 간 계면 또는 도전층패턴과 금속배선 간 계면에 구리산화막이 형성되는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  30. 제23항에 있어서, 상기 도전층패턴은 화소전극을 포함하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
KR1020090119349A 2008-12-18 2009-12-03 표시장치용 어레이기판 및 그 제조방법 KR101324169B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102009058245.2A DE102009058245B4 (de) 2008-12-18 2009-12-14 Arraysubstrat für eine Anzeigevorrichtung und Verfahren zum Herstellen derselben
US12/640,613 US8237163B2 (en) 2008-12-18 2009-12-17 Array substrate for display device and method for fabricating the same
CN200910261521.1A CN101750825B (zh) 2008-12-18 2009-12-18 用于显示设备的阵列基板及其制造方法
US13/543,474 US8519399B2 (en) 2008-12-18 2012-07-06 Array substrate for display device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080129601 2008-12-18
KR20080129601 2008-12-18

Publications (2)

Publication Number Publication Date
KR20100070991A true KR20100070991A (ko) 2010-06-28
KR101324169B1 KR101324169B1 (ko) 2013-11-05

Family

ID=42368647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119349A KR101324169B1 (ko) 2008-12-18 2009-12-03 표시장치용 어레이기판 및 그 제조방법

Country Status (4)

Country Link
KR (1) KR101324169B1 (ko)
CN (2) CN101752361A (ko)
DE (1) DE102009058245B4 (ko)
TW (1) TWI405017B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130065246A (ko) * 2011-12-09 2013-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR20130067442A (ko) * 2011-12-14 2013-06-24 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR20170074554A (ko) * 2015-12-22 2017-06-30 엘지디스플레이 주식회사 액정표시장치
US9748402B2 (en) 2015-02-04 2017-08-29 Samsung Display Co., Ltd. Semiconductor element and organic light emitting display device having a semiconductor element
CN114326231A (zh) * 2021-12-14 2022-04-12 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置
CN116936601A (zh) * 2023-07-21 2023-10-24 深圳市思坦科技有限公司 集成芯片及其制备方法以及显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446531B (zh) * 2011-05-17 2014-07-21 Au Optronics Corp 畫素結構及電性橋接結構
CN102629586B (zh) * 2011-11-24 2013-12-25 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN103137628B (zh) * 2011-11-30 2015-12-16 上海中航光电子有限公司 一种用于显示装置的薄膜晶体管阵列基板及其制造方法
CN103762218A (zh) 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
DE102015001168A1 (de) 2014-02-14 2015-08-20 Wilhelm König Laserstrahlführung in einer Arbeitsspindel im wesentlichen zur Materialabnahme-Unterstützung und im besonderen zur Material- Re-Schmelzung bis Verdampfung.
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
DE102016001624A1 (de) 2015-10-26 2017-04-27 Wilhelm König Laserstrahlführung in einer Arbeitsspindel und weiter in 2 Typen Werkzeuge im wesentlichen zur duktilen Materialabnahme-Unterstützung und im besonderen zur Material- Re-Schmelzung bis Verdampfung.
CN105977151A (zh) * 2016-06-03 2016-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN107275343B (zh) * 2017-06-15 2019-12-24 深圳市华星光电技术有限公司 底栅型tft基板的制作方法
KR102477989B1 (ko) * 2018-01-10 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 본딩 저항 검사 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
TWI242671B (en) * 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101097610B1 (ko) * 2005-03-07 2011-12-22 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
TWI304267B (en) * 2006-05-18 2008-12-11 Au Optronics Corp Method for forming tft array substrate
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130065246A (ko) * 2011-12-09 2013-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR20130067442A (ko) * 2011-12-14 2013-06-24 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
US9748402B2 (en) 2015-02-04 2017-08-29 Samsung Display Co., Ltd. Semiconductor element and organic light emitting display device having a semiconductor element
KR20170074554A (ko) * 2015-12-22 2017-06-30 엘지디스플레이 주식회사 액정표시장치
CN114326231A (zh) * 2021-12-14 2022-04-12 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置
CN116936601A (zh) * 2023-07-21 2023-10-24 深圳市思坦科技有限公司 集成芯片及其制备方法以及显示装置
CN116936601B (zh) * 2023-07-21 2024-06-11 深圳市思坦科技有限公司 集成芯片及其制备方法以及显示装置

Also Published As

Publication number Publication date
CN101750825B (zh) 2014-05-14
KR101324169B1 (ko) 2013-11-05
TW201024882A (en) 2010-07-01
CN101750825A (zh) 2010-06-23
TWI405017B (zh) 2013-08-11
CN101752361A (zh) 2010-06-23
DE102009058245B4 (de) 2018-02-01
DE102009058245A1 (de) 2010-09-02

Similar Documents

Publication Publication Date Title
KR101324169B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US8519399B2 (en) Array substrate for display device and method for fabricating the same
JP4895102B2 (ja) 薄膜トランジスタ表示板
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
KR20000033047A (ko) 박막트랜지스터의제조방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
WO2014077201A1 (ja) 半導体装置の製造方法および表示装置
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7