CN102629586B - 一种阵列基板及其制作方法和显示装置 - Google Patents
一种阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN102629586B CN102629586B CN 201110378273 CN201110378273A CN102629586B CN 102629586 B CN102629586 B CN 102629586B CN 201110378273 CN201110378273 CN 201110378273 CN 201110378273 A CN201110378273 A CN 201110378273A CN 102629586 B CN102629586 B CN 102629586B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- drain electrode
- source
- zone
- etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 238000004380 ashing Methods 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法和显示装置。该阵列基板制作方法包括：在基板上形成包括栅极的图形；形成栅极绝缘层、有源层、欧姆接触层和源漏电极层，涂布光刻胶，通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，通过刻蚀工艺形成包括源电极、漏电极和沟道的图形；进行光刻胶灰化，去除所述过孔刻蚀区域以外的光刻胶；形成有机树脂层，通过光刻胶剥离形成包括过孔的图形；形成包括像素电极的图形。该阵列基板采用上述方法制作，该显示装置使用了上述阵列基板。使用本发明实施例提供的方法和显示装置，减少了光刻次数，缩短了制作时间，节约了制作成本。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法和显示装置。
背景技术
LCD(Liquid Crystal Display，液晶显示器)是目前常用的平板显示器，其技术在近十年有了飞速地发展，从屏幕尺寸到显示画面质量都取得了很大进步，各个生产厂商之间的竞争也日趋激烈。特别是随着LCD在生活中的影响越来越大，市场需求份额激增，各厂家也在为保障客户产品供应，提高产品生产过程的安全系数，降低生产成本而努力，从而提高市场占有率，赢得客户满意度。
如图1所示，为TFT(Thin Film Transistor，薄膜场效应晶体管)的结构示意图，现有技术在制作该TFT基板时，通常采用4次光刻过程，包括栅极光刻过程，源漏电极和沟道光刻过程，过孔光刻过程，以及像素电极光刻过程。为了提高生产效率，节约生产成本，现有技术还需要进一步改进。
发明内容
本发明实施例提供了一种阵列基板及其制作方法和显示装置，可以缩短阵列基板的制作工艺流程，提高制作效率，节省制作成本。
本发明实施例提供了一种阵列基板的制作方法，包括：
在基板上形成包括栅极的图形；
形成栅极绝缘层、有源层、欧姆接触层和源漏电极层，涂布光刻胶，通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，通过刻蚀工艺形成包括源电极、漏电极和沟道的图形；
进行光刻胶灰化，去除所述过孔刻蚀区域以外的光刻胶；
形成有机树脂层，通过光刻胶剥离形成包括过孔的图形；
形成包括像素电极的图形。
较佳的，所述通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，包括：
将所述预置掩模板放在涂布光刻胶的基板上方，进行曝光、显影后，在所述光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形。
较佳的，所述过孔区域的光刻胶厚度大于所述源漏电极区域光刻胶厚度；所述源漏电极区域光刻胶厚度大于所述沟道区域的光刻胶厚度。
较佳的，所述预置掩模板为灰色调掩模板或半色调掩模板。
较佳的，所述光刻胶的厚度大于2.1微米。
较佳的，所述通过刻蚀工艺形成包括源电极、漏电极和沟道的图形，包括：
采用湿刻方式，刻蚀掉所述光刻胶以外区域的源漏电极层，形成满足预定图形的源漏电极层；
采用干刻方式，刻蚀掉所述光刻胶以外区域的有源层和欧姆接触层；
进行第一次灰化，去除位于所述沟道刻蚀区域上的光刻胶；
在所述沟道刻蚀区域进行刻蚀，形成预定深度的沟道。
较佳的，所述形成有机树脂层，通过光刻胶剥离形成包括过孔的图形，包括：
在基板上涂覆有机树脂层，对灰化后保留的过孔刻蚀区域的光刻胶进行离地剥离，形成包括过孔的图形。
相应的，本发明实施例还提供了一种阵列基板，采用上述方法制作。
相应的，本发明实施例还提供了一种显示装置，包括上述方法制作的阵列基板。
本发明实施例提供了一种阵列基板及其制作方法和显示装置。该制作方法包括：在基板上形成包括栅极的图形；形成栅极绝缘层、有源层、欧姆接触层和源漏电极层，涂布光刻胶，通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，通过刻蚀工艺形成包括源电极、漏电极和沟道的图形；进行光刻胶灰化，去除所述过孔刻蚀区域以外的光刻胶；形成有机树脂层，通过光刻胶剥离形成包括过孔的图形；形成包括像素电极的图形。使用本发明实施例提供的阵列基板及其制作方法和显示装置，通过同时形成源漏电极层刻蚀区域、沟道刻蚀区域和过孔刻蚀区域，减少了光刻次数，缩短了制作时间，节约了制作成本。同时，通过此方法确定出过孔的位置，避免了现有技术中制作过孔过程中的套准问题，提高了制作过孔的精度。
附图说明
图1为TFT基板的结构示意图；
图2为本发明实施例中阵列基板的制作方法流程示意图；
图3为本发明实施例中预置掩模板的结构示意图；
图4为本发明实施例中使用预置掩模板曝光显影后光刻胶的结构示意图；
图5为本发明另一实施例中阵列基板的制作方法流程示意图；
图6a-图6m为本发明另一实施例中制作阵列基板的过程示意图。
具体实施方式
下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。
为了解决现有技术存在的问题，本发明实施例提供了一种阵列基板的制作方法，如图2所示，包括以下步骤：
步骤201、在基板上形成包括栅极的图形；
步骤202、形成栅极绝缘层、有源层、欧姆接触层和源漏电极层，涂布光刻胶，通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，通过刻蚀工艺形成包括源电极、漏电极和沟道的图形；
步骤203、进行光刻胶灰化，去除所述过孔刻蚀区域以外的光刻胶；
步骤204、形成有机树脂层，通过光刻胶剥离形成包括过孔的图形；
步骤205、形成包括像素电极的图形。
具体的，制作薄膜场效应晶体管时，先在比例基材上覆盖一层ITO(IndiumTin Oxide，氧化铟锡)，通过第一次光刻形成栅极层，继续覆盖栅极绝缘层、有源层和欧姆接触层，然后再次覆盖一层ITO作为源漏电极层。
在源漏电极层上涂布光刻胶，将预置掩模板放在涂布光刻胶的基板上方，进行曝光、显影后，在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形。该预置掩模板为灰色调掩模板或半色调掩模板，如图3所示，上述预置掩模板可以包括：掩模板基材31、以及分别位于掩模板基材31上的源漏电极遮蔽层32、沟道遮蔽层33和过孔遮蔽层34。源漏电极遮蔽层32的透过率小于沟道遮蔽层33的透过率；过孔遮蔽层34的透过率为零，即完全遮蔽。该预置掩模基材31上除源漏电极遮蔽层32、沟道遮蔽层33和过孔遮蔽层34以外的区域透过率均为100％，即完全透过。
使用上述预置掩模板进行第二次光刻时，源漏电极层上涂抹的光刻胶需要比常规光刻胶厚些，例如上述光刻胶的厚度大于2.1微米。
如图4所示，使用上述预置掩模板进行曝光、显影后，在光刻胶上形成源漏电极刻蚀区域41、沟道刻蚀区域42和过孔刻蚀区域43。其中，该过孔刻蚀区域43的光刻胶厚度大于源漏电极刻蚀41区域光刻胶厚度；源漏电极刻蚀区域41光刻胶厚度大于沟道刻蚀区域42的光刻胶厚度。
然后，采用湿刻方式，刻蚀掉光刻胶以外区域的源漏电极层，形成满足预定图形的源漏电极层；采用干刻方式，刻蚀掉光刻胶以外区域的有源层和欧姆接触层；然后进行第一次灰化，去除位于沟道刻蚀区域上的光刻胶；在沟道刻蚀区域进行刻蚀，形成预定深度的沟道。该沟道的具体深度值可以根据实际需要进行设定。
灰化过程中逐渐的整体去除光刻胶，由于过孔刻蚀区域的光刻胶厚度最，所以孔刻蚀区域以外的光刻胶完全去除后，过孔刻蚀区域仍然具有光刻胶，这样可以准确的确定出过孔的位置。
在基板上涂覆有机树脂层，对灰化后保留的过孔刻蚀区域的光刻胶进行离地剥离，形成包括过孔的图形。还可以继续对该过孔进行刻蚀，以便达到预定过孔深度。同时，本发明实施例中，使用有机树脂代替现有技术中的氮化硅，可以产生降低功耗、提高开口率的效果。
最后，覆盖像素电极层，通过第三次光刻，在有机树脂层和过孔上形成满足预定图形要求的像素电极层。
通过上述描述，可以看出，使用本发明实施例提供的阵列基板的制作方法，通过同时形成源漏电极层刻蚀区域、沟道刻蚀区域和过孔刻蚀区域，减少了光刻次数，缩短了制作时间，节约了制作成本。同时，通过此方法确定出过孔的位置，避免了现有技术中制作过孔过程中的套准问题，提高了制作过孔的精度。
下面对本发明实施例提供的薄膜场效应晶体管的制作方法进行详细描述，如图5所示，包括以下步骤：
步骤501、在透明基板上覆盖ITO，通过第一次光刻形成栅极层；如图6a所示，在透明基板1上覆盖ITO，采用预先设计的掩模板，通过第一次光刻形成栅极层2；
步骤502、覆盖栅极绝缘层、有源层和欧姆接触层；如图6b所示，在透明基板1和栅极层2上覆盖一层栅极绝缘层3，在栅极绝缘层3上再覆盖有源层4和欧姆接触层5；
步骤503、覆盖ITO作为源漏电极层；如图6c所示，在欧姆接触层5上再覆盖一层ITO作为源漏电极层6；
步骤504、在源漏电极层上涂抹光刻胶，将预置掩模板放置在源漏电极层上方进行曝光显影；如图6d所示，在源漏电极层6上涂抹一层光刻胶7，然后将预置掩模板8放置在源漏电极层6上方进行曝光显影。该预置掩模板8包括：掩模板基材81、以及分别位于掩模板基材81上的源漏电极遮蔽层82、沟道遮蔽层83和过孔遮蔽层84。源漏电极遮蔽层82的透过率小于沟道遮蔽层83的透过率；过孔遮蔽层84的透过率为零，即完全遮蔽。该预置掩模基材81上除源漏电极遮蔽层82、沟道遮蔽层83和过孔遮蔽层84以外的区域透过率均为100％，即完全透过。此外，上述光刻胶的厚度值较大，一般情况下应大于2.1微米。
步骤505、通过曝光显影过程，在光刻胶上形成源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域；具体的，如图6e所示，通过曝光显影过程，根据预置掩模板上不同位置的透过率不同，使得在光刻胶上形成光刻胶剩余厚度不同的多个区域，其中，源漏电极遮蔽层在光刻胶上对应的区域形成源漏电极刻蚀区域9；沟道遮蔽层在光刻胶上对应的区域形成沟道刻蚀区域10；过孔遮蔽层在光刻胶上对应的区域形成过孔刻蚀区域11。
步骤506、采用湿刻方式，刻蚀掉光刻胶以外区域的源漏电极层，形成满足预定图形的源漏电极层；如图6f所示，由于源漏电极刻蚀区域9、沟道刻蚀区域10和过孔刻蚀区域11均具有光刻胶，所以，这些区域的下方的源漏电极层未被刻蚀，其余不具有光刻胶的区域的源漏电极层均被刻蚀掉。
步骤507、采用干刻方式，刻蚀掉光刻胶以外区域的有源层和欧姆接触层；如图6g所示，继续刻蚀掉光刻胶以外区域的有源层4和欧姆接触层5，显露出栅极绝缘层3。
步骤508、进行第一次灰化，去除位于沟道刻蚀区域上的光刻胶；如图6h所示，对光刻胶进行第一次灰化，由于灰化过程中可以逐渐去除光刻胶，削减光刻胶的厚度，而沟道刻蚀区域10上的光刻胶较薄，所以可以沟道刻蚀区域10上的光刻胶被去除时，其余地方仍具有光刻胶，如源漏电极刻蚀区域9和过孔刻蚀区域11上仍然具有光刻胶，只是其具有的光刻胶厚度值变小。
步骤509、在沟道刻蚀区域进行刻蚀，形成预定深度的沟道；如图6i所示，在图6h的基础上，通过刻蚀工艺，在沟道刻蚀区域形成预定深度的沟道12；
步骤510、进行第二次灰化，去除过孔刻蚀区域以外的光刻胶；如图6j所示，由于过孔刻蚀区域11的光刻胶厚度值较大，因此，进行第二次灰化后，源漏电极刻蚀区域9的光刻胶被完全灰化掉，过孔刻蚀区域11仍然具有光刻胶，这样可以准确的确定出过孔的位置，避免了现有技术中制作过孔时显影和刻蚀套准精度不足导致过孔位置偏移的问题。
步骤511、覆盖有机树脂层；如图6k所示，在图6j的基础上覆盖一层有机树脂层13，传统工艺中此处覆盖氮化硅，本发明实施例使用有机树脂代替氮化硅，可以有效的降低功耗并提高开口率。
步骤512、进行光刻胶剥离形成过孔；如图6l所示，剥离光刻胶使得过孔刻蚀区域形成过孔14，其中，该剥离的过程可以直接将全部光刻胶去除。
步骤513、覆盖像素电极层，通过第三次光刻，在有机树脂层和过孔上形成满足预定图形要求的像素电极层。如图6m所示，在图6l的基础上，覆盖一层透明导电膜(比如ITO)后，通过第三次光刻，形成满足预定图形要求的像素电极层15。
通过上述描述，可以看出，使用本发明实施例提供的阵列基板的制作方法，通过同时形成源漏电极层刻蚀区域、沟道刻蚀区域和过孔刻蚀区域，减少了光刻次数，缩短了制作时间，节约了制作成本。同时，通过此方法确定出过孔的位置，避免了现有技术中制作过孔过程中的套准问题，提高了制作过孔的精度。
相应的，本发明实施例还提供了一种阵列基板，采用上述方法制作。
相应的，本发明实施例还提供了一种显示装置，包括上述方法制作的阵列基板。该显示装置可以为液晶面板、OLED(Organic Light-Emitting Diode，有机发光二极管)面板、电子纸面板、手机、电视、笔记本、平板电脑等。
通过上述描述，可以看出，使用本发明实施例提供的阵列基板及其制作方法和显示装置，通过同时形成源漏电极层刻蚀区域、沟道刻蚀区域和过孔刻蚀区域，减少了光刻次数，缩短了制作时间，节约了制作成本。同时，通过此方法确定出过孔的位置，避免了现有技术中制作过孔过程中的套准问题，提高了制作过孔的精度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成包括栅极的图形；
形成栅极绝缘层、有源层、欧姆接触层和源漏电极层，涂布光刻胶，通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，通过刻蚀工艺形成包括源电极、漏电极和沟道的图形；
进行光刻胶灰化，去除所述过孔刻蚀区域以外的光刻胶；
形成有机树脂层，通过光刻胶剥离形成包括过孔的图形；
形成包括像素电极的图形。
2.如权利要求1所述的制作方法，其特征在于，所述通过构图工艺在光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形，包括：
将预置掩模板放在涂布光刻胶的基板上方，进行曝光、显影后，在所述光刻胶上形成包括源漏电极刻蚀区域、沟道刻蚀区域和过孔刻蚀区域的图形。
3.如权利要求2所述的制作方法，其特征在于，所述过孔刻蚀区域的光刻胶厚度大于所述源漏电极刻蚀区域光刻胶厚度；所述源漏电极刻蚀区域光刻胶厚度大于所述沟道刻蚀区域的光刻胶厚度。
4.如权利要求2或3所述的制作方法，其特征在于，所述预置掩模板为灰色调掩模板或半色调掩模板。
5.如权利要求2所述的制作方法，其特征在于，所述光刻胶的厚度大于2.1微米。
6.如权利要求1所述的制作方法，其特征在于，所述通过刻蚀工艺形成包括源电极、漏电极和沟道的图形，包括：
采用湿刻方式，刻蚀掉所述光刻胶以外区域的源漏电极层，形成满足预定图形的源漏电极层；
采用干刻方式，刻蚀掉所述光刻胶以外区域的有源层和欧姆接触层；
进行第一次灰化，去除位于所述沟道刻蚀区域上的光刻胶；
在所述沟道刻蚀区域进行刻蚀，形成预定深度的沟道。
7.如权利要求1所述的制作方法，其特征在于，所述形成有机树脂层，通过光刻胶剥离形成包括过孔的图形，包括：
在基板上涂覆有机树脂层，对灰化后保留的过孔刻蚀区域的光刻胶进行离地剥离，形成包括过孔的图形。
8.一种阵列基板，其特征在于，采用如权利要求1-7中任一所述的制作方法制作。
9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110378273 CN102629586B (zh) | 2011-11-24 | 2011-11-24 | 一种阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110378273 CN102629586B (zh) | 2011-11-24 | 2011-11-24 | 一种阵列基板及其制作方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102629586A CN102629586A (zh) | 2012-08-08 |
| CN102629586B true CN102629586B (zh) | 2013-12-25 |
Family
ID=46587814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110378273 Expired - Fee Related CN102629586B (zh) | 2011-11-24 | 2011-11-24 | 一种阵列基板及其制作方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102629586B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103560088B (zh) * | 2013-11-05 | 2016-01-06 | 京东方科技集团股份有限公司 | 阵列基板的制作方法 |
| CN109037151B (zh) * | 2018-07-25 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337284B1 (en) * | 1999-05-27 | 2002-01-08 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| CN1591144A (zh) * | 2003-08-28 | 2005-03-09 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN101752361A (zh) * | 2008-12-18 | 2010-06-23 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
-
2011
- 2011-11-24 CN CN 201110378273 patent/CN102629586B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337284B1 (en) * | 1999-05-27 | 2002-01-08 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| CN1591144A (zh) * | 2003-08-28 | 2005-03-09 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN101752361A (zh) * | 2008-12-18 | 2010-06-23 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102629586A (zh) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105914183B (zh) | Tft基板的制造方法 | |
| CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US8962404B2 (en) | Method for manufacturing fan-out lines on array substrate | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| WO2018209977A1 (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| US20170373181A1 (en) | Metal oxide thin film transistors (tfts) and the manufacturing method thereof | |
| WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
| CN102789106A (zh) | 有机薄膜晶体管阵列基板及其制备方法以及显示装置 | |
| CN102427061B (zh) | 有源矩阵有机发光显示器的阵列基板制造方法 | |
| CN103117248A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20150014692A1 (en) | Array Substrate, Manufacturing Method Thereof, And Display Device | |
| CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
| US9269637B2 (en) | Thin film transistor substrate | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| WO2015055039A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102629586B (zh) | 一种阵列基板及其制作方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150707 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150707 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150707 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131225 Termination date: 20201124 |