KR20100062326A - 반도체 디바이스 테스트 장치 - Google Patents

반도체 디바이스 테스트 장치 Download PDF

Info

Publication number
KR20100062326A
KR20100062326A KR1020080120904A KR20080120904A KR20100062326A KR 20100062326 A KR20100062326 A KR 20100062326A KR 1020080120904 A KR1020080120904 A KR 1020080120904A KR 20080120904 A KR20080120904 A KR 20080120904A KR 20100062326 A KR20100062326 A KR 20100062326A
Authority
KR
South Korea
Prior art keywords
test
tray
semiconductor device
unit
handler
Prior art date
Application number
KR1020080120904A
Other languages
English (en)
Inventor
박종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080120904A priority Critical patent/KR20100062326A/ko
Priority to US12/588,901 priority patent/US20100134135A1/en
Publication of KR20100062326A publication Critical patent/KR20100062326A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 테스트 장치에 관한 것으로서, 구체적으로 본 발명은 커스터머 트레이(30)와 테스트 트레이(40)를 이용하여 복수의 반도체 디바이스(50)들을 로딩부(11)와 소크부(12)와 테스트부(13)와 디소크부(14) 및 언로딩부(15)로 순차적으로 이송시키도록 하는 테스트 핸들러(10)와, 상기 테스트 핸들러(10)의 테스트부(13)에 위치되는 상기 테스트 트레이(40)의 상기 반도체 디바이스(50)들과의 전기적 접속에 의해 상기 반도체 디바이스(50)들의 전기적 특성을 테스트하는 테스트 헤드(20)로서 이루어지는 반도체 디바이스 테스트 장치에 있어서, 상기 테스트 핸들러(10)는, 상기 테스트부(13)가 상향 개방되도록 상부면으로 형성되고, 상기 테스트 헤드(20)는, 상기 테스트 핸들러(10)의 상부에서 테스트 소켓(21)이 구비되는 저면이 상기 테스트부(13)와 상호 대향되게 구비되도록 하며, 상기 테스트 핸들러(10)의 테스트부(13)에 위치되는 상기 테스트 트레이(40)에 수납된 복수의 반도체 디바이스(50)들을 상기 테스트 소켓(21)과 전기적으로 접속되도록 하는 구성으로서, 테스트 핸들러(10)의 상부로 테스트 헤드(20)가 구비되도록 하면서 테스트 핸들러(10) 상부면에서 테스트부(13)에 위치되는 테스트 트레이(40)에 복수의 반도체 디바이스(50)들이 안정되게 얼라인되면서 수납되도록 하여 테스트 트레이(40) 상부의 테스트 헤드(20)측 테스트 소켓(21)과 정확한 전기적 접속이 이루어지게 함으로써 안정된 테스트가 수행될 수 있도록 한다.
반도체 테스트, 테스트 핸들러, 테스트 헤드, 도킹

Description

반도체 디바이스 테스트 장치{Semiconductor device test apparatus}
본 발명은 반도체 디바이스의 전기적 특성을 테스트하는 반도체 디바이스 테스트 장치에 대한 것으로서, 보다 경박단소화되고 있는 반도체 디바이스에 대한 안정되고 정확한 테스트가 가능하도록 하는 반도체 디바이스 테스트 장치에 대한 것이다.
일반적으로 공정 수행이 완료된 반도체 디바이스들은 출하 전에 양품인지 혹은 불량품인지 여부를 판별하기 위하여 전기적 테스트를 거치게 된다.
반도체 디바이스의 양/불량을 검사하는 테스터(tester)에는 피검사체인 반도체 디바이스를 이송할 수 있는 이송 처리 장치인 테스트 핸들러(test handler)를 포함하며, 테스트 핸들러는 피검사체인 반도체 디바이스를 테스트 트레이(test tray)에 탑재하여 이송되도록 한다.
테스트 핸들러는 테스트 트레이를 테스트 위치로 보내 테스트가 수행되도록 하며, 테스트 위치에서는 테스트 트레이에 장착된 반도체 디바이스들의 외부접속단 자인 리드 또는 볼 부분을 테스트 헤드(test head)의 소켓(socket)에 전기적으로 접속시켜 소정의 전기적 테스트를 하게 된다.
한편 반도체 디바이스는 점차 고성능화되면서도 사이즈는 더욱 축소되고 있고, 반도체 디바이스에 형성되는 외부접속단자의 갯수가 증가하면서 외부접속단자간 간격도 더욱 조밀해지고 있다.
따라서 종전의 테스트 핸들러와 테스트 헤드간 접속 이동 방향에 따라 구분되게 한 수평 도킹 구조나 수직 도킹 구조의 테스트 핸들러에서는 테스트 위치에서 테스트 트레이로부터 반도체 디바이스의 이탈을 방지시키기 위한 구조가 반드시 필요하다.
하지만 반도체 디바이스에서의 외부접속단자들의 갯수 증가와 간격이 더욱 조밀해지면서 테스트 트레이에서의 반도체 디바이스를 클램핑할 수 있는 이용 면적이 더욱 협소해지게 되어 클램핑 불량이 유발되는 폐단이 발생되고 있다.
테스트 트레이에서 반도체 디바이스의 클램핑 불량은 테스트 핸들러의 테스트 위치에서의 테스트 헤드와의 접속 불량을 발생시켜 테스트 효율을 저하시키는 문제를 초래하기도 한다.
특히 최근에는 반도체 디바이스의 시간 당 테스트 효율을 더욱 향상시키기 위해서 보다 많은 반도체 디바이스를 일시에 테스트할 수 있도록 하고 있으나, 이를 위해서는 보다 많은 수의 반도체 디바이스를 수납하는 테스트 트레이가 필요로 된다.
이와 함께 각 반도체 디바이스로 보다 많은 전기적 신호를 인가하도록 하기 위해서는 테스트 헤드의 대형화가 불가피하다.
그러나 테스트 헤드의 사이즈를 확장시키기 위해서는 종전의 테스트 핸들러와 테스트 헤드간 수평 도킹 구조에서는 테스트 헤드가 삽입되는 공간을 우선적으로 확장시키면서 테스트 핸들러의 사이즈가 더욱 커지도록 해야만 하며, 수직 도킹 구조에서는 테스트 핸들러의 외측에 구비되는 테스트 헤드의 사이즈가 확장되면서 결국 수평 도킹 구조에서와 마찬가지로 테스트 핸들러와 테스트 헤드의 전체적인 장착 공간이 더욱 크게 요구되는 비경제적인 문제가 있다.
따라서 본 발명은 상술한 문제점과 필요성을 감안하여 안출한 것으로서, 본 발명의 가장 주된 목적은 외부접속단자들간 간극의 단축과 초소형화되어 가는 반도체 디바이스들에 대해 테스트 트레이의 구조 변화를 최소화하면서 정확한 단자간 접속으로 안정된 테스트가 수행될 수 있도록 하는 반도체 디바이스 테스트 장치를 제공하는데 있다.
또한 본 발명의 다른 목적은 설비의 사이즈 및 설치 공간을 확장시키지 않고도 보다 많은 반도체 디바이스를 일시에 테스트할 수 있도록 하는 반도체 디바이스 테스트 장치를 제공하는데 있다.
본 발명의 또 다른 목적으로는 테스트할 반도체 디바이스들이 수납되는 테스트 트레이의 구조를 보다 간소하게 형성할 수 있도록 하는 반도체 디바이스 테스트 장치를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은 커스터머 트레이와 테스트 트레이를 이용하여 복수의 반도체 디바이스들을 로딩부와 소크부와 테스트부와 디소크부 및 언로딩부로 순차적으로 이송시키도록 하는 테스트 핸들러와, 상기 테스트 핸들러의 테스트부에 위치되는 상기 테스트 트레이의 상기 반도체 디바이스들과의 전기적 접속에 의해 상기 반도체 디바이스들의 전기적 특성을 테스트하는 테스트 헤드로서 이루어지는 반도체 디바이스 테스트 장치에 있어서, 상기 테스트 핸들러는, 상기 테스트부가 상향 개방되도록 상부면으로 형성되고, 상기 테스트 헤드는, 상기 테스트 핸들러의 상부에서 테스트 소켓이 구비되는 저면이 상기 테스트부와 상호 대향되게 구비되도록 하며, 상기 테스트 핸들러의 테스트부에 위치되는 상기 테스트 트레이에 수납된 복수의 반도체 디바이스들을 상기 테스트 소켓과 전기적으로 접속되도록 하는 구성이 특징이다.
상기의 구성에서 상기 테스트 소켓의 저면과 상기 테스트 핸들러의 테스트부가 구비되는 상부면은 동일한 수평면으로 이루어지게 함이 바람직하다.
상기의 구성에서 상기 테스트 소켓의 저면과 상기 테스트 핸들러의 테스트부가 구비되는 상부면은 일정한 각도로 경사지는 동일한 경사면으로 형성되게 함이 바람직하다.
상술한 바와 같이 본 발명은 테스트 핸들러의 상부로 테스트 헤드를 구비하여 오버 도킹 방식으로 연결이 이루어지게 하면서 테스트 핸들러 상부면에서 테스트부에 위치되는 테스트 트레이에 복수의 반도체 디바이스들이 안정되게 얼라인되도록 하여 테스트 트레이 상부의 테스트 헤드측 테스트 소켓과 정확한 전기적 접속이 이루어지게 함으로써 안정된 테스트가 수행될 수 있도록 한다.
또한 본 발명은 테스트 트레이의 대면적화로 일시에 보다 많은 반도체 디바이스를 테스트할 수 있도록 테스트 트레이와 마주보게 구비되는 테스트 헤드의 사이즈를 보다 확대시키게 되더라도 테스트 핸들러와 테스트 헤드의 평면적인 설치 공간을 확장시키지 않고도 고효율의 테스트가 가능하도록 한다.
특히 본 발명은 상부면으로 테스트부가 구비되도록 하는 테스트 핸들러의 구조만을 간단히 개선하고, 테스트 헤드는 종전의 구성을 그대로 이용할 수 있는 호환성을 갖도록 하는 경제적 이점이 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 디바이스 테스트 장치의 바람직한 실시예를 좀더 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 디바이스 테스트 장치의 전체적인 일실시예 구조를 개략적으로 도시한 사시도이고, 도 2는 도 1을 일측에서 본 측면도이다.
본 발명의 반도체 디바이스 테스트 장치는 크게 테스트 핸들러(10)와 테스트 헤드(20)로서 이루어진다.
테스트 핸들러(10)는 도시되어 있지는 않으나 크게 로딩부와 언로딩부 및 테스트부로서 구분되며, 테스트 핸들러(10)에서는 복수의 반도체 디바이스들이 트레이(tray)에 의해서 이송된다.
반도체 디바이스의 운송 수단으로 구비되는 트레이는 테스트하기 위해 테스트 핸들러(10)에 공급되는 반도체 디바이스들 또는 테스트가 완료된 반도체 디바이스들을 수납하는 커스터머 트레이(customer tray)와 테스트되기 직전과 직후의 반도체 디바이스들을 수납하는 테스트 트레이로서 구비된다.
따라서 테스트하고자 하는 복수의 반도체 디바이스들은 커스터머 트레이에 수납되어 테스트 핸들러(10)의 로딩부에 로딩된다.
도 3은 본 발명에 따른 테스트 핸들러에서의 반도체 디바이스가 이동하는 경로를 도시한 블럭도이다.
로딩부(11)는 테스트할 복수의 반도체 디바이스들이 커스터머 트레이(30)에 수납되어 대기하는 구간이다.
복수의 반도체 디바이스들이 수납되어 있는 커스터머 트레이(30)는 로딩부(11)로부터 하나씩 이동되고, 로딩부(11)로부터 이동되는 커스터머 트레이(30)는 적재된 반도체 디바이스가 테스트되기에 앞서 소크부(soak, 12)에서 테스트 트레이(40)로 각 반도체 디바이스들이 이동 또는 전달되도록 한다.
커스터머 트레이(30)로부터 테스트 트레이(40)로 반도체 디바이스들을 이동 또는 전달하는 방식은 현재도 다양하게 제안되어 사용되고 있기는 하나 주로 커스 터머 트레이(30)의 상부면으로 테스트 트레이(40)가 겹쳐지게 하여 회전시키는 방식이 주로 사용되고 있다.
즉 커스터머 트레이(30)의 상부로 테스트 트레이(40)가 겹쳐지도록 하고, 이들 결합물을 180°로 회전시키면 위치가 역전되면서 테스트 트레이(40)가 하부에 위치되고, 그 상부에는 커스터머 트레이(30)가 겹쳐지는 형상이 된다.
따라서 커스터머 트레이(30)에 수납되는 반도체 디바이스들은 테스트 트레이(40)에서 반대의 형상으로 수납되는 양태가 된다.
소크부(12)에서 커스터머 트레이(30)로부터 복수의 반도체 디바이스들이 테스트 트레이(40)에 수납되면 테스트 트레이(30)의 반도체 디바이스들은 테스트환경조건에 따라 예열(豫熱) 또는 예냉(豫冷)이 된다.
즉 반도체 디바이스는 다양한 온도적 환경조건에서 사용되므로 그러한 다양한 환경조건에서 사용될 수 있는지 여부를 테스트하여야 하는데, 그러한 다양한 환경조건에 지배되도록 반도체 디바이스를 예열 또는 예냉시키는 것이다.
반도체 디바이스들은 테스트 트레이(40)에 수납된 상태에서 예열 또는 예냉이 이루어진 다음 테스트 트레이(40)는 테스트부(13)로 이동한다.
테스트부(13)는 복수의 반도체 디바이스들을 수납한 테스트 트레이(40)가 하나씩 위치되도록 하여 테스트 헤드(20)에 의해서 반도체 디바이스들에 대한 전기적 테스트가 이루어지도록 한다.
테스트가 완료된 반도체 디바이스는 다시 테스트 트레이(40)에 수납되어 있는 상태에서 디소크부(desoak part, 14)로 이송되고, 디소크부(14)에서는 각 반도 체 디바이스들이 테스트 트레이(40)에 적재된 상태에서 제열(除熱) 또는 제냉(除冷)이 이루어지도록 하여 상온의 상태로 환원시킨다.
디소크부(14)에서 가열 또는 냉각된 반도체 디바이스들은 테스트부(13)에서의 테스트 결과에 따라 테스트 트레이(40)로부터 커스터머 트레이(30)로 분류 장착하게 된다.
이와 같이 테스트 핸들러(10)에서의 반도체 디바이스를 이송하는 과정에 테스트가 수행되는 테스트부(13)에서는 테스트부(13)와는 별도로 구비되는 테스터(tester, 미도시)에 전기적으로 연결되어 테스터와 전기적 신호를 주고 받는 일종의 인터페이스 역할을 수행하는 것이 테스트 헤드(20)이다.
테스트 헤드(20)에는 도 2에서와 같이 테스트 트레이(40)에 수납되어 있는 반도체 디바이스들의 외부접속단자들과 전기적으로 접속하도록 하는 테스트 소켓(21)을 구비하고 있다.
테스트부(13)에서 테스트 트레이(40)는 그와 마주보게 구비되는 테스트 헤드(20)의 테스트 소켓(21)과 전기적 접속이 이루어진다.
다만 상기의 구성에서 본 발명은 테스트 헤드(20)가 테스트 핸들러(10)의 상부에 위치되도록 하고, 테스트 핸들러(10)에는 테스트 헤드(20)와 마주보는 상부면으로 테스트부(13)가 구비되도록 하는데 특징이 있다.
즉 테스트부(13)에서 테스트 트레이(40)의 반도체 디바이스와 테스트 헤드(20)의 테스트 소켓(21)이 상하로 마주보면서 전기적인 접속이 이루어지도록 하는 것이다.
이때 테스트부(13)에 위치되는 테스트 트레이(40)에서 각 반도체 디바이스들은 외부접속단자들이 상부를 향해 노출되도록 한다.
그리고 테스트부(13)의 하부에는 컨덱트 푸셔(미도시)가 구비되어 테스트부(13)에 위치되는 테스트 트레이(40)의 저면을 밀어 테스트 트레이(40)가 테스트 헤드(20)측으로 승강하면서 단자간 접속과 단락이 이루어진다.
한편 본 발명의 테스트 핸들러(10)에서 테스트부(13)가 형성되는 상부면과 테스트 헤드(20)의 테스트 소켓(21)이 구비되는 저면은 기 도시된 바와 같이 상호 마주보는 수평면으로 형성되게 할 수도 있으나, 이들 마주보는 면을 일정한 각도로 경사지도록 하여 동일한 경사면으로 형성되도록 하는 것도 더욱 바람직하다.
도 4는 본 발명에 따른 반도체 디바이스 테스트 장치의 전체적인 다른 실시예 구조를 개략적으로 도시한 사시도이고, 도 5는 도 4를 일측에서 본 측면도이다.
도 4와 도 5에서와 같이 본 발명의 테스트 핸들러(10)와 테스트 헤드(20)의 서로 마주보게 구비되는 테스트부(13)의 형성면인 테스트 핸들러(10)의 상부면과 테스트 소켓(21)이 구비되는 테스트 헤드(20)의 저면은 동일하게 일정한 각도로 경사지는 경사면으로 형성되도록 한다.
따라서 테스트부(13)에서 테스트 트레이(40)는 도 6에서와 같이 일정한 경사각으로 경사지게 위치되며, 이때 테스트 트레이(40)에 수납되는 복수의 반도체 디바이스(50)들은 각 장착용 홀(41)에서 자체 하중에 의해 미끄러지면서 테스트 트레이(40)에 밀착되는 하단면을 기준으로 정렬이 이루어지도록 한다.
이렇게 테스트 트레이(40)에서 자동으로 정렬이 이루어지게 되면 테스트 트 레이(40)에 상호 마주보게 구비되는 테스트 헤드(20)에 의해서는 보다 정확한 테스트가 가능해진다.
한편 이와 같은 본 발명에 따른 반도체 디바이스 장치를 이용한 테스트가 가능하도록 하기 위해서는 적어도 테스트 트레이(40)의 장착 구조가 종전과는 다르게 구비되도록 해야한다.
도 7은 본 발명에 따른 반도체 디바이스 테스트 장치에 적용할 테스트 트레이의 일례를 도시한 일부 확대도로서, 도시한 바와 같이 본 발명에서의 테스트 트레이(40)는 테스트부(13)에서 수납된 각 반도체 디바이스(50)들의 외부접속단자(51)들이 상부를 향해 노출되도록 하기 위해 장착용 홀(41)을 상향 개방되도록 하여 접속용 홀(42)이 형성되도록 하고, 이때의 접속용 홀(42)은 반도체 디바이스(50)들이 테스트 중에는 이탈할 염려가 전혀 없으므로 장착용 홀(41)과 동일한 내경으로 형성되게 하는 것이 보다 바람직하다.
예시한 상기의 도면에서 반도체 디바이스(50)의 외부접속단자(51)로서 볼을 적용한 볼 타입의 구조를 예시하였다.
상기한 테스트 트레이(40)의 실시예에서 각 반도체 디바이스(50)들은 장착용 홀(41)의 상향 개방되도록 한 접속용 홀(42)을 통해 수납이 이루어지도록 한다.
위의 테스트 트레이(40)에서 장착용 홀(41)의 접속용 홀(42)과 대응되는 하부면으로는 개별 반도체 디바이스(50)들이 안착하도록 폐쇄시킨 바닥면을 형성하게 할 수도 있고, 바닥면 중앙을 일정한 직경으로 개방시킨 구성으로 형성할 수도 있다.
다만 본 발명의 테스트 트레이(40)에는 반도체 디바이스(50)의 외부접속단자(51)를 구비하는 면과 대응되는 면을 받칠 수 있도록 하는 종전의 매치 플레이트(match plate)와 같은 구성이 생략되도록 한다.
특히 상기 도면에서의 테스트 트레이(40)에는 반도체 디바이스(50)들을 개별적으로 수납되게 하는 인서트 블록(43)을 적용시킨 구성을 예시하고 있다.
이와 같은 구성에 따른 본 발명의 반도체 디바이스 테스트 장치는 테스트 핸들러(10)의 로딩부(11)를 통해 테스트할 복수의 반도체 디바이스(50)들은 커스터머 트레이(30)에 수납되게 하여 로딩이 이루어지도록 한다.
커스터머 트레이(30)에 수납되어 로딩되는 반도체 디바이스(50)들은 테스트 트레이(40)에 옮겨지게 한 뒤 예열 또는 예냉에 의해서 다양한 테스트 환경을 형성하도록 한다.
예열 또는 예냉이 이루어진 반도체 디바이스(50)들이 수납된 테스트 트레이(40)는 반도체 디바이스(50)들의 외부접속단자(51)들이 상부의 테스트 헤드(20)를 향해 상향 노출되도록 테스트부(13)에 위치시킨다.
테스트 트레이(40)가 위치된 테스트부(13)에서는 그 상부로 테스트 헤드(20)가 정위치되며, 이때 테스트 헤드(20)의 저면에 구비한 테스트 소켓(21)은 테스트 트레이(40)와 서로 대향되는 상태가 된다.
상호 대향되게 한 상태에서 테스트 트레이(40)의 저부로부터 콘텍트 푸셔에 의해 테스트 트레이(40)를 상부로 밀게 되면 테스트 트레이(40)가 테스트 헤드(20)의 테스트 소켓(21)과 밀착되면서 단자간 접속이 이루어지게 된다.
이와 같이 단자간 접속이 이루어지게 한 상태에서 테스터로부터 전기적 신호가 송출되면 테스트 헤드(20)를 통해 테스트 트레이(40)에 각각 수납되어 있는 반도체 디바이스(50)에 전기적 신호가 인가되면서 각 반도체 디바이스(50)들의 전기적 특성을 체크하게 된다.
한편 테스트가 완료된 테스트 트레이(40)는 테스트부(13)로부터 디소크부(14)로 이동되도록 한 후 제열 또는 제냉에 의해서 테스트 트레이(40)의 반도체 디바이스(50)들을 상온이 되도록 한다.
디소크부(14)에서 상온으로 환원시킨 반도체 디바이스(50)들은 테스트 결과에 따라 언로딩부(15)에 구비되는 커스터머 트레이(30)로 분류 수납된다.
이상과 같이 본 발명은 반도체 디바이스(50)의 테스트를 테스트 핸들러(10)의 상부에서 수행될 수 있도록 하는 것이다.
테스트를 테스트 핸들러(10)의 상부에서 수행하도록 하면 우선 종전과 같이 테스트 트레이(40)에서 반도체 디바이스(50)들을 테스트 핸들러(10)로부터 이탈 방지되게 하기 위한 구조물 형성을 생략할 수가 있다.
즉 종전의 테스트 장치에서는 반도체 디바이스가 테스트 트레이에서 하향 또는 측방을 향해 외부접속단자들이 형성되도록 하는 것이므로 테스트 트레이에는 반도체 디바이스들의 이탈 방지를 위한 구조가 반드시 필요로 되는 구성이나 본 발명에서는 반도체 디바이스(50)의 외부접속단자(51)가 상부를 향하도록 하므로써 테스트 시 테스트 트레이(40)로부터 이탈할 염려가 없으므로 굳이 이탈 방지 구조를 형성시키지 않아도 된다.
또한 시간당 반도체 테스트 능률을 향상시키도록 하기 위해서는 일시에 테스트할 수 있는 반도체 디바이스(50)들의 갯수를 증가시켜야만 하나 그러기 위해서는 불가피하게 반도체 디바이스(50)들을 수납하는 테스트 트레이(40)의 면적과 함께 테스트 트레이(40)가 안치되는 테스트 핸들러(10)에서의 테스트부(13)의 면적 또한 확장시켜야만 한다.
이러한 테스트 트레이(40)와 테스트부(13)의 면적 확장은 테스트 트레이(40)와 대응되게 구비되는 테스트 헤드(20)의 테스트 소켓(21)의 사이즈도 확장시켜야만 할 뿐만 아니라 테스트 소켓(21)으로 전기적 신호를 전달되도록 하는 전기적 신호 전달 구조가 복잡해지면서 테스트헤드(20)의 전체적인 사이즈 또한 확대될 수 밖에 없다.
따라서 종전과 같이 테스트 헤드를 테스트 핸들러의 하부에 위치시키거나 후방에 위치시키게 되는 수평 도킹 구조와 수직 도킹 구조에서는 테스트 헤드의 사이즈가 확장되면서 당연히 테스트 핸들러와 테스트 헤드를 설치하는 이들 설비의 설치 공간이 더욱 커져야만 하는 공간 확장이 반드시 필요로 된다.
하지만 본 발명과 같이 테스트 헤드(20)가 테스트 핸들러(10)의 상부에 구비되도록 하면 비록 테스트 핸들러(10)에서의 테스트부(13) 면적이 확장되면서 테스트 헤드(20)의 사이즈가 커지게 되더라도 테스트 헤드(20)는 여전히 테스트 핸들러(10)의 상부에 위치되는 상태가 되므로 종전의 설치 공간을 그대로 유지시킬 수가 있는 공간 활용의 효율성을 제공한다.
무엇보다도 본 발명은 테스트 핸들러(10)에서의 테스트부(13)를 상부면으로 형성하면서 로딩부(11)와 소크부(12)와 디소크부(14) 및 언로딩부(15)의 배열 구조만 간단히 개선하기만 하는 최소한의 변화만으로도 적용이 용이하다.
상기의 설명에서 많은 사항이 구체적으로 기재되어 있기는 하나, 그들은 발명의 권리범위를 한정하는 것이라기보다는 바람직한 실시예의 예시로서 해석되어야 한다.
따라서 본 발명의 권리범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명에 따른 반도체 디바이스 테스트 장치의 전체적인 일실시예 구조를 개략적으로 도시한 사시도,
도 2는 도 1을 일측에서 본 측면도,
도 3은 본 발명에 따른 테스트 핸들러에서의 반도체 디바이스가 이동하는 경로를 도시한 블록도,
도 4는 본 발명에 따른 반도체 디바이스 테스트 장치의 전체적인 다른 실시예 구조를 개략적으로 도시한 사시도,
도 5는 도 4를 일측에서 본 측면도,
도 6은 도 4의 구성에서 테스트 트레이에 수납되어 얼라인되는 반도체 디바이스를 도시한 일부 확대도,
도 7은 본 발명에 따른 반도체 디바이스 테스트 장치에 적용할 테스트 트레이의 일례를 도시한 일부 확대도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 테스트 핸들러 11 : 로딩부
13 : 테스트부 15 : 언로딩부
20 : 테스트 헤드 21 : 테스트 소켓
30 : 커스터머 트레이 40 : 테스트 트레이
50 : 반도체 디바이스 51 : 외부접속단자

Claims (6)

  1. 커스터머 트레이와 테스트 트레이를 이용하여 복수의 반도체 디바이스들을 로딩부와 소크부와 테스트부와 디소크부 및 언로딩부로 순차적으로 이송시키도록 하는 테스트 핸들러와, 상기 테스트 핸들러의 테스트부에 위치되는 상기 테스트 트레이의 상기 반도체 디바이스들과의 전기적 접속에 의해 상기 반도체 디바이스들의 전기적 특성을 테스트하는 테스트 헤드로서 이루어지는 반도체 디바이스 테스트 장치에 있어서,
    상기 테스트 핸들러는,
    상기 반도체 디바이스의 테스트 위치인 상기 테스트부가 상기 테스트 트레이가 안치되도록 상부면으로 형성되고,
    상기 테스트 헤드는,
    테스트 소켓이 구비되는 저면이 상기 테스트부와 상호 마주보도록 상기 테스트 핸들러의 상부에 구비되며,
    상기 테스트 핸들러의 테스트부에 위치되는 상기 테스트 트레이에 수납된 복수의 반도체 디바이스들이 상기 테스트 헤드의 승강 작용에 의해서 상기 테스트 소켓과 전기적으로 접속되도록 하는 반도체 디바이스 테스트 장치.
  2. 제 1 항에 있어서, 상기 테스트 트레이는 수납되어 있는 상기 반도체 디바이 스들의 외부접속단자가 상기 테스트부에서 상기 테스트 소켓과 전기적 접속이 가능하도록 상부로 노출되게 장착용 홀이 상부로 개방되도록 하는 반도체 디바이스 테스트 장치.
  3. 제 2 항에 있어서, 상기 테스트 트레이는 상기 반도체 디바이스들이 장착용 홀의 상향 개방되도록 한 접속용 홀을 통해 수납이 이루어지도록 하는 반도체 디바이스 테스트 장치.
  4. 제 3 항에 있어서, 상기 테스트 트레이는 장착용 홀의 접속용 홀과 대응되는 하부면이 상기 반도체 디바이스들이 안착하도록 폐쇄된 바닥면으로 형성하는 반도체 디바이스 테스트 장치.
  5. 제 1 항에 있어서, 상기 테스트 소켓의 저면과 상기 테스트 핸들러의 테스트부가 구비되는 상부면은 동일한 수평면으로 이루어지는 반도체 디바이스 테스트 장치.
  6. 제 1 항에 있어서, 상기 테스트 소켓의 저면과 상기 테스트 핸들러의 테스트부가 구비되는 상부면은 일정한 각도로 경사지는 동일한 경사면으로 형성되는 반도체 디바이스 테스트 장치.
KR1020080120904A 2008-12-02 2008-12-02 반도체 디바이스 테스트 장치 KR20100062326A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080120904A KR20100062326A (ko) 2008-12-02 2008-12-02 반도체 디바이스 테스트 장치
US12/588,901 US20100134135A1 (en) 2008-12-02 2009-11-02 Semiconductor device test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120904A KR20100062326A (ko) 2008-12-02 2008-12-02 반도체 디바이스 테스트 장치

Publications (1)

Publication Number Publication Date
KR20100062326A true KR20100062326A (ko) 2010-06-10

Family

ID=42222229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120904A KR20100062326A (ko) 2008-12-02 2008-12-02 반도체 디바이스 테스트 장치

Country Status (2)

Country Link
US (1) US20100134135A1 (ko)
KR (1) KR20100062326A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752781B (zh) 2020-12-31 2022-01-11 致茂電子股份有限公司 雷射二極體檢測系統及其檢測方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701021A (en) * 1970-11-27 1972-10-24 Signetics Corp Apparatus for testing circuit packages
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
SG98373A1 (en) * 1998-11-25 2003-09-19 Advantest Corp Device testing apparatus
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
JP4327335B2 (ja) * 2000-06-23 2009-09-09 株式会社アドバンテスト コンタクトアームおよびこれを用いた電子部品試験装置
US6783316B2 (en) * 2001-06-26 2004-08-31 Asm Assembly Automation Limited Apparatus and method for testing semiconductor devices
JP3446124B2 (ja) * 2001-12-04 2003-09-16 科学技術振興事業団 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
KR100652404B1 (ko) * 2005-03-05 2006-12-01 삼성전자주식회사 핸들러용 테스트 트레이
KR101147120B1 (ko) * 2005-08-30 2012-05-25 엘지디스플레이 주식회사 Ｌｃｄ 검사 장비 및 ｌｃｄ 검사 방법
EP1858028B1 (en) * 2006-05-18 2010-12-22 Dialog Semiconductor GmbH Memory test engine

Also Published As

Publication number Publication date
US20100134135A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
US6265888B1 (en) Wafer probe card
US8513969B2 (en) Apparatus and method of testing singulated dies
KR102328101B1 (ko) 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치
US7825650B2 (en) Automated loader for removing and inserting removable devices to improve load time for automated test equipment
KR102126097B1 (ko) 대량 병렬 다중 웨이퍼 테스트를 위한 방법 및 장치
US10114070B2 (en) Substrate inspection apparatus
TW202248662A (zh) 具有堆疊式封裝(pop)結構的裝置之攜載式大量系統級測試技術
JP2012132896A (ja) テストハンドラー及び半導体素子テスト方法
US8564304B2 (en) Integrated circuit device test apparatus
KR20120110612A (ko) 핸들러 트레이 및 이를 포함하는 테스트 시스템
US10962565B2 (en) Substrate inspection apparatus
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
JP2002122631A (ja) テスト装置用部品ホルダー及び部品ホルダーシステム
CN101388517B (zh) 测试插座
TWI503557B (zh) 測試分選機用插件
KR20100062326A (ko) 반도체 디바이스 테스트 장치
KR20020083742A (ko) 반도체 소자 검사장치
US11525859B2 (en) Insertion/extraction mechanism and method for replacing block member
KR20000053458A (ko) 전자부품기판의 시험장치
US6583643B2 (en) Test device for testing a liquid crystal display (LCD) unit
KR20120107379A (ko) 멀티칩 패키지 테스트 시스템
KR100465372B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
US20190162776A1 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
KR100819836B1 (ko) 캐리어모듈, 그를 이용한 테스트 핸들러, 및 그를 이용한반도체 소자 제조방법
JPH0513524A (ja) 半導体素子の検査方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid